DE102004047610B4

DE102004047610B4 - Integrierte Speicher-Schaltungsanordnung mit Tunnel-Feldeffekttransistor als Ansteuertransistor

Info

Publication number: DE102004047610B4
Application number: DE102004047610A
Authority: DE
Inventors: Thomas Nirschl; Ronald Dr. Kakoschke; Doris Prof. Dr. Schmitt-Landsiedel
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2004-09-30
Filing date: 2004-09-30
Publication date: 2006-08-24
Anticipated expiration: 2024-10-01
Also published as: WO2006034887A1; US20080068895A1; DE102004047610A1; US7679963B2

Abstract

Integrierte Speicher-Schaltungsanordnung (10), mit einer Vielzahl von matrixförmig in Spalten und Zeilen angeordneten Speicherzellen, die jeweils mindestens einen Transistor (T11 bis T22) oder ein anderes Speicherelement enthalten, mit mehreren Wortleitungen (WL1, WL2), die jeweils zu Speicherzellen (T11, T12) derselben Zeile führen,
und mit an den Wortleitungen (WL1) angeordneten Ansteuerschaltungen (100), die jeweils mehrere Ansteuertransistoren (T150 bis T176) enthalten,
wobei mindestens ein Ansteuertransistor (T150 bis T176) ein Tunnel-Feldeffekttransistor (440) mit einer elektrisch leitfähigen Steuerelektrode (450) ist, die von einem Kanalausbildungsbereich (456) durch ein Dielektrikum (452) getrennt ist,
wobei an einem Ende des Kanalausbildungsbereichs (456) des Tunnel-Feldeffekttransistors (440) ein erster dotierter Anschlussbereich (D; 460, 470) angeordnet ist, der gemäß einem ersten Dotiertyp dotiert ist,
und wobei an einem anderen Ende des Kanalausbildungsbereichs (456) des Tunnel-Feldeffekttransistors (440) ein zweiter dotierter Anschlussbereich (S; 462) angeordnet ist, der gemäß einem zweiten Dotiertyp dotiert ist, der sich vom ersten Dotiertyp unterscheidet.

Description

Die Erfindung betrifft eine integrierte Speicher-Schaltungsanordnung, die eine Vielzahl von matrixförmig in Zeilen und Spalten angeordneten Speicherzellen enthält. Jede Speicherzelle enthält mindestens ein Speicherelement. Außerdem führen mehrere Bitleitungen jeweils zu den Speicherzellen derselben Zeile. An den Wortleitungen sind Ansteuerschaltungen angeordnet, die jeweils mehrere Ansteuertransistoren enthalten.

Das Speicherelement ist bspw. ein Floatinggatetransistor, ein magnetoresistives Speicherelement, ein ferroelektrisches Speicherelement, ein Speicherelement, das die Speicherinformation als Phase (z.B. amorph bzw. kristallin) speichert oder ein anderes Speicherelement.

Die Ansteuerschaltungen enthalten oft Bauelemente, deren minimale Abmessungen größer als die minimale Strukturbreite in der integrierten Speicher-Schaltungsanordnung ist, insbesondere im Vergleich zu der minimalen Strukturbreite im Speicherzellenfeld. Dies ist bspw. darauf zurückzuführen, dass in der Ansteuerschaltung höhere Spannungen geschaltet werden müssen. Insbesondere bei nicht flüchtig speichernden Speicherzellen werden Ansteuerspannungen benötigt, die oft ein Mehrfaches der von außen an den integrierten Schaltkreis angelegten Betriebsspannung betragen.

Aus der US 6,700,817 B2 ist eine Speicherschaltung bekannt. Aus der US 4,969,019 ist ein Tunnelbauelement bekannt. Aus der US 5,543,748 und der US 6,323,708 sind Flip-Flop Schaltungen mit Resonanz-Tunneldioden bekannt.

Es ist Aufgabe der Erfindung eine einfach aufgebaute Speicher-Schaltungsanordnung anzugeben, die insbesondere eine weitere Verkleinerung von Ansteuerschaltungen an Wortleitungen erlaubt.

Die auf die Speicher-Schaltungsanordnung bezogene Aufgabe wird durch eine Speicher-Schaltungsanordnung mit den Merkmalen des Patentanspruchs 1 gelöst. Weiterbildungen sind in den Unteransprüchen angegeben.

Die Erfindung geht von der Überlegung aus, dass die physikalischen Grenzen von Hochvolttransistoren einer Verkleinerung entgegen stehen. Deshalb greift die Erfindung auf einen anderen Typ von Feldeffekttransistoren als Standard-Feldeffekttransistoren mit gleichem Dotiertyp im Sourcebereich und im Drainbereich zurück. Die Erfindung nutzt spezielle Tunnel-Feldeffekttransistoren, die im Aufbau herkömmlichen Feldeffekttransistoren ähneln, aber deren Drainbereich gemäß einem anderen Dotierbereich als deren Sourcebereich dotiert ist. Solche Tunnel-Feldeffekttransistoren bieten die Möglichkeit, bisher verwendete Ansteuerschaltungen abgesehen von einer Verkleinerung im wesentlichen unverändert beizubehalten bzw. nur leicht zu verändern, bspw. hinsichtlich des Dotiertyps bestimmter Dotierbereiche oder des Ersetzens eines Standard-Feldeffekttransistors durch zwei Tunnel-Feldeffekttransistoren, wobei die beiden Transistoren auf Grund eines verringerten Flächenbedarfs eines einzelnen Transistors auch insgesamt nur die gleiche oder sogar eine kleinere Fläche benötigen als der ersetzte Transistor. Selbst die bisher verwendeten Spannungspegel zum Ansteuern der Transistoren können beibehalten werden. Die Tunnel-Feldeffekttranssitoren werden als vertikale Feldeffekttransistoren oder als horizontale Feldeffekttranssistoren ausgeführt.

Außerdem geht die Erfindung von der Überlegung aus, dass die p-i-n-Struktur (p Dotierung, intrinsische Dotierung, n Dotierung) der Tunnel-Feldeffekttransistoren auf Grund des i-Bereiches eine höhere Durchbruchspannung bei gleichen Kanallängen im Vergleich zu Standard-Feldeffekttransistoren ermöglichen. An Stelle der intrinsischen Dotierung wird aus Gründen der einfacheren Herstellung auch eine vergleichsweise geringe n Dotierung bzw. eine vergleichsweise geringe p Do tierung verwendet. Die Tunnel-Feldeffekttransistoren sind deshalb für Schaltungen besonders geeignet; in denen vergleichsweise hohe Spannungen größer als 5 Volt, größer als 9 Volt, größer als 12 Volt oder sogar größer als 15 Volt zu schalten sind, wobei die Spannungen aber vorzugsweise kleiner als 30 Volt sind.

Der in der erfindungsgemäßen Ansteuerschaltung enthaltene spezielle Tunnel-Feldeffekttransistor enthält eine elektrisch leitfähige Steuerelektrode, die von einem Kanalausbildungsbereich durch ein Dielektrikum getrennt ist. An dem einen Ende des Kanalausbildungsbereiches ist ein erster dotierter Anschlussbereich angeordnet, der auch als Source- bzw. Drain-Bereichbezeichnet wird. Der erste dotierte Anschlussbereich ist gemäß einem ersten Dotiertyp dotiert. An dem anderen Ende des Kanalausbildungsbereiches ist ein zweiter dotierter Anschlussbereich angeordnet, der gemäß einem Dotiertyp dotiert ist, der sich von dem ersten dotierten Anschlussbereich unterscheidet. Damit ist der Aufbau des Tunnel-Feldeffekttransistors zwar dem Aufbau eines Standard-Tunnelfeldeffekttransistors sehr ähnlich, jedoch gibt es auf Grund des unterschiedlichen Dotiertyps im Drainbereich und im Sourcebereich auch einen wesentlichen Unterschied.

Bei einer Weiterbildung der erfindungsgemäßen Schaltungsanordnung sind die Speicherzellen nicht flüchtig speichernde Speicherzellen, d.h. Speicherzellen, die auch nach dem Abschalten einer Betriebsspannung ihren Speicherzustand beibehalten. Die Anordnung beschränkt sich aber nicht nur auf nicht-flüchtige Speicher, sondern kann auch für andere Speichertypen verwendet werden. Besonders an Stellen, an denen ein Hochvoltteil von einem Niedervoltteil getrennt werden muss, wird die Erfindung eingesetzt. Insbesondere bei ladungsspeichernden Schichten sind hohe Spannungen erforderlich, um die Ladungen in die ladungsspeichernde Schicht einzubringen bzw. aus der ladungsspeichernden Schicht zu entfernen, wobei die ladungsspeichernden Schicht entweder elektrisch leitfähig oder elektrisch isolierend ist. Zum Schreiben bzw. Löschen der Speicherzellen werden Tunnelströme verwendet, die ein Dielektrikum durchtunneln. Alternativ lassen sich insbesondere zum Schreiben auch andere physikalisch Vorgänge nutzen, bspw. sogenannte "heiße" Ladungsträger, d.h. hochbeschleunigte Ladungsträger, die das Dielektrikum ebenfalls durchqueren können. In diesem Zusammenhang wird auch von CHE (Channel Hot Electron) gesprochen.

Die Tunnel-Feldeffekttransistoren werden bei Weiterbildungen in einer bistabilen Kippschaltung (latch) oder in einem sogenannten Transmissiongate eingesetzt. Das Transmissiongate ist eine Schaltelement, das zur bidirektionalen Signalübertragung oder dass zum elektrischen Trennen eines Hochvoltschaltungsteils von einem Niedervoltschaltungsteil verwendet wird.

Im Folgenden wird die Erfindung an Hand der beiliegenden Zeichnungen erläutert. Darin zeigen:
1 einen Schaltplan eines Zellenfeldes in einer integrierten Speicher-Schaltungsanordnung,
2 einen Schaltplan eines Wortleitungstreibers,
3 zwei weitere Möglichkeiten für Inverterschaltungen,
4 zwei Tranmissiongatezweige, die zu einen Tranmissiongate zusammengeschaltet werden können,
5 einen Tunnel-Feldeffekttransistor, und
6A bis 6C Verfahrensschritte zur Herstellung eines Tunnel-Feldeffekttransistors.
1 zeigt einen Schaltplan eines Zellenfeldes in einer integrierten Speicher-Schaltungsanordnung 10, z.B. einen Flash-EEPROM. Das Speicherzellenfeld enthält eine Vielzahl von matrixförmig in horizontal verlaufenden Zeilen und vertikal verlaufenden Spalten angeordnete Speichertransistoren, von denen in 1 vier Speichertransistoren T11 bis T22 dargestellt sind. Der erste Index zur Bezeichnung einer Speicherzelle gibt jeweils die Zeile an, in der sich die betreffende Speicherzelle befindet. Der zweite Index zur Bezeichnung einer Speicherzelle gibt die Spalte an, in der sich die betreffende Speicherzelle befindet. So liegt die Speicherzelle T12 in der ersten Zeile und in der zweiten Spalte.
Im Ausführungsbeispiel besteht jede Speicherzelle nur aus einem Speichertransistor T11 bis T21. Neben Transistoren können auch andere Speicherelemente verwendet werden. Bei anderen Ausführungsbeispielen werden beispielsweise sogenannte Split-Gate-Speicherzellen verwendet oder es werden Speicherzellen verwendet, die zusätzlich zu dem Speichertransistor noch einen Adresstransistor enthalten. Die Speicherzellen T11 bis T21 sind alle gleich aufgebaut, so dass im Folgenden nur der Aufbau der Speicherzelle T11 erläutert wird. Die Speicherzelle T11 enthält eine Steuerelektrode bzw. Gateelektrode G, die auch als Controlgate bezeichnet wird. Unter der Gateelektrode G gibt es ein Floatinggate 50 zur Speicherung von Ladungen. Das Floatinggate 50 ist vorzugsweise von der Gateelektrode G elektrisch isoliert. Im Ausführungsbeispiel ist das Floatinggate 50 eine Schicht aus polykristallinem Silizium. Bei anderen Ausführungsbeispielen wird eine ONO-Schicht (Oxid-Nitrid-Oxinitrid) verwendet. Das Floatinggate 50 ist von einem Kanalausbildungsbereich durch ein Gatedielektrikum getrennt. Der Kanalausbildungsbereich wird durch einen dotierten Sourcebereich S und einen dotierten Drainbereich D angeschlossen. Die Speichertransistoren T12, T21 und T22 enthalten ebenfalls Floatinggates 52, 54 bzw. 56.
Die Gateelektroden G von Speichertransistoren T11 bis T22, die in einer Zeile der Matrix angeordnet sind, sind mit einer Wortleitung WL1 bzw. WL2 verbunden, siehe beispielsweise die Speichertransistoren T11 und T12 der ersten Zeile, deren Gateelektroden G mit der ersten Wortleitung WL1 verbunden sind. Weitere horizontal verlaufende Wortleitungen 20 sind durch Punkte angedeutet.
Die Drainbereiche D von Speichertransistoren T11 bis T22 einer Spalte der Speichermatrix sind jeweils an eine in 1 vertikal verlaufende Bitleitung BL1, BL2 angeschlossen. Beispielsweise sind die Drainbereiche D der Speichertransistoren T11 und T21 an die erste Bitleitung BL1 angeschlossen. Weitere Bitleitungen 30 sind in 1 durch Punkte dargestellt.
Die Sourcebereiche S der Speichertransistoren T11 bis T22, einer Spalte der Matrix sind jeweils an eine Sourceleitung 40, 42 angeschlossen, siehe beispielsweise die Sourceleitung 40, an der die Sourcebereiche S der Speichertransistoren T11 und T21 angeschlossen sind. Die Sourceleitungen 40, 42 führen zu einer Sammelleitung 60, die auch als gemeinsamer Sourceanschluss bezeichnet wird.
Obwohl im Ausführungsbeispiel eine sogenannte SNOR-Architektur dargestellt ist, lässt sich die Erfindung auch für andere Architekturen nicht flüchtiger Speicher anwenden, beispielsweise für eine NAND-Struktur, für eine DINOR-Struktur usw. Die Bitleitungen BL1, BL2 sind lokale Bitleitungen, die über Auswahltransistoren mit globalen Bitleitungen verbunden sind. Alternativ sind die Bitleitungen BL1, BL2 globale Bitleitungen. Auch die Sourceleitungen 40, 42 lassen sich über nicht dargestellte Auswahltransistoren mit der gemeinsamen Sourceleitung 60 verbinden. Die Bitleitungen BL1, BL2 und die Sourceleitungen 40, 42 sind bei einem Ausführungsbeispiel Metallleitungen. Bei einem anderen Ausführungsbeispiel sind entweder die Bitleitungen BL1, BL2 oder die Sourceleitungen 40, 42 vergrabene Bitleitungen, die jeweils in einem dotierten Bereich angeordnet sind. Bei einer nächsten Alternative sind sowohl die Bitleitungen BL1, BL2 als auch die Sourceleitungen 40, 42 als vergrabene Leitungen in jeweils einem dotierten Bereich ausgeführt.
2 zeigt einen Schaltplan eines Wortleitungstreibers bzw, einer Ansteuerschaltung 100. Diese Ansteuerschaltungen 100 befinden sich jeweils an einer Wortleitung WL1, WL2 usw. Die in 2 dargestellte Ansteuerschaltung 100 ist mit der Wortleitung WL1 verbunden.
Die Wortleitungstreiber dienen gemeinsam mit der Auswahllogik im Niedervolt-Teil der Auswahl einer Zeile des Speicherzellenfeldes. Zusätzlich wird der Wortleitungstreiber für das Umladen der kapazitiven Last der Wortleitung verwendet. Die Ansteuerschaltungen 100 schalten positive Hochspannungen (z.B. 16 Volt) und negative Hochspannungen (z.B. –12 Volt) auf die Wortleitungen WL1, WL2 des Zellenfeldes der Speicher-Schaltungsanordnung 10. Der Flächenbedarf der Ansteuerschaltungen beträgt bei Programmspeicherschaltungsanordnungen etwa 6,8 % und bei Datenspeicherschaltungsanordnungen sogar 25 der Gesamtfläche der Speicher-Schaltungsanordnung. Bei der hier beschriebenen Schaltung handelt es sich um die Ansteuerschaltungen 100 eines Programmspeichermoduls. Die Ansteuerschaltungen 100 für den Datenspeicher sind nach dem gleichen Prinzip aufgebaut, unterscheiden sich allerdings etwas in der Dimensionierung von den Ansteuerschaltungen 100 für ein Programmspeichermodul.
Die Ansteuerschaltung 100 enthält links einer gestrichelten Linie 102 eine Niedervoltlogik bzw. einen Niedervoltteil 104 und rechts der gestrichelten Linie 102 einen Hochvoltteil 106. Der Niedervoltteil 104 hat die Aufgabe, die Wortleitung WL1, WL2 zu selektieren und den Hochvoltteil 106 zu treiben.
Der Hochvoltteil 106 enthält einen Passtransistor T150 bzw. eine Passschaltung 150 sowie ein Hochvoltlatch 152, das auch als Hochvolttreiber bezeichnet wird. Der Transistor T150 ist ein n-Kanal-Feldeffekttransistor, der zur Trennung des Hochvoltteils 106 vom Niedervoltteil 104 dient. Der Transistor T150 bzw. die Passschaltung 150 verhindert, dass bei den Niedervolttransistoren T100 bis T132 aufgrund der hohen Spannungen im Hochvoltteil 106 das Gateoxid durchbrechen kann. Die Gateelektrode des Transistors T150 ist mit einer Steuerleitung 160 verbunden, die ein Steuersignal (CONTROL) führt. Ein Arbeitsstreckenanschluss SD11 des Transistors T150 ist mit dem Ausgang des Inverters 111 verbunden. Der andere Arbeitsstreckenanschluss SD12 des Transistors T150 führt zum Hochvoltlatch 152. Auch der Substratbereich des Transistors T150 ist mit dem Hochvoltlatch 152 verbunden, wie weiter unten noch näher erläutert wird.
Das Hochvoltlatch 152 besteht aus zwei positiv rückgekoppelten bzw. mitgekoppelten Inverterschaltungen 154, 156, welche die Hochspannung auf die Wortleitung WL1 schalten und sich aufgrund der Mitkopplung selbst auf dem erforderlichen Gatepotential halten. Der Inverter 154 enthält einen p-Kanal-Tunnel-Feldeffekttransistor T170 und einen n-Kanal-Tunnel-Feldeffekttransistor T172. Die Arbeitsstrecken der Transistoren T170 und T172 sind in Reihe geschaltet. Ein Sourcebereich S und der Substratbereich des Transistors T170 sind mit einer Potentialleitung 170 verbunden, die zu einer Ladungspumpe führt. Die Drainbereiche der Transistoren T170 und T172 sind miteinander elektrisch leitfähig verbunden und führen zum Eingang des Inverters 156. Der Substratbereich des Transistors T172 und der Sourcebereich des Transistors T172 sind mit einer Potentialleitung 172 und dem Substratbereich des Transistors T150 elektrisch leitfähig verbunden. Die Potentialleitung 172 führt ebenfalls zu einer Ladungspumpe.
Die Gateelektroden G der Transistoren T170 und T172 sind mit dem Arbeitsstreckenanschluss SD12 des Transistors T150 sowie mit einer Rückkopplungsleitung 174 elektrisch leitfähig verbunden, die auch zur Wortleitung WL1 führt.
Der Inverter 156 enthält ebenfalls einen p-Kanal-Tunnel-Feldeffekttransistor T174 und einen n-Kanal-Tunnel-Feldeffekttransistor T176, deren Arbeitsstrecken wiederum in Serie geschaltet sind. Ein Sourcebereich S des Transistors T174 und der Substratbereich des Transistors T174 sind mit der Potentialleitung 170 verbunden. Der Drainbereich D des Transistors T174 ist mit dem Drainbereich D des Transistors T176 sowie mit der Wortleitung WL1 und der Rückkopplungsleitung 174 verbunden. Der Substratbereich des Transistors T176 ist mit dem Sourcebereich S des Transistors T176 sowie mit dem Substratbereich des Transistors T150 verbunden.
Die Gateelektroden G der Transistoren T174 sind mit dem Eingang des Inverters 156 und somit mit den Drainbereichen D der Transistoren T170 und T172 verbunden.
Aufgrund des Aufbaus des Hochvoltteils 104 kann die Hochspannung ohne Spannungsabfall an den Transistoren T170 bis T174 geschaltet werden. Im Ausführungsbeispiel beträgt die Versorgungsspannung beispielsweise 1,8 Volt (VDD) und beispielsweise 0 Volt (VSS). Die Spannung des Steuersignals (CONTROL) beträgt beispielsweise 7 Volt, um ein sicheres Schalten des Passtransistors T150 bzw. der Passschaltung 150 zu gewährleisten. Die Steuerleitung 160 (CONTROL) führt ein globales Signal für alle Wortleitungstreiber bzw. Ansteuerschaltungen 100 eines Sektors, beispielsweise z.B. für alle 256 Wortleitungstreiber eines Sektors. Je nachdem ob das Signal an dem Arbeitsstreckenanschluss SD11 logisch "0" oder logisch "1" ist, wird das Hochvoltlatch 152 gesetzt und dann die positive Hochspannung (HVDPSUP) bzw. negative Hochspannung (HVDNSUP) hochgefahren, indem die Ladungspumpen gestartet werden.
Aufgrund der Verwendung von Tunnel-Feldeffekttransistoren T170 bis T176 ist die Platzeinsparung an Chipfläche in den Ansteuerschaltungen 100 besonders groß. Jedoch wird auch schon eine Platzeinsparung erreicht, wenn nur ein Teil der Feldeffekttransistoren T170 bis T176 Tunnel-Feldeffekttransistoren sind, während der andere Teil Feldeffekttransistoren mit gleichem Dotiertyp im Source- und Drainbereich sind.
So zeigt 3 zwei weitere Möglichkeiten für Inverterschaltungen 200 und 202. Die Inverterschaltung 200 enthält einen p-Kanal-Feldeffekttransistor T200, dessen Sourcebereich S gemäß dem gleichen Dotiertyp dotiert ist wie der Drainbereich D des Feldeffekttransistors T200, nämlich gemäß dem p-Dotiertyp. Außerdem enthält die Inverterschaltung 200 einen n-Kanal-Tunnel-Feldeffekttransistor T202, dessen Drainbereich D gemäß einem anderen Dotiertyp dotiert ist als der Sourcebereich des Feldeffekttransistors T202, bspw. ist der Drainbereich D n dotiert und der Sourcebereich S ist p dotiert. Die Arbeitsstrecken der Transistoren T200 und T202 sind wiederum in Reihe geschaltet. Der Sourcebereich S des Feldeffekttransistor T200 liegt an einem Potential V1. Die Drainbereiche D der Transistoren T200 und T202 sind elektrisch leitfähig miteinander und mit einer Ausgangsleitung 212 der Inverterschaltung 200 verbunden. Der Sourcebereich S des Feldeffekttransistor T202 ist mit einem Potential V2 verbunden, das sich vom Potential V1 unterscheidet. Die Gateelektroden G der Feldeffekttransistoren T200 und T202 sind miteinander elektrisch leitfähig und mit einer Eingangsleitung 210 der Inverterschaltung 200 verbunden.
Die Inverterschaltung 202 enthält einen p-Kanal-Tunnel-Feldeffekttransistor T204, dessen Sourcebereich S gemäß einem anderen Dotiertyp dotiert ist als der Drainbereich D des Feldeffekttransistors T204, bspw. ist der Sourcebereich S n dotiert und der Drainbereich D ist p dotiert. Außerdem enthält die Inverterschaltung 202 einen n-Kanal-Feldeffekt transistor T206, dessen Sourcebereich S gemäß dem gleichen Dotiertyp dotiert ist wie der Drainbereich D des Feldeffekttransistors T206, nämlich gemäß n-Dotiertyp. Die Arbeitsstrecken der Feldeffekttransistoren T204 und T206 sind in Reihe geschaltet. Der Sourcebereich S des Feldeffekttransistors T204 liegt auf einem Potential V1. Der Drainbereich des Feldeffekttransistors T202 und der Drainbereich des Feldeffekttransistors T206 sind miteinander elektrisch leitfähig verbunden und führen zu einer Ausgangsleitung 222 der Inverterschaltung 202. Der Sourcebereich S des Feldeffekttransistors T206 liegt auf einem Potential V2, das sich vom Potential V1 unterscheidet. Die Gateelektroden G der Feldeffekttransistoren T204 und T206 sind elektrisch leitfähig untereinander und mit einer Eingangsleitung 220 der Inverterschaltung 202 verbunden.
Bei den an Hand der 2 erläuterten Inverterschaltungen 154, 156 sowie bei den an Hand der 3 erläuterten Inverterschaltungen 200 und 202 handelt es sich um sogenannte push-pull-Inverterschaltungen. Die Arbeitsweise dieser Schaltungen wird durch die Verwendung von Tunnel-Feldeffekttransistor T170 bis T176, T202 bzw. T204 nicht verändert.
4 zeigt zwei Tranmissiongatezweige 250, 252, die auch zu einem Tranmissiongate zusammengeschaltet werden können. Der Tranmissiongatezweig 250 enthält, zwei Tunnel-Feldeffekttransistoren T250 und T252, deren Arbeitsstrecken in Serie geschaltet sind. Ein sogenannter Bodybereich 260 des Transferzweiges 250 besteht bspw. aus leicht p dotierten Silizium. Der Bodybereich 260 wird nach unten hin durch eine vergrabene Schicht 262 begrenzt, die bspw. n dotiert ist. Alternativ wird an Stelle der vergrabenen Schicht 262 eine isolierende Schicht verwendet, so dass SOI-Transistoren (Silicon on Insulator) entstehen. Der Bodybereich 260 wird lateral durch einen linken Isoliergraben 264 und durch einen rechten Isoliergraben 266 isoliert. Die Isoliergräben 264 und 266 werden auch als flache Isoliergräben (STI – Shallow Trench Isolation) bezeichnet und können den Bodybereich 260 auch vollständig lateral umschließen. Beispielsweise beträgt die Tiefe der Isoliergräben 264, 266 jeweils weniger als 1 Mikrometer oder weniger als ein Nanometer. Im Ausführungsbeispiel sind die Isoliergräben 264, 266 mit Siliziumdioxid gefüllt.
Im Bodybereich 260 wurden implantiert:

– ein Dotierbereich 270 mit einer starken n Dotierung, d.h. einer n+ Dotierung,
– ein Dotierbereich 272 mit einer starken p Dotierung, und
– ein Dotierbereich 274 mit einer starken n Dotierung.

Der Dotierbereich 270 ist mit einen Arbeitsstreckenanschluss SD20 des Transistors T250 verbunden. Der Dotierbereich 272 bildet den anderen Anschluss des Transistors T250. Außerdem bildet der Dotierbereich 272 den einen Anschlussbereich des Transistors T250. Der Dotierbereich 274 des Transistors T252 ist mit einem Arbeitstrecken-Anschluss SD21 des Transistors T252 verbunden. Zwischen dem Dotierbereich 270 und dem Dotierbereich 272 liegt ein Kanalausbildungsbereich 280 des Transistors T250. Ein Kanalausbildungsbereich 282 des Transistors T252 liegt zwischen dem Dotierbereichen 272 und 274.
Der Transistor T250 enthält außerdem eine Gateelektrode 290, die durch ein Gatedielektrikum 300 von einem Kanalausbildungsbereich 280 des Transistors T250 getrennt ist. Der Transistor T252 enthält eine Gateelektrode 292, die durch ein Gatedielektrikum 302 vom Kanalausbildungsbereich 282 des Transistors T252 getrennt ist. Die Kanalausbildungsbereiche 280 und 282 werden im Bodybereich 260 ausgebildet. Die Gateelektroden 290 und 292 sind elektrisch leitfähig miteinander verbunden und an eine Gateanschlussleitung G1 des Transfergatezweiges 250 angeschlossen.
Bei einem alternativen Ausführungsbeispiel sind zur Verkleinerung der benötigten Chipfläche die Gateelektroden 290 und 292 als gemeinsame Gateelektrode 304 ausgebildet, die auch den Dotierbereich 272 vollständig bedeckt. Der Dotierbereich 272 wird aber kleiner ausgeführt als bei voneinander getrennten Gateelektroden. Auch das Gatedielektrikum 300 ist in diesem Fall durchgängig bis zum Gatedielektrikum 302 vorhanden.
Im Folgenden wird die Funktionsweise des Tranmissiongatezweiges 250 erläutert. Es wird angenommen, dass an dem Arbeitsstreckenanschluss SD20 ein positives Potential liegt und dass am Arbeitsstreckenanschluss SD21 ein Massepotential liegt. In diesem Fall arbeitet der p-n-Übergang des Transistor T250 in "Sperrrichtung", so dass abhängig von dem an der Gateelektrode 290 anliegenden Potential ein Tunnelstrom durch einen Tunnelübergang fließt, der sich an dem p-n-Übergang von Inversionskanal und Dotierbereich 272 ausbildet. Der Transistor T252 arbeitet in Durchlassrichtung, so dass bei positiven Gatepotential ein Strom durch den Transistor T252 fließen kann. Die sich in den Kanalausbildungsbereichen 280 und 282 ausbildenden Kanäle sind dabei Inversionskanäle.
Liegt dagegen am Anschluss SD21 ein positives Potential und am Anschluss SD20 ein Massepotential an, so arbeitet der Transistor T252 in Sperrrichtung, wobei abhängig vom Gatepotential an der Gateelektrode 292 ein Tunnelstrom an einem Tunnelübergang fließt, der sich an der Grenze von Dotierbereich 272 und dem Inversionskanal im Kanalausbildungsbereich 282 befindet. Der Transistor T250 arbeitet bei diesen Potentialen in Vorwärtsrichtung, so dass der Tranmissiongatezweig 250 bei entsprechend großem positiven Gatepotential an der Gateleitung G1 Strom leitet bzw. eingeschaltet ist.
Bei einem Ausführungsbeispiel wird der Tranmissiongatezweig 250 an Stelle des Transistors T150 in der Ansteuerschaltung 100 verwendet. Im Übrigen wird bei diesem Ausführungsbeispiel die an Hand der 2 erläuterte Schaltung beibehalten. Alternativ werden an Stelle der Tunnel-Feldeffekttransistoren T170 bis T176 Standard-Feldeffekttransistoren verwendet, wobei jedoch an Stelle des Transistors T150 Tunnel-Feldeffekttransistoren verwendet werden.
Der Tranmissiongatezweig 252 ist im wesentlichen wie der Tranmissiongatezweig 250 aufgebaut, so dass einander entsprechende Elemente mit ähnlichen Bezugszeichen bezeichnet sind. Jedoch wurde jeweils der Wert einhundert zu den Bezugszeichen des Tranmissiongatezweiges 250 addiert, um eine Unterscheidung zu ermöglichen. Dem Bodybereich 260 im Transferzweig 250 entspricht bspw. ein Bodybereich 360 im Transferzweig 252. Es bestehen die folgenden Unterschiede zwischen den Tranmissiongatezweigen 250 und 252:

– der Bodybereich 360 ist leicht n dotiert,
– die vergrabene Schicht 362 ist p dotiert,
– der Dotierbereich 370 ist stark p dotiert,
– der Dotierbereich 372 ist stark n dotiert
– der Dotierbereich 374 ist stark p dotiert.

Im Übrigen stimmen die Tranmissiongatezweige 250 und 252 überein. Während der Tranmissiongatezweig 250 bei positivem Gatepotential wie ein n-Kanal-Transistor arbeitet, arbeitet der Tranmissiongatezweig 252 bei positivem Gatepotential auf Grund der umgekehrten Dotiertypen in sich entsprechenden Bereichen wie ein p-Kanal-Transistor.
Bei einem weiteren Ausführungsbeispiel sind der Anschluss SD21 des Tranmissiongatezweiges 250 und der Anschluss SD120 des Tranmissiongatezweiges 252 miteinander elektrisch leitfähig über eine Verbindungsleitung 410 verbunden. Außerdem ist der Anschluss SD20 des Tranmissiongatezweiges 250 mit dem Anschluss SD121 des Tranmissiongatezweiges 252 über eine Verbindungsleitung 412 verbunden. Die Verbindungsleitung 410 ist mit einem Schaltelementanschluss 420 verbunden. Die Verbindungsleitung 412 ist dagegen mit einem Schaltelementanschluss 422 verbunden. Zwischen den Schaltelementanschlüssen 420 und 422 erbringt das aus dem Tranmissiongatezweigen 250, 252 bestehende Tranmissiongate seine Schaltfunktion. Das Tranmissiongate wird über die komplementär zueinander gesteuerten Gateanschlussleitungen G1 und G101 gesteuert.
5 zeigt einen Tunnel-Feldeffekttransistor 440, der eine Gateelektrode 450 und ein Gatedielektrikum 452 enthält. Die Gateelektrode 450 besteht beispielsweise aus polykristallinem Silizium, das dotiert worden ist, oder aus Metall. Die Gateelektrode 450 hat eine Gatelänge L, die mit der Kanallänge des sich ausbildenden Kanals etwa übereinstimmt. Das Gatedielektrikum 452 besteht beispielsweise aus Siliziumdioxid mit einer Schichtdicke im Bereich von 10 Nanometer bis 25 Nanometer, abhängig von den Schaltspannungen, die mit dem Transistor 440 geschaltet werden. Im Ausführungsbeispiel ist die Dicke des Gatedielektrikums 452 gleich 20 Nanometer. Durch die Verwendung eines anderen Materials fuer das Gatedielektrikum ergeben sich andere Schichtdicken, abhängig von den elektrischen Eigenschaften des Dielektrikums. Zusätzlich hängt die Dicke des Dielektrikums von der Wahl des Gate-Materials ab.
Ein Substratbereich 454 ist schwach p-dotiert. Ein Kanalausbildungsbereich 456 liegt unterhalb der Gateelektrode 450 zwischen einem linken n Dotiergebiet (D, Drain) und einem rechten p Dotiergebiet (S, Source), deren Bestandteile im Folgenden näher erläutert werden. Das linke Dotiergebiet D enthält einen Hauptbereich 460, der gemäß einer Dotierung (Diffusion oder Implantation) eine maximale Dotierstoffkonzentration zwischen 10¹⁹ bis 10²⁰ Dotierstoffatomen je cm³ (Kubikzentimeter) hat. Der rechte Dotierbereich S hat ebenfalls eine maximale Dotierstoffkonzentration von 10¹⁹ bis 10²⁰ Dotierstoffatomen je cm³. Durch die Verwendung anderer Materialien für die Drain und Source Bereiche (bspw. Germanium) kann eine höhere Dotierstoffkonzentration erreicht werden.
Während der Bereich 462 in einem Ausführungsbeispiel bis an den Kanalausbildungsbereich 456 heranreicht, liegt zwischen dem Hauptbereich 460 und dem Kanalausbildungsbereich 456 noch ein gemäß einer weiteren Dotierung hergestellter Driftbereich 470, der n dotiert ist. Die maximale Dotierung des Driftbereiches 470 liegt beispielsweise um eine Zehnerpotenz unter der maximalen Dotierung im Hauptbereich 460. Außerdem liegt die maximale Dotierstoffkonzentration im Hauptbereich 460 tiefer im Substrat als die maximale Dotierstoffkonzentration im Driftbereich 470. Bei dem eben erläuterten Ausführungsbeispiel sind keine zusätzlichen Dotiergebiete, insbesondere keine Erweiterungsgebiete in dem Feldeffekttransistor 440 enthalten. Der Driftbereich 470 reicht insbesondere an den Kanalausbildungsbereich 456 heran. Der Driftbereich 470 ist optional.
Bei einem alternativen Ausführungsbeispiel reicht der Driftbereich 470 dagegen nicht bis an den Kanalausbildungsbereich 456 heran. Zwischen dem Driftbereich 470 und dem Kanalausbildungsbereich 456 ist ein gemäß einer dritten Dotierung bzw. einem dritten Dotierschritt hergestellter Erweiterungsbereich 480 angeordnet, der mit einem weiteren Implantationsschritt erzeugt worden ist. Der Erweiterungsbereich 480 ist n dotiert. Seine maximale Dotierstoffkonzentration ist kleiner als die maximale Dotierstoffkonzentration im Driftbereich 470. Außerdem ist das Dotierprofil im Erweiterungsbereich 480 flacher ausgebildet als das Dotierprofil im Driftbereich 470. Bei diesem Ausführungsbeispiel ist auch der Hauptbereich 462 mit Abstand zum Kanalausbildungsbereich 456 angeordnet. Zwischen dem Hauptbereich 462 und dem Kanalausbildungsbereich 456 befindet sich ein p dotierter Erweiterungsbereich 482, der eine um beispielsweise eine Größenordnung geringere maximale Dotierstoffkonzentration als der Hauptbereich 462 hat. Das Dotierprofil im Erweiterungsbereich 482 ist außerdem flacher als das Dotierprofil im Hauptbereich 462.
Die an Hand der 5 erläuterten Dotierprofile sind auch bei Tunnel-Feldeffekttransistoren 440 möglich, die zum Schalten von Spannungen größer 5 Volt, größer 9 Volt, größer 12 Volt oder größer als 15 Volt, jedoch kleiner als 30 Volt eingesetzt werden, weil sich an dem Dotierbereich S ein Tunnelübergang 490 ausbildet und weil ein erhöhter Spannungsabfall über dem intrinsischen bzw. dem schwach dotierten Bodybereich auftritt.
Die 6A bis 6C zeigen Verfahrensschritte zur Herstellung eines Tunnel-Feldeffekttransistors gemeinsam mit einem Feldeffekttransistor, dessen Steuerstrecken-Anschlussbereiche gemäß dem gleichen Dotiertyp dotiert sind. Wie in 6A dargestellt, wird von einem Substrat 500 ausgegangen, beispielsweise von einem einkristallinen Siliziumsubstrat. Auf dem Substrat 500 wird eine nicht dargestellte Gatedielektrikumschicht abgeschieden, beispielsweise aus Siliziumdioxid. Anschließend wird auf der unstrukturierten Gatedielektrikumschicht ganzflächig eine Gatematerialschicht 502 abgeschieden, beispielsweise aus dotiertem polykristallinem Silizium.
Wie im linken Teil der 6A dargestellt ist, wird mit Hilfe einer Standardhartmaskenschicht bzw. nur mit Hilfe eines Fotolacks eine Gateelektrode 510 für einen Feldeffekttransistor mit Drain-Source-Bereichen vom gleichen Dotiertyp erzeugt. Wie dagegen im rechten Teil der 6A dargestellt ist, wird mit Hilfe einer Hartmaskenschicht, deren Material sich vom Material der Hartmaskenschicht für die Gateelektrode 510 unterscheidet, eine Gateelektrode 512 erzeugt, die die Gateelektrode eines Tunnel-Feldeffekttransistors werden soll. Nach dem Entfernen des Fotolacks wird auch der ggf. auf der Gateelektrode 510 angeordnete Hartmaskenbereich selektiv zu einem Hartmaskenbereich 514 entfernt, der auf der Gateelektrode 512 verbleibt. Beispielsweise besteht der Hartmaskenschichtbereich 514 aus Siliziumnitrid.
Wie weiter in 6B dargestellt ist, wird anschließend ein Resist 520 aufgebracht und mit Hilfe eines fotolithografischen Verfahrens so strukturiert, dass Öffnungen für n Dotierbereiche 540 bis 544 erzeugt werden. Die Gateelektrode 510 wird nicht vom Resist 520 bedeckt, so dass die Implantation selbstausrichtend zu der Gateelektrode 510 erfolgen kann. Der Hartmaskenbereich 514 wird dagegen teilweise mit Resist 520 bedeckt. Damit entsteht ein Toleranzbereich beim Strukturieren der Resistschicht 520. Obwohl der Hartmaskenschichtbereich 514 teilweise vom Resist 520 bedeckt ist, wird die Implantation bezüglich des Hartmaskenbereichs 514 bzw. der Gateelektrode 512 ebenfalls selbstausrichtend ausgeführt. Die Ionenimplantation von n Dotierstoffen ist in 6B durch Pfeile 530 dargestellt.
Wie in 6C dargestellt ist, wird das Resist 520 anschließend entfernt. Danach wird ein Resist 560 aufgebracht und mit Hilfe eines fotolithografischen Schrittes so strukturiert, dass Öffnungen erzeugt werden, in denen p Dotierbereiche erzeugt werden sollen, insbesondere ein Dotierbereich 580. Nach dem Strukturieren bedeckt das Resist 560 den Hartmaskenschichtbereich 514 nur teilweise. Damit werden an die Toleranzen beim Strukturieren des Resists 560 vergleichsweise geringe Anforderungen gestellt. Eine Ionenimplantation 570 wird anschließend selbstausrichtend zum Hartmaskenbereich 514 bzw. zur Gateelektrode 512 durchgeführt, wobei der Dotierbereich 580 erzeugt wird.
Anschließend wird die Hartmaskenschicht 514 entfernt. Es wurde ein "herkömmlicher" Feldeffekttransistor im Bereich der Gateelektrode 510 erzeugt, während im Bereich der Gateelektrode 512 ein Tunnel-Feldeffekttransistor erzeugt worden ist, dessen Dotierbereiche 544 und 580 vom entgegengesetzten Dotiertyp sind.
Mit Hilfe von Spacer- bzw. Abstandselementprozessen lassen sich die oben an Hand der 5 erläuterte Dotierprofile erzeugen.
Der mit Hilfe des Verfahrens gemäß 6A bis 6C hergestellte Tunnel-Feldeffekttransistor ist ein quanten mechanisches Bauelement, das die Skalierungsgrenzen eines herkömmlichen MOSFET (Metall Oxide Semiconductor Field Effect Transistor) überwindet. Das Arbeitsprinzip des Tunnel-Feldeffekttransistors ist Band-zu-Band-Tunneln an dem Übergang vom Kanal zum Sourcebereich. Bei einem positiven Gatebias wird ein Kanal gebildet, der einen p+/n+ Tunnelübergang zur Folge hat. Bei einem Tunnel-Feldeffekttransistor müssen die Source- und Drainbereiche bzw. insbesondere die Source-Erweiterungen bzw. Drain-Erweiterungen gemäß verschiedener Dotiertypen dotiert werden. Durch das an Hand der 6A bis 6C erläuterte Verfahren, wird verhindert, dass die Gatelektrode 512 mehrfach implantiert wird. Dadurch lässt sich die Austrittsarbeitsfunktion der Gatelektrode 512 genau einstellen. Die Folge davon ist, dass sich auch die Schwellspannung des Tunnelfeldeffekttransistors genau einstellen lässt. Das an Hand der 6A bis 6C dargestellte Verfahren ist insbesondere für Gatelängen L kleiner als 500 Nanometer geeignet. Der Herstellungsprozess zur Herstellung eines Standard-Transistors muss nicht verändert werden, da jeder zusätzliche Prozessschritt mit den Standardprozess vereinbar ist. Die Hauptidee besteht darin einen Hartmaskenbereich 514 vor dem Ätzen der Gateelektrode 512 zu erzeugen. Die Hartmaske 514 wird verwendet, um das Gatematerial 512 abzudecken und um es vor eine Doppel- bzw. Mehrfachimplantation zu schützen. Die Hartmaske 514 lässt sich nach dem Implantieren der Source- Drain-Bereiche bzw. der Erweiterungsbereiche durch selektives Ätzen entfernen.
Als Hartmaskenmaterial der Hartmaske 514 lässt sich auch Siliziumdioxid oder ein anderes Material verwenden. Die Gateelektrode 512 des Tunnel-Feldeffekttransistors wird bei einem Ausführungsbeispiel vor dem Ätzen der Gatelektrode 512 dotiert. Bei einem andere Ausführungsbeispiel wird die Gateelektrode 512 während der Implantation eines Erweiterungsbereiches dotiert.
Zusammenfassend gilt, dass eine Hochvoltanordnung angegeben wird, die eine hohe Flächendichte von Flash-Speicher-Bausteinen ermöglicht. Neben Flash-Speichern kann die beschriebene Anordnung auch fuer andere Hochvolt-Anordnungen verwendet werden. Um einen EEPROM- oder FLASH-Speicher zu betreiben, sind hohe elektrische Spannungen zum Löschen und Schreiben von Daten in den Speicherzellen erforderlich. Beispielsweise betragen diese Spannungen etwa 16 Volt oder sie sind sogar größer als 16 Volt. Die Schaltungsanordnung zur Steuerung der Lösch- und Schreibspannungen muss in der Lage sein, diese Spannungen zu schalten ohne dass Durchbrüche auftreten. So sind Designregeln vorgegeben, die die Zuverlässigkeit der Ansteuerschaltung gewährleisten. Die Designregeln betreffen insbesondere die Gatelänge, die Isolierdicken usw. Der Anteil der Hochvoltschaltungsteile an der Gesamtschaltung steigt bei modernen Technologieknoten erheblich, insbesondere bei Technologieknoten kleiner als 130 Nanometer. Der Grund dafür sind die physikalischen Grenzen, die u.a. für die Isolationen und für die Kanallänge gegeben sind. Damit verschiebt sich der Schwerpunkt bei der Verkleinerung der nicht flüchtig speichernden Speicher von den Speicherzellen zu der Speicherperipherie. Flächeneinsparungen auf Grund von kleineren Speicherzellen sind kaum mehr möglich. Außerdem werden die Prozesskosten zum Verkleinern der minimalen Strukturbreite nicht länger durch die Reduzierung der Fläche kompensiert, so dass die Kosten pro Chip ohne Nutzung der Erfindung steigen würden.
Ein Tunnel-Feldeffekttransistor wird erfindungsgemäß verwendet, um HochvoltTranmissiongates und andere Hochvoltschaltungen zu ersetzen. Auf Grund der p-i-n Struktur des Tunnel-Feldeffekttransistors ist die Durchbruchspannung höher im Vergleich zu Standard-Feldeffekttransistoren. Bereits bei einer Kanallänge von 300 Nanometern ist die Durchbruchsspannung größer als 10 Volt. Ein Standard-Feldeffekttransistor bräuchte für eine so große Durchbruchspannung eine Kanallänge von einem Mikrometer. Außerdem ist der sogenannte Leckstrom des Tunnel-Feldeffekttransistors im Vergleich zu einem Standard-Feldeffekttransistor kleiner, so dass sich die Leistungsverluste reduzieren.
Der Tunnel-Feldeffekttransistor arbeitet asymmetrisch hinsichtlich des Drain- bzw. Sourceanschlusses. Damit arbeitet ein Transmissiongate nicht zuverlässig, wenn nur ein Tunnel-Feldeffekttransistor verwendet wird. Wie oben an Hand der 4 erläutert worden ist, kann dennoch ein Transmissiongate mit Tunnel-Feldeffekttransistoren aufgebaut werden, das vollständig sperrt bzw. vollständig leitet. Für Hochvoltinverter ist die Asymmetrie der Tunnel-Feldeffekttransistoren kein Problem, da die Drain-Source-Spannung immer positiv bzw. immer negativ ist.
Ein sich bei dotiertem Substrat selbst ausbildender integrierter Substratkontakt der Tunnel-Feldeffekttransistoren führt zu einer weiteren Verminderung der benötigten Chipfläche. Die erfindungsgemäßen Schaltungsanordnungen führen zu einer weiteren Flächeneinsparung und zu einer Verringerung des Leistungsverbrauchs bspw. im Hochvoltteil eines Flash-Speichers. Auf Grund der Verwendung von Tunnel-Feldeffekttransistoren gibt es andere physikalische Grenzen, die kleinere Abmessungen im Vergleich zu den bisher durch physikalische Grenzen gesetzten Abmessungen erfordern. Durch die Erfindung sind erneut weitere Verkleinerungen möglich, bspw. in der Peripherieschaltung von Flash-Speichern.
Bei einem anderen Ausführungsbeispiel wird ein erfindungsgemäßes Transfergate oder ein erfindungsgemäßes Latch an einer Bitleitung einer nichtflüchtigen Speicherzelle eingesetzt.

10: Speicherzellenfeld
WL1, WL2: Wortleitung
20: Wortleitungen
BL1, BL2: Bitleitung
30: weitere Bitleitungen
T11 bis T22: Speichertransistor
G: Gateelektrode
S: Sourcebereich
D: Drainbereich
40, 42: Sourceleitung
50 bis 54: Floatinggate
60: Sammelleitung
100: Ansteuerschaltung
102: Trennlinie von Niedervoltteil und Hochvoltteil
104: Niedervoltteil
106: Hochvoltteil
150: Passschaltung
152: Hochvoltlatch
154, 156: Inverter
T150: Transistor
SD11, SD12: Arbeitsstreckenanschluss
160: Steuerleitung
T170 bis T176: Transistor
170, 172: Potentialleitung
200 bis 204: Inverter
T200 bis T210: Transistor
210, 220, 230: Eingangsleitung
212, 222, 232: Ausgangsleitung
250, 252: Tranmissiongatezweig
T250, T252: Transistor
260: Bodybereich
262: vergrabene Schicht
264, 266: Isoliergraben
270 bis 274: Dotierbereich
280, 282: Kanalausbildungsbereich
290, 292: Gateelektrode
G1, G101: Gateanschlussleitung
SD20, SD21: Arbeitsstrecken-Anschlussleitung
300, 302: Dielektrikum
304: gemeinsame Gateelektrode
T350, T352: Transistor
360: Bodybereich
362: Vergrabene Schicht
364, 366: Isoliergraben
370 bis 374: Dotierbereich
380, 382: Kanalausbildungsbereich
390, 392: Gateelektrode
SD120, SD121: Arbeitsstrecken-Anschlussleitung
400, 420: Dielektrikum
404: gemeinsame Gateelektrode
410, 412: Verbindungsleitung
420, 422: Schaltelementanschluss
440: Transistor
450: Gateelektrode
452: Dielektrikum
454: Substratbereich
460, 462: Hauptbereich
470: Driftbereich
480, 482: Erweiterungsbereich
490: Tunnelbereich
500: Substrat
502: Gateelektrodenschicht
504: Hartmaskenschicht
510, 512: Gateelektrode
514: Hartmaskenbereich
520: Resist
530: Ionenimplantation
540 bis 544: Dotierbereich
560: Resist
570: Ionenimplantation
580: Dotierbereich
L: Gatelänge

Claims

Integrierte Speicher-Schaltungsanordnung (10), mit einer Vielzahl von matrixförmig in Spalten und Zeilen angeordneten Speicherzellen, die jeweils mindestens einen Transistor (T11 bis T22) oder ein anderes Speicherelement enthalten, mit mehreren Wortleitungen (WL1, WL2), die jeweils zu Speicherzellen (T11, T12) derselben Zeile führen, und mit an den Wortleitungen (WL1) angeordneten Ansteuerschaltungen (100), die jeweils mehrere Ansteuertransistoren (T150 bis T176) enthalten, wobei mindestens ein Ansteuertransistor (T150 bis T176) ein Tunnel-Feldeffekttransistor (440) mit einer elektrisch leitfähigen Steuerelektrode (450) ist, die von einem Kanalausbildungsbereich (456) durch ein Dielektrikum (452) getrennt ist, wobei an einem Ende des Kanalausbildungsbereichs (456) des Tunnel-Feldeffekttransistors (440) ein erster dotierter Anschlussbereich (D; 460, 470) angeordnet ist, der gemäß einem ersten Dotiertyp dotiert ist, und wobei an einem anderen Ende des Kanalausbildungsbereichs (456) des Tunnel-Feldeffekttransistors (440) ein zweiter dotierter Anschlussbereich (S; 462) angeordnet ist, der gemäß einem zweiten Dotiertyp dotiert ist, der sich vom ersten Dotiertyp unterscheidet.
Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Speicherzellen nicht-flüchtig speichernde Speicherzellen sind.
Schaltungsanordnung (10) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Ansteuerschaltungen (100) jeweils eine bistabile Kippschaltung (152) enthalten, die mit einer der Wortleitungen (WL1) elektrisch leitfähig verbunden ist.
Schaltungsanordnung (10) nach Anspruch 3, dadurch gekennzeichnet, dass die bistabile Kippschaltung (152) mindestens einen Tunnel-Feldeffekttransistor (T170 bis T174) enthält.
Schaltungsanordnung (10) nach Anspruch 4, dadurch gekennzeichnet, dass die bistabile Kippschaltung (152) zwei zueinander mitgekoppelte Inverter (154, 156) enthält, und dass die Inverter (154, 156) jeweils mindestens einen Tunnel-Feldeffekttransistor (T170, T172; T174, T176) enthalten.
Schaltungsanordnung (10) nach Anspruch 5, dadurch gekennzeichnet, dass die Inverter (154, 156; 200, 202) jeweils einen Tunnel-Feldeffekttransistor (T202; T204) und einen Feldeffekttransistor (T200; T206) enthalten, dessen Anschlussbereiche (S; D) gemäß dem gleichen Dotiertyp dotiert sind, oder dass die Inverter (154, 156; 200, 202) jeweils zwei Tunnel-Feldeffekttransistoren enthalten.
Schaltungsanordnung (10) nach Anspruch 6, dadurch gekennzeichnet, dass die Inverter (154, 156) jeweils einen p-Kanal-Feldeffekttransistor (T170) und einen n-Kanal-Feldeffekttransistor (T172) enthalten, und dass der n-Kanal-Feldeffekttransistor (T172) ein Tunnel-Feldeffekttransistor ist, dessen Kanalausbildungsbereich p-dotiert ist, und/oder dass der p-Kanal-Feldeffekttransistor (T170) ein Tunnel-Feldeffekttransistor ist, dessen Kanalausbildungsbereich n-dotiert ist.
Schaltungsanordnung (10) nach einem der Ansprüche 3 bis 7, dadurch gekennzeichnet, dass die bistabile Kippschaltung (152) vier Feldeffekttransistoren (T170 bis T174) enthält, die wie folgt verschaltet sind: der Drainbereich (D) eines ersten p-Kanal-Feldeffekttransistors (T174) und der Drainbereich (D) eines ersten n-Kanal-Feldeffekttransistors (T176), die Gateelektrode (G) eines zweiten p-Kanal-Feldeffekttransistors (T170) und die Gateelektrode (G) eines zweiten n-Kanal-Feldeffekttransistors (T172) sind mit der Wortleitung (WL1) elektrisch leitfähig verbunden, der Drainbereich (D) des zweiten p-Kanal-Feldeffekttransistors (T170), der Drainbereich (D) des zweiten n-Kanal-Feldeffekttransistors (T172), die Gateelektrode (G) des ersten p-Kanal-Feldeffekttransistors (T174) und die Gateelektrode (G) des ersten n-Kanal-Feldeffekttransistors (T176) sind elektrisch leitfähig miteinander verbunden, der Sourcebereich (S) des ersten p-Kanal-Feldeffekttransistors (T174) und der Sourcebereich (S) des zweiten p-Kanal-Feldeffekttransistors (T170) sind miteinander verbunden, der Sourcebereich (S) des ersten n-Kanal-Feldeffekttransistors (T176) und der Sourcebereich (S) des zweiten n-Kanal-Feldeffekttransistors (T172) sind miteinander verbunden.
Schaltungsanordnung (10) nach einem der Ansprüche 2 bis 8, dadurch gekennzeichnet, dass die bistabile Kippschaltung (152) mit einer Ladungspumpenschaltung verbunden ist.
Schaltungsanordnung (10) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Ansteuerschaltungen (100) jeweils eine Schaltelementschaltung (150) zur bidirektionalen Signalübertragung oder zum Trennen von Schaltungsteilen (104, 106) mit voneinander verschiedenen Schaltspannungen enthalten, wobei die Schaltelementschaltung (150) vorzugsweise mit einer Wortleitung (WL1, WL2) elektrisch leitfähig verbunden ist.
Schaltungsanordnung (10) nach Anspruch 10, dadurch gekennzeichnet, dass die Schaltelementschaltung (150) mindestens einen Tunnel-Feldeffekttransistor (440) enthält.
Schaltungsanordnung (10) nach Anspruch 11, dadurch gekennzeichnet, dass die Schaltelementschaltung (105) mindestens zwei Tunnel-Feldeffekttransistoren (T250, T252) enthält, die eine gemeinsame Steuerelektrode (304) oder jeweils eine eigene Steuerelektrode (290, 292) enthalten, wobei die beiden Steuerelektroden (290, 292) miteinander elektrisch leitfähig verbunden sind, und dass die zwei Tunnel-Feldeffekttransistoren (T250, T252) einen gemeinsamen dotierten Anschlussbereich (272) oder jeweils einen ersten dotierten Anschlussbereich enthalten, wobei die ersten Anschlussbereiche elektrisch leitfähig miteinander verbunden sind, und dass der zweite Anschlussbereich (274) des einen Tunnel-Feldeffekttransistors (T252) mit der Wortleitung (WL1) verbunden ist, und dass der zweite Anschlussbereich (270) des anderen Tunnel-Feldeffekttransistors (T250) mit einer Potentialleitung elektrisch leitfähig verbunden ist, die sich von der Wortleitung (WL1) unterscheidet.
Schaltungsanordnung nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass die Schaltelementschaltung (150) zwei parallel geschaltete Schaltelementzweige (250, 252) enthält, die komplementär zueinander angesteuert werden, und dass der eine Schaltelementzweig (250) mindestens einen n-Kanal-Feldeffekttransistor (T250, T252) und der andere Schaltelementzweig (252) mindestens einen p-Kanal-Feldeffekttransistor (T350, T352) enthält.
Schaltungsanordnung (10) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mindestens ein Tunnel-Feldeffekttransistor (440) ein asymmetrisches Dotierprofil der beiden Anschlussbereiche (S; D) hat.
Schaltungsanordnung (10) nach Anspruch 14, dadurch gekennzeichnet, dass der erste Anschlussbereich (D) einen Hauptbereich (460) mit einer hohen maximalen Dotierstoffkonzentration enthält, dass der erste Anschlussbereich (D) zwischen dem Hauptbereich (460) und dem Kanalausbildungsbereich (456) einen Driftbereich (470) mit einer maximalen Dotierstoffkonzentration enthält, die kleiner als die maximale Dotierstoffkonzentration des Hauptbereichs (460) ist, wobei der Driftbereich (470) bis an den Kanalausbildungsbereich (456) heranreicht, und dass der zweite Anschlussbereich (S) einen bis an den Kanalausbildungsbereich (456) heranreichenden weiteren Hauptbereich (462) mit einer hohen maximalen Dotierstoffkonzentration enthält.
Schaltungsanordnung (10) nach Anspruch 14, dadurch gekennzeichnet, dass der erste Anschlussbereich (D) einen Hauptbereich (460) mit einer hohen maximalen Dotierstoffkonzentration enthält, dass der erste Anschlussbereich (D) zwischen dem Hauptbereich (460) und dem Kanalausbildungsbereich (456) einen Driftbereich (470) mit einer maximalen Dotierstoffkonzentration enthält, die kleiner als die hohe Dotierstoffkonzentration ist, und dass der erste Anschlussbereich (D) zwischen dem Driftbereich (470) und dem Kanalausbildungsbereich (456) einen Er weiterungsbereich (480) enthält, dessen maximale Dotierstoffkonzentration kleiner als die maximale Dotierstoffkonzentration im Driftbereich (470) ist, dass der zweite Anschlussbereich (S) einen bis an den Kanalausbildungsbereich (456) heranreichenden weiteren Hauptbereich (462) mit einer hohen maximalen Dotierstoffkonzentration enthält oder dass der zweite Anschlussbereich (S) einen weiteren Hauptbereich (462) mit einer hohen maximalen Dotierstoffkonzentration und einen zwischen dem weiteren Hauptbereich (462) und dem Kanalanschlussbereich (456) angeordneten weiteren Erweiterungsbereich (482) enthält, der bis an den Kanalausbildungsbereich (456) heranreicht, wobei beide Erweiterungsbereiche (480, 482) vorzugsweise die gleiche maximale Dotierstoffkonzentration haben.