WO2006034887A1 - Integrierte speicher-schaltungsanordnung mit ansteuerschaltung und verwendungen - Google Patents

Integrierte speicher-schaltungsanordnung mit ansteuerschaltung und verwendungen Download PDF

Info

Publication number
WO2006034887A1
WO2006034887A1 PCT/EP2005/053285 EP2005053285W WO2006034887A1 WO 2006034887 A1 WO2006034887 A1 WO 2006034887A1 EP 2005053285 W EP2005053285 W EP 2005053285W WO 2006034887 A1 WO2006034887 A1 WO 2006034887A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
field effect
effect transistor
channel
transistor
Prior art date
Application number
PCT/EP2005/053285
Other languages
English (en)
French (fr)
Inventor
Ronald Kakoschke
Thomas Nirschl
Doris Schmitt-Landsiedel
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to US11/576,416 priority Critical patent/US7679963B2/en
Publication of WO2006034887A1 publication Critical patent/WO2006034887A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Definitions

  • the invention relates to an integrated memory circuit arrangement which contains a plurality of memory cells arranged in rows and columns in matrix form. Each memory cell contains at least one memory element. In addition, a plurality of bit lines each lead to the memory cells of the same row. Drive circuits are arranged at the word lines, each of which contains a plurality of drive transistors.
  • the memory element is, for example, a floating gate transistor, a magnetoresistive memory element, a ferroelectric memory element, a memory element which stores the memory information, as a phase (for example amorphous or crystalline) or another memory element.
  • the drive circuits often contain components whose minimum dimensions are greater than the minimum feature width in the integrated memory circuit arrangement, in particular compared to the minimum feature width in the memory field. This is due, for example, to the fact that higher voltages must be switched in the control circuit. In particular in the case of non-volatile memory cells, drive voltages are required, which are often a multiple of the operating voltage applied to the integrated circuit from the outside.
  • the invention is based on the consideration that the physical limits of high-voltage transistors preclude a reduction. Therefore, the invention makes use of another type of field-effect transistors as standard field-effect transistors with the same doping type in the source region and in the drain region.
  • the invention uses special tunnel field-effect transistors, which are similar in design to conventional field effect transistors, but whose drain region is doped according to another doping region as its source region. Such tunneling field-effect transistors offer the possibility, apart from a reduction substantially unchanged to maintain or only slightly to change, for example.
  • both transistors With regard to the doping of certain doping regions or the replacement of a standard field effect transistor by two tunnel Feld cumtransis ⁇ gates, the Due to a reduced surface requirement of a single transistor, both transistors also require only the same or even a smaller area as compared to the replaced transistor. Even the previously used voltage levels for driving the transistors can be maintained.
  • the tunnel field effect transitors are implemented as vertical field effect transistors or as horizontal field effect transistors.
  • the invention is based on the consideration that the pin structure ⁇ p doping, intrinsic doping, n doping) of the tunnel field effect transistors due to the i range has a higher breakdown voltage at the same channel length in comparison to standard field effect transistors made possible.
  • the intrinsic doping is from green ⁇ the ease of manufacture and a comparatively low doping n or a comparatively low p Do- used.
  • the tunnel field effect transistors are therefore particularly suitable for circuits in which comparatively high voltages greater than 5 volts, greater than 9 volts, greater than 12 volts or even greater than 15 volts are to be switched, but the voltages are preferably less than 30 Volts are.
  • the special tunnel field effect transistor contained in the inventive control circuit contains an electrically conductive control electrode, which is separated from a channel formation region by a dielectric. At the one end of the channel formation region, a first doped connection region is arranged, which also becomes the source or drain region designation. The first doped terminal region is doped according to a first doping type. At the other end of the channel formation area is a second doped terminal area. arranged doped according to a doping type, which differs from the first doped terminal region.
  • the structure of the tunnel field effect transistor is very similar to the structure of a standard tunnel field effect transistor, there is also a significant difference due to the different doping type in the drain region and in the field of the Sucurce.
  • the memory cells are non-volatile memory cells, ie memory cells which maintain their memory state even after switching off an operating voltage.
  • the arrangement is not limited to non-volatile memory, but can also be used for other Spei ⁇ chertypen.
  • the Erfpfnunglich Wegzt Especially in places where a high-voltage part must be separated from a low-voltage part, the Erfpfnunglichzt.
  • high voltages are required to the charges in the charge storing layer to introduce or from the charge-storing layer to be removed, whereby the charge-storing layer is either electrically conductive or is electrically insulating.
  • tunneling currents are used, which tunnel through a dielectric.
  • other physical processes can be used, in particular for writing, for example so-called "hot" charge carriers, ie highly accelerated charge carriers, which can also traverse the dielectric. In this context is also spoken by CHE (Channel Hot Electron).
  • the tunnel field effect transistors are used in further developments in a bistable flip-flop (latch) or in a so-called transmission gate.
  • the transmission gate is a switching element used for bidirectional signal transmission or for electrically disconnecting a high-voltage switching part from a low-voltage circuit part.
  • the invention also relates to the use of a tunnel field effect transistor, in particular of the abovementioned special tunnel field effect transistor, having a gate length of less than 500 nanometers or less than 300 nanometers for switching voltages greater than 5 volts, 9 volts, 12 volts or 15 volts but preferably less than 30 volts, or to separate circuit parts to which said Spannun ⁇ abut gene of circuit parts, in which only small magnitude voltages are switched as the above-mentioned voltages.
  • This opens up a broad field of application for mass products to tunnel field-effect transistors, for example for drive circuits in memory circuits.
  • FIG. 2 shows a circuit diagram of a word line driver
  • FIG. 3 shows two further possibilities for inverter circuits
  • FIG. 4 shows two transmission gate branches which can be interconnected to form a transmission gate
  • FIG. 5 shows a tunnel field effect transistor
  • FIGS. 6A to 6C
  • Figure 1 shows a circuit diagram of a cell array in an integrated circuit memory device 10, e.g. a flash EEPROM.
  • the memory cell array contains a plurality of memory transistors arranged in matrix form in horizontally extending rows and vertically extending columns, of which four memory transistors TIL to T22 are shown in FIG.
  • the first index for designating a memory cell in each case indicates the line in which the relevant memory cell is located.
  • the second index for designating a memory cell indicates the column in which the relevant memory cell is located.
  • the storage cell T12 lies in the first row and in the second column.
  • each memory cell consists of only one memory transistor TI1 to T21.
  • other memory elements can be used.
  • so-called split-gate memory cells are used or memory cells are used which, in addition to the Speiohertransis- still contain an address transistor.
  • the memory cells T1 to T21 are all constructed the same, so that in the following only the structure of the memory cell T1 will be explained.
  • the memory cell TlI contains a control electrode or gate electrode G, which is also referred to as a control gate. Under the gate electrode G there is a floating gate 50 for storing charges.
  • the floating gate 50 is preferably electrically isolated from the gate electrode G.
  • the floating gate 50 is a layer of polycrystalline silicon.
  • an ONO layer (oxide-nitride-oxynitride) is used.
  • the floating gate 50 is separated from a channel formation region by a gate dielectric.
  • the channel formation area is through a doped source region S and a doped drain region D connected.
  • the memory transistors T12, T21 and T22 also contain floating gates 52, 54 and 56, respectively.
  • the gate electrodes G of memory transistors TI1 to T22 arranged in one row of the matrix are connected to a word line WL1 and WL2, see, for example, the memory transistors T1 and T12 of the first row whose gate electrodes G are connected to the first word line WL1. Further horizontal word lines 20 are indicated by dots.
  • drain regions D of memory transistors TIL to T22 of a column of the memory matrix are each connected to a bit line BL1, BL2 extending vertically in FIG.
  • drain regions D of the memory transistors T1 and T21 are connected to the first bit line BL1.
  • Further bit lines 30 are shown in FIG. 1 by dots.
  • the source regions S of the memory transistors TIL to T22, one column of the matrix, are each connected to a source line 40, 42, see, for example, the source line 40 to which the source regions S of the memory transistors TIL and T21 are connected.
  • the source lines 40, 42 lead to a bus line 60, which is also referred to as a common source connection.
  • bit lines BL1, BL2 are local bit lines are connected via selection transistors to global bit lines.
  • bit lines BL1, BL2 are global bit lines.
  • the source lines 40, 42 can be connected via selection transistors, not shown with the common source line 60 connect.
  • the bit lines BL1, BL2 and the source lines 40, 42 are metal lines in one embodiment.
  • either the bit lines BL1, BL2 or the source lines 40, 42 are buried bit lines which are each arranged in a doped region.
  • both the bit lines BL1, BL2 and the source lines 40, 42 are embodied as buried lines in each case in a doped area.
  • FIG. 2 shows a circuit diagram of a word line driver or a drive circuit 100. These drive circuits 100 are each located on a word line WL1, WL2, etc. The drive circuit 100 shown in FIG. 2 is connected to the word line WL1.
  • the word line drivers serve to select a row of the memory cell field.
  • the word line driver is used for the transfer of the capacitive load of the word line.
  • the drive circuits 100 switch positive high voltages (eg, 16 volts) and negative high voltages (eg, -12 volts) to the word lines WL1, WL2 of the cell array of the memory circuitry 10.
  • the area requirement of the drive circuits is approximately 6.8 percent at program sense circuit locations pei ⁇ herscrithsan glovesen even 25% of the total area of Speicher-Scrithsanordrmng,
  • the circuit described here is the An Kunststoff ⁇ circuits 100 of a program memory module,
  • the drive circuits 100 for the data storage are constructed on the same principle, but differ slightly in the dimensioning from the drive circuits 100 for a program memory module.
  • the drive circuit 100 includes left of a dashed line 102 a low-voltage logic or a low-voltage part 104 and right of the dashed line 102 a high-voltage part 106.
  • the low-voltage part 104 has the task of selecting the word line WL1, WL2 and driving the high-voltage part 106.
  • the high-voltage part 106 contains a pass transistor T150 or a pass circuit 150 and a high-voltage latch 152, which is also referred to as a high-voltage transformer.
  • the transistor T150 is an n-channel field-effect transistor which serves to separate the high-voltage part 106 from the low-voltage part 104.
  • the transistor T150 or the pass circuit 150 prevents the gate oxide from being able to break through in the low-voltage transistors T100 to T132 due to the high voltages in the high-voltage part 106.
  • the gate electrode of the transistor T150 is connected to a control line 160 which carries a control signal (CONTROL).
  • a working area connection SDlI of the transistor T150 is connected to the output of the inverter 111.
  • the other operating range index SD12 of the transistor T150 leads to the high-voltage latch 152.
  • the substrate area of the transistor T150 is also connected to the high-voltage latch 152, as will be explained in more detail below.
  • the Hochvoltlafcch 152 consists of two positively Weggekoppel ⁇ th or angebc ⁇ ppelten Invextersearia 154, 156, which switch the high voltage to the word line WLl and keep themselves on the required gate potential due to the positive feedback.
  • the inverter 154 includes a p-channel tunnel field effect transistor T17Q and an n-channel tunnel field effect transistor T172. The working distances of Transisto ren T17 ⁇ and. Tl72 are connected in series.
  • a source region S and the substrate region of the transistor T170 are connected to a potential line 170 leading to a charge pump.
  • the drain regions of the transistors T17Q and T172 are electrically conductively connected to one another and lead to the input of the inverter 156.
  • the substrate region of the transistor T172 and the source region of the transistor T172 are electrically conductively connected to a potential line 172 and to the substrate region of the transistor T150.
  • the potential line 172 also leads to a charge pump.
  • the gate electrodes G of the transistors T170 and T172 are electrically conductively connected to the working path connection SD12 of the transistor T150 and to a feedback device 174 which also leads to the word line WL1.
  • the inverter 156 also includes a p-channel tunnel field effect transistor T174 and an n-channel tunnel field effect transistor T176 whose working paths are in turn connected in series.
  • the source region S of the transistor T174 and the substrate Koch ⁇ i-Ch of the transistor T174 are connected to the potential line 170.
  • the drain region D of the transistor T174 is connected to the drain region D of the transistor T176 and to the word line WL1 and the feedback line 174.
  • the Smbstrat Scheme of the transistor T176 is connected to the source region S of the transistor T176 and to the substrate region of the transistor T15 ⁇ .
  • the gate electrodes G of the transistors T174 are connected to the input of the inverter 155 and thus to the drain regions D of the transistors T170 and T172.
  • the high-voltage part 104 Due to the structure of the high-voltage part 104, the high-voltage can be switched without a voltage drop at the transistors T170 to T174.
  • the supply voltage is, for example, 1.8 volts (VDD) and, for example, 0 volts (VSS).
  • the voltage of the control signal (CONTROL) is, for example, 7 volts in order to ensure reliable switching of the pass transistor T15 or the pass circuit 150.
  • the control line 160 (CONTROL) carries a global signal for all word line drivers or drive circuits 100 of a sector, for example, for example, for all 256 word line drivers of a sector.
  • the Rochvoltlatoh 152 is set and then the positive high voltage (HVDPSUP) or negative high voltage (HVDNSUP) started up by the charge pumps are started.
  • HVDPSUP positive high voltage
  • HVDNSUP negative high voltage
  • FIG. 3 shows two further possibilities for inverter circuits 200 and 202.
  • the inverter holder 200 contains a p-channel field effect transistor T20 whose source region S is doped according to the same doping type as the drain region D of the field effect transistor T200, namely according to p - doping type.
  • the inverter circuit 200 includes an n-channel tunnel field effect transistor T2Ü2 whose drain region D doped according to another doping type: is as the Sourcebe ⁇ rich of the field effect transistor T2 ⁇ 2, fospw. the drain region D n is doped and the source region S is p doped.
  • the operating regions of the transistors T200 "and T202 are in turn connected in series .
  • the source region S of the field effect transistor T2 ⁇ 0 is connected to a potential V1.
  • the drain regions D of the transistors T20Q and T202 are electrically conductive with one another and with an output conductor 212 of the inverter circuit 200
  • the source region S of the field effect transistor T202 is connected to a potential V2 which differs from the potential V1
  • the gate electrodes G of the field effect transistors T200 and T202 are electrically conductive with one another and are connected to an input line 210 of the inverter circuit 200.
  • the inverter circuit 202 includes a p-channel tunnel field effect transistor T204 whose source region S is doped according to a different doping type than the drain region D of the field effect transistor T2 ⁇ 4, for example, the source region S n is doped and the drain region D is p doped.
  • the inverter circuit 202 contains an n.-channel field effect.
  • Il transistor T206, the source region S according to the. same doping type is doped as the drain region D of the field effect transistor T206, namely according to n-type doping.
  • the working paths of the field-effect transistors T204 and T206 are connected in series.
  • T204 is at a potential Vl.
  • the drain region of the field effect transistor T202 and the drain region of the field effect transistor T206 are electrically conductively connected to one another and lead to an output line 222 of the inverter circuit 202.
  • the source region S of the field effect transistor T206 is at a potential V2 which is different from the potential Vl makes a difference.
  • the gate electrodes G of the field effect transistors T204 and T206 are electrically conductive lower ⁇ nander and connected to an input line 220 of Inverterschaltuncj 202.
  • the inverter circuits 154, 156 explained with reference to FIG. 2 and the inverter circuits 200 and 202 explained with reference to FIG. 3 are so-called push-pull invexter circuits. The operation of these circuits is not changed by the use of tunnel field effect transistor T170 to T176, T202 or T204.
  • FIG. 4 shows two transmission gate branches 250, 252, which can also be interconnected to form a transmission gate.
  • the Tranmissiongatezweig 250 includes two tunnel field effect transistors T25Q and T252, whose working distances are connected in series.
  • a so-called body region 260 of the transfer branch 250 consists, for example, of lightly doped silicon.
  • the body region 260 is bounded at the bottom by a buried layer 262, which is doped, for example, n.
  • an insulating layer is used, so that SOI transistors (silicon on insulator) are formed.
  • the body region 260 is insulated laterally by a left-hand insulating trench 264 and by a right-hand insulating trench 266.
  • the isolation trenches 264 and 266 become Also referred to as shallow isolation trenches (STI - Shallow Trench Isolati ⁇ on) and can the body portion 260 also vollstän dig enclosing laterally.
  • the depth of the isolation trenches 264, 266 is each less than 1 micron or less than one nanometer.
  • the isolation trenches 264, 266 are filled with silicon dioxide.
  • Body area 260 has been implanted:
  • a doping region 274 with a high n doping is a doping region 274 with a high n doping.
  • the doping region 270 is connected to a working path terminal SD20 of the transistor T250.
  • the doping region 272 forms the other terminal of the transistor T250.
  • the doping region .272 forms the one terminal region of the transistor T250.
  • the doping region 274 of the transistor T252 is connected to a working-distance connection SD21 of the transistor T252. Between the doping region 270 and the doping region 272 there is a channel formation region 280 of the transistor T25Ü. A channel formation region 282 of the transistor T252 is located between the. Doping regions 272 and 274.
  • the transistor T250 also includes a gate electrode 290 which is separated by a gate dielectric 300 from a channel formation region 280 of the transistor T25Q.
  • the transistor T252 includes a gate electrode 292 which is separated from the channel formation region 282 of the transistor T252 by a gate dielectric 302.
  • the channel formation regions 280 and 282 are formed in the body region 260.
  • the gate electrodes 290 and 292 are electrically conductively connected to one another and connected to a gate connection line Gl of the transfer gate branch 250.
  • the gate electrodes 290 and are used to reduce the required chip area 292 is formed as a common gate electrode 304, which also completely covers the doping region 272.
  • the doping region 272 is made smaller than in the case of separate gate electrodes.
  • the gate dielectric 300 is also present continuously up to the gate dielectric 302.
  • the mode of operation of the transmission gate 2 250 will be explained below. It is assumed that there is a positive potential at the working-distance connection SD20 and that at the working-distance connection SD21 there is a ground potential. In this case, the pn junction of the transistor T250 operates in the "reverse direction", so that, depending on the potential applied to the gate electrode 290, a tunneling current flows through a tunnel junction located at the pn junction of the input channel and the doping region 272 formed.
  • the transistor T252 operates in the forward direction, so that at positive gate potential, a current can flow through the transistor T252.
  • the channels forming in the channel formation regions 280 and 282 are inversion channels.
  • the transistor T252 operates in the reverse direction, a tunnel current flowing at the gate electrode 292, depending on the gate potential at the gate electrode 292, reaching the boundary of the doping region 272 and the inversion channel is located in the channel formation area 282.
  • the transistor T250 operates at these potentials in the forward direction, so that the transmission gate branch 250 conducts current at a correspondingly large positive gate potential at the gate line Gl or is switched on.
  • the transmission gate branch 250 is used in place of the transistor T150 in the drive circuit 100. Incidentally, in this embodiment, the circuit explained with reference to FIG. 2 is maintained. Alternatively, instead of the tunnel field effect transistors T170 to T176 standard field effect transistors used, but instead of the transistor T150 tunnel field effect transistors are used.
  • the Tranmissiongatezweig 252 is essentially like the
  • Tranmissiongatezweig 250 constructed so that each corre sponding elements are denoted by like reference numerals. However, the value of one hundred has been added to the reference numbers of the transmission gate branch 250, respectively, in order to enable a differentiation.
  • the body region 260 in the transfer branch 250 corresponds to a body region 360 in the transfer branch 252. There are the following differences between the transfer branch branches 250 and 252:
  • the body region 360 is lightly n doped, the buried layer 362 is p doped,
  • the doping region 370 is heavily doped p
  • the doping region 372 is heavily doped n
  • the doping region 374 is heavily doped p.
  • the Tranmissiongatezweige 250 and 252 überexn. While the Tranmissiongatezweig 250 operates at a positive gate potential as an n-channel transistor, the Tranmissiongatezweig 252 operates at positive gate potential due to the reverse doping types in corresponding areas such as a p-channel transistor.
  • connection SD21 of the transmission gate branch 250 and the connection SD120 of the transmission gate branch 252 are electrically conductively connected to each other via a connection line 410.
  • terminal SD20 of the transmission gate branch 250 is connected to the terminal SD121 of the transmission gate branch 252 via a connection line 412.
  • the connection line 410 is connected to a switching element terminal 420.
  • the connection line 412 is connected to a switching element connection 422. Between the switching element terminals 420 and 422, this yields from the transmission gate branch 250, 252 existing Tranr ⁇ issiongate its switching function.
  • the transmission gate is controlled via the gate lines Gl and GlOl, which are complementary to each other.
  • FIG. 5 shows a tunnel field effect transistor 440 which includes a gate electrode 450 and a gate dielectric 452.
  • the gate electrode 450 is made of, for example, polycrystalline silicon that has been doped or metal.
  • the gate electrode 450 has a gate length L which approximately matches the channel length of the forming channel.
  • the gate dielectric 452 consists for example of silicon dioxide with a layer thickness in the range from 10 nanometers to 25 manometers, depending on the switching voltages which are switched with the transistor 440. In the embodiment, the thickness of the gate dielectric 452 is equal to 20 nanometers.
  • the use of a different material for the gate dielectric results in different layer thicknesses, depending on the electrical properties of the dielectric. In addition, the thickness of the dielectric depends on the choice of gate material.
  • a substrate region 454 is weakly p-doped.
  • a channel formation region 456 is located below the gate electrode 450 between a left n doping region (D, drain) and a right p doping region (S, source), the components of which are explained in more detail below.
  • the left doping region D contains a main region 460, which according to a doping (diffusion or implantation) has a maximum dopant concentration between 10 19 to 10 2D dopant atoms per cm 3 (cubic centimeter).
  • the right-hand doping region S likewise has a maximum dopant concentration of 10 ⁇ 9 to 10 20 dopant atoms per cm 3 .
  • region 462 in one embodiment extends to channel formation region 456, it is intermediate the main region 460 and the channel formation region 456 nor a drift region 470 produced according to a further doping, the n is doped.
  • the maximum doping of the drift region 470 is, for example, one order of magnitude below the maximum doping in the main region 460.
  • the maximum dopant concentration in the main region 460 is lower in the substrate than the maximum dopant concentration in the drift region 470.
  • the drift region 470 in particular reaches the channel formation region 456.
  • the drift region 470 is optional.
  • the drift region 470 does not reach the channel formation region 456.
  • an extension region 480 Arranged between the drift region 470 and the channel formation region 456 is an extension region 480 produced according to a third doping or a third doping step, which has been produced with a further implantation step.
  • the extension region 480 is doped n. Its maximum dopant concentration is smaller than the maximum dopant concentration in the drift region 470.
  • the doping profile in the extension region 480 is flatter than the doping profile in the drift region 470.
  • the main region 462 is also arranged at a distance from the channel formation region 456.
  • a p-doped extension region 482 which has a lower maximum dopant concentration than, for example, one order of magnitude, than the main region 462.
  • the doping profile in the extension region 482 is also shallower than the doping profile in the main region 462,
  • tunnel field effect transistors 440 which are designed to switch voltages greater than 5 volts, greater than 9 volts, greater 12 volts or greater than 15 volts, but less than 30 volts are used, because at the doping region S a Tun ⁇ nelübergang 490 is formed and because an increaseddersab ⁇ case occurs over the intrinsic or the weakly doped body area.
  • FIGS. 6C to 6C show method steps for the production of a tunnel field effect transistor together with a field effect transistor whose control path terminal regions are doped according to the same doping type.
  • a substrate 500 is assumed, for example a monocrystalline silicon substrate.
  • a gate dielectric layer is deposited on the substrate 500, for example of silicon dioxide.
  • a gate material layer 502 is deposited over the entire area of the unstructured gate dielectric layer /, for example, of doped polycrystalline silicon.
  • a gate electrode 510 for a field effect transistor with drain-source regions of the same doping type is produced with the aid of a standard hard mask layer or only with the aid of a photoresist.
  • a gate electrode 512 is generated which is to become the gate electrode of a tunnel field effect transistor.
  • the hardmask region possibly arranged on the gate electrode 510 is also selectively removed to form a hardmask region 514 which remains on the gate electrode 512.
  • the hard mask layer region 514 is made of silicon nitride.
  • a resist 520 is subsequently applied and structured with the aid of a photolithographic process in such a way that openings are produced for n doping regions 540 to 544.
  • the gate electrode 510 is not covered by the resist 520, so that the implantation can take place self-aligning with the gate electrode 510.
  • the hard mask region 514 is partially covered with resist 520.
  • the implantation with respect to the hard mask region 514 or the gate electrode 512 is likewise carried out in a self-aligning manner.
  • the ion implantation of n dopants is shown by arrows 530 in FIG. 6B.
  • the resist 520 is subsequently removed. Thereafter, a resist 560 is applied and patterned by means of a photolithographic step so that openings are produced in which p doping areas are to be produced, in particular a doping area 580. After patterning, the resist 560 only covers the hard mask layer area 514 partially. This comparatively low demands are placed on the tolerances in structuring the resist 560. An ion implantation 570 is then performed in self-alignment with the hard mask region 514 and the gate electrode 512, respectively, thereby producing the doping region 580.
  • a "conventional" field-effect transistor was produced in the region of the gate electrode 510, while in the region of the gate electrode 512 a tunnel field-effect transistor was produced whose doping regions 544 and 580 are of the opposite doping type.
  • Herge ⁇ presented tunnel field-effect transistor is a quantum- A mechanical device that overcomes the scaling limits of a traditional metal oxide semiconductor (MOSFET) MOSFET.
  • the working principle of the tunnel field effect transistor is band-to-band tunneling at the channel-to-source junction. With a positive gate bias, a channel is formed, which results in a ⁇ + / n + tunnel junction.
  • the source and drain regions or in particular the source extensions or drain extensions must be doped according to different doping types. The method explained with reference to FIGS. 6A to 6C prevents the gate electrode 512 from being implanted multiple times.
  • the work function of the gate electrode 512 can be set precisely.
  • the consequence of this is that the threshold voltage of the tunnel field effect transistor can also be set exactly.
  • the method illustrated with reference to FIGS. 6A to 6C is particularly suitable for gate lengths L smaller than 500 nanometers.
  • the production process for producing a standard transistor does not have to be changed since every additional process step is compatible with the standard process.
  • the main idea is to create a hard mask region 514 prior to etching the gate electrode 512.
  • the hard mask 514 is used to cover the gate material 512 and to protect it from double or multiple implantation.
  • the hard mask 514 can be removed after the implantation of the source drain regions or the expansion regions by selective etching.
  • the hard mask material of the hard mask 514 silicium dioxide or another material can also be used.
  • the gate electrode 512 of the tunneling field effect transistor is doped in one embodiment prior to the etching of the gate electrode 512. In another embodiment, the gate electrode 512 is doped during the implantation of an extension region.
  • a high-voltage arrangement is specified which enables a high areal density of flash memory components.
  • the described arrangement can also be used for other high-voltage arrangements.
  • high voltages are required for erasing and writing data in the memory cells. For example, these voltages are about 16 volts or even greater than 16 volts.
  • the circuit for controlling the erase and write voltages must be able to switch these voltages without breakthroughs occurring. So design rules are given, which ensure the Reliability of the drive circuit.
  • the design rules relate in particular to the gate length, the insulating thicknesses, etc.
  • the proportion of high-voltage circuit parts in the overall circuit increases significantly in modern technology nodes, in particular in technology nodes smaller than 130 nanometers. The reason for this are the physical limits, which are given, inter alia, for the isolations and for the channel length.
  • the focus shifts from the memory cells to the memory peripherals when the non-volatile memory is reduced in size. Area savings due to smaller storage cells are hardly possible anymore.
  • the process costs for reducing the minimum pattern width are not compensated for lengthwise by the reduction of the area, so that the cost per chip would increase without using the invention.
  • a tunnel field effect transistor is used according to the invention to replace high-voltage transmission gates and other high-voltage circuits. Due to the pin structure of the tunnel field effect transistor, the breakdown voltage is higher in comparison to standard field effect transistors. Even with a channel diameter of 300 nanometers, the breakdown voltage is greater than 10 volts. A standard field effect transistor required a channel length of one micron for such a high breakdown voltage. In addition, the so-called leakage current of the tunnel field effect transistor in comparison to a standard field effect transistor: smaller, so that the power losses are reduced.
  • the tunnel field effect transistor operates asymmetrically with respect to the drain or source connection.
  • a transmission gate does not operate reliably when only one tunnel field effect transistor is used.
  • the asymmetry of the tunnel field effect transistors is not a problem, since the drain-source voltage is always positive or always negative.
  • An integrated substrate contact of the tunnel field effect transistors that forms itself when the substrate is doped leads to a further reduction of the required chip area.
  • the circuit arrangements according to the invention lead to a further E inhabiteinsparung and to a reduction in power consumption Jospw. in the high-voltage part of a flash memory. Due to the use of tunnel field effect transistors, there are other physical limitations that require smaller dimensions compared to the dimensions heretofore imposed by physical constraints. The invention is again; further reductions possible, for example, in the peripheral circuit of flash memories.
  • a transfer gate according to the invention or a latch according to the invention is used on a bit line of a non-volatile memory cell.

Abstract

Erläutert wird u.a. eine Ansteuerschaltung (100) für einen EEPROM. Die Ansteuerschaltung (100) enthält Tunnel-­Feldeffekttransistoren (T170 bis T176) und kann insbesondere auf einer kleinen Chipfläche hergestellt werden.

Description

Beschreibung
Integrierte Speicher-Schaltungsanordnung mit Ansteuerschal¬ tung und Verwendungen
Die Erfindung betrifft eine integrierte Speicher-Schaltungs- anordnung, die eine Vielzahl von matrixförmig in Zeilen und Spalten angeordneten Speicherzellen enthält. Jede Speicher¬ zelle enthält mindestens ein Speicherelement. Außerdem führen mehrere Bitleitungen jeweils zu den Speicherzellen derselben Zeile. An den Wortleitungen sind Ansteuerschaltungen angeord¬ net, die jeweils mehrere Ansteuertransistoren enthalten.
Das Speicherelement ist bspw. ein Floatinggatetransistor, ein magnetαresistives Speichereelement, ein ferroelektrisches speicherelement, ein Speicherelement, das die Speicherinfor¬ mation, als Phase (z.b. amorph bzw. kristallin) speichert oder ein anderes Speicherlement.
Die Ansteuerschaltungen enthalten oft Bauelemente, deren minimale Abmessungen größer als die minimale Strukturbreite in der integrierten Speicher-Schaltungsanordnung ist, insbe¬ sondere im Vergleich zu der minimalen Strukturbreite im Spei¬ cherzeHenfeld. Dies ist bspw. darauf zurückzuführen, dass in der An.steuerschaltung höhere Spannungen geschaltet werden müssen.. Insbesondere bei nicht flüchtig speichernden Spei¬ cherzellen werden Ansteuerspannungen benötigt, die oft ein Mehrfaches der von außen an den integrierten Schaltkreis angelegten Betriebsspannung betragen.
Es ist Aufgabe der Erfindung eine einfach aufgebaute Spei¬ cher-Schaltungsanordnung anzugeben, die insbesondere eine weitere Verkleinerung von Ansteuerschaltungen an Wortleitun¬ gen erlaubt. Außerdem sollen zugehörige Verwendungen angege- ben werden. Die auf die Speicher-Schaltungsanordnung bezogene Aufgabe wird durch eine Speicher-Schaltungsanordnung mit den Merkma¬ len des Patentanspruchs 1 gelöst. Weiterbildungen sind in den Unteransprüchen angegeben.
Die Erfindung geht von der Überlegung aus, dass die physika¬ lischen Grenzen von Hochvolttransistoren einer Verkleinerung entgegen stehen. Deshalb greift die Erfindung auf einen ande¬ ren Typ von Feldeffekttransistoren als Standard-Feldeffekt- tratisistoren mit gleichem Dotiertyp im Sourcebereich und im Drainbereich zurück. Die Erfindung nutzt spezielle Tunnel- Feldeffekttransistoren, die im Aufbau herkömmlichen Feldef¬ fekttransistoren ähneln, aber deren Drainbereich gemäß einem anderen Dotierbereich als deren Sourcebereich dotiert ist. Solche Tunnel-Feldeffekttransistoren bieten die Möglichkeit, bisher verwendete Ansteuerschaltungen abgesehen von einer Verkleinerung im wesentlichen unverändert beizubehalten bzw. nur leicht zu verändern, bspw. hinsichtlich des Dotiertyps bestimmter Dotierbereiche oder des Ersetzens eines Standard- Feldeffekttransistors durch zwei Tunnel-Feldeffekttransis¬ toren, wobei die beiden Transistoren auf Grund eines verrin¬ gerten Flächenbedarfs eines einzelnen Transistors auch insge¬ samt nur die gleiche oder sogar eine kleinere Fläche benöti¬ gen als der ersetzte Transistor. Selbst die bisher verwende- ten Spannungspegel zum Ansteuern der Transistoren können beibehalten werden. Die Tunnel-Feldeffekttranssitoren werden als vertikale Feldeffekttransistoren oder als horizontale Feldeffekttranssistoren ausgeführt.
Außerdem geht die Erfindung von der Überlegung aus, dass die p-i-n-Struktur {p Dotierung, intrinsische Dotierung, n Dotie¬ rung) der Tunnel-Feldeffekttransistoren auf Grund des i- Bereiches eine höhere Durchbruchspannung bei gleichen Kanal¬ längen im Vergleich zu Standard-Feldeffekttransistoren ermög- liehen. An Stelle der intrinsischen Dotierung wird aus Grün¬ den der einfacheren Herstellung auch eine vergleichsweise geringe n Dotierung bzw. eine vergleichsweise geringe p Do- tierung verwendet. Die Tunnel-Feldeffekttransistoren sind deshalb für Schaltungen besonders geeignet, in denen ver¬ gleichsweise hohe Spannungen größer als 5 Volt, größer als 9 Volt, größer als 12 Volt oder sogar größer als 15 Volt zu schalten sind, wobei die Spannungen aber vorzugsweise kleiner als 30 Volt sind.
Der in der erfindungsgemäßen Änsteuerschaltung enthaltene spezielle Tunnel-Feldeffekttransistor enthält eine elektrisch leitfähige Steuerelektrode, die von einem Kanalausbildungsbe¬ reich durch ein Dielektrikum getrennt ist. An dem einen Ende des Kanalausbildungsbereiches ist ein erster dotierter An¬ schlussbereich angeordnet, der auch als Source- bzw. Drain- Bereichbezeich.net wird. Der erste dotierte Anschlussbereich ist gemäß einem ersten Dotiertyp dotiert. An dem anderen Ende des KanalausbildungsbereiGhes ist ein zweiter dotierter An- schlussbereich. angeordnet, der gemäß einem Dotiertyp dotiert ist, der sich von dem ersten dotierten Anschlussbereich un¬ terscheidet. Damit ist der Aufbau des Tunnel- Feldeffekttransistors zwar dem Aufbau eines Standard- Tunnelfeldeffekttransistors sehr ähnlich, jedoch gibt es auf Grund des unterschiedlichen Dotiertyps im Drainbereich und im Sσurcebereich auch einen wesentlichen Unterschied.
Bei einer Weiterbildung der erfindungsgemäßen Schaltungsan¬ ordnung sind die Speicherzellen nicht flüchtig speichernde Speicherzellen, d.h. Speicherzellen, die auch nach dem Ab¬ schalten einer Betriebsspannung ihren Speicherzustand beibe¬ halten. Die Anordnung beschränkt sich aber nicht nur auf nicht-flüchtige Speicher, sondern kann auch für andere Spei¬ chertypen verwendet werden. Besonders an Stellen, an denen ein Hochvoltteil von einem Niedervoltteil getrennt werden muss, wird die Erfidnung eingestzt. Insbesondere bei ladungs¬ speichernden Schichten sind hohe Spannungen erforderlich, um die Ladungen in die ladungsspeichernde Schicht einzubringen bzw. aus der ladungsspeichernden Schicht zu entfernen, wobei die ladungsspeichernden Schicht entweder elektrisch leitfähig oder elektrisch isolierend ist. Zum Schreiben bzw. Löschen der Speicherzellen werden Tunnelströme verwendet, die ein Dielektrikum durchtunneln. Alternativ lassen sich insbesonde¬ re zum Schreiben auch andere physikalisch Vorgänge nutzen, bspw. sogenannte "heiße" Ladungsträger, d.h. hochbeschleunig¬ te Ladungsträger, die das Dielektrikum ebenfalls durchqueren können. In diesem Zusammenhang wird auch von CHE (Channel Hot Electron) gesprochen.
Die Tunnel-Feldeffekttransistoren werden bei Weiterbildungen in einer bistabilen Kippschaltung (latch) oder in einem soge¬ nannten Transmissiongate eingesetzt. Das Transmissiongate ist eine Schaltelement, das zur bidirektionalen Signalübertragung oder dass zum elektrischen Trennen eines Hochvσltschaltungs- teils von einem Niedervoltschaltungsteil verwendet wird.
Die Erfindung betrifft außerdem die Verwendung eines Tunnel- Feldeffekttransistors, insbesondere des oben erwähnten spe¬ ziellen Tunnel-Feldeffekttransistors, mit einer Gatelänge kleiner als 500 Nanometer oder kleiner als 300 Nanometer zum Schalten von Spannungen größer als 5 Volt, 9 Volt, 12 Volt oder 15 Volt jedoch vorzugsweise kleiner als 30 Volt oder zum Trennen von Schaltungsteilen, an denen die genannten Spannun¬ gen anliegen, von Schaltungsteilen, in denen nur betragsmäßig kleinere Spannungen als die genannten Spannungen geschaltet werden. Damit wird den Tunnel-Feldeffekttransistoren ein breites Anwendungsgebiet für Massenprodukte erschlossen, bspw. für Ansteuerschaltungen in Speicher-Schaltungen,
Im Folgenden wird die Erfindung an Hand der beiliegenden Zeichnungen erläutert. Darin zeigen:
Figur 1 einen Schaltplan eines Zellenfeldes in einer integ¬ rierten Speicher-Schaltungsanαrdn/ung, Figur 2 einen Schaltplan eines Wortleitungstreibers, Figur 3 zwei weitere Möglichkeiten für Inverterschaltungen, Figur 4 zwei Tranmissiongatezweige, die zu einen Tranmissi¬ ongate zusammengeschaltet werden können, Figur 5 einen Tunnel-Feldeffekttransistor, und Figuren 6A bis 6C
Verfahrensschritte zur Herstellung eines Tunnel- Feldeffekttransistors,
Figur 1 zeigt einen Schaltplan eines Zellenfeldes in einer integrierten Speicher-Schaltungsanordnung 10, z.B. einen Flash-EEPROM. Das Speicherzellenfeld enthält eine Vielzahl von matrixförmig in horizontal verlaufenden Zeilen und verti- kal verlaufenden Spalten angeordnete Speichertransistoren, von denen in Figur 1 vier Speichertransistoren TIl bis T22 dargestellt sind. Der erste Index zur Bezeichnung einer Spei¬ cherzelle gibt jeweils die Zeile an, in der sich die betref¬ fende Speicherzelle befindet. Der zweite Index zur Bezeich- nung einer Speicherzelle gibt die Spalte an, in der sich die betreffende Speicherzelle befindet. So liegt die Speicherzel¬ le T12 in der ersten Zeile und in der zweiten Spalte.
Im Ausführungsbeispiel besteht jede Speicherzelle nur aus einem Speichertransistor TIl bis T21. Neben Transistoren können auch andere Speicherelemente verwendet werden. Bei anderen Ausführungsbeispielen werden beispielsweise sogenann¬ te Split-Gate-Speicherzellen verwendet oder es werden Spei¬ cherzellen verwendet, die zusätzlich zu dem Speiohertransis- tor noch einen Adresstransistor enthalten. Die Speicherzellen TIl bis T21 sind alle gleich aufgebaut, so dass im Folgenden nur der Aufbau der Speicherzelle TlI erläutert wird. Die Speicherzelle TlI enthält eine Steuerelektrαde bzw. Gatee- lektrode G, die auch als Controlgate bezeichnet wird. Unter der Gateelektrode G gibt es ein Floatinggate 50 zur Speiche¬ rung von Ladungen. Das Floatinggate 50 ist vorzugsweise von der Gateelektrode G elektrisch isoliert. Im Ausführungsbei- spiel ist das Floatinggate 50 eine Schicht aus polykristalli¬ nem Silizium, Bei anderen Ausführungsbeispielen wird eine ONO-Schicht (Oxid-Nitrid-Oxinitrid) verwendet. Das Floating¬ gate 50 ist von einem Kanalausbildungsbereich durch ein Gate¬ dielektrikum getrennt. Der Kanalausbildungsbereich wird durch einen dotierten Sourcebereich S und einen dotierten Drainbe¬ reich D angeschlossen. Die Speichertransistoren T12, T21 und T22 enthalten ebenfalls Floatinggates 52, 54 bzw. 56.
Die Gateelektroden G von Speichertransistoren TIl bis T22, die in einer Zeile der Matrix angeordnet sind, sind mit einer Wortleitung WLl bzw. WL2 verbunden, siehe beispielsweise die Speichertransistoren TlI und T12 der ersten Zeile, deren Gateelektroden G mit der ersten Wortleitung WLl verbunden sind. Weitere horizontal verlaufende Wortleitungen 20 sind durch Punkte angedeutet.
Die Drainbereiche D von Speichertransistoren TIl bis T22 einer Spalte der Speichermatrix sind jeweils an eine in Figur 1 vertikal verlaufende Bitleitung BLl, BL2 angeschlossen.
Beispielsweise sind die Drainbereiche D der Speichertransis¬ toren TIl und T21 an die erste Bitleitung BLl angeschlossen. Weitere Bitleitungen 30 sind in Figur 1 durch Punkte darge¬ stellt.
Die Sourcebereiche S der Speichertransistoren TIl bis T22, einer Spalte der Matrix sind jeweils an eine Sourceleitung 40, 42 angeschlossen, siehe beispielsweise die Sourceleitung 40, an der die Sourcebereiche S der Speichertransistoren TIl und T21 angeschlossen sind. Die Sourceleitungen 40, 42 führen zu einer Sammelleitung 60, die auch als gemeinsamer Sour- ceanschluss bezeichnet wird.
Obwohl im Ausführungsbeispiel eine sogenannte SNOR- Architektur dargestellt ist, lässt sich die Erfindung auch für andere Architekturen nicht flüchtiger Speicher anwenden, beispielsweise für eine NAND-Struktur, für eine DINOR- Struktur usw. Die Bitleitungen BLl, BL2 sind lokale Bitlei¬ tungen, die über Auswahltransistoren mit globalen Bitleitun- gen verbunden sind. Alternativ sind die Bitleitungen BLl, BL2 globale Bitleitungen. Auch die Sourceleitungen 40, 42 lassen sich über nicht dargestellte Auswahltransistoren mit der gemeinsamen Sourceleitung 60 verbinden. Die Bitleitungen BLl, BL2 und die Sourceleitungen 40, 42 sind bei einem Ausfüh- runcjsbeispiel Metallleitungen. Bei einem anderen Ausführungs¬ beispiel sind entweder die Bitleitungen BLl, BL2 oder die Sourrceleitungen 40, 42 vergrabene Bitleitungen, die jeweils in einem dotierten Bereich angeordnet sind. Bei einer nächs¬ ten Alternative sind sowohl die Bitleitungen BLl, BL2 als auch, die Sourceleitungen 40, 42 als vergrabene Leitungen in jeweils einem dotierten Bereich ausgeführt.
Figur 2 zeigt einen Schaltplan eines Wortleitungstreibers bzw. einer Ansteuerschaltung 100, Diese Ansteuerschaltungen 100 befinden sich jeweils an einer Wortleitung WLl, WL2 usw. Die in Figur 2 dargestellte Ansteuerschaltung 100 ist mit der Wortleitung WLl verbunden.
Die Wortleitungstreiber dienen gemeinsam mit der Auswahllogik im Niedervolt-Teil der Auswahl einer Zeile des Speicherzel¬ lenfeldes. Zusätzlich wird der Wortleitungstreiber für das Umladen der kapazitiven Last der Wortleitung verwendet. Die Ansteuerschaltungen 100 schalten positive Hochspannungen (z.B. 16 Volt) und negative Hochspannungen (z.B. -12 Volt) auf die Wortleitungen WLl, WL2 des Zellenfeldes der Speicher- Schaltungsanordnung 10. Der Flächenbedarf der Ansteuerschal- tuncjen beträgt bei Programmspβiσherschaltungsanσrdnungen etwa 6,8 % und bei Datenspeiσherschaltungsanordnungen sogar 25 % der Gesamtfläche der Speicher-Schaltungsanordrmng, Bei der hier beschriebenen Schaltung handelt es sich um die Ansteuer¬ schaltungen 100 eines Programmspeichermoduls, Die Ansteuer- Schaltungen 100 für den Datenspeicher sind nach dem gleichen Prinzip aufgebaut, unterscheiden sich allerdings etwas in der Dimensionierung von den Ansteuerschaltungen 100 für ein Pro- grarαmspeichermodul.
Die Ansteuerschaltung 100 enthält links einer gestrichelten Linie 102 eine Niedervoltlogik bzw. einen Niedervoltteil 104 und rechts der gestrichelten Linie 102 einen Hochvoltteil 106. Der Niedeirvoltteil 104 hat die Aufgabe, die Wortleitung WLl, WL2 zu selektieren und den Hochvoltteil 106 zu treiben.
Der Hochvoltteil 106 enthält einen Passtransistor T150 bzw. eine Passschaltung 150 sowie ein Hochvoltlatch 152, das auch als Hochvolttreάber bezeichnet wird. Der Transistor T150 ist ein n-Kanal-Feldeffekttransistor, der zur Trennung des Hoch¬ voltteils 106 vom Niedervoltteil 104 dient. Der Transistor T150 bzw. die Passschaltung 150 verhindert, dass bei den Niedervolttransistoren T100 bis T132 aufgrund der hohen Span¬ nungen im Hochvoltteil 106 das Gateoxid durchbrechen kann. Die Gateelektrode des Transistors T150 ist mit einer Steuer¬ leitung 160 verbunden, die ein Steuersignal (CONTROL) führt. Ein Arbeitsstreckenansσhluss SDlI des Transistors T150 ist mit dem Ausgang des Inverters 111 verbunden. Der andere Ar- beitsstreckenarxschluss SD12 des Transistors T150 führt zum Hochvoltlatch 152. Auch der Substratbereich des Transistors T150 ist mit dem Hαchvoltlatch 152 verbunden, wie weiter unten noch näher erläutert wird,
Das Hochvoltlafcch 152 besteht aus zwei positiv rückgekoppel¬ ten bzw. mitgelcαppelten Invextersehaltungen 154, 156, welche die Hochspannung auf die Wortleitung WLl schalten und sich aufgrund der Mitkopplung selbst auf dem erforderlichen Gate- potential halten. Der Inverter 154 enthält einen p-Kanal- Tunnel-Feldeffekttransistor T17Q und einen n-Kanal-Tunnel~ Feldeffekttransistor T172. Die Arbeitsstrecken der Transisto¬ ren T17Ö und. Tl72 sind in Reihe geschaltet. Ein Sourσebereich S und der Substratbereich des Transistors T170 sind mit einer Potentialleitung 170 verbunden, die zu einer Ladungspumpe führt. Die Drainbereiche der Transistoren T17Q und T172 sind miteinander elektrisch leitfähig verbunden und führen zum Eingang des Inverters 156. Der Substratbereich des Transis¬ tors T172 und cier Sourcebereich des Transistors T172 sind mit einer Potentialleitung 172 und dem Substratbereich des Tran¬ sistors T150 elektrisch leitfähig verbunden. Die Potential¬ leitung 172 führt ebenfalls zu einer Ladungspumpe. Die Gateelektroden G der Transistoren T170 und T172 sind mit dem Arbeitsstrecken.anschlu.ss SD12 des Transistors T150 sowie mit einer RückkopplungsleLtung 174 elektrisch leitfähig ver¬ bunden, die auch zur Wortleitung WLl führt.
Der Inverter 156 enthält ebenfalls einen p-Kanal-Tunnel- Feldeffekttransistor T174 und einen n-Kanal~Tunnel- Feldeffekttransistor T176, deren Arbeitsstrecken wiederum in Serie geschaltet sind. Ein. Sourcebereich S des Transistors T174 und der Substratberβi-Ch des Transistors T174 sind mit der Potentialleitung 170 verbunden. Der Drainbereich D des Transistors T174 ist mit dem Drainbereich D des Transistors T176 sowie mit der Wortlei,tung WLl und der Rückkopplungslei¬ tung 174 verbunden. Der Smbstratbereich des Transistors T176 ist mit dem Sourcebereich S des Transistors T176 sowie mit dem Substratbereich des Transistors T15Ö verbunden. Die Gateelektroden G der Transistoren T174 sind mit dem Ein¬ gang des Inverters 155 und somit mit den Drainbereichen D der Transistoren T170 und T172 verbunden.
Aufgrund des Aufbaus des Hochvoltteils 104 kann die Hochspan¬ nung ohne Spannungsabfall an den Transistoren T170 bis T174 geschaltet werden. Im Ausführungsbeispiel beträgt die Versσr- gungsspannung beispielsweise 1,8 Volt (VDD) und beispielswei- se 0 Volt (VSS) . Die Spannung des Steuersignals (CONTROL) beträgt beispielsweise 7 Volt, um ein sicheres Schalten des Passtransistors T15Ö bzw» der Passschaltüng 150 zu gewähr¬ leisten. Die Steuerleitung 160 (CONTROL) führt ein globales Signal für alle Wortleitungstreiber bzw. Ansteuerschaltungen 100 eines Sektors, beispielsweise z.B. für alle 256 Wortlei¬ tungstreiber eines Sektors. Je nachdem ob das Signal an dem Arbeitsstreckenanschluss SDH logisch "0" oder logisch "1" ist, wird das Rochvoltlatoh 152 gesetzt und dann die positive Hochspannung (HVDPSUP) bzw. negative Hochspannung (HVDNSUP) hochgefahren, indem die Ladungspumpen gestartet werden. Aufgrund der Verwendung von Tunnel-Feldeffekttransistoren T170 bis T176 ist die Platzeinsparung an Chipfläche in den Ansteuerschaltungen 100 besonders groß _ Jedoch wird auch schon eine Platzeinsparung erreicht, wenn nur ein Teil der Feldeffekttransistoren T170 bis T176 Tunnel-Feldeffekt¬ transistoren sind, während der andere Teil Feldeffekttransis¬ toren mit gleichem Dotiertyp im Source— und Drainbereich sind.
So zeigt Figur 3 zwei weitere Möglichkeiten für Inverter- schaltungen 200 und 202, Die Invertersohaltung 200 enthält einen p-Kanal-Feldeffekttransistor T20O, dessen Sourcebereich S gemäß dem gleichen Dotiertyp dotiert ist wie der Drainbe¬ reich D des Feldeffekttransistors T200 , nämlich gemäß dem p- Dotiertyp. Außerdem enthält die Inverterschaltung 200 einen n-Kanal-Tunnel-Feldeffekttransistor T2Ü2, dessen Drainbereich D gemäß einem anderen Dotiertyp dotiert: ist als der Sourcebe¬ reich des Feldeffekttransistors T2Ö2, fospw. ist der Drainbe¬ reich D n dotiert und der Sourcebereiclh S ist p dotiert. Die Arbeitsstrecken der Transistoren T200 "und T202 sind wiederum in Reihe geschaltet. Der Sourcebereich S des Feldeffekttran¬ sistor T2Ö0 liegt an einem Potential Vl. Die Drainbereiche D der Transistoren T20Q und T202 sind elektrisch leitfähig miteinander und mit einer Ausgangsleitiαng 212 der Inverter- Schaltung 200 verbunden. Der Sourcebereich S des Feldeffekt¬ transistor T202 ist mit einem Potential V2 verbunden, das sich vom Potential Vl unterscheidet. Die Gateelektroden G der Feldeffekttransistoren T200 und T202 sind miteinander elekt¬ risch leitfähig und mit einer Eingangsleitung 210 der Inverterschaltung 200 verbünden.
Die Inverterschaltung 202 enthält einen p-Kanal-Tunnel- Feldeffekttransistor T204, dessen Sourcebereich S gemäß einem anderen Dotiertyp dotiert ist als der Drainbereich D des .Feldeffekttransistors T2Ö4, bspw. ist der Sourcebereich S n dotiert und der Drainbereich D ist p dotiert. Außerdem ent¬ hält die Inverterschaltung 202 einen n.-Kanal-Feldeffekt- Il transistor T206, dessen Sourcebereich S gemäß dem. gleichen Dotiertyp dotiert ist wie der Drainbereich D des Feldeffekt¬ transistors T206, nämlich gemäß n-Dotiertyp. Die Arbeitsstre- cken der Feldeffekttransistoren T204 und T206 sind in Reihe geschaltet. Der Sourcebereich S des Feldeffekttransistors
T204 liegt auf einem Potential Vl. Der Drainbereicti des Feld¬ effekttransistors T202 und der Drainbereich des Feldeffekt¬ transistors T206 sind miteinander elektrisch leitfMhig ver¬ bunden und führen zu einer Ausgangsleitung 222 der Inverter- Schaltung 202. Der Sourcebereich S des Feldeffekttransistors T206 liegt auf einem Potential V2, das sich vom Potential Vl unterscheidet. Die Gateelektroden G der Feldeffekttransisto¬ ren T204 und T206 sind elektrisch leitfähig untere±nander und mit einer Eingangsleitung 220 der Inverterschaltuncj 202 ver- bunden.
Bei den an Hand der Figur 2 erläuterten Invertersclialtungen 154, 156 sowie bei den an Hand der Figur 3 erläuterten Inver- terschaltuhgen 200 und 202 handelt es sich um sogenannte push-pull-Invexterschaltungen. Die Arbeitsweise dieser Schal¬ tungen wird durch die Verwendung von Tunnel- Feldeffekttransistor T170 bis T176, T202 bzw. T204 nicht verändert.
Figur 4 zeigt zwei Tranmissiongatezweige 250, 252, die auch zu einem Tranmissiongate zusammengeschaltet werden, können. Der Tranmissiongatezweig 250 enthält, zwei Tunnel—Feldeffekt¬ transistoren T25Q und T252, deren Arbeitsstrecken in Serie geschaltet sind. Ein sogenannter Bodybereich 260 des Trans- ferzweiges 250 besteht bspw. aus leicht p dotierten Silizium. Der Bodybereich 260 wird nach unten hin durch eine vergrabene Schicht 262 begrenzt, die bspw. n dotiert ist. Alternativ wird an Stelle der vergrabenen Schicht 262 eine isolierende Schicht verwendet, so dass SOI-Transistoren (Silicon on Insu- lator) entstehen. Der Bodybereich 260 wird lateral durch einen linken Isoliergraben 264 und durch einen rechten Iso¬ liergraben 266 isoliert. Die Isoliergräben 264 uncä 266 werden auch als flache Isoliergräben (STI - Shallow Trench Isolati¬ on) bezeichnet und können den Bodybereich 260 auch vollstän¬ dig lateral umschließen. Beispielsweise beträgt die Tiefe der Isoliergräben 264, 266 jeweils weniger als 1 Mikrometer oder weniger als ein Nanometer. Im Ausführungsbeispiel sind die Isoliergräben 264, 266 mit Siliziumdioxid gefüllt.
Im Bodybereich 260 wurden implantiert:
- ein Dotierbereich 270 mit einer starken n Dotierung, d.h. einer n+ Dotierung,
- ein Dotierbereich 272 mit einer starken p Dotierung, und
- ein Dotierbereich 274 mit einer starken n Dotierung.
Der Dotierbereich 270 ist mit einen Arbeitsstreckenanschluss SD20 des Transistors T250 verbunden. Der Dotierbereich 272 bildet den anderen Anschluss des Transistors T250. Außerdem bildet der Dotierbereich .272 den einen Anschlussbereich des Transistors T250. Der Dotierbereich 274 des Transistors T252 ist mit einem Arbeitstrecken-Anschluss SD21 des Transistors T252 verbunden. Zwischen dem Dotierbereich 270 und dem Do¬ tierbereich 272 liegt ein Kanalausbildungsbereich 280 des Transistors T25Ü. Ein Kanalausbildungsbereich 282 des Tran¬ sistors T252 liegt zwischen dem. Dotierbereichen 272 und 274.
Der Transistor T250 enthält außerdem eine Gateelektrode 290, die durch ein Gatedielektrikum 300 von einem Kanalausbil¬ dungsbereich 280 des Transistors T25Q getrennt ist. Der Tran¬ sistor T252 enthält eine Gateelektrode 292, die durch ein Gatedielektrikum 302 vom Kanalausbildungsbereich 282 des Transistors T252 getrennt ist. Die Kanalausbildungsbereiche 280 und 282 werden im Bodybereich 260 ausgebildet. Die Gate¬ elektroden 290 und 292 sind elektrisch leitfähig miteinander verbunden und an eine Gateanschlussleitung Gl des Transfer¬ gatezweiges 250 angeschlossen.
Bei einem alternativen Ausführungsbeispiel sind zur Verklei¬ nerung der benötigten Chipfläche die Gateelektroden 290 und 292 als gemeinsame Gateelektrode 304 ausgebildet, die auch den Dotierbereich 272 vollständig bedeckt. Der Dotierbereich 272 wird aber kleiner ausgeführt als bei voneinander getrenn¬ ten Gateelektroden. Auch das Gatedielektrikum 300 ist in diesem Fall durchgängig bis zum Gatedielektrikum 302 vorhan¬ den.
Im Folgenden wird die Funktionsweise des Tranmissiongatezwei¬ ges 250 erläutert. Es wird angenommen, dass an dem Arbeits- streckenanschluss SD20 ein positives Potential liegt und dass am Arbeitsstreckenanschluss SD21 ein Massepotential liegt. In diesem Fall arbeitet der p-n-Übergang des Transistor T250 in "Sperrrichtung", so dass abhängig von dem an der Gateelektro¬ de 290 anliegenden Potential ein Tunnelstrom durch einen Tunnelübergang fließt, der sich an dem p-n-Übergang von In¬ versionskanal und Dotierbereiσh 272 ausbildet. Der Transistor T252 arbeitet in Durchlassrichtung, so dase bei positiven Gatepotential ein Strom durch den Transistor T252 fließen kann. Die sich in den Kanalausbildungsbereichen 280 und 282 ausbildenden Kanäle sind dabei Inversionskanäle.
Liegt dagegen am Ansqhluss SD21 ein positives Potential und am Anschluss SD20 ein Massepotential an, so arbeitet der Transistor T252 in Sperrrichtung, wobei abhängig vom Gatepo- tential an der Gateelektrode 292 ein Tunnelstrora an einem Tunnelübergang fließt, der sich an der Grenze von Dotierbe¬ reich 272 und dem Inversionskanal im Kanalausbildungsbereich 282 befindet. Der Transistor T250 arbeitet bei diesen Poten¬ tialen in Vorwärtsrichtung, so dass der Tranmissiongatezweig 250 bei entsprechend großem positiven Gatepotential an der Gateleitung Gl Strom leitet bzw. eingeschaltet ist.
Bei einem Ausführungsbeispiel wird der Tranmissiongatezweig 250 an Stelle des Transistors T150 in der Ansteuerschaltung 100 verwendet. Im Übrigen wird bei diesem Ausführungsbeispiel die an Hand der Figur 2 erläuterte Schaltung beibehalten. Alternativ werden an Stelle der Tunnel-Feldeffekttransistoren T170 bis T176 Standard-Feldeffekttransistoren verwendet, wobei jedoch an Stelle des Transistors T150 Tunnel- Feldeffekttransistoren verwendet werden.
Der Tranmissiongatezweig 252 ist im wesentlichen wie der
Tranmissiongatezweig 250 aufgebaut, so dass einander entspre¬ chende Elemente mit ähnlichen Bezugszeichen bezeichnet sind. Jedoch wurde jeweils der Wert einhundert zu den Bezugszeichen des Tranmissiongatezweiges 250 addiert, um eine Unterschei- düng zu ermöglichen. Dem Bodybereich 260 im Transferzweig 250 entspricht bspw, ein Bodybereich 360 im Transferzweig 252. Es bestehen die folgenden Unterschiede zwischen den Tranmission¬ gatezweigen 250 und 252:
- der Bodybereich 360 ist leicht n dotiert, - die vergrabene Schicht 362 ist p dotiert,
- der Dotierbereich 370 ist stark p dotiert,
- der Dotierbereich 372 ist stark n dotiert
- der Dotierbereich 374 ist stark p dotiert.
Im Übrigen stimmen die Tranmissiongatezweige 250 und 252 überexn. Während der Tranmissiongatezweig 250 bei positivem Gatepotential wie ein n-Kanal-Transistor arbeitet, arbeitet der Tranmissiongatezweig 252 bei positivem Gatepotential auf Grund der umgekehrten Dotiertypen in sich entsprechenden Bereichen wie ein p-Ranal-Transistor.
Bei einem weiteren Ausführungsbeispiel sind der Anschluss SD21 des Tranmissiongatezweiges 250 und der Anschluss SD120 des Tranmissiongatezweiges 252 miteinander elektrisch leitfä- hig über eine Verbindungsleitung 410 verbunden. Außerdem ist der Anschluss SD20 des Tranmissiongatezweiges 250 mit dem Anschluss SD121 des Tranmissiongatezweiges 252 über eine Verbindungsleitung 412 verbunden. Die Verbindungsleitung 410 ist mit einem Schaltelementanschluss 420 verbunden. Die Ver- bindungsleitung 412 ist dagegen mit einem Schaltelementan¬ schluss 422 verbünden. Zwischen den Schaltelementanschlüssen 420 und 422 erbringt das aus dem Tranmissiongatezweigen 250, 252 bestehende Tranrαissiongate seine Schaltfunktion. Das Tranmissiongate wird über die komplementär zueinander gesteu¬ erten Gateanschlussleitungen Gl und GlOl gesteuert.
Figur 5 zeigt einen Tunnel-Feldeffekttransistor 440, der eine Gateelektrode 450 und ein Gatedielektrikum 452 enthält. Die Gateelektrode 450 besteht beispielsweise aus polykristallinem Silizium, das dotiert worden ist, oder aus Metall. Die Gate¬ elektrode 450 hat eine Gatelänge L, die mit der Kanallänge des sich ausbildenden Kanals etwa übereinstimmt. Das Gatedie¬ lektrikum 452 besteht beispielsweise aus Siliziumdioxid mit einer Schichtdicke im Bereich von 10 Nanometer bis 25 Manometer, abhängig von den Schaltspannungen, die mit dem Transistor 440 geschaltet werden. Im Äusführungsbeispiel ist die Dicke des Gatedielektrikums 452 gleich 20 Nanometer.
Durch die Verwendung eines anderen Materials fuer das Gate¬ dielektrikum ergeben sich andere Schichtdicken, abhängig von den elektrischen Eigenschaften des Dielektrikums. Zusätzlich hängt die Dicke des Dielektrikums von der Wahl des Gate- Materials ab.
Ein Substratbereich 454 ist schwach p-dotiert. Ein Kanalaus¬ bildungsbereich 456 liegt unterhalb der Gateelektrode 450 zwischen einem linken n Dotiergebiet (D, Drain) und einem rechten p Dotiergebiet (S, Source) , deren Bestandteile im Folgenden näher erläutert werden. Das linke Dotiergebiet D enthält einen Hauptbereich 460, der gemäß einer Dotierung (Diffusion oder Implantation) eine maximale Dotierstoffkonzentration zwischen 1019 bis 102D Dotierstoffatomen je cm3 (Kubikzentimeter) hat. Der rechte Dotierbereich S hat ebenfalls eine maximale Dotierstoffkonzentration von löα9 bis 1020 Dotierstoffatomen je cm3. Durch die Verwendung anderer Materialien für die Drain und Source Bereiche (bspw. Germanium) kann eine höhere Dotierstoffkonzentration erreicht werden.
Während der Bereich 462 in einem Äusführungsbeispiel bis an den Kanalausbildungsbereich 456 heranreicht, liegt zwischen dem Hauptbereich 460 und dem Kanalausbildungsbereich 456 noch ein gemäß einer weiteren Dotierung hergestellter Driftbereich 470, der n dotiert ist. Die maximale Dotierung des Driftbe¬ reiches 470 liegt beispielsweise um eine Zehnerpotenz unter der maximalen Dotierung im Hauptbereich 460. Außerdem liegt die maximale Dotierstoffkonzentration im Hauptbereich 460 tiefer im Substrat als die maximale Dotierstoffkonzentration im Driftbereich 470. Bei dem eben erläuterten Ausführungsbei- spiel sind keine zusätzlichen Dotiergebiete, insbesondere keine Brweiterungsgebiete in dem Feldeffekttransistor 440 enthalten. Der Driftbereich 470 reicht insbesondere an den Kanalausbildungsbereich 456 heran. Der Driftbereich 470 ist optional.
Bei einem alternativen Äusführungsbeispiel reicht der Drift¬ bereich 470 dagegen nicht bis an den Kanalausbildungsbereich 456 heran. Zwischen dem Driftbereich 470 und dem Kanalausbil¬ dungsbereich 456 ist ein gemäß einer dritten Dotierung bzw. einem dritten Dotierschritt hergestellter Erweiterungsbereich 480 angeordnet, der mit einem weiteren Implantationsschritt erzeugt worden ist. Der Erweiterungsbereich 480 ist n do¬ tiert. Seine maximale Dotierstoffkonzentration ist kleiner als die maximale Dotierstoffkonzentration im Driftbereich 470. Außerdem ist das Dotierprofil im Erweiterungsbereich 480 flacher ausgebildet als das Dotierprofil im Driftbereich 470. Bei diesem Ausführungsbeispiel ist auch der Hauptbereich 462 mit Abstand zum Kanalausbildungsbereich 456 angeordnet. Zwi¬ schen dem Hauptbereich 462 und dem Kanalausbildungsbereich 456 befindet sich ein p dotierter Erweiterungsbereich 482, 4er eine um beispielsweise eine Größenordnung geringere maxi¬ male Dotierstoffkonzentxation als der Hauptbereich 462 hat. Das Dotierprofil im Erweiterungsbereich 482 ist außerdem flacher als das Dotierprofil im Hauptbereich 462,
Die an Hand der Figur 5 erläuterten Dotierprofile sind auch bei Tunnel-Feldeffekttransistoren 440 möglich, die zum Schal¬ ten von Spannungen größer 5 Volt, größer 9 Volt, größer 12 Volt oder größer als 15 Volt, jedoch kleiner als 30 Volt eingesetzt werden, weil sich an dem Dotierbereich S ein Tun¬ nelübergang 490 ausbildet und weil ein erhöhter Spannungsab¬ fall über dem intrinsischen bzw. dem schwach dotierten Body- bereich auftritt.
Die Figuren 6Α bis 6C zeigen Verfahrensschritte zur Herstel¬ lung eines Tunnel-Feldeffekttransistors gemeinsam mit einem Feldeffekttransistor, dessen Steuerstrecken-Anschlussbereiche gemäß dem gleichen Dotiertyp dotiert sind. Wie in Figur 6A dargestellt, wird von einem Substrat 500 ausgegangen, bei¬ spielsweise von einem einkristallinen Siliziumsubstrat. Auf dem Substrat 500 wird eine nicht dargestellte Gatedielektri¬ kumschicht abgeschieden, beispielsweise aus Siliziumdioxid, Anschließend wird auf der unstrukturierten Gatedielektrikum¬ schicht ganzflächig eine Gatematerialschicht 502 abgeschie¬ den/ beispielsweise aus dotiertem polykristallinem Silizium.
Wie im linken Teil der Figur 6A dargestellt ist, wird mit Hilfe einer Standardhartraaskenschicht bzw. nur mit Hilfe eines Fotolacks eine Gateelektrode 510 für einen Feldeffekt¬ transistor mit Drain-Source-Bereichen vom gleichen Dotiertyp erzeugt. Wie dagegen im rechten Teil der Figur βA dargestellt ist, wird mit Hilfe einer Hartmaskenschicht, deren Material sich vom Material der Hartmaskenschicht für die Gateelektrode 510 unterscheidet, eine Gateelektrode 512 erzeugt, die die Gateelektrode eines Tunnel-Feldeffekttransistors werden soll. Wach dem Entfernen des Fotolacks wird auch der ggf. auf der Gateelektrode 510 angeordnete Hartmaskenbereich selektiv zu einem Hartmaskenbereich 514 entfernt, der auf der Gate¬ elektrode 512 verbleibt. Beispielsweise besteht der Hartmas- kenschichtbereich 514 aus Siliziumnitrid.
Wie weiter in Figur βB dargestellt ist, wird anschließend ein Resist 520 aufgebracht und mit Hilfe eines fotolithografi- schen Verfahrens so strukturiert, dass Öffnungen für n Do¬ tierbereiche 540 bis 544 erzeugt werden. Die Gateelektrode 510 wird nicht vom Resist 520 bedeckt, so dass die Implanta¬ tion selbstausrichtend zu der Gateelektrode 510 erfolgen kann. Der Hartmaskenbereich 514 wird dagegen teilweise mit Resist 520 bedeckt. Damit entsteht ein Toleranzbereich beim Strukturieren der Resistschiσht 520. Obwohl der Hartmasken- schichtbereich 514 teilweise vom Resist 520 bedeckt ist, wird die Implantation bezüglich des Hartmaskenbereichs 514 bzw. der Gateelektrode 512 ebenfalls selbstausrichtend ausgeführt. Die Ionenimplantation von n Dotierstoffen ist in Figur 6B durch Pfeile 530 dargestellt.
Wie in Figur 6C dargestellt ist, wird das Resist 520 an¬ schließend entfernt. Danach wird ein Resist 560 aufgebracht und mit Hilfe eines fotolithografischen Schrittes so struktu- riert, dass Öffnungen erzeugt werden, in denen p Dotierberei¬ che erzeugt werden sollen, insbesondere ein Dotierbereich 580. Nach dem Strukturieren bedeckt das Resist 560 den Hart- maskenschichtbereich 514 nur teilweise. Damit werden an die Toleranzen beim Strukturieren des Resists 560 vergleichsweise geringe Anforderungen gestellt. Eine Ionenimplantation 570 wird anschließend selbstausrichtend zum Hartmaskenbereich 514 bzw. zur Gateelektrode 512 durchgeführt, wobei der Dotierbe- reiσh 580 erzeugt wird.
Anschließend wird die Hartmaskenschicht 514 entfernt. Es wurde ein "herkömmlicher" Feldeffekttransistor im Bereich der Gateelektrode 510 erzeugt, während im BereiGh der Gatee¬ lektrode 512 ein Tunnel-Feldeffekttransistor erzeugt worden ist, dessen Dotierbereiche 544 und 580 vom entgegengesetzten Dotiertyp sind.
Mit Hilfe von Spacer- bzw. Abstandselementprozessen lassen sich die oben an Hand der Figur 5 erläuterte Dotierprofile erzeugen.
Der mit Hilfe des Verfahrens gemäß Figuren 6A bis 6C herge¬ stellte Tunnel-Feldeffekttransistor ist ein quanten- mechanisches Bauelement, das die Skalierungsgrenzen eines herkömmlichen MOSFET (Metall Oxide Semiconductor Field Effect Transistor) überwindet. Das Arbeitsprinzip des Tunnel- Feldeffekttransistors ist Band-zu-Band-Tunneln an dem Über- gang vom Kanal zum Sourcebereich. Bei einem positiven Gatebi- as wird ein Kanal gebildet, der einen ρ+/n+ Tunnelübergang zur Folge hat. Bei einem Tunnel-Feldeffekttransistor müssen die Source- und Drainbereiche bzw. insbesondere die Source- Erweiterungen bzw. Drain-Erweiterungen gemäß verschiedener Dotiertypen dotiert werden. Durch das an Hand der Figuren 6A bis 6C erläuterte Verfahren, wird verhindert, dass die Gate- lektrode 512 mehrfach implantiert wird. Dadurch lässt sich die Austrittsarbeitsfunktion der Gatelektrode 512 genau ein¬ stellen. Die Folge davon ist, dass sich auch die Schwellspan- nung des Tunnelfeldeffekttransistors genau einstellen lässt. Das an Hand der Figuren 6A bis 6C dargestellte Verfahren ist insbesondere für Gatelängen L kleiner als 500 Nanometer ge¬ eignet. Der Herstellungsprozess zur Herstellung eines Stan¬ dard-Transistors muss nicht verändert werden, da jeder zu- sätzliche Prozessschritt mit den Standardprozess vereinbar ist. Die Hauptidee besteht darin einen Hartmaskenbereich 514 vor dem Ätzen der Gateelektrode 512 zu erzeugen. Die Hartmas¬ ke 514 wird verwendet, um das Gatematerial 512 abzudecken und um es vor eine Doppel- bzw. Mehrfachimplantation zu schützen. Die Hartmaske 514 lässt sich nach dem Implantieren der Sour¬ ce- Drain-Bereiche bzw. der Erweiterungsbereiche durch selek¬ tives Ätzen entfernen.
Als Hartmaskenmaterial der Hartmaske 514 lässt sich auch silxziumdioxid oder ein anderes Material verwenden. Die Ga- teeXektrode 512 des Tunnel-Feldeffekttransistors wird bei einem Ausführungsbeispiel vor dem Ätzen der Gatelektrode 512 dotxert. Bei einem andere Ausführungsbeispiel wird die Gatee¬ lektrode 512 während der Implantation eines Erweiterungsbe- reiches dotiert. Zusammenfassend, gilt, dass eine Hochvoltanordnung angegeben wird, die eine hohe Flächendichte von Flash-Speicher- Bausteinen ermöglicht, Neben Flash-Speichern kann die be¬ schriebene Anordnung auch fuer andere Hochvolt-Anordnungen verwendet werden. Um einen EEPROM- oder FLASH-Speicher zu betreiben, sind hohe elektrische Spannungen zum Löschen und Schreiben von Daten in den Speicherzellen erforderlich. Bei¬ spielsweise betragen diese Spannungen etwa 16 Volt oder sie sind sogar größer als 16 Volt. Die Schaltungsanordnung zur Steuerung der Lösch- und Schreibspannungen muss in der Lage sein, diese Spannungen zu schalten ohne dass Durchbrüche auftreten. So sind Designregeln vorgegeben, die die Zuverläs¬ sigkeit der AnsteuerSchaltung gewährleisten. Die Designregeln betreffen insbesondere die Gatelänge, die Isolierdicken usw. Der Anteil der Hochvoltschaltungsteile an der Gesamtschaltung steigt bei modernen Technologieknoten erheblich, insbesondere bei Technologieknoten kleiner als 130 Nanometer. Der Grund dafür sind die physikalischen Grenzen, die u.a. für die Iso¬ lationen und für die Kanallänge gegeben sind. Damit ver- schiebt sich der Schwerpunkt bei der Verkleinerung der nicht flüchtig speicher-nden Speicher von den Speicherzellen zu der Speicherperipherie. Flächeneinsparungen auf Grund von kleine¬ ren Speicherzellen sind kaum mehr möglich. Außerdem werden die Prozesskos"ten zum Verkleinern der minimalen Strukturbrei- te nicht längear durch die Reduzierung der Fläche kompensiert, so dass die Kosten pro Chip ohne Nutzung der Erfindung stei¬ gen würden.
Ein Tunnel-Feldeffekttransistor wird erfindungsgemäß verwen- det, um HochvoltTranmissiongates und andere Hochvoltschaltun¬ gen zu ersetze-n, Auf Grund der p-i-n Struktur des Tunnel- Feldeffekttransistors ist die Durchbruchspannung höher im Vergleich zu Standard*-Feldeffekttransistoren. Bereits bei einer Kanallärx-ge von 300 Nanometern ist die Durchbruchsspan- nung größer als 10 Volt. Ein Standard-Feldeffekttransistor brauchte für eine so große Durchbruchspannung eine Kanallänge von einem Mikrometer. Außerdem ist der sogenannte Leckstrom des Tunnel-Feldeffekttrarxsistors im Vergleich zu einem Stan¬ dard-Feldeffekttransistor: kleiner, so dass sich die Leis¬ tungsverluste reduzieren.
Der Tunnel-Feldeffekttransistor arbeitet asymmetrisch hin¬ sichtlich des Drain- bzw. Sourceanschlusses. Damit arbeitet ein Transmissiongate nicht zuverlässig, wenn nur ein Tunnel- Feldeffekttransistor verwendet wird. Wie oben an Hand der Figur 4 erläutert worden ist, kann dennoch ein Transmission- gate mit Tunnel-FeldeffeJcttransistoren aufgebaut werden, das vollständig sperrt bzw. vollständig leitet. Für Hochvoltin- verter ist die Asymmetrie der Tunnel-Feldeffekttransistoren kein Problem, da die Drain-Source-Spannung immer positiv bzw. immer negativ ist.
Ein sich bei dotiertem Substrat selbst ausbildender integ¬ rierter Substratkontakt der Tunnel-Feldeffekttransistoren führt zu einer weiteren Verminderung der benötigten Chipflä¬ che. Die erfindungsgemäßen Schaltungsanordnungen führen zu einer weiteren Eflächeneinsparung und zu einer Verringerung des Leistungsverbrauchs Jospw. im Hochvoltteil eines Flash- Speichers. Auf Grund der Verwendung von Tunnel- Feldeffekttransistoren g±bt es andere physikalische Grenzen, die kleinere Abmessungen im Vergleich zu den bisher durch physikalische Grenzen gesetzten Abmessungen erfordern. Durch die Erfindung sind erneut; weitere Verkleinerungen möglich, bspw, in der Peripherieschaltung von Flash-Speichern.
Bei einem anderen Ausfüh-xungsbeispiel wird ein ecfindungsge- mäßes Transfergate oder ein erfindungsgemäßes Latch an einer Bitleitung einer niσhtfltichtigen Speicherzelle eingesetzt.

Claims

Patentansprüche
1. Integrierte Speicher-Schaltuncjsanordnung (10), mit einer Vielzahl von matrixförmig in Spalten und Zeilen angeordneten Speicherzellen, die jeweils mindestens einen Transistor (TIl bis T22) oder ein anderes Speicherelement enthalten, mit mehreren Wortleitungen (WLl, WL2), die jeweils zu Speicherzellen (TIl, T12) derselben Zeile führen, und mit an den Wortleitungen (WLl) angeordneten Ansteuer- Schaltungen (100), die jeweils mehrere Ansteuertransistoren (TlOO bis T176) enthalten, wobei mindestens ein Ansteuertransistor (T150 bis T176) ein Tunnel-Feldeffekttransistor (440) mit einer elektrisch leit¬ fähigen Steuerelektrode (450) ist, die von einem Kanalausbil- dungsbereich (456) durch ein Dielektrikum (452) getrennt ist, wobei an einem Ende des Kanalausloildungsbereichs (456) des Tunnel-Feldeffekttransistors (44O) ein erster dotierter An- schlussbereich (D; 460, 470) angeordnet ist, der gemäß einem ersten Dotiertyp dotiert ist, und wobei an einem anderen Ende des Kanalausbildungsbereichs (456) des Tunnel-Feldeffekttransistors (440) ein zweiter dotierter Anschlussbereich (S; 462) angeordnet ist, der gemäß einem zweiten Dotiertyp dotiert ist, der sich vom ersten Dotiertyp unterscheidet.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeich¬ net, dass die Speicherzellen nicht-flüchtig speichernde Spei¬ cherzellen sind, wobei vorzugsweise die Speicherzellen je¬ weils mindestens einen Transistor (TIl bis T22) oder genau einen Transistor (TIl bis T22) enthalten, der eine ladungs- speichernde SchiGht (50 bis 56) enthält, die Ladungen auch nach dem Abschalten der Betriebsspannung speichert.
3. Schaltungsanordnung (10) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die AnsteueirsGhaltungen (100) jeweils eine bistabile Kippschaltung (152) enthalten, die mit einer der Wortleitungen (WLl) elektrisch leitfähig verbunden ist.
4. Schaltungsanordnung (10) nach Anspruch 3, dadurch gekenn¬ zeichnet, dass die bistabile Kippschaltung (152) mindestens einen Tunnel-Feldeffekttransistor (T17Q bis T174) enthält.
5, Schaltungsanordnung (10) nach Anspruch 4, dadurch gekenn¬ zeichnet, dass die bistabile Kippschaltung (152) zwei zuein¬ ander mitgekoppelte Inverter (154, 156) enthält, und dass die Inverter (154, 156) jeweils mindestens einen Tunnel-Feldeffekttransistor (T170, T172; T174, T176) enthal- ten.
6. Schaltungsanordnung (10) nach Aαspruch 5, dadurch gekenn¬ zeichnet, dass die Inverter (154, 156; 200, 202) jeweils einen Tunnel-Feldeffekttransistor ( T202; T204) und einen Feldeffekttransistor (T200; T206) enthalten, dessen An- schlussbereiche (S; D) gemäß dem gLeichen Dotiertyp dotiert sind, oder dass die Inverter (154, 156; 2 00 , 202 ) j eweils zwei
Tunnel-Feldeffekttransistoren (T208 , T210 ) enthalten.
7 . Schaltungsanordnüng ( 10 ) nach Ärxspruch 6 , dadurch gekenn¬ zeichnet, dass die Inverter ( 154, L 56) j eweils einen p-Kanal- Feldeffekttransistor (T170 ) und einen n-Kanal-Feldef fekttran- sistor (T172 ) enthalten, und dass der n-Kanal-Feldef fekttransistor ( T172 ) ein Tunnel- Feldeffekttransistor ist , dessen Ksnalausbildungsbereich p- dotiert ist, und/oder dass der p-Kanal-Feldeffete:ttransistor (T170 ) ein Tu.hnel-Feldeffekttr.ansistor ist, dessen Kanalausbildungsbe- reich n-dotiert ist ,
8 . Schaltungsanordnung (10) nach ed_nem der Ansprüche 3 bis 7 , dadurch gekennzeichnet, dass die bistabile Kippschaltung (152) vier Feldeffekttransistoren CT170 bis T174 ) enthält, die wie folgt verschaltet sind: der Drainbereich (D) eines ersten p-Kanal-Feldef fekttransis- tors (T174 ) und der Drainbereich ( D) eines ersten n-Kanal- Feldeffekttransistors (T176) , die Gateelektrode (G) eines zweiten p-Kanal-Feldeffekttransistors (T170) und die Gatee¬ lektrode (G) eines zweiten n-Kanal-Felcieffekttransistors (T172) sind mit der Wortleitung (WLl) elektrisch leitfähig verbunden, der Drainbereich (D) des zweiten p-Kanetl-Feldeffekttransis¬ tors (T170), der Drainbereich (D) des zweiten n-Kanal- Feldeffekttransistors (T172) , die Gateelektrode (G) des ers¬ ten p-Kanal-Feldeffekttransistors (T174) und die Gateelektro- de (G) des ersten n-Kanal-Feldeffekttxemsistors (T176) sind elektrisch leitfähig miteinander verbunden, der Sourcebereich (S) des ersten p-Kanal-Feldeffekttransis¬ tors (T174) und der Sourcebereich (S) des zweiten p-Kanal- Feldeffekttransistors (T170) sind miteinander verbunden, der Sourcebereich (S) des ersten n-Kan^al-Feldeffekttransis- tors (T176) und der Sourcebereich (S) des zweiten n-Kanal- Feldeffekttransistors (T172) sind miteinander verbunden.
9. Schaltungsanordnung (10) nach einem der Ansprüche 2 bis 8, dadurch gekennzeichnet, dass die bistafc>±le Kippschaltung
(152) mit einer Ladungspumpenschaltung verbunden ist, insbe¬ sondere bei Rückbeziehung auf Patentanspruch 8 die Sourcebe- reiche (S) der beiden p-Kanal-Feldeffetettransistoren (T170, T174) .
10. Schaltungsanordnung (10) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Ansteuerschaltun¬ gen (100) jeweils eine Schalteleitientsctialtung (150) zur bidi¬ rektionalen Signalübertragung oder zum Trennen, von Schal- tungsteilen (104, 106) mit voneinander verschiedenen Schalt¬ spannungen enthalten, wobei die Schaltelementschaltung (150) vorzugsweise mit einer Wortleitung (WLZL, WL2) elektrisch leitfähig verbunden ist.
11. Schaltungsanordnung (10) nach Anspruch 10, dadurch ge¬ kennzeichnet, dass die Schaltelementsctialtung (150) mindes¬ tens einen Tunnel-Feldeffekttransistor (440) enthält.
12. Schaltungsanordnung (10) nach Anspruch 11, dadurch ge¬ kennzeichnet, dass die Schaltelementschaltung (105) mindes¬ tens zwei Tunnel-Feldeffekttransistoren (T250, T252) enthält, die eine gemeinsame Steuerelektrode (304) oder jeweils eine eigene Steuerelektrode (290, 292) enthalten, wobei die beiden Steuerelektroden (290, 292) miteinander elektrisch leitfähig verbunden sind, und dass die zwei Tunnel-Feldeffekttransistoren (T250, T252) einen gemeinsamen dotierten Ansσhlussberreich (272) oder je¬ weils einen ersten dotierten Anschlussbereich enthalten, wobei die ersten Anschlussbereiche elektrisch leitfähig mit¬ einander verbunden sind, und dass der zweite Anschlussbereich (274) des einen Tunnel- Feldeffekttransistors (T252) mit der Worrtleitung (WLl) ver¬ bunden ist, und dass der zweite Anschlussbereich (270) des anderen Tun¬ nel-Feldeffekttransistors (T250) mit einer Potentialleitung elektrisch leitfähig verbunden ist, die sich von der Wortlei- tung (WLl) unterscheidet.
13. Schaltungsanordnung nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass die Schaltelementschaltung (150) zwei parallel geschaltete Schaltelementzweige (250, 252) enthält, die komplementär zueinander angesteuert werden, und dass der eine Schaltelementzweig (250) mindestens einen n-Kanal-Feldeffekttransistor (T250, T252) und der andere Schaltelementzweig (252) mindestens einen p-Kanal- Feldeffekttransistor (T350, T352) enthält, wobei bei Rüσkbezug auf Anspruch 12 nur der eine Schaltele¬ mentzweig die beiden Tunnel-Feldeffekttransistoren enthält oder wobei bei Rückbezug auf Anspruch 12 beide Schaltelemente (T250, T252) jeweils zwei Tunnel-Feldeffekttransistoren ent¬ halten.
14. Schaltungsanordnung ( 10) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mindestens ein Tun- nel-Feldeffekttransistor (440) oder alle Tiαnnel- Feldeffekttransistoren ein asymmetrisches Dotierprofil der beiden Anschlussbereiche (S; D) haben.
15. Schaltungsanordnung (10) nach Anspruch 14, dadurch ge¬ kennzeichnet, dass der eine Anschlussbereich (D) einen Haupt¬ bereich (460) mit einer hohen maximalen Dotierstoffkonzentra- tion enthält, dass der eine Anschlussbereich (D) zwischen dem Hauptbereich (460) und dem Kanalausbildungsbereich (456) einen Driftbe¬ reich (470) mit einer maximalen Dotierstofffkonzentration enthält/ die kleiner als die maximale Doti&rstoffkonzentrati- on des Hauptbereichs (460) ist, wobei der Driftbereich (470) bis an den Kanalausbildungsbereich (456) heranreicht, und dass der andere Anschlussbereich (S) ei_nen bis an den
Kanalausbildungsbereich (456) heranreichenden weiteren Haupt¬ bereich (462) mit einer hohen maximalen Dotierstoffkonzentra- tion enthält.
16. Schaltungsanordnung (10) nach Anspruch 14, dadurch ge¬ kennzeichnet, dass der eine Anschlussbereich (D) einen Haupt¬ bereich (460) mit einer hohen maximalen Dotierstoffkonzentra- tion enthält, dass der eine Anschlussbereich (D) zwischen dem Hauptbereich (460) und dem Kanalausbildungsbereich (456) einen Driftbe¬ reich (470) mit einer maximalen DotierstofjEkonzentration enthält, die kleiner als die hohe DotierstoffKonzentration ist, und dass dör eine Anschlussbereich (D) zwischen dem Driftbe- reich (470) und dem Kanalausbildungsbereich (456) einen Er- weiterungsbereiσh (480) enthält, dessen maximale Dotierstoff¬ konzentration kleiner als die maximale Dotierstoffkonzentra- tion im Driftbereich (470) ist, dass der andere Anschlussbereich (S) einen bis an den Kanal- ausbildungsbereich (456) heranreichenden weiteren Hauptbe¬ reich (462) mit einer hohen maximalen Dotierstoffkonzentrati- on enthält oder dass der andere Anschlussbereich (S) einen weiteren Hauptbereich (462-) mit einer hohen maximalen Dotier- stoffkonzentration und einen zwischen dem weiteren Hauptbe- reiσh (462) und dem Kanalansαhlüssbereich (45S) angeordneten weiteren Erweiterungsbereich (482) enthält, der bis an den Kanalausbildungsbereich (456) heranreicht, wobei beide Erwei¬ terungsbereiche (48O7 482) vorzugsweise die gl_eiche maximale Dotierstoffkonzentration haben.
17. Verwendung eines Tunnel-Feldeffekttransistors (440) mit einer Gatelänge (L) kleiner als 500 Nanometer oder kleiner als 300 Nanometer zum Schalten von Spannungen oder zum Tren¬ nen von Spannungen größer als 5 Volt oder größer als 9 Volt oder größer als 12 Volt oder größer als 15 Vo_Lt.
18. Verwendung nach Anspruch 17, dadurch gekennzeichnet, dass der Tunnel-Feldeffekttransistor in einer integrierten Schal¬ tungsanordnung (10) nach einem der Ansprüche 1_ bis 16 verwen¬ det wird, oder dass der Tunnel-Feldeffekttransistor in einer Schaltele- mentSchaltung (250, 252) zur bidirektionalen Signalübertra¬ gung oder zum Trennen von Schaltungsteilen (IO4, 106) mit voneinander verschiedenen Schaltspannungen verwendet wird, oder dass der Tunnel-Feldeffekttransistor in einer Inverter- schaltung (154, 156) verwendet wird.
19. Verwendung zweier Tunnel-Feldeffekttransistoren (T250r T252) in einem Schaltelement (250) zur bidirektionalen Sig¬ nalübertragung oder in einem Schaltelement (150), das als Trennschaltung arbeitet, wobei die beiden Tunnel-Feldeffekttransistoren (T250, T252) entweder eine gemeinsame Steuerelektrode (364) haben oder wobei die beiden Tunnel-Feldeffekttransistoren (T250, T252) jeweils eine eigene Steuerelektrode (290, 292) haben, die untereinander elektrisch leitfähig verbunden sind, und wobei die zwei Tunnel-Feldeffekttransistoκen (T250, T252) entweder einen gemeinsamen dotierten Anschlussbereich (272) haben oder wobei die zwei Tunnel-Feldeffekttransistoren (T250/ T252) jeweils einen dotierten Änschlussbezreich enthal¬ ten, die untereinander elektrisch leitfähig verbxinden sind.
PCT/EP2005/053285 2004-09-30 2005-07-08 Integrierte speicher-schaltungsanordnung mit ansteuerschaltung und verwendungen WO2006034887A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/576,416 US7679963B2 (en) 2004-09-30 2005-07-08 Integrated circuit having a drive circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004047610.1 2004-09-30
DE102004047610A DE102004047610B4 (de) 2004-09-30 2004-09-30 Integrierte Speicher-Schaltungsanordnung mit Tunnel-Feldeffekttransistor als Ansteuertransistor

Publications (1)

Publication Number Publication Date
WO2006034887A1 true WO2006034887A1 (de) 2006-04-06

Family

ID=34975140

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2005/053285 WO2006034887A1 (de) 2004-09-30 2005-07-08 Integrierte speicher-schaltungsanordnung mit ansteuerschaltung und verwendungen

Country Status (3)

Country Link
US (1) US7679963B2 (de)
DE (1) DE102004047610B4 (de)
WO (1) WO2006034887A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1901354A1 (de) * 2006-09-15 2008-03-19 Interuniversitair Microelektronica Centrum Tunnel-Feldeffekttransistor mit geschalteter Tunnelsperre
EP1901355A1 (de) * 2006-09-15 2008-03-19 Interuniversitair Microelektronica Centrum Tunneleffekttransistoren auf Basis verlängerter Monokristallin-Nanostrukturen mit Heterostruktur
US8120115B2 (en) 2007-03-12 2012-02-21 Imec Tunnel field-effect transistor with gated tunnel barrier
US8992454B2 (en) 2004-06-09 2015-03-31 Bard Access Systems, Inc. Splitable tip catheter with bioresorbable adhesive

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005002739B4 (de) 2005-01-20 2010-11-25 Infineon Technologies Ag Verfahren zum Herstellen eines Feldeffekttransistors, Tunnel-Feldeffekttransistor und integrierte Schaltungsanordnung mit mindestens einem Feldeffekttransistor
DE102005007822B4 (de) * 2005-02-21 2014-05-22 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Tunnel-Feldeffekttransistor
US20090034355A1 (en) * 2007-07-30 2009-02-05 Qimonda Ag Integrated circuit including memory cells with tunnel fet as selection transistor
US8890118B2 (en) * 2010-12-17 2014-11-18 Intel Corporation Tunnel field effect transistor
CN102201450B (zh) * 2011-05-31 2012-10-10 北京大学 一种隧穿场效应晶体管及其制备方法
JP5701831B2 (ja) * 2012-09-06 2015-04-15 株式会社東芝 パスゲートを備えた半導体記憶装置
JP2015056485A (ja) * 2013-09-11 2015-03-23 株式会社東芝 半導体記憶装置およびその動作方法
JP2015095492A (ja) * 2013-11-08 2015-05-18 株式会社東芝 半導体装置
US9318208B1 (en) * 2014-12-17 2016-04-19 Yield Microelectronics Corp. Method for operating small-area EEPROM array
US9985611B2 (en) * 2015-10-23 2018-05-29 Intel Corporation Tunnel field-effect transistor (TFET) based high-density and low-power sequential

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3601629A (en) * 1970-02-06 1971-08-24 Westinghouse Electric Corp Bidirectional data line driver circuit for a mosfet memory
US4037140A (en) * 1976-04-14 1977-07-19 Rca Corporation Protection circuit for insulated-gate field-effect transistors (IGFETS)
JPH0529616A (ja) * 1991-07-23 1993-02-05 Seiko Epson Corp 量子効果型電界効果トランジスタ
US5300835A (en) * 1993-02-10 1994-04-05 Cirrus Logic, Inc. CMOS low power mixed voltage bidirectional I/O buffer
JPH09162394A (ja) * 1995-12-08 1997-06-20 Nec Corp トンネルトランジスタ及び記憶回路
US5936265A (en) * 1996-03-25 1999-08-10 Kabushiki Kaisha Toshiba Semiconductor device including a tunnel effect element
WO2004001801A2 (en) * 2002-06-19 2003-12-31 The Board Of Trustees Of The Leland Stanford Junior University Insulated-gate semiconductor device and approach involving junction-induced intermediate region

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4132904A (en) * 1977-07-28 1979-01-02 Hughes Aircraft Company Volatile/non-volatile logic latch circuit
US4969019A (en) * 1987-08-27 1990-11-06 Texas Instruments Incorporated Three-terminal tunnel device
DE4311358C2 (de) * 1992-04-07 1999-07-22 Mitsubishi Electric Corp Nicht-flüchtige Halbleiterspeichereinrichtung und Betriebsverfahren für eine nicht-flüchtige Halbleiterspeichereinrichtung und Verfahren zum Programmieren von Information in eine nicht-flüchtige Halbleiterspeichereinrichtung
JP3221766B2 (ja) * 1993-04-23 2001-10-22 三菱電機株式会社 電界効果トランジスタの製造方法
JP2970389B2 (ja) * 1994-03-30 1999-11-02 日本電気株式会社 フリップ・フロップ回路
TW419828B (en) * 1997-02-26 2001-01-21 Toshiba Corp Semiconductor integrated circuit
JP3475851B2 (ja) * 1999-04-28 2003-12-10 日本電気株式会社 フリップフロップ回路
KR101006669B1 (ko) * 2003-03-31 2011-01-10 파나소닉 주식회사 메모리 셀과 이것을 이용한 메모리 및 메모리 셀의제조방법 및 메모리의 기록/독출 방법
US7465976B2 (en) * 2005-05-13 2008-12-16 Intel Corporation Tunneling field effect transistor using angled implants for forming asymmetric source/drain regions

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3601629A (en) * 1970-02-06 1971-08-24 Westinghouse Electric Corp Bidirectional data line driver circuit for a mosfet memory
US4037140A (en) * 1976-04-14 1977-07-19 Rca Corporation Protection circuit for insulated-gate field-effect transistors (IGFETS)
JPH0529616A (ja) * 1991-07-23 1993-02-05 Seiko Epson Corp 量子効果型電界効果トランジスタ
US5300835A (en) * 1993-02-10 1994-04-05 Cirrus Logic, Inc. CMOS low power mixed voltage bidirectional I/O buffer
JPH09162394A (ja) * 1995-12-08 1997-06-20 Nec Corp トンネルトランジスタ及び記憶回路
US5936265A (en) * 1996-03-25 1999-08-10 Kabushiki Kaisha Toshiba Semiconductor device including a tunnel effect element
WO2004001801A2 (en) * 2002-06-19 2003-12-31 The Board Of Trustees Of The Leland Stanford Junior University Insulated-gate semiconductor device and approach involving junction-induced intermediate region

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 017, no. 313 (E - 1381) 15 June 1993 (1993-06-15) *
PATENT ABSTRACTS OF JAPAN vol. 1997, no. 10 31 October 1997 (1997-10-31) *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8992454B2 (en) 2004-06-09 2015-03-31 Bard Access Systems, Inc. Splitable tip catheter with bioresorbable adhesive
EP1901354A1 (de) * 2006-09-15 2008-03-19 Interuniversitair Microelektronica Centrum Tunnel-Feldeffekttransistor mit geschalteter Tunnelsperre
EP1901355A1 (de) * 2006-09-15 2008-03-19 Interuniversitair Microelektronica Centrum Tunneleffekttransistoren auf Basis verlängerter Monokristallin-Nanostrukturen mit Heterostruktur
US8120115B2 (en) 2007-03-12 2012-02-21 Imec Tunnel field-effect transistor with gated tunnel barrier
US8404545B2 (en) 2007-03-12 2013-03-26 Imec Tunnel field-effect transistor with gated tunnel barrier

Also Published As

Publication number Publication date
US20080068895A1 (en) 2008-03-20
US7679963B2 (en) 2010-03-16
DE102004047610A1 (de) 2006-04-13
DE102004047610B4 (de) 2006-08-24

Similar Documents

Publication Publication Date Title
WO2006034887A1 (de) Integrierte speicher-schaltungsanordnung mit ansteuerschaltung und verwendungen
DE602004007536T2 (de) Stromarme programmiertechnik für einen schwebkörper-speichertransistor, speicherzelle und speichermatrix
DE4233790C2 (de) EEPROM, Verfahren zu dessen Herstellung und Verfahren zu dessen Betreiben
DE4219854C2 (de) Elektrisch löschbare und programmierbare Halbleiterspeichereinrichtung und ein Verfahren zur Herstellung derselben
DE10295303B4 (de) Nichtflüchtige Halbleiterspeichervorrichtung mit Ladungsspeicherfilm und Speicherperipherieschaltungen, Verfahren zu deren Betrieb und Verfahren zu deren Herstellung
DE102005007822B4 (de) Integrierte Schaltungsanordnung mit Tunnel-Feldeffekttransistor
DE19609678C2 (de) Speicherzellenanordnung mit streifenförmigen, parallel verlaufenden Gräben und vertikalen MOS-Transistoren und Verfahren zu deren Herstellung
EP0783180B1 (de) Elektrisch programmierbare Speicherzellenanordnung und Verfahren zu deren Herstellung
DE102006062403B4 (de) Integriertes Schaltkreisbauelement sowie Herstellungs- und Betriebsverfahren
DE19808182C1 (de) Elektrisch programmierbare Speicherzellenanordnung und ein Verfahren zu deren Herstellung
DE102008018744A1 (de) SONOS-Stapelspeicher
DE4404270A1 (de) Halbleiterspeichervorrichtung, die Information elektrisch schreiben und löschen kann, und ein Verfahren zur Herstellung derselben
DE10220923B4 (de) Verfahren zur Herstellung eines nicht-flüchtigen Flash-Halbleiterspeichers
DE3203516A1 (de) Nicht fluechtige, elektrisch umprogrammierbare floating-gate-speicheranordnung
DE10241170A1 (de) Hochdichter NROM-FINFET
DE112016004357T5 (de) Asymmetrischer feldeffekt-passtransistor für nichtflüchtigen speicher
DE102007052217A1 (de) Integrierter Schaltkreis mit NAND-Speicherzellen-Strängen
DE102006007714A1 (de) Nichtflüchtiges Speicherbauelement und Verfahren zur Herstellung desselben
EP0946985B1 (de) Speicherzellenanordnung und verfahren zu deren herstellung
DE102008021396A1 (de) Speicherzelle
DE19807010B4 (de) Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung
DE19807009B4 (de) Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung mit Programmierleitungen
DE19748495C2 (de) EEPROM-Zellstruktur und Verfahren zum Programmieren bzw. Löschen ausgewählter EEPROM-Zellstrukturen sowie EEPROM-Zellenfeld
DE3312263C2 (de) Integrierte Hochspannungs-Verteiler-und Steuerschaltungsanordnung und Verfahren zur selektiven Einspeisung einer Hochspannung in Schaltungsknoten
DE10220922A1 (de) Flash-Speicherzelle und Herstellungsverfahren

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11576416

Country of ref document: US

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 11576416

Country of ref document: US