DE10220923B4 - Verfahren zur Herstellung eines nicht-flüchtigen Flash-Halbleiterspeichers - Google Patents

Verfahren zur Herstellung eines nicht-flüchtigen Flash-Halbleiterspeichers Download PDF

Info

Publication number
DE10220923B4
DE10220923B4 DE10220923A DE10220923A DE10220923B4 DE 10220923 B4 DE10220923 B4 DE 10220923B4 DE 10220923 A DE10220923 A DE 10220923A DE 10220923 A DE10220923 A DE 10220923A DE 10220923 B4 DE10220923 B4 DE 10220923B4
Authority
DE
Germany
Prior art keywords
ribs
layer
gate electrode
drain regions
word lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10220923A
Other languages
English (en)
Other versions
DE10220923A1 (de
Inventor
Michael Dr. Specht
Franz Dr. Hofmann
Erhard Landgraf
Wolfgang Dr. Rösner
Martin Dr. Staedele
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10220923A priority Critical patent/DE10220923B4/de
Priority to TW092112044A priority patent/TWI221030B/zh
Priority to PCT/DE2003/001489 priority patent/WO2003096424A1/de
Priority to CNB038106345A priority patent/CN100359696C/zh
Publication of DE10220923A1 publication Critical patent/DE10220923A1/de
Priority to US10/991,345 priority patent/US7157768B2/en
Application granted granted Critical
Publication of DE10220923B4 publication Critical patent/DE10220923B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

Verfahren zur Herstellung eines Halbleiterspeichers mit einer zeilenweisen und spaltenweisen Anordnung von Bitleitungen (BL) und Wortleitungen (WL), wobei
– an einem Kreuzungspunkt einer Bitleitung mit einer Wortleitung jeweils eine Speicherzelle angeordnet ist,
– die Bitleitungen mit leitfähig dotierten Source-/Drain-Bereichen (8) in Halbleitermaterial verbunden sind,
– zwischen zwei solchen Source-/Drain-Bereichen (8), die in der Richtung der Wortleitungen in einem Abstand zueinander aufeinander folgen, jeweils ein Kanalbereich vorhanden ist, der mittels einer an eine Wortleitung angeschlossenen Gate-Elektrode (4), die von dem Kanalbereich elektrisch isoliert ist, ansteuerbar ist, und
– zwischen der Gate-Elektrode (4) und dem Halbleitermaterial eine Speicherschicht (5) vorhanden ist, die für ein Programmieren der Speicherzelle vorgesehen ist, wobei
in einem ersten Schritt Rippen (3) aus Halbleitermaterial ausgebildet werden, die parallel zueinander im Abstand zueinander angeordnet sind, und eine Speicherschicht (5) jeweils auf einer Oberseite einer Rippe (3) aufgebracht wird,
in einem zweiten Schritt...

Description

  • Beim Verkleinern der Floating-Gate-Speichertransistoren auf Abmessungen unter 100 nm verschlechtern sich die Eigenschaften des Transistors, da nicht alle Abmessungen im selben Maßstab verkleinert werden können. Der Grund dafür ist, dass das Gate-Dielektrikum eine gewisse Mindestdicke aufweisen muss, um zu gewährleisten, dass Daten über einen Zeitraum von mindestens zehn Jahren gespeichert werden können.
  • In der Veröffentlichung von Y.-K. Choi et al.: "Sub-20nm CMOS FinFET Technologies", International Electron Device Meeting (IEDM) 2001 ist ein FinFET mit doppeltem Gate beschrieben. Ein FinFET umfasst eine Rippe oder einen schmalen Steg aus Halbleitermaterial, der einen Source-Bereich und einen Drain-Bereich miteinander verbindet, als Kanalbereich vorgesehen ist und mit einer in einer Querrichtung brückenartig übergreifenden, stegförmigen Gate-Elektrode versehen ist.
  • In der US 6 288 431 B1 ist eine Transistorstruktur beschrieben, die mit einem Floating-Gate als EEPROM-Zelle modifiziert werden kann. Die Form der Gate-Elektrode mit einem quer zu der Rippe des Substrates verlaufenden Streifen ist gegenüber den MOS-Ausführungsbeispielen unverändert. Bei dem Ausführungsbeispiel der 5 sind die an den Flanken der Rippe vorhandenen Anteile der Gate-Elektrode mit der Floating-Gate-Elektrode direkt verbunden. Die Kontroll-Gate-Elektrode ist davon elektrisch isoliert. Bei den Ausführungsbeispielen gemäß den 25 und 39B sind die an den Flanken angeordneten weiteren Gate-Elektroden sowohl von der Floating-Gate-Elektrode als auch von der Kontroll-Gate-Elektrode getrennt und elektrisch isoliert.
  • In der JP 5-343 680 A und der JP 5-343 681 A sind FinFETs entsprechend der oben angegebenen Veröffentlichung von Choi beschrieben, bei denen die Gate-Elektroden allerdings auf die Flanken der Rippen herabgezogen sind.
  • In der US 6 201 277 B1 ist eine Anordnung der Wortleitungen über Floating-Gates beschrieben, die durch epitaktisch aufgebrachte und auf die Breite der Wortleitungen strukturierte Polysiliziuminseln gebildet sind. Die Wortleitungen sind zwischen den Speicherzellen auf isolierendes Material herabgezogen.
  • In der US 5 411 905 A ist ein Verfahren zur Herstellung einer Graben-EEPROM-Struktur auf einem SOI-Substrat beschrieben, bei dem Floating-Gate-Elektroden auf der Isolatorschicht zwischen Rippen, die aus der Body-Siliziumschicht gebildet werden, angeordnet werden. Wortleitungen werden auf Seitenwänden der Rippen bis zu den Oberseiten der Rippen hin ausgebildet.
    •
  • Aufgabe der vorliegenden Erfindung ist es, ein kostengünstiges Herstellungsverfahren für nicht-flüchtige Flash-Halbleiterspeicher mit möglichst hoher Speicherdichte anzugeben.
  • Diese Aufgabe wird mit dem Verfahren zur Herstellung eines Halbleiterspeichers mit den Merkmalen des Anspruchs 1 gelöst. Ausgestaltungen ergeben sich aus dem abhängigen Anspruch.
  • Der Halbleiterspeicher weist eine zeilenweise und spaltenweise Anordnung von Bitleitungen und Wortleitungen auf, wobei an einem jeweiligen Kreuzungspunkt einer Bitleitung mit einer Wortleitung jeweils eine Speicherzelle angeordnet ist. Die Bitleitungen sind mit leitfähig dotierten Source-/Drain-Bereichen in einer jeweiligen Rippe aus Halbleitermaterial ver bunden, wobei zwischen zwei solchen Source-Drain-Bereichen, die in der Richtung der Wortleitungen zueinander benachbart sind, jeweils ein Kanalbereich vorhanden ist.
  • Der Kanalbereich ist mittels einer an eine Wortleitung angeschlossenen Gate-Elektrode ansteuerbar, die von dem Kanalbereich durch ein Gate-Dielektrikum elektrisch isoliert ist. Zwischen der Gate-Elektrode und dem Halbleitermaterial der Rippe befindet sich auf der Oberseite der Rippe eine Speicherschicht, insbesondere eine leitfähige Floating-Gate-Elektrode oder eine Oxid-Nitrid-Oxid-Schicht (Trapping-Layer), die für ein Programmieren der Speicherzelle durch Injektion heißer Elektronen aus dem Kanal und für ein Löschen der Speicherzelle durch Injektion heißer Löcher aus dem Kanal vorgesehen ist.
  • Bei dem Halbleiterspeicher sind eine Vielzahl von FinFET-Anordnungen mit Trapping-Layer oder Floating-Gate-Elektroden als Speichermedium auf einer Oberseite einer Rippe aus Halbleitermaterial vorhanden. Das Material der Gate-Elektroden, die gegebenenfalls als Control-Gate-Elektroden vorgesehen sind, ist auch auf den beiden Seitenwänden der Rippen zur Ausbildung von Seitenwandtransistoren vorhanden und bildet zwischen den Gate-Elektroden Anteile einer zu der betreffenden Rippe gehörenden Wortleitung.
  • Zum Auslesen der einzelnen Speicherzellen dienen bevorzugt die beiden Seitenwandtransistoren und zusätzlich der Kanal unter dem Speichermedium (Toptransistor). In Abhängigkeit vom elektrischen Potential des Speichermediums verschiebt sich die Einsatzspannung des Seitenwand- und Toptransistors. Damit ist ein Auslesen des Speicherinhalts durch Verwendung des Seitenwand-FinFET-Transistors mit hohem Lesestrom und geringen anzulegenden Spannungen möglich, im Gegensatz zum konventionellen Floating-Gate-Transistor. In dem Speichermedium können sowohl sourceseitig als auch drainseitig Ladungsträger gespeichert werden, so dass pro Speichertransistor zwei Bits gespeichert werden können. So lässt sich eine Speicherdichte von 2F2 pro Bit erreichen. Das Programmieren erfolgt beispielsweise durch Einfangen heißer Elektronen aus dem Kanal (CHE, channel hot electrons). Der Speicher kann als einmal programmierbarer Speicher oder als wiederprogrammierbarer Speicher ausgestaltet werden.
    •
  • Es folgt eine genauere Beschreibung eines Beispiels des Halbleiterspeichers sowie eines zugehörigen Herstellungsverfahrens anhand der 1 bis 8.
  • 1 zeigt einen Schnitt durch den Halbleiterspeicher zwischen zwei Bitleitungen parallel zu den Bitleitungen.
  • 2 zeigt einen Schnitt durch den Halbleiterspeicher parallel zu einer Wortleitung.
  • 3 zeigt eine schematische Aufsicht auf den Halbleiterspeicher.
  • Die 4 und 5 zeigen Querschnitte durch Zwischenprodukte eines Herstellungsverfahrens des Speichers parallel zu den Bitleitungen zwischen zwei Bitleitungen.
  • Die 6 bis 8 zeigen Zwischenprodukte eines Herstellungsverfahrens des Halbleiterspeichers längs einer Bitleitung.
  • Die 1 zeigt einen Querschnitt durch den Halbleiterspeicher parallel zu den Bitleitungen zwischen zwei Bitleitungen und quer zu den Wortleitungen. Der Halbleiterspeicher ist vorzugsweise auf einem SOI-Substrat (Silicon On Insulator) hergestellt. Eine dicke Bulk-Siliziumschicht 1 ist mit einer dünnen Isolationsschicht 2 versehen, auf der sich die für die Bauelemente vorgesehene dünne Body-Siliziumschicht befindet.
  • Diese Body-Siliziumschicht ist bei dem Halbleiterspeicher in einzelne Rippen 3 oder Stege strukturiert, von denen eine Mehrzahl nebeneinander und parallel zueinander ausgerichtet vorhanden ist.
  • Die Rippen oder Stege werden von Gate-Elektroden 4 brückenartig überspannt. Zwischen den Rippen und den Gate-Elektroden befindet sich ein dünnes Dielektrikum als Gate-Dielektrikum (Gate-Oxid), das nicht eigens eingezeichnet ist. Zwischen der Oberseite der Rippen 3 und den Gate-Elektroden 4 befindet sich eine Speicherschicht 5. Diese Speicherschicht kann z. B. eine Schichtfolge zum Einfangen heißer Elektronen aus dem Kanalbereich sein (Trapping-Layer). Dafür kommt insbesondere eine ONO-Schicht (Oxid-Nitrid-Oxid-Schicht) in Frage. Statt dessen kann auch eine Floating-Gate-Elektrode als Speichermedium vorgesehen sein, die sowohl von dem Halbleitermaterial der Rippen 3 als auch von der Gate-Elektrode 4 ringsum durch isolierendes Material elektrisch isoliert ist. Derartige Speichermedien sowie ein Programmier- und Löschvorgang sind von anderen Halbleiterspeichern an sich bekannt.
  • Zwischen den einzelnen Rippen befindet sich ein Dielektrikum 6, das z. B. ein Nitrid, hier Siliziumnitrid, sein kann. Die Gate-Elektrode kann ein Metall sein oder vorzugsweise Polysilizium, das geeignet leitfähig dotiert ist. Auf der Oberseite ist eine elektrisch isolierende Schicht 7 vorhanden, für die beispielsweise TEOS (Tetraethylorthosilikat) verwendet werden kann. Die Herstellung derartiger Schichten ist ebenfalls an sich bekannt.
  • Die 2 zeigt einen Querschnitt durch den Halbleiterspeicher parallel zu einer Wortleitung. Die Rippe 3 verläuft in diesem Querschnitt parallel zu der Zeichenebene. In der Rippe 3 sind dotierte Bereiche als Source-/Drain-Bereiche 8 ausgebildet. Die Bitleitungen 9 sind, vorzugsweise durch eine dünne Barriereschicht 10 von dem Halbleitermaterial getrennt, auf den dotierten Bereichen aufgebracht. Die Bitleitungen sind z. B. Wolfram. Zur elektrischen Isolation der Bitleitungen 9 von den Gate-Elektroden 4 sind Distanzelemente (Spacer) 11, vorzugsweise aus Nitrid oder SiO2, an den Seiten der Bitleitungen 9 angeordnet.
  • Die 3 zeigt die Anordnung der Wortleitungen WL1, WL2, ... und der Bitleitungen BL0, BL1, BL2, ... in einer schematisierten Aufsicht. In der 3 sind auch die Lagen der Querschnitte gemäß den 1 und 2 bezeichnet. Die Rippen 3 aus Halbleitermaterial sind als verdeckte Konturen gestrichelt eingezeichnet. Die in regelmäßigen Abständen zueinander angeordneten Source-/Drain-Bereiche 8 sind deutlich hervorgehoben. Zwischen den Bitleitungen sind die Wortleitungen zu den Gate-Elektroden 4 ausgebildet. Die Struktur der Wortleitungen im Bereich der Bitleitungen wird weiter unten beschrieben. Die Wortleitungen verfügen durchgehend über Anteile an den Seitenwänden der Rippen 3.
  • Die 4 zeigt einen Querschnitt gemäß der 1 durch ein Zwischenprodukt eines bevorzugten Herstellungsverfahrens. Ausgehend von einem SOI-Substrat mit einer Bulk-Siliziumschicht 1 und einer Isolationsschicht 2 mit einer darauf aufgebrachten Body-Siliziumschicht werden auf deren Oberseite eine Nitridschicht 12 und eine Polysiliziumschicht 13 abgeschieden. Mittels einer Fotomaskentechnik werden die Schichten gemäß dem Querschnitt der 4 zu parallel zueinander ausgerichteten Rippen 3 geätzt. Reste der Lackmaske werden entfernt. Die Rippen werden jeweils von einer Polysiliziumschicht auf drei Seiten ummantelt, wobei die Polysiliziumschichten benachbarter Wortleitungen mittels einer Spacerätzung voneinander getrennt werden. Die Polysiliziumschicht 13 in der 4 dient dazu, im Bereich zwischen zwei Bitleitungen die Polysiliziumschichten auf den beiden Flanken je einer Rippe miteinander zu verbinden.
  • Die Speicherschicht 5, die elektrisch isoliert oder einen elektrisch isolierenden Anteil aufweist, fungiert zusätzlich als Gate-Dielektrikum. An den Enden der Rippen 3 werden die Gate-Elektroden aufgetrennt, um die Wortleitungen voneinander zu separieren. Die Zwischenräume zwischen den Rippen werden mit einem elektrisch isolierenden Dielektrikum 6, vorzugsweise Siliziumnitrid, aufgefüllt. Nachdem auf der Oberseite der Rippen 3 aufgebrachtes dielektrisches Material entfernt wurde, wird eine isolierende Schicht 7 hergestellt, vorzugsweise TEOS.
  • In der 6 ist ein Zwischenprodukt des Herstellungsverfahrens in einem Schnitt längs einer Bitleitung dargestellt. Das Material der Gate-Elektroden 4 wird nach dem Aufbringen der isolierenden Schicht 7 gemäß 5 in diesem Bereich bis auf die in der 6 dargestellten Anteile rückgeätzt. Das geschieht mittels einer geeigneten Fotomaskentechnik, mit der die Bereiche zwischen den vorgesehenen Bitleitungen abgedeckt werden, so dass nur die zu entfernenden Anteile der betreffenden Schichten (TEOS, Polysilizium) geeignet rückgeätzt werden.
  • In den betreffenden Bereichen werden gemäß der 7 die entstehenden Löcher über den die Wortleitungen bildenden restlichen Anteilen des Materials der Gate-Elektroden 4 mit elektrisch isolierendem Material 14 aufgefüllt und planarisiert. Das isolierende Material 14 wird an den Rändern der Gate-Elektroden zwischen den Source-/Drain-Bereichen durch eine Spacer-Ätzung zu seitlichen Abdeckungen des leitfähigen Materials der Gate-Elektroden 4 rückgeätzt. Damit wird die Speicherschicht 5 zur Seite hin geschützt, und Kurzschlüsse zur Wortleitung werden vermieden.
  • Gemäß der Darstellung in 8 werden in den Bereichen längs der vorgesehenen Bitleitungen nach dem Einbringen der Implantationen für Source und Drain (n+-Implantation) auf der Oberseite des Halbleitermaterials das für die Bitleitung vorgesehene Material aufgebracht. Vorzugsweise wird zunächst noch eine Diffusionsbarriere 10 vorgesehen, auf die die Bit leitungen 9, z. B. aus Wolfram, aufgebracht werden und die das Ausdiffundieren des Metalls in das Halbleitermaterial verhindert. Die Bitleitungen werden streifenförmig parallel zueinander strukturiert. Die Oberfläche kann durch CMP (Chemical Mechanical Polishing) planarisiert werden.
  • Das Auslesen dieser Speicherzellen erfolgt über die beiden Transistoren an den Seitenwänden der Rippen und den Transistor unter dem Speichermedium. Die Gate-Elektroden 4 sind ja im Bereich zwischen den Bitleitungen jeweils oberhalb und seitlich der Rippen ausgebildet, so dass sie die Rippen brückenartig überspannen. Die Seitenwandtransistoren besitzen hohe On-Ströme, ein Gate-Dielektrikum geeigneter äquivalenter Oxiddicke vorausgesetzt. Die Speicherschicht beeinflusst aufgrund der Seiten-Gate-Wirkung den On-Strom des FinFETs durch zumindest teilweise Verschiebung der Schwellspannung. Vorteile sind:
    • a) geringe Herstellungskosten durch einfachen Herstellungsprozess,
    • b) höherer Lesestrom bei niedrigen Spannungen,
    • c) Prozesskompatibilität mit herkömmlichen FinFET-Transistoren und
    • d) hohe Speicherdichte von 2F2 pro Bit möglich.
  • Damit ist bei Verwendung des Halbleiterspeichers als OTP (One-Time Programmable) ein erheblicher Flächengewinn im Bereich vorgesehener Ladungspumpen bei einmaliger 6 V-Programmierspannung möglich. Die Seitenwandtransistoren sind hier als Lesetransistoren vorgesehen, während der Anteil der Gate-Elektroden und die Speicherschicht auf der Oberseite der Rippen vor allem für den Speichervorgang vorgesehen sind. Hieraus ergibt sich ein höherer Lesestrom bei geringeren Spannungen und eine kleinere Lesezeit als bei konventionellen Speichern.
    • 1
    Bulk-Siliziumschicht
    2
    Isolationsschicht
    3
    Rippe
    4
    Gate-Elektrode
    5
    Speicherschicht
    6
    Dielektrikum
    7
    isolierende Schicht
    8
    Source-/Drain-Bereich
    9
    Bitleitung
    10
    Barriereschicht
    11
    Distanzelement
    12
    Nitridschicht
    13
    Polysiliziumschicht
    14
    elektrisch isolierendes Material
    BL
    Bitleitung
    WL
    Wortleitung

Claims (2)

  1. Verfahren zur Herstellung eines Halbleiterspeichers mit einer zeilenweisen und spaltenweisen Anordnung von Bitleitungen (BL) und Wortleitungen (WL), wobei – an einem Kreuzungspunkt einer Bitleitung mit einer Wortleitung jeweils eine Speicherzelle angeordnet ist, – die Bitleitungen mit leitfähig dotierten Source-/Drain-Bereichen (8) in Halbleitermaterial verbunden sind, – zwischen zwei solchen Source-/Drain-Bereichen (8), die in der Richtung der Wortleitungen in einem Abstand zueinander aufeinander folgen, jeweils ein Kanalbereich vorhanden ist, der mittels einer an eine Wortleitung angeschlossenen Gate-Elektrode (4), die von dem Kanalbereich elektrisch isoliert ist, ansteuerbar ist, und – zwischen der Gate-Elektrode (4) und dem Halbleitermaterial eine Speicherschicht (5) vorhanden ist, die für ein Programmieren der Speicherzelle vorgesehen ist, wobei in einem ersten Schritt Rippen (3) aus Halbleitermaterial ausgebildet werden, die parallel zueinander im Abstand zueinander angeordnet sind, und eine Speicherschicht (5) jeweils auf einer Oberseite einer Rippe (3) aufgebracht wird, in einem zweiten Schritt Oberflächen der Rippen mit einer als Gate-Dielektrikum vorgesehenen dünnen Dielektrikumschicht versehen werden und, in einem dritten Schritt auf die Oberseite und auf Seitenwände der Rippe (3) ein für eine Gate-Elektrode (4) vorgesehenes Material aufgebracht wird, in einem vierten Schritt zwischen die Rippen (3) ein Dielektrikum (6) eingebracht wird, in einem fünften Schritt unter Verwendung einer Maskentechnik das Material der Gate-Elektroden in Bereichen zwischen den Gate-Elektroden zu Wortleitungen rückgeätzt wird und Implantationen von Dotierstoff zur Ausbildung von Source-/Drain-Bereichen (8) in die Rippen eingebracht werden, in einem sechsten Schritt quer zu den Rippen verlaufende Bitleitungen (9) aus elektrisch leitfähigem Material hergestellt werden, die die Source-/Drain-Bereiche in einer Richtung quer zu den Wortleitungen elektrisch leitend miteinander verbinden.
  2. Verfahren nach Anspruch 1, bei dem in dem ersten Schritt die Speicherschicht (5) als Oxid-Nitrid-Oxid-Schichtfolge aufgebracht wird.
DE10220923A 2002-05-10 2002-05-10 Verfahren zur Herstellung eines nicht-flüchtigen Flash-Halbleiterspeichers Expired - Fee Related DE10220923B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE10220923A DE10220923B4 (de) 2002-05-10 2002-05-10 Verfahren zur Herstellung eines nicht-flüchtigen Flash-Halbleiterspeichers
TW092112044A TWI221030B (en) 2002-05-10 2003-05-01 Nonvolatile flash semiconductor memory and manufacturing method
PCT/DE2003/001489 WO2003096424A1 (de) 2002-05-10 2003-05-09 Nicht-flüchtiger flash-halbleiterspeicher und herstellungsverfahren
CNB038106345A CN100359696C (zh) 2002-05-10 2003-05-09 非易失半导体存储器及制造方法
US10/991,345 US7157768B2 (en) 2002-05-10 2004-11-09 Non-volatile flash semiconductor memory and fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10220923A DE10220923B4 (de) 2002-05-10 2002-05-10 Verfahren zur Herstellung eines nicht-flüchtigen Flash-Halbleiterspeichers

Publications (2)

Publication Number Publication Date
DE10220923A1 DE10220923A1 (de) 2003-11-27
DE10220923B4 true DE10220923B4 (de) 2006-10-26

Family

ID=29285274

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10220923A Expired - Fee Related DE10220923B4 (de) 2002-05-10 2002-05-10 Verfahren zur Herstellung eines nicht-flüchtigen Flash-Halbleiterspeichers

Country Status (5)

Country Link
US (1) US7157768B2 (de)
CN (1) CN100359696C (de)
DE (1) DE10220923B4 (de)
TW (1) TWI221030B (de)
WO (1) WO2003096424A1 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10220923B4 (de) * 2002-05-10 2006-10-26 Infineon Technologies Ag Verfahren zur Herstellung eines nicht-flüchtigen Flash-Halbleiterspeichers
US6963104B2 (en) * 2003-06-12 2005-11-08 Advanced Micro Devices, Inc. Non-volatile memory device
US6933558B2 (en) 2003-12-04 2005-08-23 Advanced Micro Devices, Inc. Flash memory device
DE10359889A1 (de) * 2003-12-19 2005-07-14 Infineon Technologies Ag Steg-Feldeffekttransistor-Speicherzelle, Steg-Feldeffekttransistor-Speicherzellen-Anordnung und Verfahren zum Herstellen einer Steg-Feldeffekttransistor-Speicherzelle
JP2007517386A (ja) * 2003-12-19 2007-06-28 インフィネオン テクノロジーズ アクチエンゲゼルシャフト ブリッジ電界効果トランジスタメモリセル、上記セルを備えるデバイス、および、ブリッジ電界効果トランジスタメモリセルの製造方法
US7423310B2 (en) * 2004-09-29 2008-09-09 Infineon Technologies Ag Charge-trapping memory cell and charge-trapping memory device
US7298004B2 (en) * 2004-11-30 2007-11-20 Infineon Technologies Ag Charge-trapping memory cell and method for production
JP4693428B2 (ja) * 2005-01-27 2011-06-01 ルネサスエレクトロニクス株式会社 半導体集積回路
US20070096198A1 (en) * 2005-10-28 2007-05-03 Franz Hofmann Non-volatile memory cells and method for fabricating non-volatile memory cells
US7309626B2 (en) * 2005-11-15 2007-12-18 International Business Machines Corporation Quasi self-aligned source/drain FinFET process
US20070166903A1 (en) * 2006-01-17 2007-07-19 Bohumil Lojek Semiconductor structures formed by stepperless manufacturing
US20070166971A1 (en) * 2006-01-17 2007-07-19 Atmel Corporation Manufacturing of silicon structures smaller than optical resolution limits
US7583542B2 (en) * 2006-03-28 2009-09-01 Freescale Semiconductor Inc. Memory with charge storage locations
US7709307B2 (en) 2006-08-24 2010-05-04 Kovio, Inc. Printed non-volatile memory
US7898037B2 (en) * 2007-04-18 2011-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Contact scheme for MOSFETs
US8779495B2 (en) * 2007-04-19 2014-07-15 Qimonda Ag Stacked SONOS memory
US7692254B2 (en) * 2007-07-16 2010-04-06 International Business Machines Corporation Fin-type field effect transistor structure with merged source/drain silicide and method of forming the structure
CN101752384B (zh) * 2008-12-18 2012-06-13 北京兆易创新科技有限公司 一次性可编程存储器、制造及编程读取方法
US8570811B2 (en) * 2011-08-26 2013-10-29 Broadcom Corporation FinFET based one-time programmable device and related method
US20140048867A1 (en) * 2012-08-20 2014-02-20 Globalfoundries Singapore Pte. Ltd. Multi-time programmable memory
US8815668B2 (en) * 2012-12-07 2014-08-26 International Business Machines Corporation Preventing FIN erosion and limiting Epi overburden in FinFET structures by composite hardmask
US9564443B2 (en) 2014-01-20 2017-02-07 International Business Machines Corporation Dynamic random access memory cell with self-aligned strap
KR102647231B1 (ko) 2018-08-02 2024-03-13 삼성전자주식회사 반도체 소자 및 이의 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343680A (ja) * 1992-06-10 1993-12-24 Kawasaki Steel Corp 半導体装置の製造方法
JPH05343681A (ja) * 1992-06-11 1993-12-24 Kawasaki Steel Corp 半導体装置
US5411905A (en) * 1994-04-29 1995-05-02 International Business Machines Corporation Method of making trench EEPROM structure on SOI with dual channels
US6201277B1 (en) * 1993-08-31 2001-03-13 Texas Instruments Incorporated Slot trench isolation for flash EPROM
US6288431B1 (en) * 1997-04-04 2001-09-11 Nippon Steel Corporation Semiconductor device and a method of manufacturing the same

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19646419C1 (de) * 1996-11-11 1998-04-30 Siemens Ag Verfahren zur Herstellung einer elektrisch schreib- und löschbaren Festwertspeicherzellenanordnung
WO2002019396A1 (en) * 2000-08-29 2002-03-07 Boise State University Damascene double gated transistors and related manufacturing methods
KR100431489B1 (ko) * 2001-09-04 2004-05-12 한국과학기술원 플래쉬 메모리 소자 및 제조방법
DE10220923B4 (de) * 2002-05-10 2006-10-26 Infineon Technologies Ag Verfahren zur Herstellung eines nicht-flüchtigen Flash-Halbleiterspeichers
DE10241170A1 (de) * 2002-09-05 2004-03-18 Infineon Technologies Ag Hochdichter NROM-FINFET
JP4004040B2 (ja) * 2002-09-05 2007-11-07 株式会社東芝 半導体装置
DE10241171A1 (de) * 2002-09-05 2004-03-18 Infineon Technologies Ag Wort- und Bitleitungsanordnung für einen FINFET-Halbleiterspeicher
KR100481209B1 (ko) * 2002-10-01 2005-04-08 삼성전자주식회사 다중 채널을 갖는 모스 트랜지스터 및 그 제조방법
DE10248722A1 (de) * 2002-10-18 2004-05-06 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Kondensator und Herstellungsverfahren
US6902991B2 (en) * 2002-10-24 2005-06-07 Advanced Micro Devices, Inc. Semiconductor device having a thick strained silicon layer and method of its formation
DE10260334B4 (de) * 2002-12-20 2007-07-12 Infineon Technologies Ag Fin-Feldeffektransitor-Speicherzelle, Fin-Feldeffekttransistor-Speicherzellen-Anordnung und Verfahren zum Herstellen einer Fin-Feldeffektransistor-Speicherzelle
JP2004214413A (ja) * 2002-12-27 2004-07-29 Toshiba Corp 半導体装置
US6903967B2 (en) * 2003-05-22 2005-06-07 Freescale Semiconductor, Inc. Memory with charge storage locations and adjacent gate structures
US7192876B2 (en) * 2003-05-22 2007-03-20 Freescale Semiconductor, Inc. Transistor with independent gate structures
US6963104B2 (en) * 2003-06-12 2005-11-08 Advanced Micro Devices, Inc. Non-volatile memory device
US6911383B2 (en) * 2003-06-26 2005-06-28 International Business Machines Corporation Hybrid planar and finFET CMOS devices
JP3860582B2 (ja) * 2003-07-31 2006-12-20 株式会社東芝 半導体装置の製造方法
US7211864B2 (en) * 2003-09-15 2007-05-01 Seliskar John J Fully-depleted castellated gate MOSFET device and method of manufacture thereof
US20050077574A1 (en) * 2003-10-08 2005-04-14 Chandra Mouli 1T/0C RAM cell with a wrapped-around gate device structure
US6933558B2 (en) * 2003-12-04 2005-08-23 Advanced Micro Devices, Inc. Flash memory device
US6969656B2 (en) * 2003-12-05 2005-11-29 Freescale Semiconductor, Inc. Method and circuit for multiplying signals with a transistor having more than one independent gate structure
US6958512B1 (en) * 2004-02-03 2005-10-25 Advanced Micro Devices, Inc. Non-volatile memory device
US7087950B2 (en) * 2004-04-30 2006-08-08 Infineon Technologies Ag Flash memory cell, flash memory device and manufacturing method thereof
US7015126B2 (en) * 2004-06-03 2006-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming silicided gate structure
DE102004055929B4 (de) * 2004-11-19 2014-05-22 Qimonda Ag Nichtflüchtige Speicherzellen-Anordnung
US7298004B2 (en) * 2004-11-30 2007-11-20 Infineon Technologies Ag Charge-trapping memory cell and method for production

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343680A (ja) * 1992-06-10 1993-12-24 Kawasaki Steel Corp 半導体装置の製造方法
JPH05343681A (ja) * 1992-06-11 1993-12-24 Kawasaki Steel Corp 半導体装置
US6201277B1 (en) * 1993-08-31 2001-03-13 Texas Instruments Incorporated Slot trench isolation for flash EPROM
US5411905A (en) * 1994-04-29 1995-05-02 International Business Machines Corporation Method of making trench EEPROM structure on SOI with dual channels
US6288431B1 (en) * 1997-04-04 2001-09-11 Nippon Steel Corporation Semiconductor device and a method of manufacturing the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CHOI,Y.-K. et al.: Sub-20nm CMOS Fin FET Technologies IEDM 2001, S. 421-424 *

Also Published As

Publication number Publication date
US7157768B2 (en) 2007-01-02
CN1653615A (zh) 2005-08-10
DE10220923A1 (de) 2003-11-27
US20050139893A1 (en) 2005-06-30
WO2003096424A1 (de) 2003-11-20
TWI221030B (en) 2004-09-11
CN100359696C (zh) 2008-01-02
TW200400625A (en) 2004-01-01

Similar Documents

Publication Publication Date Title
DE10220923B4 (de) Verfahren zur Herstellung eines nicht-flüchtigen Flash-Halbleiterspeichers
DE102005029493B4 (de) Integrierte Speicherschaltungsanordnung mit Tunnel-Feldeffekttransistoren und zugehöriges Verfahren
DE112004001049B4 (de) Verfahren zum Herstellen einer nichtflüchtigen Speichervorrichtung
DE4219854C2 (de) Elektrisch löschbare und programmierbare Halbleiterspeichereinrichtung und ein Verfahren zur Herstellung derselben
DE10295303B4 (de) Nichtflüchtige Halbleiterspeichervorrichtung mit Ladungsspeicherfilm und Speicherperipherieschaltungen, Verfahren zu deren Betrieb und Verfahren zu deren Herstellung
DE4404270C2 (de) Halbleiterspeichervorrichtungen, die Information elektrisch schreiben und löschen können und Verfahren zur Herstellung derselben
DE102006005679B4 (de) Halbleiterbauelement mit einer Transistorstruktur und Verfahren zur Herstellung desselben
DE10336876B4 (de) Speicherzelle mit Nanokristallen oder Nanodots und Verfahren zu deren Herstellung
DE10241170A1 (de) Hochdichter NROM-FINFET
DE69013094T2 (de) Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung.
DE102004060171A1 (de) Charge-trapping-Speicherzelle und Herstellungsverfahren
DE102007016302A1 (de) Verfahren zum Herstellen eines Nanodraht-Transistors, Nanodraht-Transistor-Struktur und Nanodraht-Transistor-Feld
DE102006028954A1 (de) Speichereinrichtung und Verfahren zur Herstellung einer Speichereinrichtung
EP0946985B1 (de) Speicherzellenanordnung und verfahren zu deren herstellung
DE102004006505A1 (de) Charge-Trapping-Speicherzelle und Herstellungsverfahren
DE10324612B4 (de) Halbleiterspeicher mit Charge-Trapping-Speicherzellen und Virtual-Ground-Architektur
EP1060515B1 (de) Verfahren zur herstellung einer elektrisch programmierbaren speicherzellenanordnung
DE19807010B4 (de) Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung
DE10220922B4 (de) Flash-Speicherzelle, Anordnung von Flash-Speicherzellen und Verfahren zur Herstellung von Flash-Speicherzellen
DE19807009A1 (de) Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung
DE602004007815T2 (de) Speicherzellenarray mit gestaffelter lokaler verbindungsstruktur
WO1999035693A1 (de) Halbleiterspeicheranordnung und verfahren zu deren herstellung
DE10239490B3 (de) Halbleiterspeicher
EP1884986A2 (de) Wiederprogrammierbare nichtflüchtige Speicherzelle und deren Herstellungsverfahren
DE10324052B4 (de) Verfahren zur Herstellung eines Halbleiterspeichers mit Charge-Trapping-Speicherzellen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee