JPS5836506B2 - 半導体記憶装置 - Google Patents

Description

【発明の詳細な説明】 本発明は半導体記憶装置に係り、特にアモルファス半導
体を利用した不揮発性の半導体記憶装置上に関する。

ここでアモファスとは「特色のはつきりしない」という
意味であり、結晶学では原子配列が規則的な結晶とは反
対に、原子配列がまったく無秩序な固体の状態を示すも
のである。

無定形，あるいは非品質とも訳されている。

アモルファス半導体、及びその性質については各種文献
において詳細な説明がなされているため、ここでの言及
は避けるが、本発明では、このアモファス半導体の不純
物が混入されていない通常の状態では絶縁体の不純物が
混入されていない通常の状態では絶縁性を示すものの、
一定強度以上の電界を印加することにより電荷の注入及
び流出を行なわせることが可能であること、加えて一度
注入された電荷は再び前記一定強度以上の電界が印加さ
れるｌでは、外部へ流出することがないという性質を利
用するものである。

本発明による半導体装置は従来のものとは根本的に構造
の異なる新期なものであるが、その動作原理については
従来の半導体不揮発生メモリと共通する点もあるため、
初めに従来の半導体不揮発性メモリの動作原理について
図面を参照して簡単な説明を加える。

第１図は従来知られている電荷捕獲用のフローテイング
ゲートと記憶内容の書き込み／消去を電気的に行なうた
めのコントロールゲートを具備した不揮発性メモリを示
す。

例えばＮチャネル型の不揮発性メモリではコントロール
ゲート７を接地あるいは負電位に保ちつつソース２ある
いはドレイン３の少なくとも一方に正電圧を印加するこ
とによりＰＮ接合をブレークダウンさせ、この時発生す
る高エネルギーの電子・正孔対のうち、正孔を選択的に
フローテイングゲート５に注入することによって〃書き
込み〃を行い、〃消去１〃はコントロールゲート７を正
電位に保ちつつ前記〃書き込みｌと同様にして発生させ
た高エネルギーの電子・正孔対のうち、電子を選択的に
７ローテイングゲート５に注入することによって行なう
。

即ち、フローテイングゲート５に電荷が注入された場合
トランジスタのしきい値電圧ＶＴＲが変化し、しかも安
定にその状態が保持される性質を利用したもので、前記
２つの安定なしきい値電圧をとる状態をそれぞれσＯｌ
／／１１１１に対応させてメモリ作用を行なわせる。

ここで、４はフローテイングゲート５を囲むようにして
形成された絶縁膜を、６はソースから引き出した電極を
、８はドレインから引き出した電極を、９は半導体基板
１の表面に設けられた厚い絶縁膜をそれぞれ示すもので
ある。

この種の半導体不揮発性メモリとしては、第１図に示し
たものの他にもフローテイングゲートへの電荷の注入を
トンネル電流により行なうもの等が知られている。

この第１図に示すような装置は、半導体記憶装置として
、非常に有力なものであるが、前記〃書き込み／消去〃
電匡がアバランシエ注入（ＰＮ接合のブレークダウンに
よる注入）、及びトンネル注入の種類を間わず非常に高
いものである。

１た電荷の捕獲を行なうフローテイングゲートを周囲か
ら完全に絶縁された浮遊状態に保たなければならないた
め、装置の製造が困難である等数々の問題を抱えている
。

本発明の目的は上記の問題点を鑑み従来の半導体記憶装
置に比べ製造が容易で、かつ記憶内容の〃書き込み／消
去〃を低電圧で行なうことの可能な新規な構造を有する
半導体記憶装置を提供するところにある。

本発明による半導体記憶装置は、一導電型の半導体基体
の一主平面近傍に設けられた前記半導体基体と反対導電
型を有するソース、ドレイン拡散領域と、前記ソース、
ドレイン拡散領域間の前記半導体基体表面に設けられた
アモルファス状態の半導体層と、前記アモルファス半導
体層上に設けられた絶縁膜と、該絶縁膜上に設けられた
導電層からなる電極と、前記ソースドレイン拡散領域に
それぞれ電気的に接続する電極とを具備している。

１た、特に前記アモルファス状態の半導体層と、前キソ
ーン、ドレイン拡散領域に接続する電極のうち、少なく
とも一方の電極とが接続されているものである。

以下図面を参照して本発明による半導体記憶装置の説明
を行なう。

第２図に、本発明による一実症例を示す。

第２図に示される半導体装置は一導電性の半導体基体１
０と、ソース拡散領域１２とドレイン拡散領域１３と、
アモルファス半導体層１５と、前記ソ−ス領域に接続す
る電極１７と、前記ドレイン領域に接続する電極１９と
、前記アモルファス半導体層上に絶縁膜１６を介して形
成された電極１８を具備している。

通常の電界を印加しない状態では、前述のアモルファス
半導体の性質から、アモルファス半導体層１５は絶縁層
と同様の機能を果す。

１た、アモルファス半導体は、他の結晶性半導体に比べ
、多くの電荷捕獲準位を持つため，アモルファス半導体
層へ電荷を注入して充電させ、これを保持することは比
較的容易かつ効果的になし得る。

ここでアモルファス半導体層への電荷の注入は、電界の
印加によりアモルファス半導体のエネルギーバンド構造
の変調からその抵抗値が変わる、いわゆる半導体の電界
効果を利用すれば容易に行なうことができる。

本発明ではアモルファス半導体層上の電極（以下コント
ロールゲートと称す）１８に電玉なかけることによりア
モルファス半導体層１５に電界を印加する。

前述のようにアモファス半導体層１５へ電界を印加する
ことにより電荷の注入が可能となるが この電荷の注入
はソース電極１７１たはドレイン電極１９から主にアモ
ルファス半導体層１５と絶縁膜１６との界面近傍を通し
て行なわれる。

これは電界の印加により前記アモルファス半導体層の界
面近傍に形成されるエネルギーバンドの反転層から主に
電荷が注入されるためである。

そのため本発明に卦いては第２図に示されるようにソー
ス電極１７１たはドレイン電極１９が前記アモルファス
半導体層と絶縁膜１６との界面を含んで接続されてしる
ことが好１しい。

１た本発明における装置では電荷の注入時にコントロー
ルゲート１８に印加される電圧と、電極１７１たは１９
に印加される電圧の極性がそれぞれ異なったものである
ため、前記電極１７１たは１９に近接するアモルファス
半導体層の領域ではコントロールゲート１８からの電界
の印加が電極１７１たは１９からの電界により若干打ち
消される。

そこでアモルファス半導体層１５中での電界強度分布は
、該層中の内部の領域で最大となり、電極１７または１
９に接する領域に向かうにつれて値が減少するため、該
電極１７１たは１９から注入された電荷はアモルファス
半導体層内部へと蓄積される。

ここでコントロールゲート１８に印加されていた電匡を
中断テると、アモルファス半導体層１５中に電荷が捕獲
され、再びコントロールゲート１８に比較的高い電圧を
印加しない限り、ソースドレイン電極に電匝を印加して
も、前記の動作で捕獲された電荷が流出することはない
。

つ１りアモルファス半導体層１５中に捕獲される電荷は
主として絶縁膜１６の界面近傍に集中していると思われ
、コントロールゲート１８に充分な電圧印加を行なかな
い限りソース、ドレイン電極１７．１９からの電界印加
で外部へ流出することがない。

前記アモルファス半導体層１５に電荷が捕獲されること
により、先に第１図で説明したメモリと同様に、ソース
１２、ドレイン１３間に生じる電流のオン、オフに対す
るしきい値電圧ＶＴＲが変化し、かつ安定にその状態が
保持される。

ここで前記しきい値電圧ＶＴＨは高くとも２〜３■の値
であり、電荷の注入及び流出のためにはおよそ１０Ｖ以
上の電圧をコントロールゲート１８へ印加しなければな
らないため、通常のＭＩＳ型トランジスタとして動作す
る際に，捕獲された電荷が流出することはない。

以下、第２図に示される本発明による半導体記憶装置に
よる〃書き込み〃 〃続み出し〃 〃消去〃の動作を説
明する。

例えば、ここで半導体基体１０がＮ形の導電型の半導体
であるとすれば、ソース、ドレイン領域１２及び１３は
Ｐ＋型の拡散領域となり、Ｐチャネル型の半導体記憶装
置となる。

第１に〃書き込み〃コントロールゲート１８を約１０Ｖ
以上の正電位に保ちつつ、ソース電極１７あるいはドレ
イン電極１９の少なくとも一方に負電位を印加すること
により、アモルファス半導体層１５へ電子を注入する。

ついで、コントロールゲート１８に電圧を印加した状態
で、ソース電極１７あるいはドレイン電極１９に対する
電圧の印加を中断し、続いてコントロールゲート１８に
対する電圧の印加を中断することによ！〕、前記アモル
ファス半導体層１５へ注入された電子が捕獲された状態
となる。

第２に〃続み出し〃は、例えばソース領域１２を正電位
にドレイン領域１３を負電位に保つよう各電極に電モを
印加し，、ついでコントロールゲート１８に高くとも２
〜３Ｖｔでの負電圧を印加して、しきい値電圧ＶＴＲが
低下していることから電荷の捕獲による記憶内容を続み
とることができる。

第３に〃消去〃は、コントロールゲート１８を約１０Ｖ
以上の正電位に保ちつつ、ソース電極１７あるいはドレ
イン電極１９の少なくとも一方に正電圧を印加すること
により、アモルファス半導体層１５から電子を抜きとる
ことにより行う。

前述の如〈本発明に係る半導体記憶装置の動作において
留意すべきは〃書き込み〃若しくは〃消去〃の動作時に
ソース、ドレイン間にチャネルを形或しないよう印加電
正を選択することである。

即ち、コントロールゲート１８への電匝印加に際し、ソ
ース、ドレイン１２．１３間へチャネルを形成しない電
圧を選択すると共に電極１８及び１９へ印加する電圧の
値もソース、ドレイン間にバンチスルー電流を生じさせ
ない程度の値に設定する必要がある。

１た、アモルファス半導体の電荷捕獲は、アモルファス
状態許有のエネルギーギャップ中に存在するエネルギー
準位へ電荷が捕獲されることにより行なわれるが、との
補獲量は温度依存性を有している。

即ち、外部から与えられる熱エネルギーの値により捕獲
される電荷の量が変化する。

この温度依存性を上記の〃書き込み〃，〃続み出し〃〃
消去〃の動作へ応用することも可能である。

本発明による半導体記憶装置の動作原理からも明確とな
ったように本発明では第２図に示されるが如き、絶縁膜
１４を特に必要とするものではない。

しかしながら、ソース、ドレイン間のチャネル形成のた
めに絶縁膜１４が形成されていることが好ましい。

１た第２図ではアモルファス半導体層１５に、ソース電
極１７、ドレイン電極１９が両者ともに接続されていた
が、装置の動作原理からも明らかであるように、どちら
か一方が接続されていれば良い。

更に、本発明では電荷捕獲領域がアモルファス状態の半
導体からなることを必須条件としているが、このアモル
ファス半導体は電界を印加しない状態で充分高比抵抗を
示すものであれば不純物を含有していても良い。

時として適切な不純物を含有せしめることにより電荷捕
獲を効果的に行なわせることが可能である。

筐た半導体基板、ソース及びゲート電極、コントロール
電極はその材質を問わない。

以上、本発明による半導体記憶装置は、電荷捕獲領域で
あるアモルファス半導体層が通常のスパッタリング、會
たは蒸着等の手段により容易に形成され、１た特に浮遊
状態に保持する必要もないため、従来の第１図に示され
る装置を代表とする半導体記憶装置に比べ非常に簡単な
工程で製造が可能である。

１た書き込み／消去時に要する電圧を従来の２０〜３０
Ｖに比べ１０Ｖａ度と大幅に引き下げている。

【図面の簡単な説明】

第１図は従来の半導体不揮発生メモリを、第２図は本発
明による半導体記憶装置をそれぞれ示している。 図にわいて、１，１０は半導体基板、２，１２はソース
領域、３，１３はドレイン領域、４，１４は基板上に形
成された絶縁膜、５はフローテイングゲート、６，１７
はソース電極、７．１８はコントロールゲート、８，１
９はドレイン電極、９，１１は厚い絶縁膜、１５はアモ
ルファス半導体層、１６はアモルファス半導体層上の絶
縁膜である。

Claims (1)

1. 【特許請求の範囲】 １ 一導電型の半導体基体の一生平面近傍に設けられた
   前記半導体基体と反対導電型を有するソース・ドレイン
   拡散領域と、前記ソース、ドレイン拡散領域間の前記半
   導体表面に設けられたアモルファス状態の半導体層と，
   前記アモルファス半導体層上に設けられた絶縁膜と、該
   絶縁膜上に設けられた導電層からなるゲート電極と、前
   記ソースドレイン拡散領域とそれぞれ電気的に接続する
   電極とを具備し、前記アモルファス状態の半導体層と，
   前記ソース，ドレイン拡散領域に接続する電極のうち、
   少なくとも一方の電極とが電気的に接続されていること
   を特徴とする半導体記憶装置。 ２ 前記半導体基体とアモルファス状態の半導体層との
   間に絶縁膜を介してなることを特徴とする特許請求の範
   囲第１項記載の半導体記憶装置。