JPS6132478A - 不揮発性メモリ - Google Patents

不揮発性メモリ

Info

Publication number
JPS6132478A
JPS6132478A JP15478884A JP15478884A JPS6132478A JP S6132478 A JPS6132478 A JP S6132478A JP 15478884 A JP15478884 A JP 15478884A JP 15478884 A JP15478884 A JP 15478884A JP S6132478 A JPS6132478 A JP S6132478A
Authority
JP
Japan
Prior art keywords
region
gate electrode
floating gate
drain region
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15478884A
Other languages
English (en)
Other versions
JPH0722194B2 (ja
Inventor
Yutaka Hayashi
豊 林
Masaaki Kamiya
昌明 神谷
Yoshikazu Kojima
芳和 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology, Seiko Instruments Inc filed Critical Agency of Industrial Science and Technology
Priority to JP59154788A priority Critical patent/JPH0722194B2/ja
Publication of JPS6132478A publication Critical patent/JPS6132478A/ja
Publication of JPH0722194B2 publication Critical patent/JPH0722194B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、Ｍ　ＯＳ　（Ｍｅｔａｌ−Ｏｘｉｄｅ　−従
来、浮遊ゲート電極を有する不揮発性メモリにおいて、
浮遊ゲートに書き込まれ几情報（電荷）の読み出し動作
時に不揮発性メモリのドレインに読み出し′電圧を印加
すると、ドレイン領域と浮遊ゲート電極間の電圧により
絶縁膜を通して浮遊ゲート電極から電荷が流出して不揮
発性メモリの記憶保持特性を劣化させることがあつ友。
特に不揮発性メモリデバイスの微細化や、プログラム電
圧の低電圧化の進行によって浮遊ゲート電極下の絶縁膜
が薄くなるに従い、読み出し時の電荷流出の危険度は増
大する。また不揮発性メモリのドレインに外部から静電
気等に起因するサージ電圧がかかった場合にも、容易に
浮遊ゲート成極からの′電荷の流出が起るという欠点を
有していた。
本発明は、前述のような欠点を克服するためになされた
ものであり、ドレイン領域に電圧が印加されても浮遊ゲ
ート電極からの電荷流出の起りにくい構造を有する不揮
発性メモリを提供するものである。
以下、本発明の実施例について第１図から第５図を用い
て詳細に説明する。
第１図に本発明を不揮発性メモリに応用した一実施例の
断面図を示す。第１図において１１はＰ型基板、読出し
時において２はソース領域、３はドレイン領域、即ち読
出し領域として動作する領域であり、５は浮遊ゲート電
極、６は制御ゲート電極、７は絶縁膜である。以下２及
び３はメモリの読み出し時を基準とした名称を用いる。
２０及び６０はそれぞれソース領域２及びドレイン領域
３の取り出し電極である。ソース領域２及びドレイン領
域３は共に高濃度のｒＩ型不純物領域により形成される
が、ドレイン領域６の浮遊ゲート電極５の下にあたる部
分は低濃度のｎ型不純物領域５５が形成されている。こ
の低濃度のｎ型不純物領域３５を除けば、第１図は一般
に良く知られたチャンネル注入型の不揮発性メモリと同
じである。浮遊ゲート電極５に電子を注入する場合（以
下プログラムと称す）に、制御ゲート電極６及びドレイ
ン領域３に印加すべき最低電圧は絶縁膜７の膜厚が薄い
程低くすることができる。プログラムに必要な電圧を低
減する上ではかシでなく、不揮発性メモリを微細化して
いく時に短チャンネル効果等の薔生効果を減少するため
にも絶縁膜７を薄くする必要がある。これらの理由で浮
遊ゲート電極５の下の絶縁膜７が薄くなると一般のチャ
ンネル注入型の不揮発性メモリでは、読み出し動作時に
ドレイン領域３と浮遊ゲート電極５との間の電圧差によ
り絶縁膜７を通して浮遊ゲート電極５からの電子の流出
の起る危険性が高くなる。特に浮遊ゲート電極５に電子
が多く注入されて浮遊ゲート電極５が負に帯電してお９
、浮遊ゲート下のチャンネルが非導通に争っている場合
には、読み出しの為ドレイン領域３（では１恍み出し電
圧がそのまま印加きれて負Ｃて帯電した浮遊ゲート電極
との間に大きな電圧差が生じ、浮遊ゲートからの電子の
流出の可能性は極めて高くなる、このような電子の流出
はたとえわずかであっても、不揮発性メモＩＪ　ｅ長期
に渡って使用する上で記憶保持特性に重大な影響を与え
ることに−なる。しかし本発明に基づく第１図の不揮発
性メモリにおいては、ドレイン領域５の浮遊ゲート電極
５の下にあたる部分は低濃度不純物領域５５が設けられ
ている為、浮遊ゲート電極５が負に帯電し、ドレイン領
域３に正の電圧が印加されている状態でのドレイン領域
３と浮遊ゲート電極５の間の電圧は低濃度不純物領域６
５の表面部分の空乏層に吸収され、直接絶縁膜７Ｋかか
る電圧は軽減される。
第２図（ａ）及び（ｂ）　Ｋ浮遊ゲート電極下のドレイ
ン領域に低濃度不純物領域３５がある場合となつ几場合
のポテンシャルエネルギー分布を示す。なお、図中Ｃと
Ｖはそれぞれ伝導帯及び価電子帯のエツジを示す、第２
図（ａ）は本発明にもとづく低濃度不純物領域３５があ
る場合のポテンシャルエネルギー図であゃ、低濃度不純
物領域６５の空乏層に太くの電圧が印加されて、絶縁膜
７には比較的小さな電圧が印加されているだけである。
一方従来では、第２図（ｂ）に示すように低濃度不純物
領域３２のかわシに高濃度不純物のドレイン領域５があ
り、ドレイン、浮遊ゲート間の電位差は殆んど全て絶縁
物７に印加されており、浮遊ゲートから電子がトンネル
効果等により流出しやすい状態になっている。従って、
低濃度不純物領域３５の不純物濃度は縮退濃度以下でな
いと絶縁膜７にかかる電圧の低減効果は少ない。
以上説明したように第１図の低濃度領域５５にエフ、読
み出し動作に対し、優れた記憶保持特性を肩する不揮発
性メモリが得られる。しかしこの低濃度不純物領域３５
は第１図のチャンネル注入型不揮発性メモリのプログラ
ム電圧を高くするという欠点もある。これは低濃度不純
物領域がプログラム時にホットエレクトロンを発生する
ドレイン近傍の空乏層中の電位勾配をゆるくしてしまう
為である。この問題を回避するには、プログラム時にお
いてはドレイン領域５（ｌｌｌｌを接地してソース領域
２にプログラム電圧を印加するような回路的工夫を必要
とする。
第３図に本発明を適用することにより前記問題を生じな
い他の実施例を示す。第１図との唯一の相違点は選択ゲ
ート電極４がソース領域２と浮遊ゲート電極５の間に挿
入されていることである。
本構造の不揮発性メモリにおいては、プログラムに必要
なホットエレクトロンの発生はドレイン領域３の近傍の
空乏層中ではなく、選択ゲート電極４で作られるチャン
ネルから浮遊ゲート電極５で作られるチャンネルへの遷
移点近傍で起るため、低濃度不純物領域３５の存在がプ
ログラム電圧に影響を与えることはない。このプログラ
ム方式によるホットエレクトロンの発生は、ソース領域
を基板１に接地した状態で選択ゲート電極４に一＠択ゲ
ートのしきい値近傍の電圧を与え、制御ゲート電極６及
びドレインに正の′電圧を与えることで０■能となる。
プログラムに必要な制御ゲート電極６及びドレイン領域
３に印加すべき最低電圧は絶縁膜７の膜厚を薄くする程
低くすることができる。
又微細化するためにも第１図の不揮発性メモリと同様の
理由で絶縁膜７を薄くする必要がある。本構造の不揮発
性メモリでの浮遊ゲート電極５の帯は状態の読み出しは
、選択ゲート電極４に充分高い電圧を与えて選択ゲート
下のチャンネルを導通させ、制御ゲート電極７をソース
領域２とともに基板７に接地した時の浮遊ゲート電極５
の下のチャンネルの導通状態をドレイン領域５に検出電
圧を印加して行なう。従って浮遊ゲート電極５の下の絶
縁膜７が薄くなると低濃度不純物領域３５の無い場合、
読み出し時に浮遊ゲート電極５から電荷の流出の危険度
が増大する。しかしながら低濃度不純物領域３５の有る
場合、浮遊ゲート電極５から電荷流出の起＃）ＶＣくい
安定した特性を期待できるのは第１図の説明と同様であ
る。
以上説明してきたように本発明によれば繰り返しの読み
出し動作に対し記憶保持特性に優れた不揮発性メモリを
提供することができる。また外部から不意のサージ電圧
がドレイン領域にもれてきた場合にも、浮遊ゲート電極
に蓄積されたデータ破壊の起りにくい不揮発性半導体メ
モリを提供することが可能と々る。
なお、発明の詳細な説明を通じて不揮発性メモリが形成
される半導体領域として半導体基板を用いて説明してき
たが、この半導体領域は半導体基板中に設けられたウェ
ル領域や絶縁基板上に作られた島状の半導体領域でよい
ことはいうまでもない。また、浮遊ゲート電極の電位を
制御する制御ゲート電極が付いている不揮発性メモリを
例に取ったが、この制御ゲート電極がないものについて
も、本発明の適用して同様の効果が得られることはもち
ろんである。
【図面の簡単な説明】
第１図は本発明の不揮発性半導体メモリセルの一実施例
の断面図、第２図（→は本発明に基づく不揮発性メモリ
デバイスの浮遊ゲートからドレイン領域にかけてのポテ
ンシャル分布図、第２図（ｂ）は従来のメモリデバイス
の浮遊ゲートからドレイン領域にかけてのポテンシャル
分布図である。 第３図は、本発明の不揮発性半導体メモリセルの他の実
施例の断面図である。 １・・・Ｐ型半導体基板 ２・・・高不純物濃度のソース領域 ３・・・高不純物濃度のドレイン領域（読出し領域）４
・・・選択ゲート電極 ５・・・浮遊ゲート電極 ６・・・制御ゲート電極 ７・・・絶縁膜 ６５・・・低不純物濃度のドレイン領域（読出し領域）
以　　上

Claims (3)

    【特許請求の範囲】
  1. （１）第１導電型の半導体領域と、前記半導体領域表面
    近傍に設けられた前記第１導電型と異なる第２導電型の
    読出し領域と、前記半導体領域及び前記読出し領域上に
    絶縁膜を介して設けられた浮遊ゲート電極とから構成さ
    れ、かつ前記絶縁膜を介して前記浮遊ゲート電極と重な
    る前記読出し領域の表面近傍が第２導電型の低濃度不純
    物領域により形成されていることを特徴とする不揮発性
    メモリ。
  2. （２）前記低濃度不純物領域の不純物濃度が縮退濃度よ
    り低いことを特徴とする特許請求の範囲第１項記載の不
    揮発性メモリ。
  3. （３）前記半導体領域表面近傍に前記読出し領域から間
    隔を置いて設けられた第２導電型のソース領域と、前記
    浮遊ゲート電極と前記ソース領域とによつてはさまれた
    前記半導体領域表面上に絶縁膜を介して設けられた選択
    ゲート電極とを設けたことを特徴とする特許請求の範囲
    第１項記載の不揮発性メモリ。
JP59154788A 1984-07-24 1984-07-24 不揮発性メモリ Expired - Lifetime JPH0722194B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59154788A JPH0722194B2 (ja) 1984-07-24 1984-07-24 不揮発性メモリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59154788A JPH0722194B2 (ja) 1984-07-24 1984-07-24 不揮発性メモリ

Publications (2)

Publication Number Publication Date
JPS6132478A true JPS6132478A (ja) 1986-02-15
JPH0722194B2 JPH0722194B2 (ja) 1995-03-08

Family

ID=15591908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59154788A Expired - Lifetime JPH0722194B2 (ja) 1984-07-24 1984-07-24 不揮発性メモリ

Country Status (1)

Country Link
JP (1) JPH0722194B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02114674A (ja) * 1988-10-25 1990-04-26 Seiko Instr Inc 半導体不揮発性メモリの動作方法
US5300802A (en) * 1988-11-09 1994-04-05 Hitachi, Ltd. Semiconductor integrated circuit device having single-element type non-volatile memory elements
US5548146A (en) * 1992-10-29 1996-08-20 Hitachi, Ltd. Nonvolatile memory device having source and drain of memory cells integrally formed with data-source lines

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56104473A (en) * 1980-01-25 1981-08-20 Hitachi Ltd Semiconductor memory device and manufacture thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56104473A (en) * 1980-01-25 1981-08-20 Hitachi Ltd Semiconductor memory device and manufacture thereof

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656839A (en) * 1986-05-26 1997-08-12 Hitachi, Ltd. Semiconductor integrated circuit device having single-element type nonvolatile memory elements
US5656522A (en) * 1986-05-26 1997-08-12 Hitachi, Ltd. Method of manufacturing a semiconductor integrated circuit device having single-element type non-volatile memory elements
JPH02114674A (ja) * 1988-10-25 1990-04-26 Seiko Instr Inc 半導体不揮発性メモリの動作方法
US6255690B1 (en) 1988-11-09 2001-07-03 Hitachi, Ltd. Non-volatile semiconductor memory device
US5629541A (en) * 1988-11-09 1997-05-13 Hitachi, Ltd. Semiconductor memory device constituted by single transistor type non-volatile cells and facilitated for both electrical erasing and writing of data
US5407853A (en) * 1988-11-09 1995-04-18 Hitachi, Ltd. Method of making semiconductor integrated circuit device having single-element type non-volatile memory elements
US5904518A (en) * 1988-11-09 1999-05-18 Hitachi, Ltd. Method of manufacturing a semiconductor IC device having single transistor type nonvolatile memory cells
US5300802A (en) * 1988-11-09 1994-04-05 Hitachi, Ltd. Semiconductor integrated circuit device having single-element type non-volatile memory elements
US6451643B2 (en) 1988-11-09 2002-09-17 Hitachi, Ltd. Method of manufacturing a semiconductor device having non-volatile memory cell portion with single transistor type memory cells and peripheral portion with MISFETs
US6777282B2 (en) 1988-11-09 2004-08-17 Renesas Technology Corp. Method of manufacturing a semiconductor memory device having a memory cell portion including MISFETs with a floating gate and a peripheral circuit portion with MISFETs
US6960501B2 (en) 1988-11-09 2005-11-01 Renesas Technology Corp. Method of manufacturing a semiconductor memory device having a non-volatile memory cell portion with single misfet transistor type memory cells and a peripheral circuit portion with misfets
US7071050B2 (en) 1988-11-09 2006-07-04 Hitachi, Ltd. Semiconductor integrated circuit device having single-element type non-volatile memory elements
US7399667B2 (en) 1988-11-09 2008-07-15 Renesas Technology Corp. Method of manufacturing a semiconductor integrated circuit device having single-element type non-volatile memory elements
US5548146A (en) * 1992-10-29 1996-08-20 Hitachi, Ltd. Nonvolatile memory device having source and drain of memory cells integrally formed with data-source lines
US5747849A (en) * 1992-10-29 1998-05-05 Hitachi, Ltd. Nonvolatile memory device having buried data lines and floating gate electrode on buried data lines

Also Published As

Publication number Publication date
JPH0722194B2 (ja) 1995-03-08

Similar Documents

Publication Publication Date Title
US5300802A (en) Semiconductor integrated circuit device having single-element type non-volatile memory elements
US4622656A (en) Non-volatile semiconductor memory
US4331968A (en) Three layer floating gate memory transistor with erase gate over field oxide region
JPS59500343A (ja) 電気的に改変可能の不揮発性浮動ゲ−ト記憶装置
JPS59215767A (ja) オン抵抗の低い絶縁ゲ−ト半導体デバイス
US20100039868A1 (en) Low voltage, low power single poly EEPROM
JPH07302849A (ja) 電気的プログラマブルメモリセル及び製造方法
US5019881A (en) Nonvolatile semiconductor memory component
US5661687A (en) Drain excluded EPROM cell
JPS6132478A (ja) 不揮発性メモリ
JP3069607B2 (ja) 半導体不揮発性メモリの動作方法
US5838616A (en) Gate edge aligned EEPROM transistor
JPS5836506B2 (ja) 半導体記憶装置
JPS60182777A (ja) 不揮発性半導体メモリ
JP2686450B2 (ja) 半導体不揮発性メモリ
US6348710B1 (en) Non-volatile semiconductor memory device
JP2797466B2 (ja) 不揮発性半導体記憶装置
JP2631499B2 (ja) 半導体不揮発性メモリ
JPH0352268A (ja) 半導体不揮発性メモリの書込み・読出し方法
JP2867267B2 (ja) 半導体不揮発性メモリとその動作方法
JPH0451072B2 (ja)
JPH0260170A (ja) 半導体不揮発性メモリ
JP3424898B2 (ja) 不揮発性半導体記憶装置の書き換え方法
KR100214470B1 (ko) 이이피롬 셀의 제조방법
JPS60258968A (ja) 浮遊ゲート形不揮発性半導体メモリ

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term