JPS59215767A - オン抵抗の低い絶縁ゲ−ト半導体デバイス - Google Patents

オン抵抗の低い絶縁ゲ−ト半導体デバイス

Info

Publication number
JPS59215767A
JPS59215767A JP59063452A JP6345284A JPS59215767A JP S59215767 A JPS59215767 A JP S59215767A JP 59063452 A JP59063452 A JP 59063452A JP 6345284 A JP6345284 A JP 6345284A JP S59215767 A JPS59215767 A JP S59215767A
Authority
JP
Japan
Prior art keywords
region
semiconductor device
insulated gate
electrode
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59063452A
Other languages
English (en)
Other versions
JPS6137796B2 (ja
Inventor
バントバル・ジヤイアント・バリガ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=23914547&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPS59215767(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPS59215767A publication Critical patent/JPS59215767A/ja
Publication of JPS6137796B2 publication Critical patent/JPS6137796B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景と概 本発明は絶縁ゲート半導体デバイスに関するものであり
、更に詳しくはオン抵抗の小さな絶縁ゲート半導体デバ
イスに関するものである。
絶縁ゲート半導体デバイスの長所は高インピーダンスの
ゲートを自することであり、そのためゲート駆動回路に
対する要求条件が最小限にし得る。
従来技術による絶縁ゲート半導体デバイスとしては絶縁
ゲート電界効果トランジスタ（Ｉ　Ｇ　Ｆ　Ｅ　Ｔ’　
）があり、その１つの種類が金属・酸化物・半導体電界
効果トランジスタ（ＭＯ８ＦＥＴ’）である。
ＩＧＦＥＴはゲートを駆動するようにバイアスしない限
り電流が流れない通常オフ型に１−ることもできる。こ
のような通常オフ型のデバイスの半導体材料の本体は、
相次いで隣接した、高濃度にドーピングされたＮｌ電型
くすなわらｒＮ”　Ｊ　）ソース領域、中程度にドーピ
ングされたＰ導電型（すなわち「Ｐ」）ベース領域、中
程度乃至低濃度にドーピングされたＮ導電型（ツなわら
「Ｎ」）ドリフト領域、ならびに高濃度にドーピングさ
れ／ｊ　Ｎ導電型（すなわちＩＮ＋Ｊ　）トレイン領域
を含む。ソース電極およびドレイン電極がソース領域お
よびドレイン領域にそれぞれ取り付けられ、デバイスに
負荷電流を流すために外部回路に接続するのに使用され
る。
従来のＩ　ＦＧＥＴにおいては、Ｎドリフト領域のドー
ピング濃度は中程度乃至低濃度、たとえば１立方センチ
メートル当り約１０１４ドーパント原子より低い濃度に
選定されているので、デバイスは順方向阻止状態では導
通することなくソース電極とドレイン電極との間の大き
な電圧を支持することができる。しかし、Ｎドリフト領
域の尋電率が低いと、ＩＧＦＥＴのオン抵抗すなわち順
方向導通状態における抵抗が大きくなるという望ましく
ない結果が生じる。これにより、デバイスの電流定格が
厳しく制限される。
したがって本発明の１つの目的は大きな順方向阻止電圧
を支持づることができ、しかもオン抵抗の小さい絶縁ゲ
ート半導体デバイスを提供することである。
本発明のもう１つの目的は通常オフ特性を示し、オン抵
抗の小さな絶縁ゲート半導体デバイスを提供することで
ある。
本発明の更にもう１つの目的は寸法達小さく、オン抵抗
が小さな絶縁ゲート半導体デバイスを提供することであ
る。
簡略に述べると、本発明の一実施態様に従って提供され
る絶縁ゲート半導体デバイスはＩ　ＧＦＥＴを含み、こ
れはＮ＋ソース領域、Ｐベース領域、Ｎドリフト領域、
ならびにＮ十ドレイン領域を順次隣接した構成で有する
。ソース電極およびドレイン電極がＮ＋ソース領域およ
びＮ＋ドレイン領域にそれぞれ取りＮけられ、デバイス
の通電用の主電極を構成している。半導体デバイスには
更に、Ｎドリフト領域に接してそれとの間でＰＮ接合を
形成する１〕キヤリＡ７注入領域、ならびにこのＰキャ
リヤ注入領域に接続されたバイアス手段も含まれている
。バイアス手段は半導体デバイスのオン状態の際に作用
して、Ｐキャリヤ注入領域から上記１）　Ｎ接合を横断
してＮドリフト領域に正孔（少数電流キャリヤ）を注入
させるのに充分な電圧により該ＰＮ接合を順方向バイア
スする。ドリフト領域の正孔数の増加によってドリフト
領域の電子数も同様に増加するので、ドリフト領域した
がって半導体デバイスのオン抵抗は数桁小さくなる。
本発明を構成すると考えられる要件は特許請求の範囲に
記載されているが、図面を参照しての以下の説明により
本発明が一層良く理解されよう。
実施例の説明 第１図は本発明に従った半導体デバイス１０の単一のセ
ル即ち反復構造を示したものである。デバイス１０の各
セルは互に類似しているので、以下図示したセルについ
てだけ説明する。
半導体デバイス１０にはたとえばシリコンよりなる半導
体本体１２が含まれている。半導体デバイス１０はＩＧ
ＦＥＴ２０を含み、このＩＧＦＥＴ２０にはＮ＋ドレイ
ン領域２２、Ｎドリフト領域２４、Ｐベース領域°２６
、ならびにチャンネル領域２８即ちＩＧＦＥＴ２０の順
方向導通の際に導通領域即ち導通チャンネルがその中に
１７在り−る領域が順次、隣接した構成で含まれている
。ＩＧＦＥＴ２０にはＮ＋ソース領域３０も含まれてお
り、これはチャンネル領域２８とＰベース領域２６の両
方に接している。ＩＧＦＥＴ２０には更に、ゲート電極
１４、ソース電極１６、およびドレイン電極１８も含ま
れている。ソース電極１６はＰベース領域２６とＮ＋ソ
ース領域３０の両方に接しており、デバイス１０のソー
ス電極としての役目を果す。ドレイン電極１８はＮ＋ド
レイン領域２２に接しており、デバイス１０のドレイン
電極としての役目を果す。１　Ｇ’　Ｆ　Ｅ　Ｔ　２０
のチャンネル領域２８は好ましくはＩ〕導電型半導体材
料で構成され、このためデバイス１０は通常オフ特性を
示す。ゲート電極１４は好ましくは半導体ウェーハすな
わち本体１２の酸化物である絶縁膜３２によってチャン
ネル領域２８から絶縁分離されている。当業者には明ら
かなように、ゲート電極１４に（ソース電極１６に対し
て）充分な大ぎさの正バイアスを印加することによって
チャンネル領域２８の中に電子の反転層（即ち導電領域
）が誘起され、このためソース電極１６からＮ＋ソー、
ス領域３０、チャンネル領域２８を介してＮドリフト領
域２４に至る電子電流径路３３が完成する。
当業者には明らかなようにＩＧＦＥＴ２０がらＮ＋ソー
ス領域３０を除いてもよい。その場合には、チャンネル
領域２８をＮドリフト領域２４がらソース電極１６まで
ずっと伸びるように変形しなければならない。これを行
なうためには、ゲート電極１４がその変形したチャンネ
ル領域２８全体の上にあるようにゲート電極１４を変形
しなければならない。
ＩＧＦＥＴ２０は更にチャンネル領域２８をＮ導電型半
導体材料で作ることによって変更できる。
この場合、ＩＧＦＥＴ２０は通常オンのデバイスとじ一
〇知られているものになる。即ち、このように変更され
たＩＧＦＥＴ２０を用いたデバイス１０をターンオフす
るためには、ゲート電極１４に駆動バイアス電圧（具体
的にはソース電極１６に対して負電圧）を印加すること
が必要になる。この電圧の印加によりチャンネル領域２
８がら電子がなくなり、電子に対して非導通となる。
半導体デバイス１ｏにはＰキャリヤ注入領域３４も含ま
れており、これはＩＧＦＥＴ２０のＮドリフト領ｔＪＡ
２４に接して、それとの間にＰＮ接合３６を形成してい
る。本発明の１つの目的に従って、俊で詳述するバイア
ス手段３８が設番ブられ、これはデバイス１ｏが「オン
」状態にあるとき即ち導通しているときＰＮ接合３６を
（シリコンのデバイスの場合は少なくとも）０．６ボル
トより大きい電圧で順方向バイアスする。これにより正
孔電流径路３９で示したように、Ｐキャリヤ注入領域３
４は正孔をｊＧ　Ｆ　Ｅ　Ｔ　２０のＮドリフト領域２
４に注入する。その結果、電子電流径路３３に生じるド
リフト領域２４中の電子数が増加し、Ｎドリフト領域２
４のオン抵抗が著しく低下り゛る。
Ｎドリフト領域２４の正孔数が増加するにつれてその領
域の電子数が増加するという事実は、半導体領域の中の
高電界を避けるため半導体領域で正孔と電子がほぼ均衡
しなければならないという準中性の原理に従っている。
ＰＮ接合３６を順方向バイアスするには１．バイアス手
段３８を使うことが好ましい。このバイアス手段３８に
は、たとえばＰ導電型のチャンネル領域４０、ならびに
二酸化シリコン等の絶縁膜４４によってチャンネル領域
４ｏがら絶縁分離されたゲート電極４２が含まれる。ゲ
ート電極４２を図に略示したようにＩ　Ｇ’Ｆ　Ｅ　Ｔ
ゲート電極１４とＡ−ム接続して、単一の制御信号で半
導体デバイス１０を動作させ得るようにできる。しかし
、こうするためにはチャンネル領域４ｏと（ＩＧＦＥＴ
　２０の）チャンネル領域２８が同じ導電型の半導体材
料で作られていなければならない。チャンネル領域４０
がＰ導電型の半導体材料で作られている場合、ゲート電
極４２に（ソース電極１６に対して）充分な大きさの正
バイアスを印加Ｊることによってチャンネル領域４０に
反転層（即ら導電領域）が誘起される。逆にチャンネル
領域４０がＮ導電型の半導体材料で作られている場合は
、チャンネル領域４０から電子をなくして電子を通さな
いようにするにはゲート電極４２に充分な大きさの負バ
イアスが必要とされる。
バイアス手段３８を完成するため、Ｐキャリヤ注入領域
３４に接しているがソース電極１６から電気的に絶縁さ
れている短絡電極４６が設りられ、短絡電極４６とチャ
ンネル領域４０との間にＮ＋領域４８が電気的に挿入さ
れている。Ｐ型チ【ｌンネル領域４０を反転させるのに
充分な正電圧でゲート電極４２をバイアスすると、電子
に飼する電流径路５０ｔｆｉ短絡電極４６からＮ＋領域
４８、チャンネル領域４０内の反転層を通ってＮドリフ
ト領域２４まで伸びる。代りの構成としてＮ十領域４８
を除いた場合は、チャンネル領域４０をＮドリフト領域
２４から短絡電極４６までずっと（Ｉｌｌびるように変
形しなければならない。そのためにｔまゲート電極４２
を変形し−Ｃ１変形されたチャンネル領域４０の全体の
上にのるようにすれ（よよ０゜チャンネル領域２８およ
び４０がそれぞれＰ導電型の半導体材料で構成された半
導体デバイス１０の導電状態での動作においてｔよ、ゲ
ート電極１４および４２に（ソース電極１６に対して）
印力口された充分な大きさの正バイアスによって１．チ
ャンネル領域２８および４０の中に反転層（即ち導電領
域）が誘起される。ドレイン電極１８に（ソース電極１
６に対して）正の電圧を印加すると、ソース電極１６か
らＮ＋ソース領域３０および反転チャンネル領域２８を
通ってＮドリフト領域２４に至る電流径路３３に電子電
流の流れが誘起される。同時に、短絡電極４６からＮ＋
領域４８、反転チャンネル領域４０、Ｎドリフト領ｌ＠
２４、ならびにＮ＋ドレイン領［２２を通；てドレイン
電極１８に至る電流径路５０に電子電流の流れｈ（誘起
される。しかし、ドレイン電極１８の電圧が（シリコン
のデバイスの場合少くとも）約０．６ボルトを超えるこ
とにより短絡電極４６の電位をほぼこの電圧だけ上昇さ
せるまでは、電子電流径路５０の電子電流のレベルは無
視できる。電極４６の電位がこのように上昇すると、Ｐ
Ｎ接合３６が順方向バイアスされて、正孔電流径路３９
のようにＰキャリヤ注入領域３４からＮドリフト領域２
４に正孔が注入される。電流径路３９の正孔および電流
径路５０の電子は、短絡電極４６とＰキャリヤ注入領域
３４との間の界面４９における正孔電子対の発生によっ
て与えられる。その結果、電子電流径路５０の電流レベ
ルは正孔電流径路′３９の電流レベルと同じ速度で上昇
する。
正孔電流径路３９の電流の流れによってＮドリフト領域
２４の正孔数が上昇すると、領［２４の電子数が上昇し
、Ｎドリフト領域２４の抵抗が著しく低下する。領域２
４の電子電流に対する抵抗は電子電流径路３３が通るデ
バイス１０の図示した他のどの領域よりもかなり高いの
が普通なので領域２４のオン抵抗が低下すると半導体デ
バイス１０のオン抵抗も同様に低下する。定量的には、
本発明に従った２００ボルトのデバイス１００オン抵抗
は本発明を採用しない２００ボルトのＩＧＦＥＴの約１
／１０になると予想され、本発明を採用したｉ　ｏｏｏ
ボルトのデバイス１０のオン抵抗は本発明を採用しない
ＩＧＦＥＴの約１／１００になると予想される。
半導体デバイス１０はＩＧＦＥＴの従来の製造法をほん
の少し変更するだけで製造すること、ができる。これは
ＩＧＦＥＴ２０を含む第１図の右半分が構造的にデバイ
ス１０の図示した六半分に類似していることから理解で
きる。違っているのは短絡電極４６がソース電極１６か
ら電気的に絶縁されているということだけである。即ち
、もし短絡電極４６をソース電極１６に相互接続すれば
従来のＩＧＦＥＴとなる。したがって、本発明のデバイ
ス１０は従来のＩＧＦＥＴ製造プロセスを変形１−るだ
けで製造することができる。゛そしてこの変形とは単に
、短絡電極４６のような、Ｐ導電型領域に接するウェー
ハ１２の上面の１つ置きのすべての金属被覆をソース電
極のようなソース電極被覆と相互接続しないことだ（プ
である。
バイアス手段３８のかわりの構成を第２図に示しである
。第２図に示すように、Ｐ＋領１ｉｉＸ４７が設けられ
、Ｎ＋領域４８とＰキャリ〜７注入領域３４の両方に接
している。Ｐ＋領域４７ｊ５よびＮ″領域４８のドーピ
ング濃度は充分に高いので、Ｐ＋領域４７とＮ＋領域４
８との間に存在づるＰＮ接合４５はトンネル接合を構成
する。このトンネル接合は領域４７と４８との間のオー
ム性短絡即ちオーム性接続として働く。並置された領域
４７と３４は導電型が類似しており、したがってオーム
接続されているので、トンネル接合４５の存在により第
１図の短絡電極４６のような領域４８と３４との間の短
絡電極が不要になることがわかる。希望する場合には、
Ｐ＋領域４７をもつと大きくしてＰキャリヤ注入領域３
４０図示した部分の右半分全体を占めるようにしてもよ
い。これは、たとえば、ＩＧＦＥＴ２０のゲート電極１
４（第１図）がＰキャリヤ注入領域３４の右半分の上方
に重なっている場合に、グー１〜電極１４のバイアス電
圧により比較的軽濃度にドーピングされた領域３４の中
に望ましくない反転層が誘起されるのを防止するために
望ましい。
半導体デバイス１０の顕著な特徴は特に寸法がコンパク
トであるということである。本発明の他の実施例として
、このようにコンパクトな寸法ではないが、オン抵抗が
小さく、高インピーダンスのゲートを持つという長所が
得られ、希望に、より通常オフ動作にできるものが考え
られる。このような実施例の１つを第３図に示しである
。
第３図には半導体デバイス１００の単一のセルを示しで
ある。第３図の参照番号が第１図と類似のものは類似の
部分を示している。デバイス１００には第１図のＩＧＦ
ＥＴ２０と同一のＩＧＦＥＴ２０’が含まれている。Ｐ
キャリヤ注入領域３４′は第１図のデバイス１０のＰキ
ャリＶ注入領域３４と同様に働くが、パイ・アス手段３
８′でバイアスされる。このバイアス手段３８′はＰキ
ャリヤ注入領域３４′　とは分離したＰ領域１０２を含
んでいるという点でデバイス１０のバイアス手段３８と
異なっている。このためバイアス手段３８′の短絡電極
４６′をＰキャリＡ７注入領域３４′にオーム接続する
ことが必要になる。これはたとえば領域３４′に接する
電極１０４ならびに短絡電極４６′と電極１０４との間
の導電接続部１０６で行なわれる。
半導体デバイス１００は前述の第１図の半導体デバイス
１０と本質的に同じように動作し、公知のＩＧＦＥＴ製
造法を使って製造することができる。
半導体デバイス１００は容易に変形して本発明の他の実
施例を得ることができる。たとえばバイアス手段３８′
のかわりに全く別個の半導体デバイスに（図示しない）
変形したバイアス手段を設け、これをＰキャリヤ注入領
域３４′に導通接続する。
以上、オン抵抗が低く、通常オフ特性を示すように容易
に製造できる絶縁ゲート半導体デバイスについて説明し
てきた。デバイスの特に好ましい実施例ではコンパクト
な寸法になり、しかも従来のＩＧＦＥＴ製造法を少し変
形づるだけで製造することができる。
本発明のいくつかの好ましい特徴だけを図面によって説
明してきたが、当業者が多くの変形や置換を行ない得る
ことは明らかである。たとえば、相補的なデバイスを作
ることもできる。この場合、Ｎ導電型の半導体材料のか
わりに１〕導電型の半導体材料を使い、Ｐ導電型の半導
体材料のかね、りにＮ導電型の半導体材料を使う。更に
、前述のゲート電極は図面に略示した金属被覆ではなく
高濃度にドーピングしたポリシリコン等の耐火性相別で
作ることもできる。更に、図示したデバイスは拡散領域
を持つ金属・酸化物・半導体（０ＭＯ８）であるが、エ
ツチングによるｒＶＪ字形溝を持つ金属・酸化物半導体
（ＶＭＯ３）を作ることもできる。したがって、特許請
求の範囲は本発明の真の精神の範囲内に入るこのような
りべての変形と置換を包含する。
【図面の簡単な説明】
第１図は本発明による半導体デバイスの一部分の概略断
面図である。第２図は第１図のバイアス手段３８の変形
を詳しく示す断面図である。第１図は本発明の別の実施
例の半導体デバイスの一部分の概略断面図である。 （主な符号の説明） １０．１００・・・半導体デバイス、 １４．１４’　・・・ゲート電極、 １６．１６’　・・・ソース電極、 １８．１８’　・・・ドレイン電極、 ２０．２０’　・・・ＩＧＦＥＴ。 ２２．２２’　・・・ドレイン領域、 ２４．２４’　・・・ドリフト領域、 ２６．２６’　・・・ベース領域、 ２８．２８’・・・チャンネル領域、 ３４．３４’　・・・キャリヤ注入領域、３６．３６’
　・・・ＰＮ接合、 ３８．３８’　・・・バイアス手段、 ４０．４０’　・・・チャンネル領域、４２．４２’　
　・・・ゲート電極、 ４５・・・ＰＮ接合、 ４６．４６’・・・短絡電極。 特許出願人

Claims (1)

  1. 【特許請求の範囲】 （１）オン抵抗の低い絶縁ゲート半導体デバイスに於い
    て、ａ）順次に構成されたドレイン領域、ドリフト領域
    、ベース領域および第１のチャンネル領域を含み、ベー
    ス領域が一導電型であり、ドレインおよびドリフト領域
    が反対導電型であり、そして更に、上記ドレイン領域に
    取り（＝Ｉけられたドレイン電極、少なくとも上記ベー
    ス領域に取り付けられたソース電極、および上記第１の
    チャンネル領域から絶縁分離されていて、印加゛された
    バイアス電圧に応じて上記第１のチャンネル領域の導電
    状態を定めるように働く第１のゲート電極を含む絶縁ゲ
    ート電界効果トランジスタ、ｂ）上記ドリフト領域に接
    してそれとの間でＰＮ接合を形成する一導電型キャリャ
    注入領域、ならびにＣ）上記キャリヤ注入領域に接続さ
    れたバイアス手段であっ−Ｃ１半導体デバイスのＡン状
    態の間、上記ＰＮ接合を順方向バイアスして上記キャリ
    ヤ注入領域から上記ＰＮ接合を横切って上記ドリフト領
    域内にキ１７リヤを注入させることにより上記ドリフト
    領域したがって半導体デバイスのオン抵抗を低下させる
    ように働くバイアス手段を有することを特徴とするオン
    抵抗の低い絶縁ゲート半導体デバイス。 （２、特許請求の範囲第（１）項記載の絶縁ゲート半導
    体デバイスに於いて、上記バイアス手段が、上記キャリ
    ヤ注入領域に接しているが上記ソース電極から電気的に
    絶縁されている短絡電極、上記キャリヤ注入領域に接し
    ていて、上記第１のチャンネル領域が導電状態にあると
    きに上記ドリフト領域から上記短絡電極へ伸びる反対導
    電型の電流径路を完成する第２のチャンネル領域、なら
    びに上記第２のチャンネル領域から絶縁分離されていて
    、印加されたバイアスに応じて上記第２のチャンネル領
    域の導電状態を定めるように働く第２のゲート電極で構
    成されている°、絶縁ゲート半導体デバイス。 （３）特許請求の範囲第（２）項記載の絶縁ゲート半導
    体デバイスに於いて、上記バイアス手段が更に反対導電
    型の領域を含み、この反対導電型の領域は上記キャリヤ
    注入領域に接していると共に、上記第２のチャンネル領
    域と上記短絡電極との間に電気的に挿入されていて上記
    ドリフト領域から上記短絡電極に至る上記電流径路の中
    に含まれている、絶縁ゲート半導体デバイス。 （４）特許請求の範囲第（１）項記載の絶縁ゲート半導
    体デバイスに於いて、上記第１のチャンネル領域および
    上記第２のチャンネル領域がそれぞれ一導電型の半導体
    材料で構成さ１れており、これにより、半導体デバイス
    が通常オフ特性を示すようにした、絶縁ゲート半導体デ
    バイス。 （５）特許請求の範囲第（２）項記載の絶縁ゲート半導
    体デバイスに於いて、上記第１のゲート電極と上記第２
    のゲート電極が一緒にオーム接続されていて、単一の制
    御信号により半導体デバイスを動作させるようにした、
    絶縁ゲート半導体デバイス。 （６）特許請求の範囲第（１）項記載の絶縁ゲート半導
    体デバイスに於いて、上記バイアス手段が、上記キャリ
    ヤ注入領域に接する一導電型の第１の高濃度にドーピン
    グされた領域、ならびに上記キャリヤ注入領域と上記第
    １の高濃度にドーピングされた領域の両方に接しｌ〔反
    対導電型の第２の高濃度にドーピングされた領域を有し
    、上記第１および第２の高濃度にドーピングされた領域
    が共に、両者間にトンネル接合を形成するのに充分な′
    ａ度にドーピングされており、上記バイアス手段が更に
    、上記キャリヤ注入領域に接していて、当該第２のチャ
    ンネル領域が導電状態にあるとき上記ドリフト領域から
    上記第２の高濃度にドーピングされた領域へ伸びる反対
    導電型の電流径路を完成する第２のチャンネル領域、な
    らびに上記第２のチャンネル領域から絶縁分離されてい
    て、印加されたバイアス電圧に応じ−Ｃ上記第２のチャ
    ンネル領域の導電状態を定めるように働く第２のゲート
    電極とを有している、絶縁ゲート半導体デバイス。 （７）特許請求の範囲第（６〉項記載の絶縁ゲート半導
    体デバイスに於いて、上記第１のチャンネル領域および
    上記第２のチャンネル領域がそれぞれ一導電型の半導体
    材料で構成されており、これにより半導体デバイスが通
    常オフ特性を示すようにした、絶縁ゲート半導体デバイ
    ス。 （８）特許請求の範囲第（６）項記載の絶縁ゲート半導
    体デバイスに於いて、上記第１のゲート電極と上記第２
    のゲート電極が一緒にオーム接続されていて、単一の制
    御信号により半導体デバイスを動作させるようにした、
    絶縁ゲート半導体デバイス。 （９）特許請求の範囲第（１）項記載の絶縁ゲート半導
    体デバイスに於いて、上記バイアス手段が、上記ドリフ
    ト領域に接する一導電型の別の領域、上記別の領域に接
    していて、上記ギヤリヤ注入領域にオーム接続されてい
    るが上記ソース電極から電気的に絶縁されている短絡電
    極、上記別の領域に接していて、当該第２のチャンネル
    領域が５９電状態にあるとき上記ドリフト領域から上記
    短絡電極へ伸びる反対導電型の電流径路を完成する第２
    のチャンネル領域、ならびに上記第２のチャンネル領域
    から絶縁分離されていて、印加されたバイアス電圧に応
    じて上記第２のチャンネル領域の導電状態を定めるよう
    に働く第２のゲート電極で構成されている、絶縁ゲート
    半導体デバイス。 （１０）特許請求の範囲第（９）項記載の絶縁ゲート半
    導体デバイスに於いて、上記第１のチャンネル領域およ
    び上記第２のチャンネル領域がそれぞれ一導電型の半導
    体材料で構成されており、これにより、半導体デバイス
    が通常オフ特性を有するようにした、絶縁ゲート半導体
    デバイス。 （１１）特許請求の範囲第（９）項記載の絶縁ゲート半
    導体デバイスに於いて、上記第１のゲート電極と上記第
    ２のゲート電極が一緒にオーム接続されていて、単一の
    制御信号により半導体デバイスを動作させるようにした
    、絶縁グー１−半導体デバイス。 （’＋　２、特許請求の範囲第（１）項記載の絶縁ゲー
    ト半導体デバイスに於いて°、半導体デバイスがシリコ
    ンで構成されている、絶縁ゲート半導体デバイス。 （１３）特許請求の範囲第（１１）項記載の絶縁ゲート
    半導体デバイスに於いて、上記絶縁ゲート電界効果トラ
    ンジスタの上記ベース領域がＰｉ導電型半導体材料で構
    成され、上記絶縁ゲート電界効果トランジスタの上記ド
    リフト領域および上記トレイン領域がＮ導電型の半導体
    材料で構成されている、絶縁ゲート半導体デバイス。
JP59063452A 1983-04-04 1984-04-02 オン抵抗の低い絶縁ゲ−ト半導体デバイス Granted JPS59215767A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US482075 1983-04-04
US06/482,075 US4743952A (en) 1983-04-04 1983-04-04 Insulated-gate semiconductor device with low on-resistance

Publications (2)

Publication Number Publication Date
JPS59215767A true JPS59215767A (ja) 1984-12-05
JPS6137796B2 JPS6137796B2 (ja) 1986-08-26

Family

ID=23914547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59063452A Granted JPS59215767A (ja) 1983-04-04 1984-04-02 オン抵抗の低い絶縁ゲ−ト半導体デバイス

Country Status (3)

Country Link
US (1) US4743952A (ja)
JP (1) JPS59215767A (ja)
DE (1) DE3411020A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015095467A (ja) * 2013-11-08 2015-05-18 株式会社豊田中央研究所 逆導通ｉｇｂｔ

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4779123A (en) * 1985-12-13 1988-10-18 Siliconix Incorporated Insulated gate transistor array
US5472888A (en) * 1988-02-25 1995-12-05 International Rectifier Corporation Depletion mode power MOSFET with refractory gate and method of making same
JPH0716009B2 (ja) * 1988-12-02 1995-02-22 株式会社日立製作所 横型絶縁ゲートバイポーラトランジスタ
JPH04363069A (ja) * 1990-09-24 1992-12-15 Nippondenso Co Ltd 縦型半導体装置
US5401980A (en) * 1991-09-04 1995-03-28 International Business Machines Corporation 2D/1D junction device as a Coulomb blockade gate
JPH05283703A (ja) * 1992-01-16 1993-10-29 Natl Semiconductor Corp <Ns> Ｄｍｏｓｔ接合絶縁破壊の向上
US6110804A (en) * 1996-12-02 2000-08-29 Semiconductor Components Industries, Llc Method of fabricating a semiconductor device having a floating field conductor
JPH10256550A (ja) * 1997-01-09 1998-09-25 Toshiba Corp 半導体装置
DE102004017723B4 (de) * 2003-04-10 2011-12-08 Fuji Electric Co., Ltd In Rückwärtsrichtung sperrendes Halbleiterbauteil und Verfahren zu seiner Herstellung
JP5745650B2 (ja) * 2011-12-15 2015-07-08 株式会社日立製作所 半導体装置および電力変換装置
US9911838B2 (en) 2012-10-26 2018-03-06 Ixys Corporation IGBT die structure with auxiliary P well terminal
CN109148305A (zh) * 2018-09-13 2019-01-04 深圳市心版图科技有限公司 一种功率器件及其制备方法
CN109192666A (zh) * 2018-09-14 2019-01-11 深圳市心版图科技有限公司 一种功率器件及其制备方法
CN109119342A (zh) * 2018-09-14 2019-01-01 深圳市心版图科技有限公司 一种功率器件及其制备方法
CN109273522A (zh) * 2018-09-14 2019-01-25 深圳市心版图科技有限公司 一种场效应管及其制作方法
CN109119482A (zh) * 2018-09-14 2019-01-01 深圳市心版图科技有限公司 一种场效应管及其制作方法
CN109192665A (zh) * 2018-09-14 2019-01-11 深圳市心版图科技有限公司 一种功率器件及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1471617A (en) * 1973-06-21 1977-04-27 Sony Corp Circuits comprising a semiconductor device
IT1133869B (it) * 1979-10-30 1986-07-24 Rca Corp Dispositivo mosfet
US4455565A (en) * 1980-02-22 1984-06-19 Rca Corporation Vertical MOSFET with an aligned gate electrode and aligned drain shield electrode
US4364073A (en) * 1980-03-25 1982-12-14 Rca Corporation Power MOSFET with an anode region
US4345265A (en) * 1980-04-14 1982-08-17 Supertex, Inc. MOS Power transistor with improved high-voltage capability
DE3103444A1 (de) * 1981-02-02 1982-10-21 Siemens AG, 1000 Berlin und 8000 München Vertikal-mis-feldeffekttransistor mit kleinem durchlasswiderstand
DE3200660A1 (de) * 1982-01-12 1983-07-21 Siemens AG, 1000 Berlin und 8000 München Mis-feldeffekttransistor mit ladungstraegerinjektion
DE3224642A1 (de) * 1982-07-01 1984-01-05 Siemens AG, 1000 Berlin und 8000 München Igfet mit injektorzone
GB2128018A (en) * 1982-09-22 1984-04-18 Philips Electronic Associated Insulated-gate field-effect transistors
US4523111A (en) * 1983-03-07 1985-06-11 General Electric Company Normally-off, gate-controlled electrical circuit with low on-resistance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015095467A (ja) * 2013-11-08 2015-05-18 株式会社豊田中央研究所 逆導通ｉｇｂｔ

Also Published As

Publication number Publication date
DE3411020C2 (ja) 1989-03-23
JPS6137796B2 (ja) 1986-08-26
US4743952A (en) 1988-05-10
DE3411020A1 (de) 1984-10-11

Similar Documents

Publication Publication Date Title
CA1067208A (en) Insulated gate field-effect transistor read-only memory array
US6255690B1 (en) Non-volatile semiconductor memory device
US3852799A (en) Buried channel charge coupled apparatus
JPS59215767A (ja) オン抵抗の低い絶縁ゲ−ト半導体デバイス
US4173766A (en) Insulated gate field-effect transistor read-only memory cell
US4414560A (en) Floating guard region and process of manufacture for semiconductor reverse conducting switching device using spaced MOS transistors having a common drain region
KR100254006B1 (ko) 반도체 메모리 장치
US4486769A (en) Dense nonvolatile electrically-alterable memory device with substrate coupling electrode
US5640346A (en) Electrically programmable memory cell
US4040082A (en) Storage arrangement comprising two complementary field-effect transistors
US4019198A (en) Non-volatile semiconductor memory device
US5034790A (en) MOS transistor with semi-insulating field plate and surface-adjoining top layer
JPS6050066B2 (ja) Ｍｏｓ半導体集積回路装置
US4584593A (en) Insulated-gate field-effect transistor (IGFET) with charge carrier injection
JPS59151472A (ja) ラテラルｄｍｏｓトランジスタ
US5350935A (en) Semiconductor device with improved turn-off capability
JPS5878468A (ja) 浮遊ゲ−トメモリセル
JP3402043B2 (ja) 電界効果トランジスタ
IE56341B1 (en) Multicellular thyristor
US5111268A (en) Semiconductor device with improved turn-off capability
JPS6141146B2 (ja)
JP4017763B2 (ja) 静電誘導トランジスタ
JPH01251755A (ja) サイリスタ
JP2629437B2 (ja) 横型絶縁ゲート型バイポーラトランジスタ
JPH045274B2 (ja)