DE3411020A1 - Ig-halbleitervorrichtung mit niedrigem on-widerstand - Google Patents

Ig-halbleitervorrichtung mit niedrigem on-widerstand

Info

Publication number
DE3411020A1
DE3411020A1 DE19843411020 DE3411020A DE3411020A1 DE 3411020 A1 DE3411020 A1 DE 3411020A1 DE 19843411020 DE19843411020 DE 19843411020 DE 3411020 A DE3411020 A DE 3411020A DE 3411020 A1 DE3411020 A1 DE 3411020A1
Authority
DE
Germany
Prior art keywords
region
semiconductor device
channel region
carrier injection
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19843411020
Other languages
English (en)
Other versions
DE3411020C2 (de
Inventor
Bantval Jayant Clifton Park N.Y. Baliga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=23914547&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE3411020(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by General Electric Co filed Critical General Electric Co
Publication of DE3411020A1 publication Critical patent/DE3411020A1/de
Application granted granted Critical
Publication of DE3411020C2 publication Critical patent/DE3411020C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

93O4-RD-14617
GENERAL ELECTRIC COMPANY
1 River Road Schenectady, N.Y./U.S.A.
IG-Halbleitervorrichtung mit niedrigem On-Widerstand
Die Erfindung bezieht sich auf eine Isolierschicht-Halbleitervorrichtung/ d.h. auf eine Halbleitervorrichtung mit isolierter Steuer- oder Gateelektrode (IG), und betrifft insbesondere eine Vorrichtung dieser Art mit niedrigem Einschalt- oder On-Widerstand.
IG-Halbleitervorrichtungen besitzen die erwünschte Eigenschaft einer Gateelektrode mit hoher Impedanz, die die Forderung nach einer Gatetreiberschaltung minimiert. Eine bekannte IG-Halbleitervorrichtung enthält einen IG- oder Isolierschicht-Feldeffekttransistor (IGFET), von welchem eine besondere Version ein Feldeffekttransistor mit Metall-Oxid-Halbleiter-Aufbau (MOSFET) ist. Ein IGFET kann eine Vorrichtung sein, die normalerweise aus ist, d.h. er kann Strom nicht leiten, sofern seine Gateelektrode nicht aktiv vorgespannt wird. Eine sol-
04 I I UZU
-Ji-
che Vorrichtung, die normal aus ist, enthält einen Körper aus Halbleitermaterial, der nach- und nebeneinander angeordnet ein stark dotiertes, N-leitendes (oder "N ") Sourcegebiet, ein mäßig dotiertes, P-leitendes (oder "p") Basisgebiet, ein mäßig bis leicht dotiertes, N-leitendes (oder "N") Driftgebiet und ein stark dotiertes, N-leitendes (oder "N ") Draingebiet enthält. Source- und Drainelektroden sind auf den Source- bzw. Draingebieten befestigt und mit einer externen Schaltungsanordnung verbindbar, um einen durch die Vorrichtung fließenden Laststrom zu führen.
In dem vorgenannten IGFET ist die N-Driftgebietdotierungskonzentration mäßig bis niedrig gewählt, bei-
spielsweise unter etwa 10 Dotierungsatomen pro Kubikzentimeter, so daß die Vorrichtung in der Lage ist, große Spannungen zwischen ihren Source- und Drainelektroden auszuhalten, ohne in ihrem Vorwärtsblockierzustand leitend zu werden. Die niedrige Leitfähigkeit des N-Driftgebietes hat jedoch die unerwünschte Konsequenz, den Einschalt- oder On-Widerstand, d.h. den Widerstand während des Vorwärtsleitens des IGFET zu vergrößern. Dadurch wird der Nennstrom der Vorrichtung stark beschränkt.
Es ist demgemäß Aufgabe der Erfindung, eine IG-Halbleitervorrichtung zu schaffen, die in der Lage ist, große Vorwärtsblockierspannungen auszuhalten, und trotzdem einen niedrigen On-Widerstand hat.
Weiter soll eine IG-Halbleitervorrichtung mit niedrigem On-Widerstand geschaffen werden, die sich wie eine Vorrichtung, die normal aus ist, verhält.
Ferner soll eine IG-Halbleitervorrichtung mit niedrigem On-Widerstand geschaffen werden, die eine kompakte Gros-
se hat.
Die Erfindung beinhaltet in einer bevorzugten Ausführungsform, kurz zusammengefaßt, eine IG-Halbleitervorrichtung, die einen IGFET enthält, der nach- und nebeneinander angeordnet ein N -Sourcegebiet, ein P-Basisgebiet, ein N-Driftgebiet und N -Draingebiet enthält. Eine Source- und eine Drainelektrode sind auf dem N -Source- bzw. -Draingebiet befestigt und bilden die stromführenden Hauptelektroden der Vorrichtung. Die Halbleitervorrichtung enthält weiter sowohl ein P-Trägerinjektionsgebiet, das an das N-Driftgebiet angrenzt, so daß es mit diesem einen PN-Übergang bildet, und eine Vorspanneinrichtung, die mit diesem P-Trägerinjektionsgebiet verbunden ist. Die Vorspanneinrichtung spannt während des Einschalt- oder On-Zustands der Halbleitervorrichtung den vorgenannten PN-Übergang in Durchlaßrichtung mit einer Spannung vor, die ausreicht, um die Injektion von Löchern (Minoritätsträgern) aus dem P-Trägerinjektionsgebiet über den PN-Übergang in das N-Driftgebiet zu bewirken. Die Zunahme der Löcherpopulation in dem Driftgebiet führt zu einer gleichen Zunahme der Elektronenpopulation in dem Driftgebiet, wodurch der On-Widerstand des Driftgebietes und der Halbleitervorrichtung um mehrere Größenordnungen reduziert wird.
Mehrere Ausführungsbeispiele der Erfindung werden im folgenden unter Bezugnahme auf die Zeichnungen näher beschrieben. Es zeigt
Fig. 1 eine schematische Querschnittan
sicht eines Teils einer Halbleitervorrichtung nach der Erfindung,
J4 I I
Fig. 2 eine Einzelansicht, die eine Mo
difizierung der Vorspanneinrichtung 38 nach Fig. 1 veranschaulicht, und
Fig. 3 eine schematische Querschnittan
sicht eines Teils einer weiteren Ausführungsform der Halbleitervorrichtung nach der Erfindung.
Fig. 1 zeigt eine einzelne Zelle oder wiederholte Struktur einer Halbleitervorrichtung 10 nach der Erfindung. Jede Zelle der Vorrichtung 10 gleicht jeder anderen Zelle; deshalb wird im folgenden nur die dargestellte Zelle beschrieben.
Die Halbleitervorrichtung 10 enthält einen Halbleiterkörper 12, der vorzugsweise aus Silicium besteht. Ein IGFET 20 ist in der Halbleitervorrichtung 10 vorgesehen und enthält nach- und nebeneinander angeordnet ein N -Draingebiet 22, ein N-Driftgebiet 24, ein P-Basisgebiet 26 und ein Kanalgebiet 28, d.h. ein Gebiet, in welchem ein elektrisch leitendes Gebiet oder ein elektrisch leitender Kanal während des Vorwärtsleitens oder Durchlaßzustandes des IGFET 20 vorhanden ist. Ausserdem ist in dem IGFET 20 ein N -Sourcegebiet 30 enthalten, das sowohl an das Kanalgebiet 28 als auch an das P-Basisgebiet 26 angrenzt. Der IGFET 20 hat weiter eine Gate-, eine Source- und eine Drainelektrode 14, 16 bzw. 18. Die Sourceelektrode 16 grenzt sowohl an das P-Basisgebiet 26 als auch an das N -Sourcegebiet 30 und dient als eine Sourceelektrode für die Vorrichtung 10. Die Drainelektrode 18 grenzt an das N -Draingebiet 22 und dient als Drainelektrode für die Vorrichtung 10. Das Kanalgebiet 28 des IGFET 20 besteht vorzugsweise aus P-leitendem Halbleitermaterial, wodurch die Vorrichtung 10 Normal-Aus-Verhalten zeigt. Die Gate-
-JS-
elektrode 14 ist von dem Kanalgebiet 28 durch einen dielektrischen Film 32, vorzugsweise einem Oxid des Halbleiterplättchens 12, isoliert und auf Abstand gehalten. Eine positive Vorspannung ausreichender Größe an der Gateelektrode 14 (in bezug auf die Sourceelektrode 16) verursacht in dem Kanalgebiet 28 eine Inversionsschicht (oder ein elektrisch leitendes Gebiet) von Elektronen, so daß ein Elektronenstrompfad 33 vervollständigt wird, der sich von der Sourceelektrode 16 über das N -Sourcegebiet 30 und das Kanalgebiet 28 zu dem N-Driftgebiet 24 erstreckt.
Bei dem IGFET 20 könnte das N -Sourcegebiet 30 weggelassen werden, wobei in diesem Fall das Kanalgebiet 28 so modifiziert werden müßte, daß es sich über die gesamte Strecke von dem N-Driftgebiet 24 bis zu der Sourceelektrode 16 erstreckt. Das könnte erreicht werden, indem die Gateelektrode 14 so modifiziert wird, daß sie dem gesamten modifizierten Kanalgebiet 28 überlagert ist.
Der IGFET 20 könnte weiter modifiziert werden, indem ein Kanalgebiet 28 aus N-leitendem HaItleitermaterial hergestellt wird, was zu einem IGFET 20 führen würde, der als Normal-Aus-Vorrichtung bekannt ist. Das bedeutet, dieser modifizierte IGFET 20 würde eine aktive Vorspannung an der Gateelektrode 14 erfordern (speziell eine in bezug auf die Sourceelektrode 16 negative Vorspannung), um die Vorrichtung 10 abzuschalten, und zwar durch Verarmung des Kanalgebietes 28 an Elektronen, so daß es für Elektronen nichtleitend wird.
Die Halbleitervorrichtung 10 enthält weiter ein P-Trägerinjektionsgebiet 34, das an das N-Driftgebiet des IGFET 20 grenzt, so daß es mit diesem einen PN-Übergang 36 bildet. Gemäß einem Ziel der Erfindung ist
die weiter unten ausführlich erläuterte Vorspanneinrichtung 38 vorgesehen, um den PN-Übergang 36 durch mehr als 0,6 V (zumindest bei Siliciumvorrichtungen) in Durchlaßrichtung vorzuspannen, wenn die Vorrichtung 10 im "On"- oder leitenden Zustand ist. Das bewirkt, daß das P-Trägerinjektionsgebiet 34 Löcher in das N-Driftgebiet 24 des IGFET 20 injiziert, was durch Löcherstrompfade 39 veranschaulicht ist. Als Ergebnis dessen wird der On-Widerstand des N-Driftgebiets 24 merklich reduziert, und zwar wegen einer entsprechenden Zunahme der Elektronenpopulation in dem Driftgebiet 24, die ihren Ursprung in dem Elektronenstrompfad 33 hat. Die Tatsache, daß die Elektronenpopulation in dem N-Driftgebiet 24 zunimmt, wenn die Löcherpopulation darin zunimmt, stimmt mit dem Prinzip der Quasineutralitätsaufrechterhaltung, nach dem ein ungefähres Gleichgewicht zwischen Löchern und Elektronen in einem Halbleitergebiet vorhanden sein muß, um starke elektrische Felder darin zu vermeiden, überein.
Zum Vorspannen des PN-Übergangs 36 in Durchlaßrichtung wird bevorzugt die Vorspanneinrichtung 38 benutzt, die ein Kanalgebiet 40 enthält, das vorzugsweise P-leitend ist, und eine Gateelektrode 42, die durch einen dielektrischen Film 44, beispielsweise aus Siliciumdioxid, von dem Kanalgebiet 40 isoliert ist und Abstand von diesem hat. Die Gateelektrode 42 ist vorzugsweise ohmisch mit der IGFET-Gateelektrode 14 verbunden, wie schematisch dargestellt, so daß ein einzelnes Steuersignal die Halbleitervorrichtung 10 betätigen kann. Das erfordert jedoch, daß beide Kanalgebiete 40 und 28 (des IGFET 20) aus Halbleitermaterial desselben Leitungstyps bestehen. Wenn das Kanalgebiet 40 aus P-leitendem Halbleitermaterial besteht, wird eine positive Vorspannung ausreichender Größe an der Gateelektrode 42 (mit Bezug
auf die Sourceelektrode 16) eine Inversionsschicht (oder ein elektrisch leitendes Gebiet) in dem Kanalgebiet 40 hervorrufen. Umgekehrt, wenn das Kanalgebiet aus N-leitendem Halbleitermaterial besteht, ist eine negative Vorspannung ausreichender Größe an der Gateelektrode 42 erforderlich, um das Kanalgebiet 40 an Elektronen verarmen zu lassen, so daß es für Elektronen nicht länger leitend ist.
Vervollständigt wird die Vorspanneinrichtung 38 durch eine Kurzschlußelektrode 46, die an das P-Trägerinjektionsgebiet 34 grenzt, aber von der Sourceelektrode 16 elektrisch isoliert ist, und durch ein N -Gebiet 48, das elektrisch zwischen der Kurzschlußelektrode 46 und dem Kanalgebiet 40 angeordnet ist. Wenn die Gateelektrode 42 mit einer positiven Spannung vorgespannt ist, die ausreicht, um das P-Kanalgebiet 40 zu invertieren, wird ein Strompfad 50 für Elektronen von der Kurzschlußelektrode 46 über das N -Gebiet 48 und die Inversionsschicht innerhalb des Kanals 40 zu dem N-Driftgebiet vervollständigt. Stattdessen müßte, wenn das N -Gebiet 48 weggelassen wird, das Kanalgebiet 40 so modifiziert werden, daß es sich über die gesamte Strecke von dem N-Driftgebiet 24 bis zu der Kurzschlußelektrode 46 erstreckt. Das kann erreicht werden, indem die Gateelektrode 42 so modifiziert wird, daß sie über dem gesamten modifizierten Kanalgebiet 40 liegt.
Wenn sich die Halbleitervorrichtung 10 im Betrieb im leitenden Zustand befindet, und die Kanalgebiete 28 und 40 jeweils aus P-leitendem Halbleitermaterial bestehen, verursacht eine positive Vorspannung ausreichender Größe an den Gateelektroden 14 und 42 (mit Bezug auf die Sourceelektrode 16) Inversionsschichten (oder leitende Gebiete) in den Kanalgebieten 28 und 40. Bei
■ψ V w » <- ν
einer positiven Spannung an der Drainelektrode 18 (mit Bezug auf die Sourceelektrode 16) wird ein Elektronenstromfluß in dem Strompfad 33 von der Sourceelektrode 16 zu dem N-Driftgebiet 24 über das N+-Sourcegebiet 30 und das invertierte Kanalgebiet 28 hervorgerufen. Gleichzeitig wird ein Elektronenstromfluß in dem Strompfad 50 von der Kurzschlußelektrode 46 zu der Drainelektrode 18 über das N+-Gebiet 48, das invertierte Kanalgebiet 40, das N-Driftgebiet 24 und das N -Draingebiet 22 hervorgerufen. Die Stärke des Stroms in dem Elektronenstrompfad 50 ist jedoch vernachlässigbar, bis die Spannung an der Drainelektrode 18 etwa 0,6 V überschreitet (zumindest bei Siliciumvorrichtungen), so daß das Potential der Kurzschlußelektrode 46 um ungefähr diese Spannung erhöht wird. Wenn die Elektrode 46 in ihrem Potential so erhöht worden ist, wird der PN-Übergang 36 in einem Ausmaß in Durchlaßrichtung vorgespannt, das ausreicht, um die Injektion von Löchern aus dem P-Trägerinjektionsgebiet 34 in das N-Driftgebiet 24 zu bewirken, und zwar in den Löcherstrompfaden 39. Die Löcher und Elektronen für die Strompfade 39 bzw. 50 werden durch Loch-Elektron-Paar-Erzeugung an der Grenzfläche 49 zwischen der Kurzschlußelektrode 46 und dem P-Trägerinjektionsgebiet 34 geliefert. Das hat zur Folge, daß die Stärke des Stromflusses in dem Elektronenstrompfad 50 in demselben Maße ansteigt wie die Stärke des Stromflusses in den Löcherstrom-N-Pfaden 39.
Die Zunahme der Löcherkonzentration in dem N-Driftgebiet 24 aufgrund des Stromflusses in den Löcherstrompfaden 39 bewirkt in dem Gebiet 24 eine Zunahme der Elektronenkonzentration, die ausreicht, um den Widerstand des N-Driftgebiets 24 merklich zu reduzieren. Weil das Gebiet 24 typisch einen beträchtlich größeren Widerstand für den Elektronenstromfluß als jedes ande-
re dargestellte Gebiet der Vorrichtung 10 hat, durch das der Elektronenstrompfad 33 hindurchgeht, führt das Verringern des On-Widerstands in dem Gebiet 24 zu einer gleichen Verringerung des On-Widerstands der Halbleitervorrichtung 10. Quantitativ ist zu erwarten, daß eine 200-Volt-Vorrichtung 10 nach der Erfindung einen On-Widerstand von etwa einem Zehntel des Widerstands eines 200-Volt-IGFET, der die Erfindung nicht aufweist, hat, während zu erwarten ist, daß eine 1000-Volt-Vorrichtung 10 nach der Erfindung einen On-Widerstand von etwa einem Hundertstel des Widerstands eines IGFET, der die Erfindung nicht aufweist, hat.
Die Halbleitervorrichtung 10 kann vorteilhafterweise in herkömmlicher IGFET-Fertigungstechnologie, die nur geringfügig modifiziert zu werden braucht, hergestellt werden. Das wird anhand einer Betrachtung der rechten Hälfte von Fig. 1 deutlich, die den IGFET 20 enthält, der strukturell der dargestellten linken Hälfte der Vorrichtung 10 gleicht, wobei die einzige Ausnahme darin besteht, daß die Kurzschlußelektrode 46 von der Sourceelektrode 16 elektrisch isoliert ist; das heißt, es würde sich ein herkömmlicher IGFET ergeben, wenn die Kurzschlußelektrode 46 stattdessen mit der Sourceelektrode 16 verbunden wäre.
Demgemäß kann die Vorrichtung 10 nach der Erfindung hergestellt werden, indem ein herkömmliches Verfahren zum Herstellen eines IGFET einfach dadurch modifiziert wird, daß jede zweite Metallisierung auf der oberen Fläche des Plättchens 12, die an ein P-leitendes Gebiet, wie beispielsweise die Kurzschlußelektrode 46, grenzt, nicht mit der Sourceelektrodenmetallisierung, wie beispielsweise den Sourceelektroden 16, verbunden wird.
Eine andere Implementierung der Vorspanneinrichtung
ist in der Einzelansicht in Fig. 2 gezeigt. Gemäß Fig. 2 ist das P -Gebiet 47 vorgesehen und grenzt sowohl an das N -Gebiet 48 als auch an das P-Trägerinjektionsgebiet 34. Das P+-Gebiet 47 und das N+-Gebiet 48 haben ausreichend hohe Dotierungskonzentrationen, so daß der zwischen dem P+-Gebiet 47 und dem N+-Gebiet 48 vorhandene PN-Übergang 45 einen Tunnelübergang darstellt, der einen ohmschen Kurzschluß oder eine Verbindung zwischen den Gebieten 47 und 48 bildet. Da die nebeneinander angeordneten Gebiet 47 und 34 vom gleichen Leitungstyp und somit ohmisch miteinander verbunden sind, kann durch das Vorsehen des Tunnelübergangs 45 die Notwendigkeit einer Kurzschlußelektrode zwischen den Gebieten 48 und 34, wie beispielsweise der Kurzschlußelektrode 46 nach Fig. 1, vermieden werden. Bei Bedarf könnte das P -Gebiet 47 größer gemacht werden, so daß es die gesamte rechte Hälfte des dargestellten Teils des P-Trägerinjektionsgebiets 34 einnimmt. Das wäre beispielsweise erwünscht, wenn die Gateelektrode 14 bei dem IGFET 20 (Fig. 1) der gesamten rechten Hälfte des P-Trägerinjektionsgebiets 34 überlagert sein soll, um zu verhindern, daß eine Vorspannung an der Gateelektrode 14 eine unerwünschte Inversionsschicht in dem weniger stark dotierten Gebiet 34 verursacht.
Ein wichtiges Merkmal der Halbleitervorrichtung 10 ist, daß sie eine besonders kompakte Größe hat. Es sind weitere Ausführungsformen der Erfindung möglich, die jedoch nicht eine so kompakte Größe erreichen, trotzdem aber die Vorteile des niedrigen On-Widerstands, einer Gateelektrode hoher Impedanz und, bei Bedarf, eines Normal-Aus-Betriebes aufweisen. Eine solche weitere Ausführungsform ist in Fig. 3 gezeigt.
Fig. 3 zeigt eine einzelne Zelle einer Halbleitervorrichtung 100. In Fig. 3 tragen gleiche Teile wie in Fig. 1 gleiche Bezugszahlen. Die Vorrichtung 100 weist einen IGFET 20' auf, der mit dem IGFET 20 nach Fig. 1 geeignet übereinstimmt. Die Vorrichtung 100 enthält weiter ein P-Trägerinjektionsgebiet 34', das an das N-Driftgebiet 24 · des IGFET 20' grenzt. Das P-Trägerinjektionsgebiet 34' arbeitet auf dieselbe Weise wie das P-Trägerinjektionsgebiet 34 der Vorrichtung 10 nach Fig. 1; es wird jedoch durch eine Vorspanneinrichtung 38' vorgespannt, die sich von der Vorspanneinrichtung 38 der Vorrichtung 10 dahingehend unterscheidet, daß sie ein P-Gebiet 102 getrennt von dem P-Trägerinjektionsgebiet 34' enthält. Das erfordert, daß die Kurzschlußelektrode 46' der Vorspanneinrichtung 38' mit dem P-Trägerinjektionsgebiet 34' ohmisch verbunden ist, wie hier z.B. durch eine Elektrode 104, die an das Gebiet 34' grenzt, und durch eine leitende Verbindung 106 zwischen der Kurzschlußelektrode 46' und der Elektrode 104.
Die Halbleitervorrichtung 100 arbeitet im wesentlichen auf dieselbe Weise wie die Halbleitervorrichtung 10 nach Fig. 1, die oben beschrieben ist, und kann unter Verwendung bekannter Techniken, die zum Herstellen von IGFETs benutzt werden, hergestellt werden.
Die Halbleitervorrichtung 100 könnte ohne weiteres modifiziert werden, so daß sich weitere Ausführungsformen der Erfindung ergeben, beispielsweise indem statt der Vorspanneinrichtung 38' eine modifizierte Vorspanneinrichtung (nicht dargestellt) in einer völlig getrennten Halbleitervorrichtung vorgesehen wird, die mit dem P-Trägerinjektionsgebiet 34' elektrisch leitend verbunden wird.
J4'I'IU2U
Vorstehend ist eine IG-Halbleitervorrichtung mit niedrigem On-Widerstand beschrieben, die leicht so hergestellt werden kann, daß sie Normal-Aus-Verhalten zeigt. Eine besonders bevorzugte Ausführungsform der Vorrichtung hat eine kompakte Größe und kann mit nur geringfügiger Modifizierung einer herkömmlichen IGFET-Fertigungstechnik hergestellt werden.
Es sind zwar nur manche bevorzugte Merkmale der Erfindung beispielshalber dargelegt worden, dem Fachmann bieten sich jedoch viele Modifizierungs- und Ersatzmöglichkeiten. Beispielsweise könnten komplementäre Vorrichtungen hergestellt werden, in welchen P-leitendes Halbleitermaterial statt N-leitenden Halbleitermaterials benutzt wird, und umgekehrt. Außerdem könnten die oben beschriebenen Gateelektroden aus stark dotiertem Polysilicium oder anderem hochschmelzendem Material hergestellt werden, statt daß die in den Zeichnungen schematisch dargestellte Metallisierung benutzt wird. Weiter sind die hier beschriebenen Vorrichtungen zwar Vorrichtungen mit diffundiertem Metall-Oxid-Halbleiter-Aufbau (DMOS), es könnten aber auch Vorrichtungen mit geätztem V-Graben-Metall-Oxid-Halbleiter-Aufbau (VMOS) hergestellt werden.
- Leerseite -

Claims (9)

  1. Λ Λ, Λ · J* « » ■· "| ... . 3411020 -βΟΟΟ Frankfurt/Main 1 (0611) 235555 Dr. Horst Schule*-· - -..-*..· Kaiteretrasse 41 04-16759 mapat d PATENTANWALT Telefon mainpatent frankfurt EUROPEAN PATENTATTORNEY Telex (0611) 251615 Telegramm (CCITT Gruppe 2 und 3) Telekoplerer 225/0389 Deutsche Bank AC 262420-602 Frankfurt/M. Bankkonto Poetscheckkonto : 93O4-RD-14617 Ihr Zeichen/Your ref. : 23. März 1984 Unier Zeichen/Our ref. Vo/Me/Vl Datum/Date
    GENERAL ELECTRIC COMPANY
    1 River Road
    Schenectady, N.Y./U.S.A.
    Ansprüche :
    IG-Halbleitervorrichtung mit niedrigem On-Widerstand, gekennzeichnet durch:
    a) einen IG-Feldeffekttransistor (20), der in aufeinanderfolgender Anordnung ein Draingebiet (22), ein Driftgebiet (24), ein Basisgebiet (26) und ein Kanalgebiet (28), wobei das Basisgebiet (26) vom einen Leitungstyp und das Drain- und das Driftgebiet (22, 24) vom entgegengesetzten Leitungstyps sind, und weiter eine Drainelektrode (18), die an dem Draingebiet (22) befestigt ist, eine Sourceelektrode (16), die wenigstens an dem Basisgebiet (26) befestigt ist, und eine Gateelektrode (14) enthält, die von dem Kanalgebiet (28) isoliert ist und Abstand hat, so daß mittels ihr der leitende Zustand des Kanalgebiets auf eine daran angelegte Vorspannung hin bestimmbar ist;
    b) ein Trägerinjektionsgebiet (34), das an das Driftgebiet (24) grenzt und vom einen Leitungstyp ist, so daß es einen PN-Übergang (36) mit dem Driftgebiet bildet; und
    '3 4 Ί Ί U Z U
    c) eine Vorspanneinrichtung (38), die mit dem Trägerinjektionsgebiet (34) verbunden ist und während des On-Zustands der Halbleitervorrichtung den PN-Übergang (36) in einem Ausmaß in Durchlaßrichtung vorspannt, das ausreicht, um eine Injektion von Trägern aus dem Trägerinjektionsgebiet (34) über den PN-Übergang (36) in das Driftgebiet (24) hervorzurufen, wodurch der On-Widerstand des Driftgebiets und der Halbleitervorrichtung (10) reduziert wird.
  2. 2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Vorspanneinrichtung (38) aufweist:
    a) eine Kurzschlußelektrode (46), die an das Trägerinjektionsgebiet (34) grenzt, von der Sourceelektrode (16) aber elektrisch isoliert ist;
    b) ein zweites Kanalgebiet (40), das an das Trägerinjektionsgebiet (42) grenzt und, wenn das Kanalgebiet in einem leitenden Zustand ist, einen Strompfad des entgegengesetzten Leitungstyps vervollständigt, der sich von dem Driftgebiet (24) zu der Kurzschlußelektrode (46) erstreckt; und
    c) eine zweite Gateelektrode (42), die von dem zweiten Kanalgebiet (40) isoliert ist und Abstand hat, so daß mittels ihr der leitende Zustand des Kanalgebiets auf eine daran anliegende Vorspannung hin bestimmbar ist.
  3. 3. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Vorspanneinrichtung (38) weiter ein Gebiet (48) des entgegengesetzten Leitungstyps aufweist, das an das Trägerinjektionsgebiet (34) grenzt und elektrisch zwischen dem zweiten Kanalgebiet (40) und der Kurzschlußelektrode (46) angeordnet ist, so daß es sich in dem Strompfad von dem Driftgebiet (24) zu der Kurzschlußelektrode befindet.
  4. 4. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Vorspanneinrichtung (38) aufweist:
    a) ein erstes stark dotiertes Gebiet (47) des einen Leitungstyps, das an das Trägerinjektionsgebiet (34) angrenzt;
    b) ein zweites stark dotiertes Gebiet (48) des entgegengesetzten Leitungstyps, das sowohl an das Trägerinjektionsgebiet (34) als auch an das erste stark dotierte Gebiet (47) grenzt, wobei das erste und das zweite stark dotierte Gebiet in ihrer Konzentration ausreichend stark dotiert sind, so daß zwischen ihnen ein Tunnelübergang gebildet wird;
    c) ein zweites Kanalgebiet (40), das an das Trägerinjektionsgebiet grenzt und, wenn das zweite Kanalgebiet in einem leitenden Zustand ist, einen Strompfad des entgegengesetzten Leitungstyps vervollständigt, der sich von dem Driftgebiet (24) zu dem zweiten stark dotierten Gebiet erstreckt; und
    d) eine zweite Gateelektrode (42), die von dem zweiten Kanalgebiet isoliert ist und Abstand hat, so daß mittels ihr der leitende Zustand des zweiten Kanalgebiets auf eine daran anliegende Vorspannung hin bestimmbar ist.
  5. 5. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Vorspanneinrichtung (38) aufweist:
    a) ein weiteres Gebiet (102) des einen Leitungstyps, das an das Driftgebiet (24') grenzt;
    b) eine Kurzschlußelektrode (461), die an das weitere Gebiet (102) grenzt und mit dem Trägerinjektionsgebiet (34') ohmisch verbunden, aber von der Sourceelektrode (16') elektrisch isoliert ist;
    c) ein zweites Kanalgebiet (40'), das an das weitere Gebiet (102) grenzt und, wenn das zweite Kanalgebiet in einem leitenden Zustand ist, einen Strompfad des entgegengesetzten Leitungstyps vervollständigt, der sich
    von dem Driftgebiet zu der KurzSchlußelektrode erstreckt ; und
    d) eine zweite Gateelektrode (42'), die von dem zweiten Kanalgebiet isoliert ist und Abstand hat, so daß mittels ihr der leitende Zustand des zweiten Kanalgebiets auf eine daran anliegende Vorspannung hin bestimmbar ist.
  6. 6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das erste Kanalgebiet (28, 28') und das zweite Kanalgebiet (40, 40') jeweils Halbleitermaterial des einen Leitungstyps aufweisen, wodurch die Halbleitervorrichtung (10, 100) Normal-Aus-Verhalten zeigt.
  7. 7. Halbleitervorrichtung nach einem der Ansprüche 1 bis
    6, dadurch gekennzeichnet, daß die erste Gateelektrode (14, 14') und die zweite Gateelektrode (42, 42') ohmisch miteinander verbunden sind, wodurch die Halbleitervorrichtung (10, 100) mit einem einzelnen Steuersignal betätigbar ist.
  8. 8. Halbleitervorrichtung nach einem der Ansprüche Ibis
    7, dadurch gekennzeichnet, daß die Halbleitervorrichtung (10, 100) Silicium aufweist.
  9. 9. Halbleitervorrichtung nach einem der Ansprüche 1 bis
    8, dadurch gekennzeichnet, daß das Basisgebiet (26, 26') des IG-Feldeffekttransistors (20, 20') P-leitendes Halbleitermaterial aufweist und daß die Drain- und Driftgebiete (22, 24, 22', 24') des IG-Feldeffekttransistors N-leitendes Halbleitermaterial aufweisen.
DE19843411020 1983-04-04 1984-03-24 Ig-halbleitervorrichtung mit niedrigem on-widerstand Granted DE3411020A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/482,075 US4743952A (en) 1983-04-04 1983-04-04 Insulated-gate semiconductor device with low on-resistance

Publications (2)

Publication Number Publication Date
DE3411020A1 true DE3411020A1 (de) 1984-10-11
DE3411020C2 DE3411020C2 (de) 1989-03-23

Family

ID=23914547

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843411020 Granted DE3411020A1 (de) 1983-04-04 1984-03-24 Ig-halbleitervorrichtung mit niedrigem on-widerstand

Country Status (3)

Country Link
US (1) US4743952A (de)
JP (1) JPS59215767A (de)
DE (1) DE3411020A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4779123A (en) * 1985-12-13 1988-10-18 Siliconix Incorporated Insulated gate transistor array

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5472888A (en) * 1988-02-25 1995-12-05 International Rectifier Corporation Depletion mode power MOSFET with refractory gate and method of making same
JPH0716009B2 (ja) * 1988-12-02 1995-02-22 株式会社日立製作所 横型絶縁ゲートバイポーラトランジスタ
JPH04363069A (ja) * 1990-09-24 1992-12-15 Nippondenso Co Ltd 縦型半導体装置
US5401980A (en) * 1991-09-04 1995-03-28 International Business Machines Corporation 2D/1D junction device as a Coulomb blockade gate
JPH05283703A (ja) * 1992-01-16 1993-10-29 Natl Semiconductor Corp <Ns> Ｄｍｏｓｔ接合絶縁破壊の向上
US6110804A (en) * 1996-12-02 2000-08-29 Semiconductor Components Industries, Llc Method of fabricating a semiconductor device having a floating field conductor
JPH10256550A (ja) * 1997-01-09 1998-09-25 Toshiba Corp 半導体装置
DE102004017723B4 (de) * 2003-04-10 2011-12-08 Fuji Electric Co., Ltd In Rückwärtsrichtung sperrendes Halbleiterbauteil und Verfahren zu seiner Herstellung
WO2013088544A1 (ja) * 2011-12-15 2013-06-20 株式会社日立製作所 半導体装置および電力変換装置
US9911838B2 (en) * 2012-10-26 2018-03-06 Ixys Corporation IGBT die structure with auxiliary P well terminal
JP6088401B2 (ja) * 2013-11-08 2017-03-01 株式会社豊田中央研究所 逆導通ｉｇｂｔ
CN109148305A (zh) * 2018-09-13 2019-01-04 深圳市心版图科技有限公司 一种功率器件及其制备方法
CN109119482A (zh) * 2018-09-14 2019-01-01 深圳市心版图科技有限公司 一种场效应管及其制作方法
CN109192666A (zh) * 2018-09-14 2019-01-11 深圳市心版图科技有限公司 一种功率器件及其制备方法
CN109192665A (zh) * 2018-09-14 2019-01-11 深圳市心版图科技有限公司 一种功率器件及其制备方法
CN109273522A (zh) * 2018-09-14 2019-01-25 深圳市心版图科技有限公司 一种场效应管及其制作方法
CN109119342A (zh) * 2018-09-14 2019-01-01 深圳市心版图科技有限公司 一种功率器件及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3103444A1 (de) * 1981-02-02 1982-10-21 Siemens AG, 1000 Berlin und 8000 München Vertikal-mis-feldeffekttransistor mit kleinem durchlasswiderstand
DE3200660A1 (de) * 1982-01-12 1983-07-21 Siemens AG, 1000 Berlin und 8000 München Mis-feldeffekttransistor mit ladungstraegerinjektion
DE3224642A1 (de) * 1982-07-01 1984-01-05 Siemens AG, 1000 Berlin und 8000 München Igfet mit injektorzone
EP0103934A2 (de) * 1982-09-22 1984-03-28 Philips Electronics Uk Limited Feldeffekttransistoren mit isoliertem Gate

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1471617A (en) * 1973-06-21 1977-04-27 Sony Corp Circuits comprising a semiconductor device
IT1133869B (it) * 1979-10-30 1986-07-24 Rca Corp Dispositivo mosfet
US4455565A (en) * 1980-02-22 1984-06-19 Rca Corporation Vertical MOSFET with an aligned gate electrode and aligned drain shield electrode
US4364073A (en) * 1980-03-25 1982-12-14 Rca Corporation Power MOSFET with an anode region
US4345265A (en) * 1980-04-14 1982-08-17 Supertex, Inc. MOS Power transistor with improved high-voltage capability
US4523111A (en) * 1983-03-07 1985-06-11 General Electric Company Normally-off, gate-controlled electrical circuit with low on-resistance

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3103444A1 (de) * 1981-02-02 1982-10-21 Siemens AG, 1000 Berlin und 8000 München Vertikal-mis-feldeffekttransistor mit kleinem durchlasswiderstand
DE3200660A1 (de) * 1982-01-12 1983-07-21 Siemens AG, 1000 Berlin und 8000 München Mis-feldeffekttransistor mit ladungstraegerinjektion
DE3224642A1 (de) * 1982-07-01 1984-01-05 Siemens AG, 1000 Berlin und 8000 München Igfet mit injektorzone
EP0103934A2 (de) * 1982-09-22 1984-03-28 Philips Electronics Uk Limited Feldeffekttransistoren mit isoliertem Gate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4779123A (en) * 1985-12-13 1988-10-18 Siliconix Incorporated Insulated gate transistor array

Also Published As

Publication number Publication date
JPS6137796B2 (de) 1986-08-26
JPS59215767A (ja) 1984-12-05
DE3411020C2 (de) 1989-03-23
US4743952A (en) 1988-05-10

Similar Documents

Publication Publication Date Title
DE2706623C2 (de)
DE2707744C2 (de)
DE3110230C2 (de)
DE3411020A1 (de) Ig-halbleitervorrichtung mit niedrigem on-widerstand
EP0566639B1 (de) Integrierte leistungsschalterstruktur
EP0868750B1 (de) Halbleiteranordnungen zur strombegrenzung
DE1918222C3 (de) Isolierschicht-Feldeffekttransistor
DE3407975A1 (de) Normalerweise ausgeschaltete, gate-gesteuerte, elektrische schaltungsanordnung mit kleinem einschaltwiderstand
DE2257846B2 (de) Integrierte Halbleiteranordnung zum Schutz gegen Überspannung
DE2619663B2 (de) Feldeffekttransistor, Verfahren zu seinem Betrieb und Verwendung als schneller Schalter sowie in einer integrierten Schaltung
DE69123950T2 (de) SOI-Feldeffekttransistor und dessen Herstellungsverfahren
EP0043009A2 (de) Steuerbarer Halbleiterschalter
DE2009102B2 (de) Integrie rte Halbleiteranordnung mit komplementären Feldeffekttransistoren
DE19630628A1 (de) Siliciumkarbidtransistor mit hoher Durchbruchspannung
DE69724578T2 (de) SOI-MOS-Feldeffekttransistor
DE2832154C2 (de)
EP0144978B1 (de) Schaltungsanordnung zum Ansteuern eines Thyristors mit einem Fototransistor
DE2341899C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrem Betrieb
DE2504088A1 (de) Ladungsgekoppelte anordnung
DE68904343T2 (de) Bipolarer transistor mit isolierter steuerelektrode.
DE4228832C2 (de) Feldeffekt-gesteuertes Halbleiterbauelement
DE4310606C2 (de) GTO-Thyristoren
EP0098496A1 (de) IGFET mit Injektorzone
EP0029163B1 (de) Lichtzündbarer Thyristor und Verfahren zu seinem Betrieb
DE3780620T2 (de) Halbleiterstruktur mit mehrschichtkontakt.

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee