DE3411020C2 - - Google Patents
Info
- Publication number
- DE3411020C2 DE3411020C2 DE3411020A DE3411020A DE3411020C2 DE 3411020 C2 DE3411020 C2 DE 3411020C2 DE 3411020 A DE3411020 A DE 3411020A DE 3411020 A DE3411020 A DE 3411020A DE 3411020 C2 DE3411020 C2 DE 3411020C2
- Authority
- DE
- Germany
- Prior art keywords
- region
- carrier injection
- drift
- gate electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 32
- 238000002347 injection Methods 0.000 claims description 22
- 239000007924 injection Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 3
- 239000000969 carrier Substances 0.000 claims 1
- 230000005669 field effect Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Description
Die Erfindung bezieht sich auf eine IGFET-Halbleitervorrich
tung gemäß dem Oberbegriff des Patentanspruchs 1.
Eine Halbleitervorrichtung dieser Art mit einem ein
isoliertes Gate aufweisenden Feldeffekttransistor (einem
sogenannten "IGFET") ist in der nicht vorveröffentlichten
älteren Anmeldung gemäß der DE 32 00 660 A1 beschrieben. In
dieser Druckschrift wird vorgeschlagen, den Widerstand im
leitenden Zustand des IGFET's, d. h. dessen EIN-Widerstand
mittels eines an das Driftgebiet angrenzenden Träger
injektionsgebiets, das einen zum Driftgebiet entgegen
gesetzten Leitungstyp hat, zu verringern. Hierzu wird das
Trägerinjektionsgebiet von einer Vorspanneinrichtung in
Form eines Feldeffekttransistors über einen Widerstand
derart vorgespannt, daß es Träger in die Driftzone in
jiziert, welche deren Leitfähigkeit erhöhen.
Obgleich der EIN-Widerstand hierdurch merklich und ohne
nennenswerte Erhöhung der erforderlichen Ansteuerleistung
verringert werden kann, liegt ein Nachteil darin, daß der
Fertigungsaufwand infolge der relativ komplizierten
Struktur der Halbleitervorrichtung entsprechend hoch ist.
In der gleichfalls nicht vorveröffentlichten DE 32 24 642 A1
ist ein IGFET der gattungsgemäßen Art beschrieben, bei dem
das Trägerinjektionsgebiet von der Emitterzone eines
Bipolartransistors gebildet wird, der über eine Kontaktzone
und eine Elektrode mit dem Gate verbunden ist. Um eine leis
tungslose Ansteuerung des IGFET zu ermögichen, ist ein
Hilfs-Feldeffekttransistor vorgesehen, der den Bipolartran
sistor durchschaltet, worauf dieser Träger in das Driftge
biet injiziert. Aufgrund der zwei zusätzlichen Transistoren
erfordert auch dieser IGFET einen relativ hohen Fertigungs
aufwand.
Gegenstand der nicht vorveröffentlichten EP 01 03 934 A2 ist
ein weiterer Feldeffekttransistor mit Trägerinjektion zur
Verringerung des EIN-Widerstands, bei dem ein Emittergebiet
die Leitfähigkeit des Driftgebiets beeinflußt. Durch eine
sehr komplizierte Schichtenfolge sind bei diesme Feld
effekttransistor eine hohe Zahl von Verfahrensschritten zu
seiner Herstellung erforderlich.
In der DE 31 03 444 A1 ist schließlich ein Feldeffekttransistor
beschrieben, bei dem ein zur Verringerung des
EIN-Widerstands vorgesehenes Injektorgebiet direkt an eine
Kontaktschicht angeschlossen ist, wobei die zum Erzeugen der
Träger erforderliche Vorspannung durch Anschließen der
Kontaktschicht an die Gateelektrode über einen Widerstand
zugeführt wird. Dieser Feldeffekttransistor hat den
Nachteil, daß die Ansteuerung des Injektorgebiets einen
bestimmten Steuerstrom erfordert, so daß keine leistungslose
Ansteuerung des Feldeffekttransistors möglich ist.
Der Erfindung liegt die Aufgabe zugrunde, eine
IGFET-Halbleitervorrichtung gemäß dem Oberbegriff des
Patentanspruchs 1 derart weiterzubilden, daß der Her
stellungsaufwand stark verringert ist.
Diese Aufgabe wird erfindungsgemäß mit den im Kennzeich
nungsteil des Patentanspruchs 1 sowie mit den im Kennzeich
nungsteil des Patentanspruchs 3 angegebenen Maßnahmen ge
löst.
Hierdurch wird erreicht, daß unter Beibehaltung des Vorteils
einer leistungslosen Ansteuerbarkeit der IGFET-Halbleiter
vorrichtung der Aufwand zu deren Herstellung wesentlich
verringert ist. Nachdem IGFET-Halbleitervorrichtungen der
erfindungsgemäßen Art darüber hinaus meist aus einer
Vielzahl parallelgeschalteter IGFET-Zellen bestehen, kann
gemäß der im Anspruch 2 angegebenen vorteilhaften
Weiterbildung der Erfindung das Trägerinjektionsgebiet
ebenfalls aus einer Standard IGFET-Zelle gebildet sein,
wobei lediglich der Sourcekontakt jeder zweiten Zelle
elektrisch anschlußfrei zu halten ist, was durch einfache
Modifizierung des entsprechenden Maskierungsschritts
erreichbar ist, so daß der Herstellungsaufwand praktisch
nicht größer als bei einem herkömmlichen IGFET ohne
Trägerinjektion ist.
Die Erfindung wird nachstehend anhand der Beschreibung
zweier Ausführungsbeispiele unter Bezugnahme auf die
Zeichnung näher erläutert. Es zeigt
Fig. 1 in einem schematischen Querschnitt ein erstes
Ausführungsbeispiel der Erfindung, und
Fig. 2 in einem schematischen Querschnitt ein
zweites Ausführungsbeispiel der Erfindung.
Fig. 1 zeigt eine einzelne Zelle
einer Halbleitervorrichtung 10.
Jede Zelle der Halbleitervorrichtung 10 gleicht jeder anderen
Zelle; deshalb wird im folgenden lediglich die dargestellte
Zelle beschrieben.
Die Halbleitervorrichtung 10 enthält ein Substrat
12, das vorzugsweise aus Silicium besteht. Ein
IGFET 20 ist in der Halbleitervorrichtung 10 ausgebildet
und enthält nach- und nebeneinander angeordnet
ein N⁺-Draingebiet 22, ein N-Driftgebiet 24, ein P-Ba
sisgebiet 26 und ein Kanalgebiet 28, d. h. ein Gebiet,
in welchem ein elektrisch leitendes Gebiet bzw. ein
elektrisch leitender Kanal während des leitenden
Zustandes des IGFET's 20 vorhanden ist. Au
ßerdem ist in dem IGFET 20 ein N⁺-Sourcegebiet 30 ent
halten, das sowohl an das Kanalgebiet 28 als auch an
das P-Basisgebiet 26 angrenzt. Der IGFET 20 weist ferner
eine Gate-, eine Source- und eine Drainelektrode 14,
16 bzw. 18 auf. Die Sourceelektrode 16 grenzt sowohl an das
P-Basisgebiet 26 als auch an das N⁺-Sourcegebiet 30 an.
Die Drainelektrode 18 grenzt an das N⁺-Draingebiet
22 an.
Das Kanalgebiet 28 des IGFET 20 besteht vorzugs
weise aus P-leitendem Halbleitermaterial, wodurch die
Halbleitervorrichtung 10 bei fehlender Ansteuerspannung ausgeschaltet ist. Die Gate
elektrode 14 ist von dem Kanalgebiet 28 mittels eines
dielektrischen Films 32, vorzugsweise einem Oxid des
Halbleiterplättchens 12, isoliert und auf Abstand ge
halten. Eine in bezug auf die Sourceelek
trode 16 positive Vorspannung ausreichender Größe
an der Gateelektrode 14
erzeugt in dem Kanalgebiet 28 eine Inver
sionsschicht (oder ein elektrisch leitendes Gebiet)
von Elektronen, so daß ein Elektronenstrompfad 33
vervollständigt wird, der sich von der Sourceelektro
de 16 über das N⁺-Sourcegebiet 30 und das Kanalge
biet 28 zu dem N-Driftgebiet 24 erstreckt.
Bei dem IGFET 20 kann das N⁺-Sourcegebiet 30 wegge
lassen werden, wobei in diesem Fall das Kanalgebiet
28 so modifiziert werden muß, daß es sich über die
gesamte Strecke von dem N-Driftgebiet 24 bis zu der
Sourceelektrode 16 erstreckt. Das kann erreicht wer
den, indem die Gateelektrode 14 so modifiziert wird,
daß sie dem gesamten modifizierten Kanalgebiet 28 über
lagert ist.
Die Halbleitervorrichtung 10 enthält weiter ein P-
Trägerinjektionsgebiet 34, das an das N-Driftgebiet 24 des IGFET 20 angrenzt, so daß es mit diesem einen PN-
Übergang 36 bildet. Erfindungsgemäß ist
eine weiter unten ausführlich erläuterte Vorspannein
richtung 38 vorgesehen, um den PN-Übergang 36 um mehr
als 0,6 V (zumindest bei Siliciumvorrichtungen) in
Durchlaßrichtung vorzuspannen, wenn der IGFET
im leitenden Zustand ist. Das bewirkt, daß
das P-Trägerinjektionsgebiet 34 Träger in Form von Löchern in das N-Drift
gebiet 24 des IGFET 20 injiziert, was durch Löcherstrom
pfade 39 veranschaulicht ist. Als Folge davon wird
der EIN-Widerstand des N-Driftgebiets 24 merklich redu
ziert, und zwar wegen einer entsprechenden Zunahme der
Elektronendichte im Driftgebiet 24, die ihren
Ursprung im Elektronenstrompfad 33 hat. Die Tat
sache, daß die Elektronendichte im N-Driftge
biet 24 zunimmt, wenn die Löcherdichte darin zu
nimmt, stimmt mit dem Prinzip der Quasineutralitäts
aufrechterhaltung überein, dem zufolge ein ungefähres Gleichge
wicht zwischen Löchern und Elektronen in einem Halblei
tergebiet vorhanden sein muß, um starke elektrische
Felder darin zu verhindern.
Zum Vorspannen des PN-Übergangs 36 in Durchlaßrichtung
wird die Vorspanneinrichtung 38 benutzt, die
ein Kanalgebiet 40 enthält, das P-leitend
ist, und eine Gateelektrode 42, die durch einen dielek
trischen Film 44, beispielsweise aus Siliciumdioxid,
von dem Kanalgebiet 40 isoliert und von die
sem beabstandet ist. Die Gateelektrode 42 ist elektrisch
mit der IGFET-Gateelektrode 14 verbunden, wie schema
tisch dargestellt, so daß ein einzelnes Steuersignal
die Halbleitervorrichtung 10 ansteuern kann.
Vervollständigt wird die Vorspanneinrichtung 38 durch
eine Kurzschlußelektrode 46, die an das P-Trägerinjek
tionsgebiet 34 angrenzt, aber von der Sourceelektrode 16
elektrisch isoliert ist, und durch ein N⁺-Gebiet 48,
das elektrisch zwischen der Kurzschlußelektrode 46 und
dem Kanalgebiet 40 angeordnet ist. Wenn die Gateelek
rode 42 mit einer positiven Spannung vorgespannt ist,
die ausreicht, um das P-Kanalgebiet 40 zu invertieren,
wird ein Strompfad 50 für Elektronen von der Kurzschluß
elektrode 46 über das N⁺-Gebiet 48 und die Inversions
schicht innerhalb des Kanals 40 zu dem N-Driftgebiet 24
vervollständig. Wenn das N⁺-Gebiet
48 weggelassen wird, muß das Kanalgebiet 40 so modifiziert
werden, daß es sich über die gesamte Strecke von dem
N-Driftgebiet 24 bis zu der Kurzschlußelektrode 46 er
streckt. Das kann erreicht werden, indem die Gateelek
trode 42 so modifiziert wird, daß sie über dem gesamten
modifizierten Kanalgebiet 40 liegt.
Wenn sich die Halbleitervorrichtung 10 im Betrieb im
leitenden Zustand befindet,
verursacht eine bezüglich der Sourceelektrode 16 bezüglich positive Vorspannung ausreichen
der Größe an den Gateelektroden 14 und 42
Inversionsschichten (oder
leitende Gebiete) in den Kanalgebieten 28 und 40. Bei
einer bezüglich der Sourceelektrode 16 positiven Spannung an der Drainelektrode 18
wird ein Elektronen
stromfluß in dem Strompfad 33 von der Sourceelektrode
16 zu dem N-Driftgebiet 24 über das N⁺-Sourcegebiet 30
und das invertierte Kanalgebiet 28 hervorgerufen.
Gleichzeitig wird ein Elektronenstromfluß in dem Strom
pfad 50 von der Kurzschlußelektrode 46 zu der Drain
elektrode 18 über das N⁺-Gebiet 48, das invertierte Ka
nalgebiet 40, das N-Driftgebiet 24 und das N⁺-Drainge
biet 22 hervorgerufen. Die Stärke des Stroms in dem
Elektronenstrompfad 50 ist jedoch solange vernachlässigbar, bis
die Spannung an der Drainelektrode 18 etwa 0,6 V über
schreitet (zumindest bei Siliciumvorrichtungen), so daß
das Potential der Kurzschlußelektrode 46 um ungefähr
diese Spannung erhöht wird. Wenn das Potential der Elektrode 46
so erhöht worden ist, wird der PN-Über
gang 36 in einem Ausmaß in Durchlaßrichtung vorgespannt,
das ausreicht, um die Injektion von Löchern aus dem
P-Trägerinjektionsgebiet 34 in das N-Driftgebiet 24 zu
bewirken, und zwar in den Löcherstrompfaden 39. Die
Löcher und Elektronen für die Strompfade 39 bzw. 50
werden durch Loch-Elektroden-Paar-Erzeugung an der Grenz
fläche 49 zwischen der Kurzschlußelektrode 46 und dem
P-Trägerinjektionsgebiet 34 geliefert. Das hat zur Fol
ge, daß die Stärke des Stromflusses im Elektronen
strompfad 50 in demselben Maße ansteigt wie die Stärke
des Stromflusses der Löcherstrompfade 39.
Die Zunahme der Löcherkonzentration in dem N-Driftge
biet 24 aufgrund des Stromflusses in den Löcherstrom
pfaden 39 bewirkt in dem Driftgebiet 24 eine Zunahme der
Elektronenkonzentratioon, die ausreicht, um den Wider
stand des N-Driftgebiets 24 merklich zu reduzieren.
Da das Driftgebiet 24 typisch einen beträchtlich größeren
Widerstand für den Elektronenstromfluß als jedes ande
dere dargestellte Gebiet der Halbleitervorrichtung 10 hat, durch das
der Elektronenstrompfad 33 hindurchgeht, führt das Ver
ringern des EIN-Widerstands in dem Driftgebiet 24 zu einer
gleichen Verringerung des EIN-Widerstands der Halbleiter
vorrichtung 10. Quantitativ ist zu erwarten, daß eine erfindungsgemäße
200-Volt-Halbleitervorrichtung 10 einen EIN-Wi
derstand von etwa einem Zehntel des Widerstands eines
herkömmlichen 200-Volt-IGFET hat,
während zu erwarten ist, daß eine erfindungsgemäße 1000-Volt-Halbleitervorrichtung
10 einen EIN-Widerstand von etwa einem
Hundertstel des Widerstands eines herkömmlichen IGFET
hat.
Die Halbleitervorrichtung 10 kann vorteilhafterweise
in herkömmlicher IGFET-Fertigungstechnologie, die nur
geringfügig modifiziert zu werden braucht, hergestellt
werden. Das wird anhand einer Betrachtung der rechten
Hälfte von Fig. 1 deutlich, die den IGFET 20 enthält, der
strukturell der dargestellten linken Hälfte der Halbleitervorrich
tung 10 gleicht, wobei die einzige Ausnahme darin be
steht, daß die Kurzschlußelektrode 46 von der Source
elektrode 16 elektrisch isoliert ist; das heißt, es
würde sich ein herkömmliches IGFET ergeben, wenn die
Kurzschlußelektrode 46 statt dessen mit der Sourceelek
trode 16 verbunden wäre.
Demgemäß kann die Halbleitervorrichtung 10 nach der Erfindung her
gestellt werden, indem ein herkömmliches Verfahren zum
Herstellen eines IGFET einfach dadurch modifiziert wird,
daß jede zweite Metallisierung auf der oberen Fläche des
Substrats 12, die an ein P-leitendes Gebiet, wie bei
spielsweise die Kurzschlußelektrode 46, angrenzt, nicht
mit der Sourceelektrodenmetallisierung, wie beispiels
weise den Sourceelektroden 16, verbunden wird.
Eine andere Ausführungsform der Vorspanneinrichtung 38
ist in Fig. 2 gezeigt. Gemäß
Fig. 2 ist ein P⁺-Gebiet 47 vorgesehen, das sowohl an
das N⁺-Gebiet 48 als auch an das P-Trägerinjektionsge
biet 34 angrenzt. Das P⁺-Gebiet 47 und das N⁺-Gebiet 48 haben
ausreichend hohe Dotierungskonzentrationen, so daß der
zwischen dem P⁺-Gebiet 47 und dem N⁺-Gebiet 48 vorhan
dene PN-Übergang 45 einen Tunnelübergang darstellt, der
einen ohmschen Kurzschluß oder eine Verbindung zwischen
den Gebieten 47 und 48 bildet. Da die nebeneinander an
geordneten Gebiete 47 und 34 vom gleichen Leitungstyp
und somit ohmisch miteinander verbunden sind, kann durch
das Vorsehen des Tunnelübergangs 45
eine Kurzschlußelektrode zwischen den Gebieten 48 und
34, wie beispielsweise die Kurzschlußelektrode 46 gemäß
Fig. 1, entfallen. Bei Bedarf könnte das P⁺-Gebiet
47 größer gemacht werden, so daß es die gesamte rechte
Hälfte des dargestellten Teils des P-Trägerinjektions
gebiets 34 einnimmt. Das wäre beispielsweise dann vorteilhaft,
wenn die Gateelektrode 14 bei dem IGFET 20 (Fig. 1)
der gesamten rechten Hälfte des P-Trägerinjektionsgebiets
34 überlagert sein soll, um zu verhindern, daß eine
Vorspannung an der Gateelektrode 14 eine unerwünschte
Inversionsschicht in dem weniger stark dotierten Ge
biet 34 verursacht.
Ein weiterer Vorteil der erfindungsgemäßen Halbleitervorrichtung 10 ist,
daß sie eine besonders kompakte Größe hat.
Ferner ist es möglich,
komplementäre Vorrich
tungen herzustellen, bei denen P-leitendes Halb
leitermaterial statt N-leitendem Halbleitermaterial be
nutzt wird, und umgekehrt. Außerdem können die oben be
schriebenen Gateelektroden aus stark dotiertem Polysili
cium oder anderem hochschmelzendem Material hergestellt
werden, statt die in den Figuren schematisch dar
gestellte Metallisierung zu benutzen. Weiter sind die
hier beschriebenen Vorrichtungen solche mit
diffundiertem Metall-Oxid-Halbleiter-Aufbau (DMOS), es
können aber auch Vorrichtungen mit geätztem V-Graben-
Metall-Oxid-Halbleiter-Aufbau (VMOS) hergestellt werden.
Claims (3)
1. IGFET-Halbleitervorrichtung mit einem Substrat eines
ersten Leitungstyps, dessen untere Schicht durch starke
Dotierung als Draingebiet und dessen obere Schicht durch
schwache Dotierung als Driftgebiet ausgebildet ist, einer
das Draingebiet kontaktierenden Drainelektrode, einem in das
Driftgebiet eindiffundierten Basisgebiet des entgegenge
setzten Leitungstyps, dessen von einer ersten Gateelektrode
unter Zwischenschaltung einer Isolierschicht überdeckter
Bereich ein Kanalgebiet bildet, in das ein eine Source
elektrode kontaktierendes Sourcegebiet des ersten Leitungs
typs eingebettet ist, sowie mit einem Trägerinjektionsgebiet
des entgegengesetzten Leitungstyps, welches an das Drift
gebiet angrenzt und während des leitenden Zustands des
IGFET's zur Reduzierung seines EIN-Widerstands von einer
Vorspanneinrichtung derart vorgespannt wird, daß es Träger
in das Driftgebiet injiziert,
dadurch gekennzeichnet,
daß die Vorspanneinrichtung folgende Teile umfaßt:
- a) eine zweite Gateelektrode (42), die unter Zwischenschal tung einer Isolierschicht (44) zumindest teilweise über dem Trägerinjektionsgebiet (34) angeordnet und mit der ersten Gateelektrode (14) verbunden ist,
- b) eine mit dem Trägerinjektionsgebiet (34) in elektrischem Kontakt stehende Kurzschlußelektrode (46) und
- c) ein in dem Trägerinjektionsgebiet (34) angeordnetes und an das Driftgelenk (24) angrenzendes Kanalgebiet (40), welches durch eine Spannung an der zweiten Gateelektrode (42) invertierbar ist und im leitenden Zustand der IGFET- Halbleitervorrichtung einen Strompfad von dem Driftgebiet (24) zu der Kurzschlußelektrode (46) bildet.
2. IGFET-Halbleitervorrichtung nach Anspruch 1, dadurch ge
kennzeichnet, daß in dem Trägerinjektionsgebiet (34)
zwischen der Kurzschlußelektrode (46) und dem Kanalgebiet
(40) ein stark dotiertes Gebiet (48) des ersten Leitungstyps
angeordnet ist (Fig. 1).
3. IGFET-Halbleitervorrichtung nach dem Oberbegriff des An
spruchs 1,
dadurch gekennzeichnet,
daß die Vorspanneinrichtung folgende Teile umfaßt:
- a) eine zweite Gateelektrode (42), die unter Zwischenschal tung einer Isolierschicht (44) zumindest teilweise über dem Trägerinjektionsgebiet (34) angeordnet und mit der ersten Gateelektrode (14) verbunden ist,
- b) je ein Gebiet (47, 48) des ersten und des zweiten Leitungstyps, die in dem Trägerinjektionsgebiet angeordnet und so stark dotiert sind, daß sich zwischen ihnen ein Tunnelübergang (45) ausbildet, und
- c) ein in dem Trägerinjektionsgebiet (34) angeordnetes und an das Driftgebiet (24) sowie an das stark dotierte Gebiet (48) des ersten Leitungstyps angrenzendes Kanalgebiet (40), welches durch eine Spannung an der zweiten Gateelektrode (42) invertierbar ist (Fig. 2).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/482,075 US4743952A (en) | 1983-04-04 | 1983-04-04 | Insulated-gate semiconductor device with low on-resistance |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3411020A1 DE3411020A1 (de) | 1984-10-11 |
DE3411020C2 true DE3411020C2 (de) | 1989-03-23 |
Family
ID=23914547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19843411020 Granted DE3411020A1 (de) | 1983-04-04 | 1984-03-24 | Ig-halbleitervorrichtung mit niedrigem on-widerstand |
Country Status (3)
Country | Link |
---|---|
US (1) | US4743952A (de) |
JP (1) | JPS59215767A (de) |
DE (1) | DE3411020A1 (de) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4779123A (en) * | 1985-12-13 | 1988-10-18 | Siliconix Incorporated | Insulated gate transistor array |
US5472888A (en) * | 1988-02-25 | 1995-12-05 | International Rectifier Corporation | Depletion mode power MOSFET with refractory gate and method of making same |
JPH0716009B2 (ja) * | 1988-12-02 | 1995-02-22 | 株式会社日立製作所 | 横型絶縁ゲートバイポーラトランジスタ |
JPH04363069A (ja) * | 1990-09-24 | 1992-12-15 | Nippondenso Co Ltd | 縦型半導体装置 |
US5401980A (en) * | 1991-09-04 | 1995-03-28 | International Business Machines Corporation | 2D/1D junction device as a Coulomb blockade gate |
JPH05283703A (ja) * | 1992-01-16 | 1993-10-29 | Natl Semiconductor Corp <Ns> | Dmost接合絶縁破壊の向上 |
US6110804A (en) * | 1996-12-02 | 2000-08-29 | Semiconductor Components Industries, Llc | Method of fabricating a semiconductor device having a floating field conductor |
JPH10256550A (ja) * | 1997-01-09 | 1998-09-25 | Toshiba Corp | 半導体装置 |
DE102004017723B4 (de) * | 2003-04-10 | 2011-12-08 | Fuji Electric Co., Ltd | In Rückwärtsrichtung sperrendes Halbleiterbauteil und Verfahren zu seiner Herstellung |
WO2013088544A1 (ja) * | 2011-12-15 | 2013-06-20 | 株式会社日立製作所 | 半導体装置および電力変換装置 |
US9911838B2 (en) * | 2012-10-26 | 2018-03-06 | Ixys Corporation | IGBT die structure with auxiliary P well terminal |
JP6088401B2 (ja) * | 2013-11-08 | 2017-03-01 | 株式会社豊田中央研究所 | 逆導通igbt |
CN109148305A (zh) * | 2018-09-13 | 2019-01-04 | 深圳市心版图科技有限公司 | 一种功率器件及其制备方法 |
CN109119482A (zh) * | 2018-09-14 | 2019-01-01 | 深圳市心版图科技有限公司 | 一种场效应管及其制作方法 |
CN109192666A (zh) * | 2018-09-14 | 2019-01-11 | 深圳市心版图科技有限公司 | 一种功率器件及其制备方法 |
CN109192665A (zh) * | 2018-09-14 | 2019-01-11 | 深圳市心版图科技有限公司 | 一种功率器件及其制备方法 |
CN109273522A (zh) * | 2018-09-14 | 2019-01-25 | 深圳市心版图科技有限公司 | 一种场效应管及其制作方法 |
CN109119342A (zh) * | 2018-09-14 | 2019-01-01 | 深圳市心版图科技有限公司 | 一种功率器件及其制备方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1471617A (en) * | 1973-06-21 | 1977-04-27 | Sony Corp | Circuits comprising a semiconductor device |
IT1133869B (it) * | 1979-10-30 | 1986-07-24 | Rca Corp | Dispositivo mosfet |
US4455565A (en) * | 1980-02-22 | 1984-06-19 | Rca Corporation | Vertical MOSFET with an aligned gate electrode and aligned drain shield electrode |
US4364073A (en) * | 1980-03-25 | 1982-12-14 | Rca Corporation | Power MOSFET with an anode region |
US4345265A (en) * | 1980-04-14 | 1982-08-17 | Supertex, Inc. | MOS Power transistor with improved high-voltage capability |
DE3103444A1 (de) * | 1981-02-02 | 1982-10-21 | Siemens AG, 1000 Berlin und 8000 München | Vertikal-mis-feldeffekttransistor mit kleinem durchlasswiderstand |
DE3200660A1 (de) * | 1982-01-12 | 1983-07-21 | Siemens AG, 1000 Berlin und 8000 München | Mis-feldeffekttransistor mit ladungstraegerinjektion |
DE3224642A1 (de) * | 1982-07-01 | 1984-01-05 | Siemens AG, 1000 Berlin und 8000 München | Igfet mit injektorzone |
GB2128018A (en) * | 1982-09-22 | 1984-04-18 | Philips Electronic Associated | Insulated-gate field-effect transistors |
US4523111A (en) * | 1983-03-07 | 1985-06-11 | General Electric Company | Normally-off, gate-controlled electrical circuit with low on-resistance |
-
1983
- 1983-04-04 US US06/482,075 patent/US4743952A/en not_active Expired - Lifetime
-
1984
- 1984-03-24 DE DE19843411020 patent/DE3411020A1/de active Granted
- 1984-04-02 JP JP59063452A patent/JPS59215767A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS6137796B2 (de) | 1986-08-26 |
JPS59215767A (ja) | 1984-12-05 |
US4743952A (en) | 1988-05-10 |
DE3411020A1 (de) | 1984-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3411020C2 (de) | ||
DE68926098T2 (de) | Mit einer Schottky-Sperrschicht versehene, bipolare Halbleiteranordnung mit isolierter Steuerelektrode und Verfahren zu deren Herstellung | |
DE2706623C2 (de) | ||
DE68926384T2 (de) | Lateraler Leitfähigkeitsmodulations-MOSFET | |
DE102008045488B4 (de) | Halbleiterbauelement und Verfahren zur Herstellung desselben | |
DE3816667C2 (de) | Gate-gesteuertes monolithisch integriertes Halbleiterelement mit bidirektionaler Leitfähigkeit und Verfahren zu dessen Betrieb | |
DE3855922T2 (de) | An-Steuertechnik für Thyristor mit isolierter Steuerelektrode | |
EP0043009B1 (de) | Steuerbarer Halbleiterschalter | |
DE3443854A1 (de) | Halbleiteranordnung | |
DE2047166A1 (de) | Halbleitervorrichtung | |
DE3650606T2 (de) | Schnellschaltender, lateraler Feldeffekttransistor mit isolierter Steuerelektrode | |
DE2832154C2 (de) | ||
DE1614300B2 (de) | Feldeffekttransistor mit isolierter Steuerelektrode | |
DE3905434C2 (de) | Bipolare Halbleiterschalteinrichtung und Verfahren zu ihrer Herstellung | |
DE2201028A1 (de) | Feldeffekt-Speicherelement | |
DE3401407A1 (de) | Halbleitervorrichtung | |
DE68904343T2 (de) | Bipolarer transistor mit isolierter steuerelektrode. | |
DE3137730A1 (de) | Halbleiterbauteil als festwertspeicherprogrammierer vom sperrschichtdurchbruchs-typ | |
EP0029163B1 (de) | Lichtzündbarer Thyristor und Verfahren zu seinem Betrieb | |
DE4310606C2 (de) | GTO-Thyristoren | |
DE4228832C2 (de) | Feldeffekt-gesteuertes Halbleiterbauelement | |
EP0098496A1 (de) | IGFET mit Injektorzone | |
DE3528562C2 (de) | ||
DE2604735A1 (de) | Integrierter halbleiterbaustein | |
DE19518339C2 (de) | Halbleitereinrichtung und ein Verfahren zur Benutzung derselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |