DE3816667C2 - Gate-gesteuertes monolithisch integriertes Halbleiterelement mit bidirektionaler Leitfähigkeit und Verfahren zu dessen Betrieb - Google Patents

Gate-gesteuertes monolithisch integriertes Halbleiterelement mit bidirektionaler Leitfähigkeit und Verfahren zu dessen Betrieb

Info

Publication number
DE3816667C2
DE3816667C2 DE3816667A DE3816667A DE3816667C2 DE 3816667 C2 DE3816667 C2 DE 3816667C2 DE 3816667 A DE3816667 A DE 3816667A DE 3816667 A DE3816667 A DE 3816667A DE 3816667 C2 DE3816667 C2 DE 3816667C2
Authority
DE
Germany
Prior art keywords
region
layer
semiconductor element
electrode
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3816667A
Other languages
English (en)
Other versions
DE3816667A1 (de
Inventor
Bantval Jayant Baliga
Deva Narayan Pattanayak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of DE3816667A1 publication Critical patent/DE3816667A1/de
Application granted granted Critical
Publication of DE3816667C2 publication Critical patent/DE3816667C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7302—Bipolar junction transistors structurally associated with other devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H01L29/745—Gate-turn-off devices with turn-off by field effect
    • H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

Die Erfindung bezieht sich auf ein gate-gesteuertes monolithisch integriertes Halbleiterelement mit bidirektionaler Leitfähigkeit gemäß Oberbegriff des Patentanspruches 1 sowie auf ein Verfahren zum Betrieb eines solchen Halbleiterelementes.
Ein Halbleiterelement der vorgenannten Art läßt sich der DE-OS 29 45 380 entnehmen, die jedoch ein aus zwei Thyristoren, welche gate-gesteuerte Emitter-Kurzschlüsse aufweisen, bestehendes TRIAC beschreibt.
Aufgabe der Erfindung ist die Schaffung des eingangs genannten gate-gesteuerten monolithisch integrierten Halbleiterelementes, das eine in beide Richtungen verbesserte Leitfähigkeit bei geringen Antriebsspannungen hat. Das zu schaffende Halbleiterelement soll eine inhärente Dreischichtstruktur, eine inhärente Vierschichtstruktur und eine inhärente Fünfschichtstruktur umfassen, wobei der stromleitende Zustand jeder Struktur mittels eines einzelnen isolierten Gates steuerbar sein soll. Es soll weiter ein einzelnes Substrat aus einem Halbleitermaterial geschaffen werden, das mit drei separaten inhärenten Halbleiterstrukturen hergestellt ist, die durch ihre monolithische Kombination die Funktion des integrierten Elementes über die Funktion hinaus verbessern, die durch die einzelnen Elemente erhältlich wäre.
Diese Aufgabe wird gemäß der Erfindung durch den kennzeichnenden Teil des Patentanspruches 1 gelöst.
Vorteilhafte Ausführungsformen des erfindungsgemäßen Halbleiterelementes sind Gegenstand der Ansprüche 2 bis 8.
Der erfindungsgemäße Betrieb des Halbleiterelementes nach der Erfindung ist Gegenstand der Ansprüche 9 bzw. 10.
Im folgenden wird ein Ausführungsbeispiel der Erfindung unter Bezugnahme auf die Zeichnung näher erläutert. Im einzelnen zeigt
Fig. 1 eine Querschnittsansicht einer ersten Ausführungsform eines gate-gesteuerten monolithisch integrierten Halbleiterelementes mit bidirektionaler Leitfähigkeit und
Fig. 2A-2Y aufeinanderfolgende Stufen bei der Herstellung dieses Halbleiterelementes in Form von Querschnitten eines solchen Halbleiterelementes.
Ein gate-gesteuertes monolithisch integriertes Halbleiterelement mit bidirektionaler Leitfähigkeit gemäß der vorliegenden Erfindung kann aus einer Viel­ falt von verschiedenen Halbleitermaterialien hergestellt wer­ den. Die folgende Beschreibung offenbart Halbleiter­ elemente, wie sie in einem Siliziumsubstrat verwirklicht sind, weil Siliziumelemente oder Elemente, die in Silziumsubstraten hergestellt sind, die über­ wältigende Mehrheit der derzeit erhältlichen Halbleiterelemente ausmachen. Die vorliegende Erfindung kann jedoch auch vorteilhaft in Germanium-, Galliumarsenid- und anderen Halb­ leitermaterialien ausgeführt werden.
In Berücksichtigung der entsprechenden Beziehung der Fig. 1 und 2 wurden entsprechende Teile mit gleichen Bezugsziffern versehen. Verschiedene Teile der Halbleiterelemente sind je­ doch nicht in dem richtigen Maß angegeben. Gewisse Abmessungen sind mit Bezug auf andere Abmessungen vergrößert dargestellt, um eine bessere Darstellung und ein klareres Verstehen der vorliegenden Erfindung zu gewährleisten. Obwohl für Zwecke der Darstellung die bevorzugten Ausführungsformen des erfindungs­ gemäßen monolithisch integrierten Halbleiterelementes in jeder besonderen Ausführungsform spezifische P- und N-Bereiche einschließen, sollte verstanden werden, daß die offenbarten Techniken auch anwendbar sind auf monolithisch integrierte Halbleiterelemente, bei denen die Leitfähigkeiten der verschiedenen Bereiche umgekehrt wurden, um z. B. das Gegenstück des dargestellten Elementes zu schaffen.
Obwohl die dargestellten Ausführungsformen in zweidimensionalen Ansichten mit verschiedenen Bereichen mit Tiefe und Breite ge­ zeigt sind, sollte verstanden werden, daß diese Bereiche nur Darstellungen eines Abschnittes einer einzelnen Zelle eines Elementes sind, das eine Vielzahl von Zellen umfaßt, die in einer dreidimensionalen Struktur angeordnet sind und damit Länge, Breite und Tiefe einschließen.
In Fig. 1 ist ein gate-gesteuertes monolithisch integriertes Halbleiterelement 10 mit bidirektionaler Leitfähigkeit dargestellt, das einen inhärenten Transistor, einen inhärenten Thyristor und ein in­ härentes TRIAC umfaßt. Der Begriff "inhärent" bedeutet in der vorliegenden Anmeldung Strukturen, - die im Gegensatz zu ihren konventionellen Gegenstücken - einen oder mehrere Anschlüsse auf­ weisen, die nicht außen verbunden sind. Es gibt somit im erfindungsgemäßen Element einen inhärenten bipolaren Transistor, dessen Basis­ anschluß nicht direkt mit einem äußeren Anschluß verbunden ist. In ähnlicher Weise gibt es einen inhärenten Thyristor, dessen Emitterbereich nicht direkt mit der Kathodenelektrode verbunden ist. Es sind jedoch isolierte Gates innerhalb des Elementes vorhanden zum Kuppeln der verschiedenen Anschlüsse des inhären­ den Elementes mit einer oder mehreren externen Elektroden, um so den vollen Nutzen aus den stromleitenden Eigenschaften der inhärenten Strukturen zu ziehen.
Das gate-gesteuerte monolithisch integrierte Halbleiterelement 10 umfaßt einen Körper aus Halbleitermaterial mit einer ersten Schicht 12, die als P-leitende Schicht eines ersten Leitungstyps (im folgenden "Leitfähigkeitstyp" genannt) dargestellt ist, und einer zweiten Schicht 20 mit entgegengesetztem Leitfähig­ keitstyp, die als leicht N-dotierte Schicht darüber angeordnet dargestellt ist. Ein erster Bereich 22 entgegengesetzten Leitfähig­ keitstyps ist innerhalb der ersten Schicht 12 angeordnet und bildet einen PN-Übergang dazwischen. Der erste Bereich 22 in Kombination mit der ersten Schicht 12 bildet eine erste Ober­ fläche 25 des Elementes.
Ein zweiter Bereich 30 des ersten Leitfähigkeitstyps, als P-Be­ reich dargestellt, ist innerhalb der zweiten Schicht 20 ange­ ordnet und bildet einen PN-Übergang damit. Der zweite Bereich 30 enthält einen ersten stark dotierten zentra­ len Abschnitt 32 und einen zweiten leichter dotierten periphe­ ren Abschnitt 34, welch letzterer den zentralen Abschnitt 32 umgibt und flacher als dieser ist.
Ein dritter Bereich 40 des ersten Leitfähigkeitstyps ist eben­ falls in der zweiten Schicht angeordnet und bildet einen PN- Übergang damit. Der dritte Bereich 40 ist in ge­ genüberliegender Beziehung zum zweiten Bereich 30 angeordnet, und ein Abschnitt der zweiten Schicht 20 befindet sich dazwi­ schen. Der dritte Bereich 40 enthält einen leicht­ dotierten ersten Abschnitt und einen stärker dotierten Ober­ flächenabschnitt 42, der zur Anbringung eines ohmschen Kon­ taktes geeignet ist.
Ein vierter Bereich 50 entgegengesetzten Leitfähigkeitstyps ist innerhalb des zweiten Bereiches 30 angeordnet und bildet einen PN-Übergang damit. Der vierte Bereich 50 besteht aus einer ringförmigen Struktur, in deren Zentrum ein Ab­ schnitt des zweiten Bereiches 30 vorsteht. Der vierte Bereich 50 begrenzt in Kombination mit der zweiten Schicht 20 einen Kanalabschnitt des zweiten Bereiches 30 dazwischen.
Ein fünf­ ter Bereich 55 ist innerhalb des dritten Bereiches 40 ange­ ordnet und bildet einen PN-Übergang damit. Der fünfte Bereich 55 begrenzt in Kombination mit der zweiten Schicht 20 einen Kanalabschnitt des dritten Bereiches 40 dazwischen.
Ein sechster Bereich 60 des entgegengesetzten Leitungstyps ist innerhalb des dritten Bereiches 40 angeordnet und befindet sich vorzugsweise innerhalb eines Ab­ schnittes des stärker dotierten Oberflächenabschnitts 42. Der sechste Bereich 60 ist in gegenüberliegende Beziehung zum fünften Bereich 55 angeord­ net, und ein Abschnitt des dritten Bereiches 40 ragt zwischen den fünften und sechsten Bereich 55 und 60.
Eine erste isolierte Gatestruktur 65 koppelt den vierten Be­ reich 50 mit der zweiten Schicht 20 aufgrund einer geeigneten Vorspannung durch Einrichten eines leitenden Pfades durch den Kanalabschnitt des zweiten Bereiches 30. In ähnlicher Weise ist ein zweites isoliertes Gate 68 oberhalb des Kanalabschnittes des dritten Bereiches 40 angeordnet und koppelt den fünften Be­ reich 55 mit der zweiten Schicht 20 aufgrund einer geeignet an­ gelegten Vorspannung. In einer alternativen bevorzugten, aber nicht dargestellten Ausführungsform können das erste und zweite Gate direkt elektrisch verbunden werden.
Zusätzlich ist eine dritte isolierte Gatestruktur 69 vorgesehen, um den fünften und sechsten Bereich 55 und 60 zu koppeln auf­ grund eines geeignet angelegten Potentials, indem man einen leitenden Kanal in den zwischen den genannten Bereichen ange­ ordneten Abschnitt des Bereiches 40 einrichtet.
In einer bevorzugten Ausführungsform sind sowohl die erste, zweite als auch dritte isolierte Gateelektrode 65, 68 und 69 jeweils mit der von Steuerspannungsquelle verbunden. Eine erste Elektrode 70 ist in ohmschen Kontakt mit dem ohm­ schen Kontaktabschnitt 42 des dritten Bereiches 40 sowie dem darin befindlichen sechsten Bereich 60 angeordnet. Die erste Elektrode 70 stellt auch einen ohmschen Kontakt mit dem zweiten und vierten Bereich 30 und 50 her. Eine zweite Elektrode 72 ist in ohmschen Kontakt mit der ersten Schicht und mit dem ersten Bereich und schließt den PN-Übergang dazwischen kurz.
Das Element 10 leitet einen starken Strom in beide Richtungen aufgrund des Anlegens einer geeigne­ ten Vorspannung an die isolierten Gates. Ist die zweite Elek­ trode 72 positiver vorgespannt als die erste Elektrode 70 und ist das dritte isolierte Gate 69 in geeigneter Weise vorge­ spannt, dann ist der fünfte Bereich 55 mit dem sechsten Bereich 60 gekoppelt, der wiederum direkt mit der Kathodenelektrode 70 verbunden ist. Damit ist die inhärente Vierschicht­ struktur, die die erste Schicht 12, die zweite Schicht 20, den dritten Bereich 40 und den fünften Bereich 55 umfaßt, direkt mit der Kathodenelektrode 70 verbunden und nimmt einen rege­ nerativ leitenden Zustand ein, der einen aktiven Basisantrieb zu einem inhärenten bipolaren Transistor bildet, der die erste Schicht 12, die zweite Schicht 20 und den dritten Bereich 40 einschließlich dessen zweiten Abschnitt 42 umfaßt. Bei Entfernung oder umkehr der Vorspannung vom dritten isolierten Gate 69 wird der fünfte Bereich 55 vom sechsten Bereich 60 und der ersten Elektrode 70 entkoppelt und die Leitfähigkeit endet.
Aufgrund einer geeigneten Vorspannung, die an das erste, zwei­ te und dritte isolierte Gate 65, 68 und 69 angelegt ist, und bei negativerer zweiter Elektrode 72 mit Bezug auf die erste Elektrode 70 tritt in einer Vierschichtstruktur, die den zwei­ ten Bereich 30, die zweite Schicht 20, die erste Schicht 12 und den ersten Bereich 22 umfaßt, eine Leitung in entgegengesetzte Richtung auf. Die inhärente Vierschichtstruktur liefert somit eine regenerative Leitung in diese Richtung. Aufgrund des Anlegens der geeigneten Vorspannung an die erste isolierte Gateelektro­ de 65 endet die regenerative Leitung der Vierschichtstruktur, weil der resultierende leitende Kanal zwischen dem vierten Be­ reich 50 und der Schicht 20 den PN-Übergang zwischen Bereich 30 und Schicht 20 kurzschließt, die Injektion von diesem Über­ gang vermindert und die regenerative Leitung unterbricht. Die vorliegende Erfindung schafft daher ein verbessertes monolithisch integriertes Halbleiterelement, bei dem ein hoher Grad an Lei­ tungsstromdichte in beide Richtungen bei geringem Spannungsabfall erzielt wird.
In den Fig. 2A bis 2Y ist eine bevorzugte Ausführungsform eines Verfahrens zum Herstellen des gate-gesteuerten monolithisch integrier­ ten Halbleiterelementes gemäß der vorlie­ genden Erfindung dargestellt, das die folgenden Stufen aufweist: Zuerst wird ein Körper aus Halbleitermaterial mit der ersten Schicht 12 des ersten Leitfähigkeitstyps und der zweiten Schicht 20 des zweiten entgegengesetzten Leitfähigkeitstyps ge­ schaffen. Wie in Fig. 2B gezeigt, wird anfänglich eine erste Schutzschicht 100, wie eine Oxidschicht, auf der ersten Ober­ fläche 25 des Halbleiterelementes geschaffen. Ein erstes Fenster 85, das in Fig. 2C gezeigt ist, wird durch die erste Schutz­ schicht 100 hindurch geöffnet. Der erste Bereich 22, in Fig. 2D gezeigt, wird innerhalb der ersten Schicht 12 eingerichtet. Danach entfernt man den verbleibenden Teil der ersten Schutz­ schicht 100, wie in Fig. 2E gezeigt.
Nachfolgend wird, wie in Fig. 2F gezeigt, eine zweite Schutz­ schicht 105 auf der zweiten Oberfläche des Halbleiterelemen­ tes 10 geschaffen.
Zweite und dritte Fenster 89 und 90, in den Fig. 2G und 2H gezeigt, werden nacheinander durch die zweite Schutzschicht 105 geöffnet und erste und zweite Abschnitte 32 und 34 des zweiten Bereiches 30 des ersten Leitfähigkeitstyps nacheinander in der ersten Schicht 20 eingerichtet.
Genauer gesagt wird anfänglich das zweite Fenster 89 in einem ersten Abschnitt der zweiten Schutzschicht 105 geöffnet. Eine starke Konzentration eines Dotierungsmittels des ersten Leitfähigkeitstyps wird zur Bildung des zentralen Abschnittes 32 des zweiten Bereiches 30 in die zweite Schicht 20 eingeführt. Danach öffnet man das dritte Fenster 90, das das zweite Fen­ ster 89 umgibt, und der zweite Abschnitt 34 des zweiten Be­ reiches 30 wird durch Einführen einer mäßigen Konzentration einer Dotierungsverunreinigung des ersten Leitfähigkeitstyps in die exponierte Oberfläche der zweiten Schicht 20 eingerichtet. Danach scheidet man, wie in Fig. 2I gezeigt, eine dritte Schutzschicht 110 innerhalb des zweiten Fensters 90 ab.
Dann wird, wie in Fig. 2J gezeigt, durch die zweite Schutz­ schicht 105 ein viertes Fenster 88 geöffnet, und man führt eine geringe Konzentration eines Dotierungsmittels des ersten Leitfähigkeitstyps zur Bil­ dung des dritten Bereiches 40 innerhalb der zweiten Schicht 20 ein.
Wie Fig. 2K zeigt, wird dann eine vierte Schutzschicht 115 in einem Abschnitt des vierten Fensters 88 eingerichtet und eine starke Konzentration eines Dotierungsmittels des ersten Leitfähigkeitstyps wird durch ein fünftes Fenster 91, wie in Fig. 2L gezeigt, eingeführt, um den stark dotierten ohm′schen Kontakt-Bereich 42 innerhalb des dritten Bereiches 40 einzurichten. Danach bringt man innerhalb des fünften Fen­ sters, wie in Fig. 2M gezeigt, eine fünfte Schutzschicht 120 auf. Danach werden sechste, siebente und achte Fenster 92, 93 und 94, wie in Fig. 2N gezeigt, durch die dritte, vierte und fünfte Schutzschicht 110, 115 und 120 hindurch geöffnet, und man führt eine starke Konzentration eines Dotierungsmit­ tels des entgegengesetzten Leitfähigkeitstyps durch die Fenster ein, um die vierten, fünften und sechsten Bereiche 50, 55 und 60 einzu­ richten, wie in Fig. 20 gezeigt. Danach richtet man sechste, siebente und achte Schutzschichten 125, 130 und 135 innerhalb der sechsten, siebenten und achten Fenster 92, 93 und 94 ein, wie in Fig. 2P gezeigt. Eine Gate-Schicht 95 aus Polysili­ zium scheidet man dann auf der Oberfläche des Elementes 10 ab, wie in Fig. 2Q gezeigt. Danach scheidet man eine photo­ lithographische Schicht 96, wie in Fig. 2Q gezeigt, ab und versieht diese unter Anwendung photolithographischer Techniken, wie in Fig. 2R gezeigt, mit einem Muster. Die freigelegten Abschnitte der Gate-Schicht 95 werden mit einem geeigneten Ätzmittel, wie in Fig. 2S gezeigt, entfernt und dann entfernt man die photolithographische Schicht 96, wie in Fig. 2T ge­ zeigt. Danach wird eine Gate-Schutzschicht 97 auf der Gate-Schicht 95 abgeschieden und eine zweite photo­ lithographische Schicht 98 wird auf der Gate-Schutzschicht 97 abgeschieden, wie in Fig. 2U gezeigt. Die photolithographische Schicht 98 wird, wie in Fig. 2V gezeigt, mit einem Muster ver­ sehen. Danach öffnet man Elektrodenkontaktfenster 99 durch die abgeschiedenen Schichten hindurch, wie in Fig. 2W gezeigt, um einen Abschnitt des ohm′schen Kontakt-Bereiches 42 des dritten Bereiches 40 sowie des sechsten Bereiches 60 freizule­ gen. Weiter werden auch Abschnitte des zweiten und vierten Bereiches 30 und 50 freigelegt. Danach entfernt man die photo­ lithographische Schicht 98, wie in Fig. 2X gezeigt, und eine Metallisierungsschicht wird, wie in Fig. 2Y gezeigt, auf die Oberfläche des Elementes aufgebracht, um die Kathoden­ elektrode 70 zu schaffen, die in ohm′schem Kontakt mit dem sechsten und dritten Bereich 60 und 40 und dem vierten und zweiten Bereich 50 und 30 angeordnet ist und elektrisch den zweiten, dritten, vierten und sechsten Bereich verbindet. Da­ nach wird, wie in Fig. 2Y gezeigt, die Anodenelektrode 72 auf die erste Oberfläche 25 in ohm′schem Kontakt mit dem ersten Bereich 22 und der ersten Schicht 12 aufgebracht.
Somit wurde ein gate-gesteuertes monolithisch integriertes Halbleiterelement mit bidirektionaler Leitfähigkeit geschaffen, bei dem ein inhärenter bipolarer Transistor durch ein Element angetrieben wird, das durch ein isoliertes Gate gesteuert ist und den bipolaren Transistor in den voll angeschalteten Zustand in Durchlaßrichtung antreibt, während unter den Bedingungen der Stromleitung in entgegengesetzter Richtung ein mit isoliertem Gate gesteuerter Thyristor aktiviert wird, um für eine ähnliche Stromleitung bei hoher Stromdichte und ge­ ringer Spannung zu sorgen. In beiden Richtungen wird der Strom abgeschaltet, indem man eine geeignete Vorspannung an die iso­ lierten Gates legt. Das erfindungsgemäße Halbleiterelement ist daher besonders geeignet zum Einsatz in Wechselstromschaltungen.

Claims (10)

1. Gate-gesteuertes monolithisch integriertes Halbleiterlement (10) mit bidirektionaler Leitfähigkeit, umfassend:
eine erste Schicht (12) eines ersten Leitungstyps,
eine zweite Schicht (20) eines zweiten, dem ersten entgegengesetzten Leitfähigkeitstyps auf der ersten Schicht,
einem ersten Bereich (22) eines zweiten Leitungstyps, der innerhalb der ersten Schicht angeordnet ist, wobei der erste Bereich und die erste Schicht jeweils einen Abschnitt einer ersten Oberfläche (25) des Elementes bilden,
zweite und dritte Bereiche (30, 40) des ersten Leitungstyps, die in der zweiten Schicht des Elements angeordnet sind und PN-Übergänge damit bilden,
einen vierten Bereich (50) des zweiten Leitungstyps, der innerhalb des zweiten Bereichs (30) angeordnet ist, wobei die zweite Schicht und der zweite und vierte Bereich jeweils einen Teil einer zweiten Oberfläche des Elements bilden,
fünfte und sechste Bereiche (55, 60) des zweiten Leitungstyps, die innerhalb des dritten Bereiches (40) angeordnet sind und PN-Übergänge damit bilden, wobei fünfter und sechster Bereich einander gegenüberliegend angeordnet sind und sich ein Abschnitt des dritten Bereichs zwischen ihnen befindet und der dritte, fünfte und sechste Bereich jeweils einen Abschnitt der zweiten Oberfläche des Elements bilden,
eine erste Elektrode (70), die in ohmschem Kontakt mit dem zweiten, dritten, vierten und sechsten Bereich (30, 40, 50, 60) angeordnet ist,
eine zweite Elektrode (72), die in ohmschem Kontakt mit der ersten Schicht (12) und dem ersten Bereich (22) angeordnet ist, und
eine erste isolierte Gatestruktur (65) zum Kuppeln des vierten Bereichs (50) mit der zweiten Schicht (20), dadurch gekennzeichnet, daß der fünfte Bereich (55) frei von ohmschen Verbindungen mit der ersten Elektrode (70) ist, und
daß eine zweite isolierte Gatestruktur (68) zum Kuppeln des fünften Bereiches (55) mit der zweiten Schicht (20) und eine dritte isolierte Gatestruktur (69) zum Kuppeln des fünften Bereiches (55) mit dem sechsten Bereich (60) vorhanden sind.
2. Halbleiterelement nach Anspruch 1, dadurch gekennzeichnet, daß die erste und die zweite Gatestruktur miteinander verbunden sind.
3. Halbleiterelement nach Anspruch 1 oder 2, worin der dritte Bereich (40) einen stark dotierten ohmschen Kontaktabschnitt (42) enthält.
4. Halbleiterelement nach Anspruch 3, worin der sechste Bereich (60) den ohmschen Kontaktabschnitt (42) überlappt.
5. Halbleiterelement nach Anspruch 1 oder 2, worin der zweite Bereich (30) an der zweiten Oberfläche einen stark dotierten zentralen Abschnitt (32) und einen leicht dotierten peripheren Abschnitt (34) enthält.
6. Halbleiterelement nach Anspruch 5, worin der periphere Abschnitt (34) des zweiten Bereiches (30) flacher ist als der zentrale Abschnitt (32) des zweiten Bereiches und einen Teil des zentralen Abschnittes umgibt.
7. Halbleiterelement nach Anspruch 1 oder 2, worin der vierte Bereich (50) in Kombination mit der zweiten Schicht (20) einen Kanalabschnitt des zweiten Bereiches bildet und die erste isolierte Gatestruktur (65) über diesem Kanalabschnitt des zweiten Bereiches angeordnet ist.
8. Halbleiterelement nach Anspruch 1 oder 2, worin der fünfte Bereich (55) in Kombination mit der zweiten Schicht (20) einen Kanalabschnitt des dritten Bereiches bildet und die zweite isolierte Gatestruktur (68) über diesem Kanalabschnitt des zweiten Bereiches angeordnet ist.
9. Verfahren zum Betrieb des Halbleiterelements nach Anspruch 1, dadurch gekennzeichnet, daß bei Anliegen einer negativen Hauptvorspannung an der zweiten Elektrode (72) mit Bezug auf die erste Elektrode bei Anlegen einer geeigneten Vorspannung an die erste isolierte Gatestruktur (65) der vierte Bereich (50) mit der zweiten Schicht (20) koppelt, um die Leitung in einer Vierschichtstruktur zu unterbrechen, die den ersten Bereich (22), die erste Schicht (12), die zweite Schicht (20) und den zweiten Bereich (30) umfaßt.
10. Verfahren zum Betrieb des Halbleiterelements nach Anspruch 1, dadurch gekennzeichnet, daß bei Anliegen einer positiven Hauptvorspannung an der zweiten Elektrode (72) mit Bezug auf die erste Elektrode bei Anlegen einer geeigneten Vorspannung an die dritte isolierte Gatestruktur (69) der fünfte Bereich (55) vom sechsten Bereich (60) entkoppelt, um den Stromfluß in einer Vierschichtstruktur zu unterbrechen, die die erste und zweite Schicht (12, 20) und den dritten und fünften Bereich (40, 55) umfaßt.
DE3816667A 1987-05-19 1988-05-17 Gate-gesteuertes monolithisch integriertes Halbleiterelement mit bidirektionaler Leitfähigkeit und Verfahren zu dessen Betrieb Expired - Fee Related DE3816667C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/051,430 US4857983A (en) 1987-05-19 1987-05-19 Monolithically integrated semiconductor device having bidirectional conducting capability and method of fabrication

Publications (2)

Publication Number Publication Date
DE3816667A1 DE3816667A1 (de) 1988-12-01
DE3816667C2 true DE3816667C2 (de) 1993-11-25

Family

ID=21971267

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3816667A Expired - Fee Related DE3816667C2 (de) 1987-05-19 1988-05-17 Gate-gesteuertes monolithisch integriertes Halbleiterelement mit bidirektionaler Leitfähigkeit und Verfahren zu dessen Betrieb

Country Status (5)

Country Link
US (1) US4857983A (de)
JP (1) JPH0671079B2 (de)
DE (1) DE3816667C2 (de)
FR (1) FR2615656B1 (de)
GB (1) GB2204995B (de)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5105243A (en) * 1987-02-26 1992-04-14 Kabushiki Kaisha Toshiba Conductivity-modulation metal oxide field effect transistor with single gate structure
DE58905355D1 (de) * 1988-04-22 1993-09-30 Asea Brown Boveri Abschaltbares Leistungshalbleiterbauelement.
DE68926384T2 (de) * 1988-11-29 1996-10-10 Toshiba Kawasaki Kk Lateraler Leitfähigkeitsmodulations-MOSFET
MY105657A (en) * 1989-03-17 1994-11-30 Ngk Insulators Ltd Apparatus for driving rollers in roller hearth kiln
US5184201A (en) * 1989-06-07 1993-02-02 Kabushiki Kaisha Toyoda Jidoshokki Seisakusho Static induction transistor
JP2551152B2 (ja) * 1989-06-29 1996-11-06 富士電機株式会社 Ｍｏｓコントロールサイリスタ
EP0409010A1 (de) * 1989-07-19 1991-01-23 Asea Brown Boveri Ag Abschaltbares Leistungshalbleiterbauelement
DE69034136T2 (de) * 1989-08-31 2005-01-20 Denso Corp., Kariya Bipolarer transistor mit isolierter steuerelektrode
US5119153A (en) * 1989-09-05 1992-06-02 General Electric Company Small cell low contact resistance rugged power field effect devices and method of fabrication
US5234851A (en) * 1989-09-05 1993-08-10 General Electric Company Small cell, low contact assistance rugged power field effect devices and method of fabrication
JPH03204976A (ja) * 1989-10-20 1991-09-06 Fuji Electric Co Ltd 半導体装置
DE3942490C2 (de) * 1989-12-22 1994-03-24 Daimler Benz Ag Feldeffekt-gesteuertes Halbleiterbauelement
JP2946750B2 (ja) * 1990-08-16 1999-09-06 富士電機株式会社 半導体装置
JPH0795597B2 (ja) * 1990-08-18 1995-10-11 三菱電機株式会社 サイリスタおよびその製造方法
US6208195B1 (en) 1991-03-18 2001-03-27 Integrated Device Technology, Inc. Fast transmission gate switch
WO1992016998A1 (en) 1991-03-18 1992-10-01 Quality Semiconductor, Inc. Fast transmission gate switch
DE69228721T2 (de) * 1991-06-10 1999-10-21 Kabushiki Kaisha Toshiba, Kawasaki Thyristor mit isoliertem Gate
US5428228A (en) * 1991-06-10 1995-06-27 Kabushiki Kaisha Toshiba Method of operating thyristor with insulated gates
JP2957795B2 (ja) * 1992-03-16 1999-10-06 三菱電機株式会社 半導体装置及びその製造方法
JP3119931B2 (ja) * 1992-03-31 2000-12-25 株式会社東芝 サイリスタ
US5317171A (en) * 1992-04-29 1994-05-31 North Carolina State University MOS gated thyristor with remote turn-off electrode
US5296725A (en) * 1992-06-10 1994-03-22 North Carolina State University At Raleigh Integrated multicelled semiconductor switching device for high current applications
EP0622854B1 (de) * 1993-04-27 1999-11-24 Hitachi, Ltd. Halbleiterschalter mit IGBT und Thyristor
US5835985A (en) * 1993-09-14 1998-11-10 Kabushiki Kaisha Toshiba Reverse conducting gate-turnoff thyristor
JP3180875B2 (ja) * 1994-04-01 2001-06-25 富士電機株式会社 絶縁ゲート型サイリスタ
US5483087A (en) * 1994-07-08 1996-01-09 International Rectifier Corporation Bidirectional thyristor with MOS turn-off capability with a single gate
US5493134A (en) * 1994-11-14 1996-02-20 North Carolina State University Bidirectional AC switching device with MOS-gated turn-on and turn-off control
JP3209091B2 (ja) * 1996-05-30 2001-09-17 富士電機株式会社 絶縁ゲートバイポーラトランジスタを備えた半導体装置
JPH10125896A (ja) * 1996-10-16 1998-05-15 Fuji Electric Co Ltd 絶縁ゲート型サイリスタ
JPH10284718A (ja) * 1997-04-08 1998-10-23 Fuji Electric Co Ltd 絶縁ゲート型サイリスタ
DE19750413A1 (de) * 1997-11-14 1999-05-20 Asea Brown Boveri Bipolartransistor mit isolierter Steuerelektrode (IGBT)
US8618576B1 (en) * 2012-08-27 2013-12-31 Infineon Technologies Ag Semiconductor device with back side metal structure
CN102916042B (zh) * 2012-09-28 2015-02-11 江苏物联网研究发展中心 逆导igbt器件结构及制造方法
CN103872136A (zh) * 2014-03-24 2014-06-18 江苏宏微科技股份有限公司 双栅mos结构的功率晶体管及其制作方法
JP6285831B2 (ja) * 2014-09-12 2018-02-28 株式会社東芝 半導体素子

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4199774A (en) * 1978-09-18 1980-04-22 The Board Of Trustees Of The Leland Stanford Junior University Monolithic semiconductor switching device
GB2057188B (en) * 1979-08-22 1983-10-19 Texas Instruments Ltd Semiconductor switch device for a-c power control
DE2945380A1 (de) * 1979-11-09 1981-05-21 Siemens AG, 1000 Berlin und 8000 München Triac mit einem mehrschichten-halbleiterkoerper
US4364073A (en) * 1980-03-25 1982-12-14 Rca Corporation Power MOSFET with an anode region
IE55992B1 (en) * 1982-04-05 1991-03-13 Gen Electric Insulated gate rectifier with improved current-carrying capability
US4443931A (en) * 1982-06-28 1984-04-24 General Electric Company Method of fabricating a semiconductor device with a base region having a deep portion
US4604638A (en) * 1983-05-17 1986-08-05 Kabushiki Kaisha Toshiba Five layer semiconductor device with separate insulated turn-on and turn-off gates

Also Published As

Publication number Publication date
GB8811876D0 (en) 1988-06-22
FR2615656A1 (fr) 1988-11-25
JPH0671079B2 (ja) 1994-09-07
GB2204995A (en) 1988-11-23
JPS644072A (en) 1989-01-09
US4857983A (en) 1989-08-15
FR2615656B1 (fr) 1992-02-21
DE3816667A1 (de) 1988-12-01
GB2204995B (en) 1991-03-20

Similar Documents

Publication Publication Date Title
DE3816667C2 (de) Gate-gesteuertes monolithisch integriertes Halbleiterelement mit bidirektionaler Leitfähigkeit und Verfahren zu dessen Betrieb
DE4013643C2 (de) Bipolartransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE68926384T2 (de) Lateraler Leitfähigkeitsmodulations-MOSFET
DE3816002C2 (de)
DE69332619T2 (de) Verfahren zur Herstellung von einem Feldeffektbauelement mit einem isolierten Gatter
DE69315239T2 (de) VDMOS-Transistor mit verbesserter Durchbruchsspannungscharakteristik
DE3685709T2 (de) Substratstruktur zur herstellung einer halbleiterverbundanordnung.
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE10161129B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE4037876A1 (de) Laterale dmos-fet-vorrichtung mit reduziertem betriebswiderstand
DE69222380T2 (de) Lateraler, bipolarer Transistor mit isolierter Steuerelektrode und entsprechende Mehrfachanordnung
EP0033003A2 (de) Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE2932043A1 (de) Feldgesteuerter thyristor und verfahren zu seiner herstellung
DE3411020C2 (de)
DE3689931T2 (de) Schnell schaltende laterale Transistoren mit isoliertem Gate.
DE3214893A1 (de) Halbleiteranordnung
DE3586217T2 (de) Gto-thyristor und verfahren zu dessen herstellung.
DE1437435B2 (de) Hochfrequenzverstärker mit Feldeffekttransistor
DE2456131A1 (de) Fotosensible vorrichtung
DE4207569A1 (de) Steuerbarer thyristor mit isoliertem gate und verfahren zu seiner herstellung
DE69528502T2 (de) Statischer Induktionthyristor und Verfahren zur Herstellung
DE1639349C3 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode, Verfahren zu seiner Herstellung und Verwendung eines solchen Feldeffekt-Transistors in einer integrierten Schaltung
DE3687049T2 (de) Bipolare eigenschaften aufweisender transistor mit heterouebergang.
DE19801313C2 (de) FET mit Source-Substratanschluß

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 29/743

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee