DE1639349C3 - Feldeffekt-Transistor mit isolierter Gate-Elektrode, Verfahren zu seiner Herstellung und Verwendung eines solchen Feldeffekt-Transistors in einer integrierten Schaltung - Google Patents

Feldeffekt-Transistor mit isolierter Gate-Elektrode, Verfahren zu seiner Herstellung und Verwendung eines solchen Feldeffekt-Transistors in einer integrierten Schaltung

Info

Publication number
DE1639349C3
DE1639349C3 DE1639349A DEN0032037A DE1639349C3 DE 1639349 C3 DE1639349 C3 DE 1639349C3 DE 1639349 A DE1639349 A DE 1639349A DE N0032037 A DEN0032037 A DE N0032037A DE 1639349 C3 DE1639349 C3 DE 1639349C3
Authority
DE
Germany
Prior art keywords
field effect
zone
effect transistor
gate electrode
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1639349A
Other languages
English (en)
Other versions
DE1639349A1 (de
DE1639349B2 (de
Inventor
Rijkent Jan Nijmegen Nienhius (Niederlande)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE1639349A1 publication Critical patent/DE1639349A1/de
Publication of DE1639349B2 publication Critical patent/DE1639349B2/de
Application granted granted Critical
Publication of DE1639349C3 publication Critical patent/DE1639349C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/02—Contacts, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/145—Shaped junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)

Description

Die Erfindung betrifft einen Feldeffekt-Transistor entsprechend dem Oberbegriff des Anspruchs 1.
Ein Feldeffekt-Transistor dieser Art ist aus der CR-PS 13 49 963 bekannt.
Feldeffekt-Transistoren der genannten Art lassen sich z. B. zum Schalten und/oder zum Verstärken der elektrischen Signale benutzen. Dabei wird im Betriebszustand zwischen zwei Elektrodenzonen ein solcher Potentialunterschied erzeugt, daß der PN-Übergang zwischen dem Substratgebiet und einer der Elektrodenzonen, die zur Drainzone gehört, in der Sperrichtung geschaltet ist. Infoige des zwischen der Gate-Elektrode und dem Substratgebiet angelegten, veränderlichen Spannungsunterschieds entsteht zwischen den erwähnten zwei Elektrodenzonen ein Stromkanal des anderen Leitungstyps mit veränderlicher Leitfähigkeit
Bei bekannten Feldeffekt-Transistoren werden die Source- und Drainelektroden und die Gate-Elektroden mit Anschlußleitungen verbunden, die alle an der Oberfläche angebracht sind, an der die Elektrodenzonen angrenzen.
Bei solchen MOS-Transistoren, bei denen die Source- und Drainzonen interdigitale Systeme bilden, tritt das Problem auf. daß die Gate-Elektrode nicht oder nur sehr schwer interdigital zwischen den Source- und Drainzonen angebracht werden kann. In der Praxis wird daher meistens die Gate-Elektrode in Form einer durch eine Oxidschicht von diesen Zonen getrennten Metallschicht über den Source- und Drainzonen angebracht und mit einer Anschlußleilung verbunden (BE-PS 6 82 881). Da bei dieser Ausführungsform die Gate-Elektrode die Drainzone praktisch vollkommen abdeckt, ist die Kapazität zwischen Drainzone und Gate-Elektrode verhältnismäßig hoch. Diese Rückku,;plungskapazität kann insbesondere bei höheren Frequenzen sehr störend wirken.
Bei den erwähnten bekannten Ausführungsformen ist weiter der den Strom führende Teil des Halbleiterkörners verhältnismäßig sehr klein, da die Source- und Drainzonen nur einen geringen Teil des Körpers beanspruchen. Infolgedessen haben bei Fcldcffckt-Trnsistoren der erwähnten Art sowohl die Source- als auch die Diainzon« einen verhältnismäßig hohen Reihenwiderstand, was insbesondere bei Hochleistungstransistorcn zu unerwünschten Verlusten führt.
Bei der bekannten Ausführungsform nach der FR-PS 13 49 963 ist die Gate-Elektrode zwischen den ineinandergreifenden Source- und Drainclektroden mäandcrförmig angeordnet. Dazu sind aber sehr enge Metallisierungsloleranzcn erforderlich, so daß die erwünschte Reproduzierbarkeit des Herstellungsverfahrens einen erheblichen Aufwand forciert.
Der Erfindung liegt die Aufgabe zugrunde, einen Feldeffekt-Transistor mit isolierter Gate-Elektrode und mil geringem Source-- und Drain-Scricnwidcrstand, bei dem, um eine störende Rückwirkungskapazität zu vermeiden, die Gate-Elektrode zwischen den Source- und Drainzonen auf einer Isolierschicht ausgebildet ist, also einen Feldeffekttransistor mit den Merkmalen des Oberbegriffs des Anspruchs I, ausgebildet ist, in solcher Weise auszuführen, daß zu enge Metallisicrungstoleranzcn vermieden werden.
Die Erfindung gründet sich auf die Erkenntnis, daß bei einem solchen Feldeffekt-Transistor durch Verbindung einer der Elektrodenzonen mit einem anschließenden G ebiet des gleichen Leitungstyps, das nur außerhalb des von dem Feldeffekt-Transistor beanspruchten Gebietes an einer Oberfläche des Halbleiterkörpers angrenzt, sowohl geometrisch als auch elektrisch wesentliche Vorteile erzielt werden können.
Die genannte Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst
Unter Anschlußleiter wird hier und im folgenden eine elektrische Leitung verstanden, die mit einem gewählten Potential verbunden werden kann. Ein solcher Anschlußleiter kann aus einem Metalldraht oder einer Metallbahn, aber auch z. B. aus einer diffundierten Zone des Halbleiterkörpers bestehen.
Dadurch, daß bei dem Feldeffekt-Transistor nach der Erfindung eine der Source- und Drainzonen nicht an der gleichen Fläche wie die übrigen Elektroden kontaktiert >o wird, kann der Transistor ohne sehr enge Metallisierungstoieranzen hergesieiit werden und der Reihenwiderstand der Source- und Drainzonen wird herabgesetzt.
Ein Feldeffekt-Transistor nach der Erfindung hat den wesentlichen Vorteil, daß eine der Elektrodenzonen außerhalb des von dem Feldeffekt-Transistor geometrisch beanspruchten Gebietes angeschlossen werden kann, so daß innerhalb der Transistorgeometrie ein Raum zum Kontaktanschluß der anderen Elektroden jo frei wird. Die Anwendung der Erfindung ergibt dabei die Möglichkeit, alle Elektroden untereinander als interdigitale Systeme auszubilden, wobei durch Vermeidung überflüssiger Überlappung z. B. die Rückkopplungskapazität zwischen Gate-Elektrode und Drainzone erheblieh verringert werden kann.
Weitere Ausgestaltungen des Feldeffekt-Transistors nach der Erfindung ergeben sich aus den Unteransprüchen 2 bis 6.
Die Erfindung betrifft weiter ein Verfahren zur Herstellung eines Feldeffekt-Transistors der oben gekennzeichneten Art.
Dabei wird von einem Verfahren entsprechend dem Oberbegriff des Anspruchs 7 ausgegangen, wie es aus Proc.lEEE52(1964), 1487-1490,bekannt ist. ·»■;
Die Erfindung betrifft schließlich die Verwendung des erfindungsgemäßen Feldeffekt-Transistors in einer integrierten Schaltung, in der eine Elcktrodenzone eines Feldeffekt-Transistors mittels einer Vcrbindungsüone mit einer Zone desselben Leilungstyps eines weiteren vt Schaltungselemcntes verbunden ist.
Unter Schaltungselement werden hier passive und aktive Strukturen verstanden, die durch gegenseitige Verbindungen eine elektrische Schaltunganordnung wie Dioden, Transistoren, Mehrschichtenstrukturen, Widerstände, Kapazitäten, usw. bilden können.
Die Erfindung wird nachstehend anhand der Zeichnungen an einigen Ausführungsbeispielen näher erläutert. Es zeigt
F i g. I eine Draufsicht auf einen Feldeffekt-Transistor nach der Erfindung,
F i g. 2 schematisch einen Querschnitt längs der Linie H-Ildes Fcldeffekt-Transistors nach Fig. I,
F i g. 3 bis 5 schematisch im Querschnitt verschiedene Stufen der Herstellung des Feldeffekt-Transistor nach ω den F i g. I und 2,
Fig.6a bis 6d schematisch im Querschnitt verschiedene Stufen eines anderen Herstellungsverfahrens für einen Feldeffekt-Transistor nach der Erfindung,
Fig.7 schematisch im Querschnitt ein weiteres Beispiel eines Teiles eines Feldeffekt-Transistors naep der Erfindung,
F ig.8 eine Draufsicht auf einen Teil einer integrierten Schaltung mit einem Feldeffekt-Transistor nach der Erfindung,
Fig.9 schematisch einen Querschnitt längs der Linie IX-IX der integrierten Schaltung nach F i g. 8.
Deutlichkeitshalber sind die Figuren insbesondere in bezug auf die Abmessungen in der Dickenrichtung nicht maßstäblich gezeichnet.
F i g. 1 zeigt eine Draufsicht und F i g. 2 einen Querschnitt längs der Linie U-Il eines Feldeffekt-Transistors nach der Erfindung. Dieser Feldeffekt-Transistor ist in einem einkristallinen Halbleiterkörper aus Silicium, dessen obere Fläche 1 teilweise durch eine isolierende Schicht 2 aus Siliciumoxid bedeckt ist, angebracht
Der Feldeffekt-Transistor enthält ein an der oberen Fläche 1 angrenzendes Substratgebk 3 aus N-Silicium und auch eine an der oberen Fläche J angrenzende, durch das Substratgebiet 3 voneinander getrennte Sourcezone 4 und eine Drainzone 3 aus P-Silicium.
Auf der isolierenden Oxidschicht 2 ist zwischen den Zonen 4 und 5 eine als Gate-Elektrode dienende Metallschicht 6 angebracht, während die Drainzone 3 mit einer Anschlußleitung in Form einer auf der Oxidschicht 2 angebrachten Metallschicht 7 versehen ist, die durch Fenster 8 der Oxidschicht rr.it der Zone 5 in Berührung ist. In den Draufsichten (Fig. 1 und 8) sind die Grenzen ganz oder teilweise auf der Isolierschicht 2 angebrachter Metallsrhichten gestrichelt angedeutet. Die durch die Pfeile 14, 15 und 16 angegebenen Abmessungen betragen 300,500 bzw. 500 μίτι.
Die aus fünf Teilzonen bestehende P-Ieitende Sourcezone 4 (siehe Fig. 2) ist mit einer P-Ieitenden. anschließenden Zone 9 verbunden, die in dem die Sourcezone 4 begrenzenden Gebiet des I lalbleitt; körpers unterhalb des Substratgebietes 3 liegt. Die anschließende Zone 9 grenzt an die gegenüber der obeien Fläche 1 liegende untere Fläche 10 des Halbleiterkörpers an und ist auf dieser unteren Fläche
10 mit einem Anschlußieiter in Form einer Metallschicht
11 verbunden, die auf einem leitenden Träger, z. B. auf einer Bodenplatte angebracht sein kann.
Die mit der anschließenden Zone 9 verbundene Sourcezone 4 bildet ein interdigitales System mit der Drainzone 5 (siehe in F i g. I und 2) und die mit der Zone 5 verbundene Metallschicht 7 bildet ein interdigitales System mit der Gste-Elektrode 6. Dabei ist in der Ausführungsform der F i g. 1 und 2 die Gate-Elektrode 6 über die Sourcezone 4 gelegt. Erwünschtenfalls kann jedocl- ?ur Verringerung der Kapazität zwischen Sourcezone und Gate-Elektrode letztere über der Sourcezone weggelassen werden (siehe z. B. die Struktur des Feldeffekt-Transistors A der F i g. 8).
Der Abstand zwischen der oberen Fläche 1 und der unteren Fläche 10 beträgt etwa 120 Jim und die Dicke des Substratgebiets 3 ist etwa 8 μηι. so daß die anschließende Zone 9 sich über mehr als 90% des Abstandes zwischen der unteren und der oberen Fläche erstreckt. Das Substratgebiet 3 ist außerhalb des von den Elektrodenzonen 4 und 5 und dei Gate-Elektrode 6 beanspruchten Gebietes an der oberen Fläche 1 mit einem Anschlußleiter in Form einer Metallschicht 12 verbunden, die auf der Oxidschicht 2 angebracht ist und durch ein Fenster 13 der Oxidschicht mit dem
Substratgebiet 3 in Berührung ist.
Der Feldeffekt-Transistor nach den Fig. I und 2 läßt sich wie folgt herstellen (siehe die F i g. 3 bis 5).
Es wird (siehe F i g. 3) von einem Tragkörper in Form einer P-Siliciumplatte 9 mit einer Dicke «on etwa 250 um mit polierter oberer Fläche und einem spezifischen Widerstand von 0.07 Ohm · cm ausgegangen. Auf dieser Halbleiterplatte 9 wird eine Anzahl identischer oder nicht identischer Schaltungselemente angebracht. Die Herstellung wird nachstehend lediglich in bezug auf den Feldeffekt-Transistor nach (■ i g. I beschrieben und nur die Behandlungen an der oberen (■"lache werden in den Figuren veranschaulicht.
Auf dem Tragkörper 9 wird durch in der Halbleitertechnik allgemein übliche Verfahren eine Nlcitcndc, epilaktische Schicht 3 angewachsen, die eine Dicke von etwa ΙΟμηι und einen spezifischen Widerstand von 1 Ohm ■ cm hat. Diese Schicht wird bei 1200°C in fciichtrm Sauerstoff oxidiert und in der entstandenen Oxidschicht 16 (siehe F i g. 3) werden durch allgemein übliche photographische Ätz- und Maskierungsverfahren Fenster 17 mit einer Breite von 10 (im geätzt. Darauf wird durch diese Fenster bei 1200"C Bor eindiffundiert. bis die diffundierten Gebiete 4. welche die Source/one bilden, (siehe F i g. 4) mit der Unterlage 9 in Berührung gelangen, deren den Leitiingstyp bestimmende Verunreinigungen inzwischen auch über einen Abstand von einigen μπι in die Schicht eindiffundicrt werden. In der entstandenen Oxidschicht 18 werden dann Fenster mit einer Breite von 25 μπι geätzt, durch welche wieder Bor bis zu einer Tiefe von etwa 2 μιτι eindiffundiert wird, um eine Drainzone 5 (siehe F i g. 5) zu bilden.
In der Oxidschicht 2 auf der Oberseite werden Fenster 8 geätzt, um einen Kontakt mit der Drainzonc 5 herzustellen, während im vorliegenden ("alle auch ein Fenster 13 zur Kontakthcrstellung mit dem Substratgebiet 3 vorgesehen wird.
Darauf werden Metallschichten 6, 7 und 12 (siehe (■"ig. I) durch Aufdampfen von Aluminium und selektives Ätzen des Metalles durch Anwendung von Photomaskicrungsvcrlahrcn angebracht. Die Metallschichten 6. 7, 11 und 12 können direkt oder über auf der Oxidschicht angebrachte Metallbahnen mit Ansehlußlcitern verbunden werden.
Die Platte wird darauf auf der Unterseite abgeschliffen und geätzt bis zu einer Dicke von etwa 120 μιτι. worauf die Unterseite mit einer Metallschicht 11 (siehe F i g. 2) versehen wird, mittels deren der Feldeffekt-Transistor auf einem leitenden Träger angebracht werden kann.
In Fig. 2 ist veranschaulicht, auf welche Weise der erhaltene Feldeffekt-Transistor zum Verstärken elektrischer Signale benutzt werden kann. Die Sourcezone 4 ist dann mit dem Pluspol einer Spannungsquelle £über das anschließende Gebiet 9, die Metallschicht 11 und die galvanische Verbindung 21 verbunden. Die Drainzone 5 ist über die Anschlußklemmen 25 und 26 galvanisch mit dem Minuspol der Quelle £ verbunden. Die Gate-Elektrode 6 ist über die Anschlußklemmen 23 und 24 und das Substratgebiet 3 ist über die Metallschicht 12 durch die Anschlußklemmen 27 und 28 galvanisch mit dem Pluspol von E verbunden. Die Zone 4 ist somit dem Eingangskreis 4-9-11-21-24-23-6 und dem Ausgangskreis 4-9-11-21-£-26-25-7 gemeinsam. Das zu verstärkende Signal kann in Reihe mit einer passend gewählten Vorspannung der Gate-Elektrode 6 über die Klemmen 23 und 24 zugeführt werden, während das verstärkte Signal über die Klemmen 23 und 26 der Anschlußleitung 22 dem Drain (5, 7) entnommen werden kann. Außerdem kann ein zweites Signal über die Klemmen 27 und 28 der auf dem Substratgebiet 3 angebrachten ', Metallschicht 12 zugeführt werden.
F.in anderes Verfahren z.ur Herstellung eines Feldeffckt-Transistors nach der Erfindung wird nachstehend kurz anhand der F i g. 6a bis 6d beschrieben. Obwohl der Erfindung gemäß ihrer Aufgabenstellung auf interdigitale Systeme beschränkt ist. zeigen die Fig.6a bis 6d und Fig. 7 deutlichkeitshalber nur einen linger jeder Flektrodcnzone. In einer Oberfläche eines Trag^orpers 31 z. B. aus P-Silicium wird örtlich durch chi' tusche und/oder mechanische Mittel eine Verscnki.'ig 32
f> vorgesehen, worauf (siehe Fi g. 6b) auf dem Tragkörper eine cpitaklischc Schicht 33 aus N-Silicium angewachsen wird, die darauf bis zu dem in F i g. bb gestrichelt angedeuteten Pegel abgeschliffen und somit außerhalb der Versenkung auf dem Gebiet des Tragkörpers entfernt wird (siehe F i g. 6c).
Darauf wird in die Schicht 33 ein.1 P-Ieitende Flektrodcnzone 35 (siehe F i g. bd) diffundiert, die als Drainzonc dient, während der vorerwähnte, außerhalb der Versenkung 32 neben der epitaktischen Schicht 33
r, liegende Teil des Tragkörpers 31 als Sourcezone dient Auf der während der Diffusion oder nachher gebildeten Oxidschieb« 36 wird die Gate-Elektrode 37 angebracht, während die Drainzone 35 durch ein Fenster in der Oxidschicht durch eine Metallschicht 38 und die untere
in fläche durch eine Metallschicht 39 kontaktiert werden.
In den vorstehend beschriebenen Ausfühningsformen grenzt die anschließende Zone an die untere Fläche der Halbleitcrplattc an. Wie vorstehend erwähnt, kann es unter Umständen erwünscht sein, daß die anschließende
C, Zone an die obere Fläche angrenzt und/oder sich lediglich unterhalb des Substratgebietes außerhalb des unter der anderen Elektrodcnzone liegenden Gebietes erstreckt. Eine solche Ausführungsform ist im Querschnitt schematisch in F i g. 7 dargestellt. Darin befindet
4fi sich auf einem Tragkörper 50 z. B. aus P-Silicium eine epitaktische Schicht 43 aus P-Silicium. auf der eine Oxidschicht 42 angebracht ist. in dieser Struktur siiiu durch Diffusion die N-Ieitenden Gebiete 44, 45, 48 und 49 vorgesehen, während die Metallschichten 46, 47 und
4i 51 auf der Oxidschicht oder in Fenstern derselben angebracht sind. Es entsteht auf diese Weise eine Fcldeffckt-Transistorstruktur mit einer Sourcezone 44, einer Drainzonc 45 und einer Gate-Elektrode 46. wobei die Sourcezone 44 mit einer anschließenden Zone (48,
so 49) verbunden ist. die an die obere Fläche angrenzt -nd sich lediglich außerhalb des unter der Drainzone 45 liegenden Gebietes unterhalb des Substratgebictes 43 erstreckt.
Eine solche Struktur kann z. B. dadurch erhalten werden, daß, bevor die epitaktische Schicht 43 angebracht wird, durch Diffusion örtlich eine N-Ieitende »vergrabene« Schicht (buried layer) auf dem Tragkörper angebracht wird, die während des Anwachsens der Schicht 43 und der nachfolgenden Diffusionen das
bo Gebiet 48 liefert. Die Gebiete 44, 45 und 49 werden darauf ähnlich wie in den vorhergehenden Ausführungsformen von der oberen Fläche her selektiv in die Schicht 43 eindiffundiert, worauf die Gate-Elektrode 46 und die Kontaktschichten 47 und 51 angebracht werden.
Schließlich ist in Fig.8 in einer Draufsicht und in Fig.9 schematisch im Querschnitt längs der Linie (X-IX ein Teil einer integrierten Schaltungsanordnung dargestellt, in der ein Feldeffekt-Transistor A mit einer
anschließenden Zone über die Zone mit der Kollektor-/one eines Transistors ö verbunden ist. Der Feldeffekt-Transistor A besteht ähnlich wie der Feldeffekt-Transistor der F i g. I und 2 aus einer PSource/one 61, einer P-Drainzone 62, einem N-Substralgebiet 63 und einer auf einer Oxidschicht 72 angebrachten Gate-Elektrode 62. Die Sourcezone 61 ist mit einer anschließenden P-Zone Cf' verbunden, die mit einer P-Kollektorzone 73 des Transistors B verbunden ist, der weiter eine NBasisz.one 65 und eine P-Emitterzone 66 enthält. Die in Zonen 62, 65 und 6ft sind mit Metallschiohten fi8, 70 und 7t verbunden, die in Fig.» gestrichelt angedeutet sind. Im Ciegensatz zu Fig. I ist die Gate· Elektrode 69 nicht über die Sourcezone 61 hin gelegt, wodurch die Kapazität zwischen der Sourcezone und der Gate-Elek- r> trode verringert wird. Die Kontaktschicht 68 der Drainzone ist über die Oxidschicht durch eine Metallbahn 74 mit der Basiszone 65 des Transistors Ii vrrh;;n:!r~ !}:;■
iA und die Koilektor/.one 73 sind über die Metallschicht 67 auf der unteren Seite mit Kontakten versehen. Der Vorteil der Anwendung der Erfindung bei dieser integrierten Schaltung liegt darin, daß für die Herstellung einer leitenden Verbindung /wischen der Sourcezone des Transistors A und der Kollcktor/one des Transistors B keine gesonderte Metallbahn erforderlich ist, wodurch weiterhin eine gedrängtere Struktur erhalten werden kann.
Es können z. B.die angewandten Leitungstypen durch die jeweils entgegengesetzten ersetz! werden, während die angegebenen Abmessungen geändert werden können, wobei analoge Strukturen entstehen. Fs. können auch statt Silicium andere Halbleitermaterialien verwendet werden und auch die verwendeten Kontaklme lalle, die Isolierschicht usw. können durch andere MeIaIIe erset/t werden. Weiterhin kann ein Feldcffekl Transistor nach der Erfindung in anderen als den hier
Hierzu 3 Blatt Zeichnungen

Claims (8)

1 Patentansprüche;
1. Feldeffekt-Transistor mit isolierter Gate-Elektrode, bei dem in einem Halbleiterkörper ein an eine Oberfläche angrenzendes Substratgebiet eines ersten Leitungstyps und zwei kammförmige, ebenfalls an diese Oberfläche angrenzende, durch das Substratgebiet voneinander getrennte, ein interdigitales System von Source- und Drainzonen bildende Elektrodenzonen des zweiten, dem ersten entgegengesetzten Leitungstyps angeordnet sind, und bei dem auf einer Isolierschicht zwischen den Source- und Drainzonen die Gate-Elektrode angeordnet ist und eine der kammförmigen Elektrodenzonen mit einem kammförmigen Anschlußleiter versehen ist, dadurch gekennzeichnet, daß die Gate-Elektrode (6) kammförmig gestaltet ist und mit dem kammförmigen Anschlußleiter (7) der einen Elektrodenzone (S) ein interdigitales System bildet, und daß an die andere Elektrodenzone (4) eine Verbindungszone (9) des zweiten Leitungstyps anschließt, welche sich wenigstens teilweise unter dem Substratgebiet (3) erstreckt und nur außerhalb des von den Source- und Drainzonen (4, 5) und der Gate-Elektrode (6) beanspruchten Oberflächenbereich an eine Oberfläehe (10) des Haibleilerkörpers angrenzt und auf dieser Oberfläche kontaktiert ist
2. Feldeffekt-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß die Verbindungszone (9) an der gegenüber der Fläche (1), an der die Gate-Elektrode (6) angeordnet ist, liegenden Oberfläche (10) des Halbleiterkörp-Ts kontaktiert ist.
3. Feldeffekt-Transistor nach \nspruch 1, dadurch gekennzeichnet, daß die Verbindungszone (48, 49) an der Oberfläche, an der die C "!e-Elektrode (46) angeordnet ist, kontaktiert ist.
4. Feldeffekt-Transistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Verbindiings/one sich lediglich außerhalb des unter der erwähnten einen Elektrodcnzone liegenden Gebietes des Substratgcbietes erstreckt.
5. Feldeffekt-Transistor nach Anspruch 2, dadurch gekennzeichnet, daß die Verbindungszone sich in der Dickenrichtung des Halbleilcrkörpcrs über mindestens die Hälfte, vorzugsweise über mindc-Mcns 80% der Dicke der Halbleilcrplattc erstreckt.
6. Feldeffekt-Transistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die erwähnte andere I-Icklrodcnzonc (4, 44, 61) die Source-Zone ist.
7. Verfahren zur Herstellung eines Feldeffckt-Transistors nach einem der vorhergehenden Ansprüche, wobei auf einem Tragkörper durch epilaktisches Anwachsen ein Subslratgebici eines ersten Leitungstyps angebracht wird, in dem dann Source- und Drainzonen des zweiten Leitungstyps angebracht werden und wobei auf dem Substratgebict /wischen einer Source- und einer Drain/one eine Isolierschicht angcordncl wird, dadurch gekennzeichnet, daß das Subslratgcbict auf einem Tragkörper dos /weilen Ix-iliingslyps angebracht wird und daß eine der F.lcktrodcnzoncn durch das Siibstratgebict hindurch diffundiert wird, so daß sic sich dem Tragkörper anschließt.
8. Verwendung eines f'cldcffckt-Transistors nach einem der Ansprüche 1 bis 6 in einer integrierten Schaltung, in der eine Elcktrodcn/.onc eines Feldeffekt-Transistor* mittels einer Verbindungszone mit einer Zone desselben Leitungstyps eines weiteren Schaltungselements verbunden ist
DE1639349A 1967-02-28 1968-01-30 Feldeffekt-Transistor mit isolierter Gate-Elektrode, Verfahren zu seiner Herstellung und Verwendung eines solchen Feldeffekt-Transistors in einer integrierten Schaltung Expired DE1639349C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL676703134A NL152708B (nl) 1967-02-28 1967-02-28 Halfgeleiderinrichting met een veldeffecttransistor met geisoleerde poortelektrode.

Publications (3)

Publication Number Publication Date
DE1639349A1 DE1639349A1 (de) 1971-02-04
DE1639349B2 DE1639349B2 (de) 1979-10-25
DE1639349C3 true DE1639349C3 (de) 1980-07-10

Family

ID=19799418

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1639349A Expired DE1639349C3 (de) 1967-02-28 1968-01-30 Feldeffekt-Transistor mit isolierter Gate-Elektrode, Verfahren zu seiner Herstellung und Verwendung eines solchen Feldeffekt-Transistors in einer integrierten Schaltung

Country Status (10)

Country Link
US (1) US3484865A (de)
AT (1) AT278903B (de)
BE (1) BE711301A (de)
CH (1) CH482304A (de)
DE (1) DE1639349C3 (de)
DK (1) DK119936B (de)
FR (1) FR1555193A (de)
GB (2) GB1228472A (de)
NL (1) NL152708B (de)
SE (1) SE332030B (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE788874A (fr) * 1971-09-17 1973-01-02 Western Electric Co Module de circuit integre
US4206469A (en) * 1978-09-15 1980-06-03 Westinghouse Electric Corp. Power metal-oxide-semiconductor-field-effect-transistor
US5130767C1 (en) * 1979-05-14 2001-08-14 Int Rectifier Corp Plural polygon source pattern for mosfet
US4303841A (en) * 1979-05-21 1981-12-01 Exxon Research & Engineering Co. VMOS/Bipolar power switch
US4329705A (en) * 1979-05-21 1982-05-11 Exxon Research & Engineering Co. VMOS/Bipolar power switching device
US4462041A (en) * 1981-03-20 1984-07-24 Harris Corporation High speed and current gain insulated gate field effect transistors
JPS5879779A (ja) * 1981-11-06 1983-05-13 Clarion Co Ltd 弾性表面波コンボルバ
US4721986A (en) * 1984-02-21 1988-01-26 International Rectifier Corporation Bidirectional output semiconductor field effect transistor and method for its maufacture
JP2604777B2 (ja) * 1988-01-18 1997-04-30 松下電工株式会社 二重拡散型電界効果半導体装置の製法
GB2257830B (en) * 1991-07-12 1995-04-05 Matsushita Electric Works Ltd Low output-capacity, double-diffused field effect transistor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL299911A (de) * 1951-08-02

Also Published As

Publication number Publication date
GB1228472A (de) 1971-04-15
BE711301A (de) 1968-08-26
CH482304A (de) 1969-11-30
SE332030B (de) 1971-01-25
DE1639349A1 (de) 1971-02-04
US3484865A (en) 1969-12-16
AT278903B (de) 1970-02-25
DK119936B (da) 1971-03-15
DE1639349B2 (de) 1979-10-25
GB1228471A (de) 1971-04-15
NL6703134A (de) 1968-08-29
FR1555193A (de) 1969-01-24
NL152708B (nl) 1977-03-15

Similar Documents

Publication Publication Date Title
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE3587798T2 (de) SoI-Halbleiteranordnung und Verfahren zu ihrer Herstellung.
DE2814973C2 (de) Verfahren zur Herstellung eines Speicher-Feldeffekttransistors
DE2334405C3 (de) Hochintegrierte Halbleiterschaltung
DE4013643C2 (de) Bipolartransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE2706623C2 (de)
DE3816667C2 (de) Gate-gesteuertes monolithisch integriertes Halbleiterelement mit bidirektionaler Leitfähigkeit und Verfahren zu dessen Betrieb
DE1789206C3 (de) Feldeffekt-Transistor
DE3855603T2 (de) Integrierter bipolarer Hochspannungsleistungstransistor und Niederspannungs-MOS-Transistorstruktur in Emitterumschaltkonfiguration und Herstellungsverfahren
DE1489893B1 (de) Integrierte halbleiterschaltung
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2242026A1 (de) Mis-feldeffekttransistor
DE2903534A1 (de) Feldeffekttransistor
DE3787484T2 (de) Verdrahtungsentwurf für bipolare und unipolare Transistoren mit isoliertem Gate.
DE1639349C3 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode, Verfahren zu seiner Herstellung und Verwendung eines solchen Feldeffekt-Transistors in einer integrierten Schaltung
DE2503864A1 (de) Halbleiterbauelement
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE2541651C2 (de) Verfahren zur Herstellung einer Ladungsübertragungsanordnung
DE1764578C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor
DE3226097C2 (de)
DE2800363C2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2100224C3 (de) Maskierungs- und Metallisierungsverfahren bei der Herstellung von Halbleiterzonen
DE2403816C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE68925150T2 (de) Bipolartransistor und Verfahren zu dessen Herstellung
DE69124289T2 (de) Monolithische Halbleiteranordnung und entsprechendes Herstellungsverfahren

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee