DE3687049T2 - Bipolare eigenschaften aufweisender transistor mit heterouebergang. - Google Patents

Bipolare eigenschaften aufweisender transistor mit heterouebergang.

Info

Publication number
DE3687049T2
DE3687049T2 DE8686104696T DE3687049T DE3687049T2 DE 3687049 T2 DE3687049 T2 DE 3687049T2 DE 8686104696 T DE8686104696 T DE 8686104696T DE 3687049 T DE3687049 T DE 3687049T DE 3687049 T2 DE3687049 T2 DE 3687049T2
Authority
DE
Germany
Prior art keywords
semiconductor layer
semiconductor
layer
interface
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE8686104696T
Other languages
English (en)
Other versions
DE3687049D1 (de
Inventor
Toshio Baba
Masaki Ogawa
Keiichi Ohata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP60072163A external-priority patent/JPH0714056B2/ja
Priority claimed from JP7215485A external-priority patent/JPH0620142B2/ja
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Application granted granted Critical
Publication of DE3687049D1 publication Critical patent/DE3687049D1/de
Publication of DE3687049T2 publication Critical patent/DE3687049T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

  • Die Erfindung betrifft einen Hetero-Übergangs-Transistor mit hoher Steilheit, der mit hoher Geschwindigkeit betrieben werden kann.
  • Ein Hetero-Übergangstransistor mit verbesserter Steilheit ist aus der EP-A-0133342 bekannt. Diese Vorrichtung ist ein Halbleiter mit Übergitter mit einer hochreinen GaAs-Schicht auf einem halbleitenden Substrat aus GaAs. Eine Mehrschicht-Struktur ist auf der hochreinen GaAs-Schicht ausgebildet, um das Übergitter-Halbleitermaterial mit hochreinen AlAs-Schichten und GaAs-Schichten vom N-Typ mit Si als Fremdatome zu bilden. Eine Schottky-Gateelektrode ist auf der Mehrschichtstruktur mit Aluminium ausgebildet. Source- und Drainelektroden sind auf der Mehrschichtstruktur auf beiden Seiten der Schottky-Gateelektrode mit Au-Ge/Au-Legierung ausgebildet. Die Steilheit des so erhaltenen Feldeffekttransistors beträgt 450 mS/mm bei 77 K.
  • Bei diesem bekannten Heteroübergangs-Feldeffekttransistor existiert jedoch an der Unterseite des Leitungsbandes in der Bandstruktur unter der Gate-Elektrode eine elektronensammelnde Nische, während eine löchersammelnde Nische an der Spitze des Valenzbandes nicht existiert.
  • Aufgrund dessen sind weitere Verbesserungen hinsichtlich der Lastbetreibungsfähigkeiten und der Hochgeschwindigkeits-Betriebscharakteristika erwünscht.
  • Eine Aufgabe der Erfindung ist die Schaffung eines Heteroübergangs-Transistors mit verbesserter Lastbetreibungsfähigkeit und Hochgeschwindigkeits-Betriebscharakteristika
  • Erfindungsgemäß wird ein Heteroübergangs-Transistor geschaffen mit einer ersten Halbleiterschicht mit geringer Verunreinigungskonzentration, einer zweiten Halbleiterschicht, die auf der ersten Halbleiterschicht vorgesehen ist und aus einem Halbleitermaterial eines Leitfähigkeitstyps hergestellt ist, dessen Elektronenaffinität geringer ist als die der ersten Halbleiterschicht, einer dritten Halbleiterschicht des anderen Leitungstyps, die einen PN- Übergang mit der zweiten Halbleiterschicht bildet, einer Gate-Elektrode, die auf der dritten Halbleiterschicht ausgebildet ist und in Ohm'schen Kontakt mit ihr steht, und einer Source-Elektrode und einer Drain-Elektrode, die auf gegenüberliegenden Seiten der dritten Halbleiterschicht ausgebildet sind, so daß sie elektrisch mit einer Grenzfläche zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht in Kontakt sind, wobei die zweite Halbleiterschicht eine geringere Summe aus Elektronenaffinität und verbotener Bandlücke aufweist als die erste Halbleiterschicht, so daß eine Nische an der Unterkante des Leitungsbandes ausgebildet ist, um Elektronen an der Grenzfläche zwischen der ersten und der zweiten Halbleiterschicht auf der Seite der ersten Halbleiterschicht zu bilden und eine Nische an der Oberkante des Valenzbandes, die ausgebildet ist, um Löcher an der Grenzfläche zwischen der ersten und der zweiten Halbleiterschicht auf der Seite der zweiten Halbleiterschicht zu bilden.
  • Bei dem öffnungsgemäßen Heteroübergangs-Transistor, wenn eine Vorspannung der Steuerelektrode zugeführt wird, um den PN-Übergang zwischen dem oberen Schichtbereich der zweiten Halbleiterschicht und der dritten Halbleiterschicht vorzuspannen, werden Elektronen in der Senke an der Unterkante des Leitungsbandes in der Energiebandstruktur gesammelt und dadurch wird die Leitfähigkeit des zweidimensionalen Elektronengases erhöht. Desweiteren werden positive Löcher in der Ausbuchtung an der Oberkante des Valenzbandes in der Energiebandstruktur gesammelt. Auch durch diese positiven Löcher wird die Leitfähigkeit zwischen der Massenelektrode und der Ausgangselektrode ferner erhöht. Desweiteren wirken die positiven Löcher zur Sammlung von Elektronen und dienen ferner der Erhöhung des Anteils von Elektronen im zweidimensionalen Elektronengas, das in den Nischen an der Unterkante des Leitungsbandes in der Energiebandstruktur gebildet ist, und als Ergebnis ist die Leitfähigkeit zwischen der Massenelektrode und der Ausgangselektrode exponentiell als Funktion der Gate-Vorspannung erhöht, so daß eine hohe Steilheit geschaffen ist und die Lasttreiberfähigkeiten sowie die Hochgeschwindigkeits-Betriebscharakteristika deutlich verbessert werden können.
  • Die oben genannten und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der folgenden Beschreibung zusammen mit den beigefügten Zeichnungen deutlich, wobei:
  • Fig. 1 eine Schnittdarstellung einer bevorzugten Ausführungsform der Erfindung und
  • Fig. 2 ein Diagramm der Energiebandstruktur unter der Gate-Elektrode in dem in Fig. 1 dargestellten, bevorzugten Ausführungsbeispiel ist.
  • Im Folgenden wird eine bevorzugte Ausführungsform der Erfindung, bei der der Heteroübergang-Transistor unter Verwendung von drei Halbleiterschichten realisiert ist, mit Bezug auf die Fig. 1 und 2 erläutert.
  • Auf einem halbisolierenden Halbleiterstubstrat 1 ist eine erste Halbleiterschicht 2 vorgesehen, deren Verunreinigung minimiert ist.
  • Auf dieser ersten Halbleiterschicht 2 ist eine zweite Halbleiterschicht 18 vorgesehen mit geringerer Elektronenaffinität als die erste Halbleiterschicht 2 und geringerer Summe aus Elektronenaffinität und verbotene Bandlücke als die erste Halbleiterschicht 2, und sie enthält n- Verunreinigungen, und auf einem Bereich dieser zweiten Halbleiterschicht 18 ist eine dritte Halbleiterschicht 19 vorgesehen, die P-Verunreinigungen mit hoher Konzentration enthält. Während das Material der dritten Halbleiterschicht jedes Material sein kann, so lange es positive Löcher in die zweite Halbleiterschicht 18 injizieren kann, ist zum Zweck der Erhöhung der Injektions-Effizienz das gleiche Material wie die zweite Halbleiterschicht 18 an der Oberfläche angrenzend an die dritte Halbleiterschicht 19, oder ein Material mit größerer Summe aus Elektronenaffinität und verbotener Bandlücke als das zweite Halbleitermaterial 18 vorzuziehen. Auf der zweiten Halbleiterschicht 18 sind eine Source-Elektrode 6 und eine Drain-Elektrode 7 auf gegenüberliegenden Seiten der dritten Halbleiterschicht 19 vorgesehen.
  • Ein Beispiel, das die Struktur gemäß dem obengenannten bevorzugten Ausführungsbeispiel realisieren kann, ist ein Heteroübergangs-Transistor, bei dem die erste Halbleiterschicht 2 aus hochreinem InP hergestellt ist, die zweite Halbleiterschicht 18 aus einer n-AlInAs-Schicht mit etwa 50 nm (500 Å) Dicke besteht mit einer n-Verunreinigungs-Konzentration von etwa 1 · 10¹&sup8; cm&supmin;³ und die an das Gitter des InP angepaßt ist (im Folgenden wird immer angenommen, daß AlInAs mit dem InP angepaßt ist), und die dritte Halbleiterschicht 19 aus einem p&spplus;-AlInAs-Schicht besteht mit etwa 10 nm (100 Å) Dicke und einer p-Verunreinigungs-Konzentration von 1 · 10¹&sup9; cm&supmin;³ oder mehr.
  • Unter der Annahme, daß die oben beschriebenen Materialien für die entsprechenden Halbleiterschichten verwendet werden, wird der Betrieb des oben beschriebenen, bevorzugten Ausführungsbeispiels mit Bezug auf Fig. 2 erläutert, die einen Energiepegel Ec an der Unterkante des Leitungsbandes, einen Fermi-Pegel EF und einen Energiepegel EV an der Oberkante des Valenzbandes in den entsprechenden Halbleiterschichten 2, 18 und 19 zeigt. Dieses Banddiagramm steht für einen thermischen Gleichgewichtszustand und um das Verständnis der Bandstrukturen zu erleichtern, ist der Zustand, in dem das zweidimensionale Elektronengas 4 geformt ist (Verarmungsmodus) dargestellt.
  • In einem FET für Superhochgeschwindigkeits-Betrieb im thermischen Gleichgewichtszustand ist es vorzuziehen, den Zustand zu verwenden, in dem das zweidimensionale Elektronengas 4 nicht gebildet ist (Anreicherungsmodus). Falls eine positive Spannung der Gateelektrode 5 zugeführt wird, ist der Übergang zwischen der p&spplus;-AlInAs-Schicht 19 und der n- AlInAs-Schicht 18 vorwärtsgespannt. Zu diesem Zeitpunkt, da die n-AlInAs-Schicht 18 eine geringe Elektronenkonzentration aufweist und diese Schicht nahezu vollständig verarmt ist, kann die Injektion von Elektronen von der n-AlInAs- Schicht 18 an die p&spplus;-AlInAs-Schicht 19, die durch die Vorwärtsspannung verursacht wird, im wesentlichen vernachlässigt werden. Andererseits ist die Injektion positiver Löcher von der p&spplus;-AlInAs-Schicht 19 an die n-AlInAs-Schicht 18 deutlich. Die injizierten positiven Löcher würden durch die n-AlInAs-Schicht 18 passieren und die Grenzfläche zwischen der n-AlInAs-Schicht 18 und der InP-Schicht 2 erreichen, aber da hier eine Barriere gegen positive Löcher vorhanden ist, würden die positiven Löcher an dieser Grenzfläche gesammelt. Die meisten der angesammelten positiven Löcher würden zur Seite der Source-Elektrode aufgrund des elektrischen Feldes zwischen Source und Gate gelangen. Desweiteren würde ein Teil der positiven Löcher aufgrund von Rekombination mit Elektronen verschwinden. Falls positive Löcher an der n-AlInAs/InP-Grenzfläche gesammelt werden, werden zweidimensionale Elektronen an dieser Grenzfläche entsprechend dem Anteil der positiven Löcher induziert. Da die induzierten zweidimensionalen Elektronen eine hohe Mobilität aufweisen, fließen sie augenblicklich zur Drainseite aufgrund des elektrischen Feldes zwischen Source und Drain, und als Ergebnis werden zweidimensionale Elektronen erneut durch die positiven Löcher induziert. Dementsprechend induzieren die positiven Löcher, die durch die p&spplus;- AlInAs-Schicht 19 injiziert werden, eine große Anzahl von zweidimensionalen Elektronen, bevor sie durch die Source- Elektrode absorbiert werden und dementsprechend ist das Verhältnis (der Stromverstärkungsfaktor β) des Drainstroms zum Gate-Strom (grundsätzlich ein positiver Löcherstrom) sehr groß. Desweiteren, da die Anzahl der positiven Löcher, die von der p&spplus;-AlInAs-Schicht 19 in die n-AlInAs-Schicht 18 injiziert werden, als Exponentialfunktion der Vorwärtsspannungs-Spannung (im wesentlichen entsprechend der Gate-Spannung) erhöht, die Steilheit steigt ebenfalls exponentiell in Übereinstimmung mit dem Ansteigen der Gate-Spannung und wird sehr groß.
  • Zur Herstellung des Heteroübergangs-Transistors gemäß dem oben beschriebenen, bevorzugten Ausführungsbeispiels wurde zunächst ein Verfahren zum Kristallwachsen, das MBE-Verfahren, eingesetzt, wobei eine hochreine InP-Schicht 2 mit 1 um Dicke auf einem halbleitenden InP-Substrat 1 aufgewachsen wurde, und anschließend wurde eine n-AlInAs- Schicht 18 mit 30 nm (300 Å) Dicke und einer Si Verunreinigung mit einer Konzentration von 1 · 10¹&sup8; cm&supmin;³ und eine p&spplus;-AlInAs-Schicht 19 mit einer Be-Verunreinigung mit einer Konzentration von 3 · 10¹&sup9; cm&supmin;³ nacheinander aufgewachsen. Anschließend wurde Al dampfbeschichtet und strukturiert zur Ausbildung einer Gate-Elektrode 5, dann wurde überschüssige p&spplus;-AlInAs-Schicht entfernt unter Verwendung der Gate-Elektrode 5 als Maske, Source und Drain-Elektroden 6 und 7 aus AuGe/Au wurden dampfabgeschieden und legiert, und dadurch wurde ein Transistor vervollständigt. Als Ergebnis wurde in einem Transistor mit einer Gate-Länge von 0,5 um und Gate- Source und Gate-Drain-Abständen von 0,5 um Charakteristika von gm=6000 mS/mm (pro einem Millimeter Gatebreite) und β=100 erhalten.
  • Obwohl nur InP/InAlAs als Halbleitermaterialien in dem oben beschriebenen, bevorzugten Ausführungsbeispiel genannt wurden, können andere halbleitende Materialien (beispielsweise InAs/GaAsSb) verwendet werden.
  • Die zweite und die dritte Halbleiterschicht 18 und 19 in dem oben beschriebenen, bevorzugten Ausführungsbeispiel müssen nicht gleichförmige Zusammensetzungen oder gleichförmige Dotierungen aufweisen. Eine Änderung der Zusammensetzung und eine Änderung der Dotierung in Dickenrichtung kann den Halbleiterschichten aufgegeben werden. Die Änderung der Zusammensetzung ist wichtig für den Schutz der Oberflächenschicht und zur Erleichterung der Herstellung von Ohm'schen Kontakten (z. B., kann die zweite Halbleiterschicht graduell von n-AlInAs bis n-GaInAs variiert werden). Die Variation der Dotierung ist wichtig zum Zweck der Erhöhung der Injektionseffizienz der positiven Löcher (der obere Bereich der zweiten Halbleiterschicht 18 ist hergestellt, um eine geringe Verunreinigungskonzentration auf zuweisen). Desweiteren, hinsichtlich der Bildung der Source- und Drainelektroden, können sie nicht nur auf der zweiten Halbleiterschicht gebildet werden, sondern an Orten, in denen die Halbleiterschicht versenkt ist oder ähnliches, wobei die dritte Halbleiterschicht zurückgelassen wurde und sie können darauf abgeschieden werden.
  • Wie oben im Detail beschrieben wurde, ist erfindungsgemäß ein Heteroübergangs-Transistor geschaffen, in dem ein hoher Schaltungsintegrationsgrad in einfacher Weise geschaffen ist und wobei das gesamte System mit Superhochgeschwindigkeit betrieben werden kann, und auf diese Weise sind die Effekte und Vorteile der Erfindung beträchtlich.

Claims (1)

  1. Heteroübergangs-Transistor mit einer ersten Halbleiterschicht (2) mit niedriger Verunreinigungskonzentration, einer zweiten Halbleiterschicht (18), die auf der ersten Halbleiterschicht ausgebildet ist und aus einem Halbleitermaterial eines Leitfähigkeitstyps besteht, dessen Elektronenaffinität geringer ist als das der ersten Halbleiterschicht, einer dritten Halbleiterschicht (19) des anderen Leitfähigkeitstyps, die einen PN-Übergang mit der zweiten Halbleiterschicht bildet, einer Gate-Elektrode (5), die auf und in Ohm'schen Kontakt mit der dritten Halbleiterschicht ausgebildet ist, und einer Source-Elektrode (6) und einer Drain-Elektrode (7), die auf gegenüberliegenden Seiten der dritten Halbleiterschicht ausgebildet sind, so daß sie elektrisch verbunden sind mit der Grenzfläche zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht, wobei die zweite Halbleiterschicht eine geringere Summe aus Elektronenaffinität und verbotener Bandlücke aufweist als die erste Halbleiterschicht, zur Bildung einer Nische an der Unterkante des Leitungsbandes (EC) zur Sammlung von Elektronen an der Grenzfläche zwischen der ersten und der zweiten Halbleiterschicht auf der Seite der ersten Halbleiterschicht und zur Bildung einer Nische an der Oberkante des Valenzbandes (EV) zur Sammlung von Löchern an der Grenzfläche zwischen der ersten und der zweiten Halbleiterschicht auf der Seite der zweiten Halbleiterschicht.
DE8686104696T 1985-04-05 1986-04-07 Bipolare eigenschaften aufweisender transistor mit heterouebergang. Expired - Fee Related DE3687049T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP60072163A JPH0714056B2 (ja) 1985-04-05 1985-04-05 半導体装置
JP7215485A JPH0620142B2 (ja) 1985-04-05 1985-04-05 半導体装置

Publications (2)

Publication Number Publication Date
DE3687049D1 DE3687049D1 (de) 1992-12-10
DE3687049T2 true DE3687049T2 (de) 1993-03-25

Family

ID=26413279

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8686104696T Expired - Fee Related DE3687049T2 (de) 1985-04-05 1986-04-07 Bipolare eigenschaften aufweisender transistor mit heterouebergang.

Country Status (3)

Country Link
US (1) US4903091A (de)
EP (1) EP0200933B1 (de)
DE (1) DE3687049T2 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63187668A (ja) * 1987-01-20 1988-08-03 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 電界効果トランジスタ
US4962409A (en) * 1987-01-20 1990-10-09 International Business Machines Corporation Staggered bandgap gate field effect transistor
JP2817995B2 (ja) * 1990-03-15 1998-10-30 富士通株式会社 ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置
JP2606079B2 (ja) * 1993-06-25 1997-04-30 日本電気株式会社 光半導体素子
US6365925B2 (en) * 1997-09-12 2002-04-02 Sony Corporation Semiconductor device
US6965538B1 (en) 2004-08-03 2005-11-15 Micron Technology, Inc. Programming and evaluating through PMOS injection
JP4712459B2 (ja) * 2005-07-08 2011-06-29 パナソニック株式会社 トランジスタ及びその動作方法
JP4705481B2 (ja) * 2006-01-25 2011-06-22 パナソニック株式会社 窒化物半導体装置
USRE45989E1 (en) 2006-11-20 2016-04-26 Panasonic Corporation Semiconductor device and method for driving the same
JP6050563B2 (ja) * 2011-02-25 2016-12-21 富士通株式会社 化合物半導体装置及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4194935A (en) * 1978-04-24 1980-03-25 Bell Telephone Laboratories, Incorporated Method of making high mobility multilayered heterojunction devices employing modulated doping
JPS57147284A (en) * 1981-03-06 1982-09-11 Fujitsu Ltd Semiconductor device
US4471367A (en) * 1981-12-04 1984-09-11 At&T Bell Laboratories MESFET Using a shallow junction gate structure on GaInAs
US4468851A (en) * 1981-12-14 1984-09-04 The United States Of America As Represented By The Secretary Of The Navy Process for making a heterojunction source-drain insulated gate field-effect transistors utilizing diffusion to form the lattice
JPS58143572A (ja) * 1982-02-22 1983-08-26 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタ
US4538165A (en) * 1982-03-08 1985-08-27 International Business Machines Corporation FET With heterojunction induced channel
US4590502A (en) * 1983-03-07 1986-05-20 University Of Illinois Camel gate field effect transistor device
US4695857A (en) * 1983-06-24 1987-09-22 Nec Corporation Superlattice semiconductor having high carrier density
US4499481A (en) * 1983-09-14 1985-02-12 The United States Of America As Represented By The Secretary Of The Navy Heterojunction Schottky gate MESFET with lower channel ridge barrier
JPH0230182B2 (ja) * 1984-03-15 1990-07-04 Nippon Electric Co Handotaisochi
JPS613465A (ja) * 1984-06-18 1986-01-09 Fujitsu Ltd 半導体装置及びその製造方法
NL8500218A (nl) * 1985-01-28 1986-08-18 Philips Nv Halfgeleiderinrichting met tweedimensionaal ladingsdragergas.
JPH0628273A (ja) * 1991-01-09 1994-02-04 Nec Corp 入力電文振分方式

Also Published As

Publication number Publication date
EP0200933B1 (de) 1992-11-04
US4903091A (en) 1990-02-20
EP0200933A1 (de) 1986-11-12
DE3687049D1 (de) 1992-12-10

Similar Documents

Publication Publication Date Title
DE69202554T2 (de) Tunneltransistor und dessen Herstellungsverfahren.
DE69219057T2 (de) Tunneleffekttransistor
DE3788253T2 (de) Steuerbare Tunneldiode.
DE3881922T2 (de) Zusammengesetzte Halbleiteranordnung mit nicht-legierten ohmschen Kontakten.
DE69714117T2 (de) Heteroübergang-PIN-Photodiode
DE3816667C2 (de) Gate-gesteuertes monolithisch integriertes Halbleiterelement mit bidirektionaler Leitfähigkeit und Verfahren zu dessen Betrieb
DE3136682C2 (de)
DE2711562B2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2804568A1 (de) Schnelles, transistoraehnliches halbleiterbauelement
DE3002526A1 (de) Thyristor der statischen induktionsbauart
DE69117866T2 (de) Heteroübergangsfeldeffekttransistor
DE3853026T2 (de) Transistor mit heissen Elektronen.
DE3687049T2 (de) Bipolare eigenschaften aufweisender transistor mit heterouebergang.
DE69112920T2 (de) Elektronentransferanordnung und Verfahren zu dessen Herstellung.
DE69124399T2 (de) Halbleitervorrichtung
DE3526826C2 (de)
DE1811492A1 (de) Feldeffekttransistor
DE4026121B4 (de) Leitfähigkeitsmodulations-MOSFET
DE3750310T2 (de) Heteroübergangs-Feldeffektanordnung.
DE3878530T2 (de) Anordnung, die eine sperrschichtstruktur mit resonantem tunneleffekt aufweist.
DE69121442T2 (de) Halbleiteranordnungen mit einer Silizium/Silizium-Germanium-Heterostruktur und Verfahren zu deren Herstellung
DE2030917A1 (de) Halbleiteranordnung
DE19606635A1 (de) Heteroübergangs-Feldeffekttransistor
DE3688318T2 (de) Feldeffekttransistor.
DE60037072T2 (de) Verbindungshalbleiter-Feldeffekttransistor und dessen Herstellungsverfahren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee