DE3526826C2 - - Google Patents

Info

Publication number
DE3526826C2
DE3526826C2 DE3526826A DE3526826A DE3526826C2 DE 3526826 C2 DE3526826 C2 DE 3526826C2 DE 3526826 A DE3526826 A DE 3526826A DE 3526826 A DE3526826 A DE 3526826A DE 3526826 C2 DE3526826 C2 DE 3526826C2
Authority
DE
Germany
Prior art keywords
region
gate
channel
channel region
sit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3526826A
Other languages
English (en)
Other versions
DE3526826A1 (de
Inventor
Junichi Nishizawa
Kaoru Mototani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Research Development Corp of Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP59153969A external-priority patent/JPH0614551B2/ja
Priority claimed from JP59153972A external-priority patent/JPH0614534B2/ja
Application filed by Research Development Corp of Japan filed Critical Research Development Corp of Japan
Publication of DE3526826A1 publication Critical patent/DE3526826A1/de
Application granted granted Critical
Publication of DE3526826C2 publication Critical patent/DE3526826C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

Die Erfindung betrifft einen statischen Induktionstransistor vom thermischen bzw. thermionischen Emissionstyp, umfassend einen Kanalbereich, der eine erste und zweite Seite hat, sowie einen Sourcebereich und einen Drainbereich, die eine hohe Störstellenkonzentration haben und je in Kontakt mit einer jeweiligen Seite des Kanalbereichs ausgebildet sind, und einen Gatebereich, der sich in Kontakt mit wenigstens einem Teil des Kanalbereichs befindet, wobei der Kanalbereich einen Bereich ausweist, in dem eine Potentialbarriere für die vom Sourcebereich ausgehenden Ladungsträger vorhanden ist. Außerdem betrifft die Erfindung die Verwendung dieses statischen Induktionstransistors.
Ein solcher statischer Induktionstransistor kann, da er gemäß dem Prinzip der thermischen bzw. thermionischen Emission funktioniert, mit einer hohen Geschwindigkeit arbeiten.
Nach dem Stande der Technik ist ein statischer Induktionstransistor (der nachfolgend auch abgekürzt als SIT bezeichnet ist) ein Transistor, in dem das Niveau der Potentialbarrierenhöhe, die mittels einer Verarmungsschicht errichtet ist, welche sich zwischen Gatebereichen erstreckt, zur Steuerung eines Stromflusses zwischen einem Sourcebereich und einem Drainbereich verändert wird. In einem solchen Transistor wird das Potential durch die elektrostatische Kapazität der Verarmungsschicht gesteuert. Daher ist der SIT einem bipolaren Transistor äquivalent, bei dem die Speicherkapazität seiner Basisschicht eliminiert ist. Auf diese Weise ist der SIT hervorragend gegenüber einem FET (einem Feldeffekttransistor) insofern, als er mit einer sehr viel höheren Geschwindigkeit bei niedrigerem Rauschen arbeitet.
Jedoch hat ein SIT nach dem Stande der Technik, in welchem der Abstand zwischen dem Sourcebereich und dem Drainbereich sowie derjenige zwischen dem Sourcebereich und dem Gatebereich beträchtlich groß ist, insbesondere den Nachteil, daß die Ladungsträger der Tendenz unterworfen sind, von dem Kristallgitter gestreut zu werden, was eine beschränkte Grenzfrequenz zur Folge hat.
Weiter ist ein statischer Induktionstransistor der eingangs genannten Art aus der GB-OS 21 21 600 bekannt, bei dem es sich um einen gategesteuerten unipolaren hot-carrier Transistor handelt, dessen Gate aus einem isolierten Gate oder einem Sperrschichtgate besteht und der so aufgebaut ist, daß der Strom nur durch Steuern des Potentials des Gatebereichs gesteuert wird, während der Strom dagegen praktisch nicht durch die Drainspannung gesteuert wird.
Schkließlich ist aus der GB-OS 20 69 754 ein Transistor bekannt, dessen Gate aus einem Halbleitermaterial besteht, dessen verbotene Bandenergielücke größer als die verbotene Bandenergielücke des Halbleitermaterials des Kanalbereichs ist. Bei diesem Transistor handelt es sich jedoch um einen Feldeffekttransistor, der sich wesentlich vom Arbeitsmechanismus eines statischen Induktionstransistors mit thermionischer Emission unterscheidet, und dessen Aufbau sich ebenfalls von dem des hier in Frage stehenden statischen Induktionstransistors unterscheidet.
Aufgabe der Erfindung ist es, einen statischen Induktionstransistor der eingangs genannten Art so auszubilden, daß er eine höhere Grenzfrequenz bzw. eine kürzere Schaltzeit hat.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß der Gatebereich aus einem solchen Halbleiter ausgebildet ist, welcher einen Bandzwischenraum bzw. eine Bandenergielücke hat, der bzw. die größer als derjenige bzw. diejenige des Halbleiters ist, der den Kanalbereich bildet, und daß der Abstand von dem Sorcebereich zu der Potentialbarriere so gewählt ist, daß er kleiner als die mittlere freie Weglänge der Ladungsträger im Kanal ist.
Auf diese Weise können die Ladungsträger nur schwer durch das Kristallgitter gestreut bzw. gebeugt werden, so daß sie mit einer hohen Geschwindigkeit driften und somit durch die Erfindung ein Hochgeschwindigkeits-SIT zur Verfügung gestellt wird.
Eine Weiterbildung der Erfindung zeichnet sich dadurch aus, daß der Kanalbereich sich zwischen zwei Gatebereichen erstreckt und daß die Breite des Kanalbereichs so gewählt ist, daß sie kleiner als 2 λ D ist, worin λ D die Debye-Länge ist. Die Debye-Länge ist hierbei durch die Störstellenkonzentration des Kanalbereichs bestimmt.
Gemäß dieser Weiterbildung nimmt die wechselseitige Konduktanz Gm (Steilheit), die sowohl durch die Gatesteuerspannung als auch durch den Drainstrom bestimmt ist, so zu, daß die Grenzfrequenzcharakteristik in hohem Maße verbessert wird.
Eine andere Weiterbildung der Erfindung zeichnet sich dadurch aus, daß die Zusammensetzung des Halbleiters, der den Gatebereich bildet, so gewählt ist, daß eine Übereinstimmung in der Gitterkonstanten des Gatebereichs und derjenigen des Kanalbereichs besteht.
Gemäß dieser Weiterbildung nimmt das Oberflächenniveau an der Grenzoberfläche des Gatebereichs ab, so daß die Drain- Gate-Durchbruchsspannungscharakteristik so verbessert wird, daß der Leckage-Strom vermindert und dadurch der Leistungsverbrauch herabgesetzt wird.
Schließlich erfolgt gemäß der Erfindung die Verwendung eines erfindungsgemäßen statischen Induktionstransistors in einer integrierten Halbleiterschaltung. Auf diese Weise wird durch den SIT, der eine vertikale Struktur hat, die erforderliche Verdrahtung erleichtert bzw. vereinfacht, und der für die Verdrahtungsverbindungen erforderliche Bereich kann auf etwa zwei Drittel des nach dem Stande der Technik erforderlichen Wert vermindert werden, wodurch eine Integration mit einer hohen Packungsdichte sichergestellt wird.
Die Erfindung sei nachfolgend unter Bezugnahme auf die Figuren der Zeichnung anhand einiger, besonders bevorzugter Ausführungsformen derselben näher erläutert; es zeigt
Fig. 1A eine schematische Schnittansicht, die den Aufbau einer Ausführungsform eines SIT vom thermischen bzw. thermionischen Emissionstyp gemäß der vorliegenden Erfindung veranschaulicht;
Fig. 1B eine Veranschaulichung der Betriebsweise des in Fig. 1A gezeigten SIT;
Fig. 2 bis 7 schematische Schnittansichten, die den Aufbau von anderen jeweiligen Ausführungsformen von statischen Induktionstransistoren vom thermischen bzw. thermionischen Emissionstyp gemäß der vorliegenden Erfindung veranschaulichen;
Fig. 8 eine schematische Schnittansicht, die den Aufbau einer Ausführungsform einer integrierten Halbleiterschaltung zeigt, in welcher ein SIT vom thermischen bzw. thermionischen Emissionstyp gemäß der vorliegenden Erfindung verwendet bzw. angewandt ist;
Fig. 9 ein der in Fig. 8 gezeigten integrierten Schaltung äquivalentes Schaltbild;
Fig. 10 eine schematische Schnittansicht, die den Aufbau einer anderen Ausführungsform einer integrierten Halbleiterschaltung mit einem SIT gemäß der vorliegenden Erfindung veranschaulicht; und
Fig. 11 ein der in Fig. 10 gezeigten integrierten Schaltung äquivalentes Schaltbild.
Es sei angenommen, daß alle Ladungsträger, die über die Spitze einer Potentialbarriere vor dem Sourcebereich eines SIT diffundieren, nach dem Drainbereich zu driften, wenn der SIT so bemessen ist, daß er einen kleinen Abstand zwischen dem Sourcebereich und dem Drainbereich hat, so daß der SIT mit einer hohen Geschwindigkeit arbeiten kann. Wenn sich der Weg der Ladungsträger dem mittleren freien Weg bzw. der mittleren freien Weglänge nähert, dann driften die Ladungsträger mit einer sehr hohen Geschwindigkeit, ohne daß sie durch die Kristallgitter wesentlich gestreut werden.
Die Stromdichte J wird in diesem Fall durch die folgende Gleichung (1) gegeben:
worin q die Einheitsladung, k die Boltzmannsche Konstante, T die absolute Temperatur, m* die effektive Masse der Ladungsträger, n s die Störstellenkonzentration des Sourcebereichs, das Diffusionspotential zwischen dem Gatebereich und dem Sourcebereich und V G das an den Gatebereich angelegte Potential bedeuten.
Die Grenzfrequenz fc des SIT ist, wenn die Ladungsträger nun in einer thermischen Emissionsweise injiziert werden, durch die folgende Gleichung (2) gegeben, in welcher die Eingangskapazität der zweiten Stufe, wenn der SIT in Kaskade mit einem anderen SIT geschaltet ist, in Betracht gezogen ist:
worin Wg die Breite der Potentialbarriere im Gatebereich ist.
Daher ist die Grenzfrequenz fc des SIT etwa 780 GHz, wenn GaAs als das Halbleitermaterial verwendet wird, und die Breite Wg der Potentialbarriere im Gatebereich ist 0,1 µm.
Aus der obigen Diskussion ist ersichtlich, daß die Grenzfrequenz fc des SIT sehr hoch angehoben werden kann, wenn der Abstand zwischen dem Sourcebereich und dem Gatebereich so gewählt wird, daß er geringer als der mittlere freie Weg bzw. die mittlere freie Weglänge der Ladungsträger ist, um den SIT von thermischer Emissionsstruktur zur Verfügung zu stellen bzw. zu erzielen. Weiter wird, wenn der SIT der thermischen Emissionsstruktur so erzielt wird, dessen Schaltzeit verkürzt, und die Ladungsträger driften über den Eigentorbereich, ohne gestreut zu werden. Mit der Bezeichnung "Eigentorbereich" ist die aus der GB-21 21 600 und der Zeitschrift IEEE Transactions on Electron Devices, Vol. ED-25, 1978, Seiten 314-322, bekannte Potentialbarriere im Kanalbereich gemeint. Aufgrund der vorstehenden Eigenschaften kann der so erhaltene statische Induktionstransistor leicht in eine integrierte Schaltung integriert werden, da die wechselseitige Konduktanz bzw. die Steilheit Gm leicht erhöht werden kann, und die Stromaussteuerungsfähigkeit ist hoch.
Die eine Methode, die vorliegend zum Erhöhen der wechselseitigen Konduktanz bzw. Steilheit Gm angewandt wird, besteht darin, das Gateintervall, das heißt die Kanalbreite auf der Basis der Debye-Länge, die als Kriterium genommen wird, zu bestimmen.
Die Debye-Länge λ D wird durch die folgende Gleichung (3) gegeben:
worin n die Störstellenkonzentration des Kanalbereichs und ε die Dielektrizitätskonstante bedeuten.
Gemäß der Gleichung (3) ist die Debye-Länge λ D etwa 3,95 µm, 0,4 µm und 0,04 µm, wenn die Störstellenkonzentration n den Wert von 10¹² cm-3 bzw. 10¹⁴ cm-3 bzw. 10¹⁶ cm-3 hat. Generell kann die wechselseitige Konduktanz Gm erhöht werden, wenn die Kanalbreite so gewählt wird, daß sie geringer als 2 λ D ist. Da die Dimensionssteuerung bzw. -kontrolle der Kanalbreite in diesem Falle durch die Genauigkeit der Photolithographie bestimmt wird, ist es jedoch notwendig, die Dimension der Kanalbreite in Relation zu der Fabrikationstechnologie zu bestimmen bzw. festzulegen.
Bevorzugte Ausführungsformen des hier vorgeschlagenen SIT vom thermischen Emissionstyp und solche einer integrierten Schaltung, welche diesen SIT aufweisen, seien nun in näheren Einzelheiten unter Bezugnahme auf die Figuren der Zeichnung beschrieben.
Die Fig. 1A zeigt die Struktur einer Ausführungsform eines SIT vom thermischen Emissionstyp bzw. vom thermionischen Emissionstyp. Nach Fig. 1A umfaßt der SIT einen Drainbereich 1, der von einem Substrat aus GaAs vom n⁺-Typ gebildet ist, einen Kanalbereich 2 in der Form einer auf dem Substrat ausgebildeten Schicht vom n--Typ, und einen Sourcebereich 3 in der Form einer Schicht vom n⁺-Typ, die sich in Kontakt mit dem Kanalbereich 2 befindet. In dem Kanalbereich 2 ist eine in demselben verlegte Schicht aus Ga(1-x)Al x As vorgesehen, die einen Gatebereich 4 bildet. Obwohl der Gatebereich 4 in Fig. 1A nur im Schnitt gezeigt ist, ist er in einem netzförmigen oder linearen Muster ausgebildet, und die dargestellten Teile sind an ihren Enden so kombiniert, daß sie an der Oberfläche frei liegen. Eine Gateelektrode 7 ist auf den frei liegenden Teilen des Gatebereichs 4 ausgebildet. Die Gateelektrode 7 ist aus einem Metall ausgebildet, das einen ohmschen Kontakt mit dem Gatebereich bildet. Eine Drainelektrode 5 und eine Sourceelektrode 6 sind auf der unteren Oberfläche des Drainbereichs 1 bzw. auf der oberen Oberfläche des Sourcebereichs 3 ausgebildet.
Im Falle eines Verbindungshalbleiters, wie GaAs, kann ein zufriedenstellender elektrisch isolierender Film nicht darauf ausgebildet werden. Wenn jedoch ein Mischkristall, wie beispielsweise Ga(1-x)Al x As, dessen Bandzwischenraum größer als der von GaAs ist, zur Ausbildung des Gatebereichs 4 verwendet wird, wie oben beschrieben, dann kann der Gatebereich eine elektrische Isolierung ähnlich derjenigen bilden, die von einem SiO₂-Film oder dergleichen gebildet wird.
In dem Kanalbereich 2, der zwischen dem Sourcebereich 3 und dem Drainbereich 1 der in Fig. 1A gezeigten Induktionstransistorstruktur mit dem darin befindlichen Gatebereich 4 gebildet ist, ist der Abstand von dem Sourcebereich 3 zu dem Eigentorbereich so gewählt, daß er kleiner als der mittlere freie Weg bzw. die mittlere freie Weglänge der Ladungsträger ist, so daß eine SIT-Struktur vom thermischen Emissionstyp erhalten werden kann, der so erhaltene Induktionstransistor kann als ein normalerweise eingeschalteter Typ oder als ein normalerweise ausgeschalteter Typ arbeiten, indem man den Abstand zwischen den Teilen und die Dicke der Teile des Gatebereichs geeigneterweise wählt und indem man außerdem die Störstellenkonzentration im Kanalbereich 2 in geeigneter Weise verändert. Der Wert von x in Ga(1-x)Al x As, welches den Gatebereich 4 bildet, ist beispielsweise x = 0,3. Der Mischkristall ist vorzugsweise bis zu einer solchen Störstellenkonzentration undotiert, daß eine Injektion von Ladungsträgern von dem Gate- nach dem Kanalbereich zu nicht auftritt.
Die Fig. 1B zeigt die Potentialverteilung in dem Kanalbereich 2 bei Einschluß des Gatebereichs 4, der sich darin befindet und der zwischen den Sourcebereich 3 und den Drainbereich 1 zwischengefügt ist.
In der in Fig. 1A gezeigten Ausführungsform haben die Gate- Source-Kapazität Cgs und die Date-Drain-Kapazität Cgd die Tendenz, groß zu werden.
Ein solches Problem wird durch eine andere Ausführungsform gelöst, die in Fig. 2 gezeigt ist. Gemäß der in Fig. 2 gezeigten Ausführungsform kann die Gate-Source-Kapazität Cgs auf einen sehr kleinen Wert vermindert sein. In Fig. 2 sind die gleichen Bezugszeichen zur Bezeichnung der gleichen oder von äquivalenten Teilen, die in Fig. 1A erscheinen, verwendet. Aus Fig. 2 ist ersichtlich, daß der Gatebereich 4 und der Sourcebereich 3 auf der gleichen Hauptoberfläche vorgesehen sind, so daß dadurch das Herausleiten der Gateelektrode 7 erleichtert wird, und sowohl die Gate-Source-Kapazität Cgs als auch der Gatewiderstand Rg sind vermindert. Infolgedessen ist die in Fig. 2 gezeigte Ausführungsform insofern vorteilhaft, als der SIT mit einer höheren Geschwindigkeit arbeiten kann.
Die Fig. 3 zeigt eine noch andere Ausführungsform der vorliegenden Erfindung, und in Fig. 3 sind die gleichen Bezugszeichen zur Bezeichnung der gleichen oder von äquivalenten Teilen, die in Fig. 1A erscheinen, benutzt. In Fig. 3 ist eine Schicht 8 aus einem elektrischen Isolator vorgesehen, um die Gate-Drain-Kapazität Cgd zu vermindern. Der elektrische Isolator ist vorzugsweise SiO₂, Si₃N₄, Polyimidharz oder dergleichen. Die Dielektrizitätskonstante von Si₃N₄ ist etwa 5,5, diejenige von SiO₂ ist etwa 3,8 und diejenige von Polyimid ist etwa 3,2, und zwar im Gegensatz zur Dielektrizitätskonstante von GaAs, die 11 beträgt. Infolgedessen ist die Gate-Drain-Kapazität Cgd auf weniger als 1/2 des Werts vermindert, der sich bei GaAs ergibt, wenn statt dessen der Isolator vorhanden ist.
Fig. 4 zeigt eine noch andere Ausführungsform, die eine teilweise Abwandlung der in Fig. 3 gezeigten Ausführungsform ist. Es ist ersichtlich, daß der Kanalbereich 3 vom n--Typ in Fig. 3 durch eine Schicht vom p-Typ ersetzt worden ist, die den Kanalbereich 9 bildet. Wenn der Gatebereich 4 und die Schicht vom p-Typ, die den Kanalbereich bildet, im Zustand invertiert werden, und wenn der Teil des Kanalbereichs 9 vom p-Typ, der in Kontakt mit dem Gatebereich 4 ist, in eine Schicht vom n- Typ umgekehrt wird, dann werden Elektronen von dem Sourcebereich 3 in den Drainbereich 1 injiziert, um den SIT in Betrieb zu setzen.
Die Fig. 5 zeigt eine andere Ausführungsform, die eine teilweise Abwandlung der in Fig. 4 gezeigten Ausführungsform ist. In Fig. 5 ist ein Bereich 10 vom p⁺-Typ, der eine hohe Störstellenkonzentration hat, in dem in Fig. 4 gezeigten Kanalbereich 9 vom p-Typ ausgebildet, so daß der Fluß von Elektronen, die von dem Sourcebereich 3 injiziert werden, wirksam durch den Gatebereich 4 beschränkt werden kann.
Der in den Kanalbereich 9 verlegte Bereich 10 bildet eine Hochpotentialbarriere gegen die Elektronen, die von dem Sourcebereich 3 her injiziert werden. Daher driften die Elektronen durch die beiden Seiten des Bereichss 10 vom p⁺-Typ, der in dem Kanalbereich vom p-Typ verlegt ist. Da der Seitenteil des Kanalbereichs 9 vom p-Typ, der sich in Kontakt mit dem Gatebereich 4 befindet, der aktuell arbeitende Teil ist, kann die Dicke des Sourcebereichs 3 und diejenige der Sourceelektrode 6 zum Beispiel etwa 0,5 µm sein, und das erleichtert die Herstellung des SIT.
Fig. 6 zeigt noch eine andere Ausführungsform, die eine teilweise Abwandlung der in Fig. 4 gezeigten Ausführungsform ist. In Fig. 6 ist der Kanalbereich 9 vom p-Typ durch den Kanalbereich 2 vom n--Typ mit Ausnahme des Teils, der sich in Kontakt mit dem Sourcebereich 3 vom n⁺-Typ befindet, ersetzt. Die Fig. 7 ist eine teilweise Abwandlung der in Fig. 6 gezeigten Ausführungsform. In Fig. 7 ist der Kanalbereich 9 vom p-Typ in einer Position in den Kanalbereich 2 eingefügt, die sich in der Nähe des Sourcebereichs 3 befindet, so daß die Gate- Source-Kapazität Cgs und auch die Höhe des Gatebereichs 4 herabgesetzt sind.
In allen Ausführungsformen, die unter Bezugnahme auf die Fig. 1 bis 7 beschrieben sind, ist der Abstand von dem Sourcebereich zum Eigentorbereich so gewählt, daß er geringer als der mittlere freie Weg bzw. die mittlere freie Weglänge der Ladungsträger ist, so daß leistungsfähig eine thermische Emission bzw. eine thermionische Emission stattfinden kann.
Es ist erforderlich, daß das Oberflächenniveau von Ga(1-x)Al x As, welches den Gatebereich bildet, relativ zu demjenigen von GaAs so niedrig wie möglich ist. Zu diesem Zweck wird vorzugsweise ein Mischkristall, wie beispielsweise Ga(1-x)Al x As(1-y)P y , der durch Dotieren einer kleinen Menge von Phosphor (P) in Ga(1-x)Al x As erhalten wird, verwendet, so daß dessen Gitterkonstante genügend an diejenige von GaAs angepaßt bzw. auf diejenige von GaAs abgeglichen werden kann. Die Zusammensetzung von Ga(1-x)Al x As(1-y)P y ist vorzugsweise derart, daß y etwa 0,01 ist, wenn x = 0,3 ist. Indem man so die Übereinstimmung zwischen der Halbleitergitterkonstanten des Gatebereichs und derjenigen des Kanalbereichs erzielt, kann die Source- Gate-Durchbruchsspannungscharakteristik verbessert werden, um den Leckage-Strom zu vermindern und den Leistungsverbrauch herabzusetzen.
Der optimale Abstand Wdg′ zwischen dem Eigentorbereich und dem Drainbereich für die Ausgangsleistung wird generell durch den nachfolgenden Ausdruck gegeben, vorausgesetzt, daß der Abstand geringer als der mittlere freie Weg bzw. die mittlere freie Weglänge der Ladungsträger ist:
worin v die Geschwindigkeit der Elektronen ist, während f die Betriebsfrequenz bedeutet.
Es sei angenommen, daß die Geschwindigkeit der Elektronen 1×10⁷ cm/s ist. Dann sind die Werte von Wdg′ bei 100 GHz, 300 GHz, 500 GHz, 700 GHz und 1000 GHz (1 THz) etwa 160 nm bzw. 110 nm bzw. 95 nm bzw. 22,7 nm bzw. 16 nm. Im Falle von GaAs, bei dem mit thermischer bzw. thermionischer Emission gearbeitet wird, wird angenommen, daß die Geschwindigkeit der Elektronen den Wert von 1×10⁷ cm/s übersteigt, und der Wert von Wdg′ bei jeder der obigen Frequenzen wird größer als der jeweilige vorerwähnte berechnete Wert. Das erbringt den Vorteil, daß der SIT leichter als ein Feldeffekttransistor nach dem Stande der Technik, in dem die Ladungsträger mit einer gesättigten Geschwindigkeit driften, hergestellt werden kann.
Vorzugsweise ist die Störstellenkonzentration des Kanalbereichs im Vergleich mit der i-Schicht so gewählt, daß sie etwa 10¹⁷ cm-3 ist und diejenige des Sourcebereichs und des Drainbereichs ist so gewählt, daß sie etwa 1× 10¹⁸ cm-3 bis 1×10²⁰ cm-3 für die Ladungsträgerinjektion beträgt.
Integrierte Schaltungen, die einen oder mehrere SIT vom thermischen bzw. thermionischen Emissionstyp, wie hier vorgeschlagen, aufweisen, seien nachstehend in ihren Einzelheiten beschrieben.
Die Fig. 8 zeigt eine Ausführungsform einer integrierten Schaltung, in der ein Substrat 11 aus GaAs, der ein Eigenhalbleiter i oder ein halbisolierende Halbleiter s.i. ist, vorgesehen ist, und eine eingebettete Schicht vom n⁺-Typ, die einen Drainbereich 12 bildet, ist in einer der Hauptoberflächen des Substrats 11 ausgebildet. Ein Kanalbereich 13 ist auf dem Drainbereich 12 ausgebildet. Die Störstellenkonzentration des Drainbereichs 12 ist so gewählt, daß sie von 10¹⁸ cm-3 bis 10²⁰ cm-3 beträgt, und diejenige des Kanalbereichs 13 ist so gewählt, daß sie von 10¹² cm-3 bis 10¹⁸ cm-3 beträgt. Die Kanallänge ist so gewählt, daß sie von 0,1 µm bis 1,0 µm beträgt.
Ein Hetero-Übergangsstellen-Gatebereich 14 ist in Kontakt mit der Seitenoberfläche des Kanalbereichs 13 ausgebildet. Der Gatebereich 14 wird von einem Verbindungshalbleiter, wie beispielsweise Ga(1-x)Al x As oder Ga(1-x)Al x As(1-y)P y gebildet, dessen Bandzwischenraum größer als derjenige von GaAs ist, welches das Substrat 11 bildet. In der Zusammensetzung des Hetero-Übergangs-Gatebereichs 14 sind x und y so gewählt, daß etwa x = 0,3 und y = 0,01 sind.
Ein Sourcebereich 15 ist auf dem Kanalbereich 13 ausgebildet. Die Störstellenkonzentration dieses Sourcebereichs 15 ist so gewählt, daß sie von 10¹⁸ cm-3 bis 10²⁰ cm-3 beträgt. Andererseits ist eine Schicht vom n-Typ, die einen Widerstandsbereich 16 bildet, auf der Hauptoberfläche des Substrats 11 aus GaAs in der Nähe des Drainbereichs 12 ausgebildet, und eine Schicht vom n⁺-Typ, die einen Elektrodenbereich 17 bildet, ist in dem Widerstandsbereich 16 ausgebildet. Die Störstellenkonzentration des Widerstandsbereichs 16 ist so gewählt, daß sie von etwa 10¹⁸ cm-3 bis 10²⁰ cm-3 beträgt.
Eine Ausgangselektrode 20 ist so vorgesehen, daß sie einen Teil des Drainbereichs 12 und des Widerstandsbereich 16 bedeckt, und eine Leistungs- bzw. Stromzuführungselektrode 21 ist auf dem Elektrodenbereich 17 vorgesehen. Diese Elektroden sind aus einem Metall, wie beispielsweise Al, Au, W oder Pt ausgebildet.
Der übrige Bereich der Hauptoberfläche des Substrats 11 aus GaAs ist mit einem Isolatorfilm 22 aus einem elektrischen Isolator bedeckt, wie beispielsweise aus Si₃N₄, SiO₂ oder einem Polyimidharz. Eine Gateelektrode 23 ist auf dem Gatebereich 14 so ausgebildet, daß sie nach aufwärts durch den Isolatorfilm 22 vorsteht, und eine Sourceelektrode 24 ist auf dem Sourcebereich 15 ausgebildet. Das Material dieser Elektroden 23 und 24 entspricht demjenigen der Elektroden 20 und 21.
Ein Eingangsanschluß 30, ein Masseanschluß 31, ein Ausgangsanschluß 32 und ein Leistungs- bzw. Stromzuführungsanschluß 33 sind mit der Gateelektrode 23 bzw. der Sourceelektrode 24 bzw. der Ausgangselektrode 20 bzw. der Leistungs- bzw. Stromzuführungselektrode 21 verbunden, so daß eine integrierte Schaltung ausgebildet ist.
Die Bildung des SIT vom thermischen bzw. thermionischen Emissionstyp der vertikalen Struktur auf dem Substrat 11 aus GaAs in der vorstehend beschriebenen Weise erleichtert das Ausbilden der Verdrahtungsverbindungen zu dem Drainbereich 12, dem Gatebereich 14 und dem Sourcebereich 15, so daß die integrierte Schaltung leichter als eine integrierte Schaltung von einem FET oder einem HEMT, wo feine Verdrahtungsverbindungen zu deren Source, Gates und Drain erforderlich sind, hergestellt werden. Daher kann der für die Verdrahtungsverbindungen erforderliche Bereich auf etwa 2/3 des nach dem Stande der Technik erforderlichen Bereichs vermindert werden, so daß ein großer Integrationsgrad erzielt werden kann.
Die Fig. 9 zeigt eine der Fig. 8 äquivalente Schaltung, und in Fig. 9 sind die gleichen Bezugszeichen zur Bezeichnung der gleichen Teile, die in Fig. 8 erscheinen, verwendet. Es ist ersichtlich, daß ein Lastwiderstand 41 mit einem SIT 40 vom thermischen bzw. thermionischen Emissionstyp mit normalerweise ausgeschalteter Charakteristik bzw. mit einer Charakteristik, die bedeutet, daß er normalerweise ausgeschaltet ist, in Fig. 9 gezeigt ist. Wenn ein Eingangssignal von niedrigem Niveau an den Eingangsanschluß 30 in dem Zustand angelegt wird, in dem die Leistungs- bzw. Stromzuführungsspannung V DD an den Leistungs- bzw. Stromzuführungsanschluß 33 angelegt ist, bleibt der SIT 40 in seinem Aus-Zustand, und es erscheint ein Ausgangssignal von hohem Niveau am Ausgangsanschluß 32. Wenn andererseits ein Eingangssignal von hohem Niveau auf den Eingangsanschluß 30 gegeben wird, wird der SIT 40 eingeschaltet, und ein Ausgangssignal von niedrigem Niveau erscheint am Ausgangsanschluß 32. Infolgedessen führt der SIT 40 eine sogenannte Inverteraktion bzw. einen Invertervorgang durch. In der in Fig. 9 gezeigten Schaltung ist der Wert des Stroms durch den Wert des Lastwiderstands 41 bestimmt. Wenn zum Beispiel der Lastwiderstand 41 einen Widerstandswert von 1 kΩ hat und V DD 1 Volt beträgt, dann ist der Stromwert etwa 1 mA. In diesem Falle ist die Ein-Spannung des SIT 40 sehr niedrig.
Die Fig. 10 zeigt eine andere Ausführungsform einer integrierten Schaltung, in der ein Induktionstransistor der hier vorgeschlagenen Art vom thermischen bzw. thermionischen Emissionstyp vom Verarmungstyp einen Lastwiderstand bildet. In Fig. 10 sind die gleichen Bezugszeichen zur Bezeichnung der gleichen oder von äquivalenten Teilen, die in Fig. 8 erscheinen, verwendet; der Induktionstransistor, der als Last wirkt, weist einen Gatebereich 50 auf. Der vom Gatebereich eingeschlossene Kanal hat eine Dicke, die größer als diejenige des normalerweise ausgeschalteten Induktionstransistors ist, so daß der SIT normalerweise eingeschaltet ist, so daß er die Funktion des Widerstands hat. Die übrige Struktur ist die gleiche wie die in Fig. 8 gezeigte Halbleiterstruktur, so daß hinsichtlich einer ins einzelne gehenden Beschreibung auf die Beschreibung dieser Figur verwiesen wird. In der in Fig. 10 gezeigten Struktur besteht keine Notwendigkeit für das gesonderte Vorsehen eines Widerstands, und daher ist deren Herstellung entsprechend vereinfacht. In Fig. 10 kann sich der Gatebereich 50 in Kontakt mit dem Sourcebereich 15 befinden.
Die Gateelektrode 23 kann in direktem Kontakt mit dem Kanalbereich 13 aus GaAs sein, das vorzugsweise vom n-Typ anstatt vom p-Typ ist. Außerdem kann der Lasttransistor ein SIT oder ein konventioneller FET oder dergleichen sein.
Die Fig. 11 zeigt eine der Fig. 10 äquivalente Schaltung. Es ist ersichtlich, daß ein normalerweise eingeschalteter SIT 42 vom thermischen bzw. thermionischen Emissionstyp, der als ein Impedanzelement wirkt, mit dem SIT 40 vom thermischen bzw. thermionischen Emissionstyp so verbunden ist, daß eine Inverterschaltung gebildet wird. Der Betrieb dieser Inverterschaltung ist entsprechend demjenigen der in Fig. 9 gezeigten Schaltung, und daher wird auf die entsprechenden Ausführungen zu dieser Figur verwiesen.
Da in der integrierten Schaltung ein statischer Induktionstransistor von vertikalem Aufbau und vom thermischen bzw. thermionischen Emissionstyp der hier vorgeschlagenen Art vorgesehen ist, wird eine integrierte Halbleiterschaltung erhalten, die bei einer hohen Geschwindigkeit mit niedrigem Leistungsverbrauch arbeitet, welche weiterhin die Verdrahtungsverbindungen erleichtert, und die mit einer hohen Packungsdichte integriert werden kann.
In den vorerwähnten Ausführungsformen kann die bekannte Technik von zum Beispiel Doppelschichtverbindungen bzw. -zwischenverbindungen zum Verbinden der integrierten Schaltung mit der Leistungsquelle, Masse sowie den Eingangs- und Ausgangsanschlüssen durch eine planare bzw. ebene Struktur und einen Isolator verwendet werden. Das Material ist in keiner Weise auf GaAs beschränkt und kann zum Beispiel auch Si, InP, InAs, InSb oder ein II-V-Verbindungshalbleiter sein. Es ist ersichtlich, daß das Material auch zum Beispiel durch eine Kombination von HgTe oder CdTe mit Hg(1-x)Cd (x) Te gebildet sein kann.
Weiter können der statische Induktionstransistor der hier vorgeschlagenen Art und die damit aufgebaute integrierte Schaltung mittels eines molekular- oder photo- bzw. lichterregten Molekularepitaxialwachstumsprozesses ausgebildet werden, in dem molekulare Schichten von GaAs eine nach der anderen im epitaxialen Wachstumsprozeß gebildet werden. In entsprechender Weise kann die integrierte Schaltung durch eine Dampfphasenepitaxie, eine Flüssigphasenepitaxie, ein metall-organisch-chemisches Dampfablagerungsverfahren, eine Molekularstrahlenepitaxie, einen Ionenimplantations- oder -diffusionsprozeß, eine pHotolithographie, Plasmaätzen, chemisches Ätzen oder irgendeine Kombination von verschiedenen Vakuumverdampfungsprozessen, ausgebildet werden.

Claims (6)

1. Statischer Induktionstransistor vom thermischen bzw. thermionischen Emissionstyp, umfassend einen Kanalbereich (2), der eine erste und zweite Seite hat, sowie einen Sourcebereich (3) und einen Drainbereich (1), die eine hohe Störstellenkonzentration haben und je in Kontakt mit einer jeweiligen Seite des Kanalbereichs (2) ausgebildet sind, und einen Gatebereich (4), der sich in Kontakt mit wenigstens einem Teil des Kanalbereichs (2) befindet, wobei der Kanalbereich (2) einen Bereich aufweist, in dem eine Potentialbarriere für die vom Sourcebereich (3) ausgehenden Ladungsträger vorhanden ist, dadurch gekennzeichnet, daß der Gatebereich (4) aus einem solchen Halbleiter ausgebildet ist, welcher einen Bandzwischenraum bzw. eine Bandenergielücke hat, der bzw. die größer als derjenige bzw. diejenige des Halbleiters ist, der den Kanalbereich (2) bildet, und daß der Abstand von dem Sourcebereich (3) zu der Potentialbarriere so gewählt ist, daß er kleiner als die mittlere freie Weglänge der Ladungsträger im Kanal (2) ist.
2. Statischer Induktionstransistor nach Anspruch 1, dadurch gekennzeichnet, daß der Kanalbereich (2) aus GaAs ausgebildet ist, während der Gatebereich (4) aus Ga(1-x)Al x As oder Ga(1-x)Al x As(1-y)P y ausgebildet ist.
3. Statischer Induktionstransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine Gateelektrode (7), die in Kontakt mit dem Gatebereich (4) vorgesehen ist, aus einem Metallmaterial ausgebildet ist, das einen ohmschen Kontakt mit dem Gatebereich bildet.
4. Statischer Induktionstransistor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Kanalbereich (2) sich zwischen zwei Gatebereichen (4) erstreckt und daß die Breite des Kanalbereichs (2) so gewählt ist, daß sie kleiner als 2 g D ist, worin λ D die Debye- Länge ist.
5. Statischer Induktionstransistor nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Zusammensetzung des Halbleiters, der den Gatebereich (4) bildet, so gewählt ist, daß eine Übereinstimmung in der Gitterkonstanten des Gatebereichs (4) und derjenigen des Kanalbereichs (2) besteht.
6. Verwendung eines statischen Induktionstransistors nach einem der vorhergehenden Ansprüche in einer integrierten Halbleiterschaltung.
DE19853526826 1984-07-26 1985-07-26 Statischer induktionstransistor und denselben enthaltenden integrierte schaltung Granted DE3526826A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP59153969A JPH0614551B2 (ja) 1984-07-26 1984-07-26 熱電子放射型静電誘導トランジスタ
JP59153972A JPH0614534B2 (ja) 1984-07-26 1984-07-26 半導体集積回路

Publications (2)

Publication Number Publication Date
DE3526826A1 DE3526826A1 (de) 1986-02-06
DE3526826C2 true DE3526826C2 (de) 1990-03-01

Family

ID=26482427

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853526826 Granted DE3526826A1 (de) 1984-07-26 1985-07-26 Statischer induktionstransistor und denselben enthaltenden integrierte schaltung

Country Status (4)

Country Link
US (2) US4712122A (de)
DE (1) DE3526826A1 (de)
FR (1) FR2568410B1 (de)
GB (1) GB2162370B (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2162370B (en) * 1984-07-26 1987-10-28 Japan Res Dev Corp Static induction transistor and integrated circuit comprising such a transistor
FR2569056B1 (fr) * 1984-08-08 1989-03-10 Japan Res Dev Corp Transistor a induction statique du type a injection par effet tunnel et circuit integre comprenant un tel transistor
US5097312A (en) * 1989-02-16 1992-03-17 Texas Instruments Incorporated Heterojunction bipolar transistor and integration of same with field effect device
EP0383034B1 (de) * 1989-02-16 1996-09-25 Texas Instruments Incorporated Integrierte Schaltung und Herstellungsverfahren
JPH03290975A (ja) * 1990-04-09 1991-12-20 Fujitsu Ltd 縦型半導体装置
US5274266A (en) * 1990-09-19 1993-12-28 Siemens Aktiengesellschaft Permeable base transistor having selectively grown emitter
US5532511A (en) * 1992-10-23 1996-07-02 Research Development Corp. Of Japan Semiconductor device comprising a highspeed static induction transistor
US5889298A (en) * 1993-04-30 1999-03-30 Texas Instruments Incorporated Vertical JFET field effect transistor
US5554561A (en) * 1993-04-30 1996-09-10 Texas Instruments Incorporated Epitaxial overgrowth method
US5610085A (en) * 1993-11-29 1997-03-11 Texas Instruments Incorporated Method of making a vertical FET using epitaxial overgrowth
FR2749977B1 (fr) * 1996-06-14 1998-10-09 Commissariat Energie Atomique Transistor mos a puits quantique et procedes de fabrication de celui-ci
US6060723A (en) * 1997-07-18 2000-05-09 Hitachi, Ltd. Controllable conduction device
US6172448B1 (en) 1999-01-29 2001-01-09 Motorola, Inc. Method and apparatus for utilizing heat dissipated from an electrical device
US6977406B2 (en) * 2001-04-27 2005-12-20 National Institute Of Information And Communications Technology, Incorporated Administrative Agency Short channel insulated-gate static induction transistor and method of manufacturing the same
WO2006041224A1 (en) * 2004-10-14 2006-04-20 Kabushiki Kaisha Toshiba Fet-based nucleic acid detecting sensor
JP5087818B2 (ja) * 2005-03-25 2012-12-05 日亜化学工業株式会社 電界効果トランジスタ

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3962716A (en) * 1973-11-12 1976-06-08 Bell Telephone Laboratories, Incorporated Reduction of dislocations in multilayer structures of zinc-blend materials
US4075652A (en) * 1974-04-17 1978-02-21 Matsushita Electronics Corporation Junction gate type gaas field-effect transistor and method of forming
JPS5299787A (en) * 1976-02-18 1977-08-22 Toshiba Corp Junction type field effect transistor and its production
US4326209A (en) * 1977-04-13 1982-04-20 Nippon Gakki Seizo Kabushiki Kaisha Static induction transistor
JPS5466080A (en) * 1977-11-05 1979-05-28 Nippon Gakki Seizo Kk Semiconductor device
US4364072A (en) * 1978-03-17 1982-12-14 Zaidan Hojin Handotai Kenkyu Shinkokai Static induction type semiconductor device with multiple doped layers for potential modification
JPS5598871A (en) * 1979-01-22 1980-07-28 Semiconductor Res Found Static induction transistor
GB2069754B (en) * 1980-02-14 1984-01-04 Itt Ind Ltd Field effect transistor
JPS56124273A (en) * 1980-03-04 1981-09-29 Semiconductor Res Found Semiconductor device
US4366493A (en) * 1980-06-20 1982-12-28 International Business Machines Corporation Semiconductor ballistic transport device
JPS5775464A (en) * 1980-10-28 1982-05-12 Semiconductor Res Found Semiconductor device controlled by tunnel injection
FR2493604A1 (fr) * 1980-10-31 1982-05-07 Thomson Csf Transistors a effet de champ a grille ultra courte
FR2498815A1 (fr) * 1981-01-27 1982-07-30 Thomson Csf Dispositif semi-conducteur de deviation d'electrons du type " a transport balistique ", et procede de fabrication d'un tel dispositif
US4460910A (en) * 1981-11-23 1984-07-17 International Business Machines Corporation Heterojunction semiconductor
FR2520157B1 (fr) * 1982-01-18 1985-09-13 Labo Electronique Physique Dispositif semi-conducteur du genre transistor a heterojonction(s)
US4532533A (en) * 1982-04-27 1985-07-30 International Business Machines Corporation Ballistic conduction semiconductor device
GB2121600A (en) * 1982-05-10 1983-12-21 Philips Electronic Associated Gate controlled unipolar hot-carrier transistors
GB2162370B (en) * 1984-07-26 1987-10-28 Japan Res Dev Corp Static induction transistor and integrated circuit comprising such a transistor
FR2569056B1 (fr) * 1984-08-08 1989-03-10 Japan Res Dev Corp Transistor a induction statique du type a injection par effet tunnel et circuit integre comprenant un tel transistor

Also Published As

Publication number Publication date
GB2162370B (en) 1987-10-28
GB2162370A (en) 1986-01-29
DE3526826A1 (de) 1986-02-06
GB8518841D0 (en) 1985-08-29
FR2568410A1 (fr) 1986-01-31
US4712122A (en) 1987-12-08
US5117268A (en) 1992-05-26
FR2568410B1 (fr) 1988-07-29

Similar Documents

Publication Publication Date Title
DE2910566C2 (de) Statische Induktionshalbleitervorrichtung
DE3686971T2 (de) Lateraler transistor mit isoliertem gate mit latch-up-festigkeit.
DE69414311T2 (de) Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem Gate
DE3526826C2 (de)
DE69232185T2 (de) Tunneleffektanordnung mit drei Elektroden
DE3485831T2 (de) Integrierte leistungshalbleiterschaltanordnungen mit igt- und mosfet-strukturen.
DE3136682C2 (de)
DE2804568C2 (de)
DE3788253T2 (de) Steuerbare Tunneldiode.
DE3588114T2 (de) Supraleitende Anordnung
DE3737790C2 (de)
DE3689931T2 (de) Schnell schaltende laterale Transistoren mit isoliertem Gate.
DE19914697A1 (de) Verarmungs-MOS-Halbleiterbauelement und MOS-Leistungs-IC
DE4402270A1 (de) Feldeffekttransistoranordnung mit Schottky-Elektrode
DE3214893A1 (de) Halbleiteranordnung
DE2842526A1 (de) Bipolarer transistor
DE69117866T2 (de) Heteroübergangsfeldeffekttransistor
DE4026121B4 (de) Leitfähigkeitsmodulations-MOSFET
DE1811492A1 (de) Feldeffekttransistor
DE3528562C2 (de)
DE2804500C2 (de) Sperrschicht-Feldeffekttransistor
DE2730373A1 (de) Integrierte halbleiter-logikschaltung
DE19649500A1 (de) Elektronische Hybridvorrichtung, insbesondere Josephson-Transistoren
DE2734997A1 (de) Integrierte halbleiterschaltung
DE69315813T2 (de) Kaskodenschaltungsstruktur mit bipolaren Epitoxial-Transistoren und niedrig gelegenem Basisanschluss

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition