JPH03290975A - 縦型半導体装置 - Google Patents
縦型半導体装置Info
- Publication number
- JPH03290975A JPH03290975A JP2092049A JP9204990A JPH03290975A JP H03290975 A JPH03290975 A JP H03290975A JP 2092049 A JP2092049 A JP 2092049A JP 9204990 A JP9204990 A JP 9204990A JP H03290975 A JPH03290975 A JP H03290975A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- comb
- semiconductor
- type
- superlattice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 43
- 239000012535 impurity Substances 0.000 abstract description 25
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 230000002269 spontaneous effect Effects 0.000 abstract 2
- 238000010276 construction Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 34
- 230000008569 process Effects 0.000 description 17
- 108091006146 Channels Proteins 0.000 description 12
- 230000006698 induction Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 230000003068 static effect Effects 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000002052 molecular layer Substances 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 241000272522 Anas Species 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 229910021549 Vanadium(II) chloride Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- ITAKKORXEUJTBC-UHFFFAOYSA-L vanadium(ii) chloride Chemical compound Cl[V]Cl ITAKKORXEUJTBC-UHFFFAOYSA-L 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/072—Heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
高周波大電力用として高い性能をもつことが知られてい
るパーミアブル・ベース・トランジスタ或いは静電誘導
トランジスタなど縦型半導体装置の改良に関し、 製造工程で半導体層内に不純物や自然酸化膜の取り込み
が起こり得ない構成をもつようにすることを目的とし、 オフ基板と、該オフ基板上に形成されたエミッタ層と分
子数超格子層とコレクタ層とを備え、該分子数超格子層
は櫛歯状ベース層並びに該櫛歯状ベー・ス層で隔てられ
ている櫛歯状チャネル層をなすよう構成する。
るパーミアブル・ベース・トランジスタ或いは静電誘導
トランジスタなど縦型半導体装置の改良に関し、 製造工程で半導体層内に不純物や自然酸化膜の取り込み
が起こり得ない構成をもつようにすることを目的とし、 オフ基板と、該オフ基板上に形成されたエミッタ層と分
子数超格子層とコレクタ層とを備え、該分子数超格子層
は櫛歯状ベース層並びに該櫛歯状ベー・ス層で隔てられ
ている櫛歯状チャネル層をなすよう構成する。
（産業上の利用分野〕
本発明は、高周波大電力用として高い性能をもつことが
知られているパーミアブル・ベース・トランジスタ或い
は静電誘導トランジスタなど縦型半導体装置の改良ムこ
関する。
知られているパーミアブル・ベース・トランジスタ或い
は静電誘導トランジスタなど縦型半導体装置の改良ムこ
関する。
パーミアブル−ベース・トランジスタ或いは静電誘導ト
ランジスタなどは、前記したように、高い周波数帯に於
いて、大きな電力で動作させることができる為、多くの
期待をもたれているが、その性能を発揮する為の特殊な
構造が原因となって製造面上で種々の困難が存在するの
で、この問題を解決する必要がある。
ランジスタなどは、前記したように、高い周波数帯に於
いて、大きな電力で動作させることができる為、多くの
期待をもたれているが、その性能を発揮する為の特殊な
構造が原因となって製造面上で種々の困難が存在するの
で、この問題を解決する必要がある。
第１６図は米国特許第４３７８６２９号明細書に開示さ
れているパーミアブル・ベース・トランジスタ（西暦１
９７９年 Ｍ、１．Ｔ リンカーン研究所 Ｃ９Ｂｏ
ｚｌｅｒらに依る発明）の要部切断斜面図を表している
。
れているパーミアブル・ベース・トランジスタ（西暦１
９７９年 Ｍ、１．Ｔ リンカーン研究所 Ｃ９Ｂｏ
ｚｌｅｒらに依る発明）の要部切断斜面図を表している
。
図に於いで、１はｎ”型＋Ｚ ａ Ａ、 ｓ基板、２は
プロトンが注入されているＧａ ｉ＼Ｓ素子分離層、３
はＤ型エミッタ領域、４はタングステン（Ｗ）からなる
櫛歯状ベース層、５はｎ型コレクタ領域１．６はゴミ・
ンタ電極、７はベース電極、８はコレクタ電極、１０は
ｎ型チャネル餠域をそれぞれ示している。尚、櫛歯状ベ
ース層４に於ける櫛歯の間隔は０．３２Ｃμｍ〕である
。
プロトンが注入されているＧａ ｉ＼Ｓ素子分離層、３
はＤ型エミッタ領域、４はタングステン（Ｗ）からなる
櫛歯状ベース層、５はｎ型コレクタ領域１．６はゴミ・
ンタ電極、７はベース電極、８はコレクタ電極、１０は
ｎ型チャネル餠域をそれぞれ示している。尚、櫛歯状ベ
ース層４に於ける櫛歯の間隔は０．３２Ｃμｍ〕である
。
このトランジスタは、継型構造になって、いることから
、電界効果トランジスタに於けるゲート長に相当するベ
ース厚を１０００ （入〕以下にすることが容易である
ことから、高い周波数帯での動作を良好に行うことがで
き、そして、半導体結晶中に埋め込まれた櫛歯状ベース
層４に於ける櫛歯の数を増すことで小さな面積でありな
がら大きな電力で駆動することが容易であり、高周波大
電力用として高性能を発揮することができる（要すれば
、（ＩＥＥＥ ＭＴＴ−３Ｄｉｇｅｓｔ１９８８」、
を参照）。
、電界効果トランジスタに於けるゲート長に相当するベ
ース厚を１０００ （入〕以下にすることが容易である
ことから、高い周波数帯での動作を良好に行うことがで
き、そして、半導体結晶中に埋め込まれた櫛歯状ベース
層４に於ける櫛歯の数を増すことで小さな面積でありな
がら大きな電力で駆動することが容易であり、高周波大
電力用として高性能を発揮することができる（要すれば
、（ＩＥＥＥ ＭＴＴ−３Ｄｉｇｅｓｔ１９８８」、
を参照）。
尚、静電誘導トランジスタ（要すれば、Ｊ、Ｉ。
ＮｉＮ１５ｈｉｚａ ｅＬ ａｌ、 ＩＥＥＥ
。
。
Ｔ’ ｒ ａ ｒ： ｓ ａ ｃ ｔ、 ｉ ｏ ｎ
ｏ ｎ Ｅ １ ｅ ｃ ｔ ｒ 。
ｏ ｎ Ｅ １ ｅ ｃ ｔ ｒ 。
ｎ Ｄｅｖｉｃｅｓ、ＶＣｌ２．ＥＤ−２２Ｎｏ。
４、ｐ、１８５．１９７５ を参照）は、第１６回に見
られるバ・−ミアフル・ベース・トランジスタ′に於い
て、櫛歯状ベース層４がｐ型半導体層、エミック領域３
とコレクタ領域５とチャネル領域Ｉｎとがｉ型半導体層
であることを除けば、同じ構造になることから、ここで
は、主としてパーミアブル・ベース・トランジスタを例
に採って説明する。
られるバ・−ミアフル・ベース・トランジスタ′に於い
て、櫛歯状ベース層４がｐ型半導体層、エミック領域３
とコレクタ領域５とチャネル領域Ｉｎとがｉ型半導体層
であることを除けば、同じ構造になることから、ここで
は、主としてパーミアブル・ベース・トランジスタを例
に採って説明する。
〔発明が解決しようとする課題］
第１６図に見られるパーミアブル・ベース・トランジス
タは、その高性能を発揮する為の構造が原因となって、
製造工程が複雑であると共に性能を低下させる不純物が
取り込まれ易いなどの問題がある。
タは、その高性能を発揮する為の構造が原因となって、
製造工程が複雑であると共に性能を低下させる不純物が
取り込まれ易いなどの問題がある。
即ち、前記パーミアブル・ベース・トランジスタを製造
する場合には、分子線エピタキシャル成長（ｍｏｌｅｃ
ｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ：ＭＢＥ）法
、或いは、有機金属化学気相成長（ｍｅｔａｌｏｒｇａ
ｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅ
ｐｏｓｉｔｉｏｎ：ＭＵＣＶＤ）法などを適用して成長
したＧａＡｓ層の表面に櫛歯状ベース層４を形成Ｌ７、
その後、表面清浄化処理を施してから、再び、Ｍ Ｂ
Ｅ法或いはＭ ＯＣＶ Ｄ法などを適用してＧａＡｓ層
を成長さ１±イ、ことで櫛歯状ベース層４を埋め込むこ
とが必要である。
する場合には、分子線エピタキシャル成長（ｍｏｌｅｃ
ｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ：ＭＢＥ）法
、或いは、有機金属化学気相成長（ｍｅｔａｌｏｒｇａ
ｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅ
ｐｏｓｉｔｉｏｎ：ＭＵＣＶＤ）法などを適用して成長
したＧａＡｓ層の表面に櫛歯状ベース層４を形成Ｌ７、
その後、表面清浄化処理を施してから、再び、Ｍ Ｂ
Ｅ法或いはＭ ＯＣＶ Ｄ法などを適用してＧａＡｓ層
を成長さ１±イ、ことで櫛歯状ベース層４を埋め込むこ
とが必要である。
このような工程を採っているので、櫛歯状ベース層４を
形成する際、タングステンなどの金属ＭＷを真空蒸着す
る為、ウェハを高真空の結晶成長装置から大気甲乙こ取
り出さなければならない。この場合、前記したように、
表面清浄化処理を行ってはいるが、吸着された不純物を
完全に取り去ることは困難であり、また、自然酸化膜の
問題もあって、後に成長されるＧａＡｓ層との界面には
不純物が取り込まれ易く、これがトランジスタ特性に影
響を与えることになる。
形成する際、タングステンなどの金属ＭＷを真空蒸着す
る為、ウェハを高真空の結晶成長装置から大気甲乙こ取
り出さなければならない。この場合、前記したように、
表面清浄化処理を行ってはいるが、吸着された不純物を
完全に取り去ることは困難であり、また、自然酸化膜の
問題もあって、後に成長されるＧａＡｓ層との界面には
不純物が取り込まれ易く、これがトランジスタ特性に影
響を与えることになる。
第１７図は先に成長させたＧａＡｓ層と後に成長させた
ＧａＡｓ層との界面近傍を表す要部切断側面図であり、
第１６図に於いて用いた記号と同記号は同部分を表すか
或いは同じ意味を持つものとする。
ＧａＡｓ層との界面近傍を表す要部切断側面図であり、
第１６図に於いて用いた記号と同記号は同部分を表すか
或いは同じ意味を持つものとする。
図に於いて、９はＣ或いはＯなとの不純物を示している
。
。
第１８図は先に成長させたＧａＡｓ層をエツチングして
形成した凹所に櫛歯状ベースＮ４を埋め込むようにした
構成を説明する為の要部切断側面図であり、第１６図及
び第１７図に於いて用いた記号と同記号は同部分を表す
か或いは同じ意味を持つものとする。
形成した凹所に櫛歯状ベースＮ４を埋め込むようにした
構成を説明する為の要部切断側面図であり、第１６図及
び第１７図に於いて用いた記号と同記号は同部分を表す
か或いは同じ意味を持つものとする。
第１６図から明らかなように、先に成長させたＧａＡｓ
１ｌｉ、即ち、ｎ型エミッタ領域３と、後に成長させた
ＧａＡｓＮ、即ち、ｎ型コレクタ領域５との界面には不
純物９が存在し、この点は、第１７図に見られる構成を
採っても同じである。
１ｌｉ、即ち、ｎ型エミッタ領域３と、後に成長させた
ＧａＡｓＮ、即ち、ｎ型コレクタ領域５との界面には不
純物９が存在し、この点は、第１７図に見られる構成を
採っても同じである。
このようにしてＧ ａ Ａ ｓ層中に取り込まれた不純
物は、深い不純物準位を生成したり、ＧａＡｓのエネル
ギ・バンドを変化させる現象、即ち、ポテンシャル・ピ
ンニングに依る表面空乏化を生成させる現象を招来した
り、キャリヤに対する散乱源となることから、トランジ
スタの正常な動作を阻害したり、或いは、特性を劣化さ
せたりする。
物は、深い不純物準位を生成したり、ＧａＡｓのエネル
ギ・バンドを変化させる現象、即ち、ポテンシャル・ピ
ンニングに依る表面空乏化を生成させる現象を招来した
り、キャリヤに対する散乱源となることから、トランジ
スタの正常な動作を阻害したり、或いは、特性を劣化さ
せたりする。
本発明は、製造工程で半導体層内に不純物や自然酸化膜
の取り込みが起こり得ない構成をもつパーミアブル・ベ
ース・トランジスタ或いは静電誘導トランジスタなど縦
型半導体装置を実現しようとする。
の取り込みが起こり得ない構成をもつパーミアブル・ベ
ース・トランジスタ或いは静電誘導トランジスタなど縦
型半導体装置を実現しようとする。
本発明では、櫛歯状ベース層として横方向超格子を利用
する。
する。
第９図は横方向超格子を形成する技術を説明する為の工
程要所に於けるウェハの要部切断斜面図を表している（
要すれば、Ｊ、Ｍ、Ｇａ １ｎｅｓｅｔ ａｔ、ｒＪ
、Ｖａｃ、Ｓｃｉ、Ｔｅｃｈｎｏｌ、Ｊ Ｂ６ （
４）、 ｐ、 １．３７８． １９８８、或いは、
Ｔ、Ｆｕｋｕｉ ｅｔ ａｌ、 ｒＪ、Ｖａｃ、
Ｓｃ ｉ、Ｔｅｃｈｎｏ １．Ｊ Ｂ６
（４）ｐ、１３７３．１９８８を参照）。
程要所に於けるウェハの要部切断斜面図を表している（
要すれば、Ｊ、Ｍ、Ｇａ １ｎｅｓｅｔ ａｔ、ｒＪ
、Ｖａｃ、Ｓｃｉ、Ｔｅｃｈｎｏｌ、Ｊ Ｂ６ （
４）、 ｐ、 １．３７８． １９８８、或いは、
Ｔ、Ｆｕｋｕｉ ｅｔ ａｌ、 ｒＪ、Ｖａｃ、
Ｓｃ ｉ、Ｔｅｃｈｎｏ １．Ｊ Ｂ６
（４）ｐ、１３７３．１９８８を参照）。
図に於いて、１１は（００１）面からオフしたＧａＡｓ
基板、１２はＧ ａ Ａ ｓ ／ Ａ Ｅ Ａ ｓから
なる超格子、１２Ａは超格子を形成するためのＧａＡｓ
膜、１２Ｂは超格子を形成する為のＡｎＡｓ膜をそれぞ
れ示している。
基板、１２はＧ ａ Ａ ｓ ／ Ａ Ｅ Ａ ｓから
なる超格子、１２Ａは超格子を形成するためのＧａＡｓ
膜、１２Ｂは超格子を形成する為のＡｎＡｓ膜をそれぞ
れ示している。
第１０図は第９図に見られる超格子１２を形成する場合
について解説するための説明図であり、第９図に於いて
用いた記号と同記号は同部分を表すか或いは同じ意味を
持つものとする。
について解説するための説明図であり、第９図に於いて
用いた記号と同記号は同部分を表すか或いは同じ意味を
持つものとする。
超格子１２を形成するには、最初、基板１１のステップ
になっている各結晶面に於ける半分が埋まる数のＡ！及
びＡｓの分子を被着させ、次いで、残りの半分が埋まる
数のＧａ及びＡｓの分子を被着させ、この後、同じこと
を必要な層数（回数）分について繰り返し実施する。こ
の場合に於ける成長は、図から明らかなように、各ステ
ップの箇所から始まって、次第に下地の結晶面を覆うよ
うに延びてゆくことが知られている。
になっている各結晶面に於ける半分が埋まる数のＡ！及
びＡｓの分子を被着させ、次いで、残りの半分が埋まる
数のＧａ及びＡｓの分子を被着させ、この後、同じこと
を必要な層数（回数）分について繰り返し実施する。こ
の場合に於ける成長は、図から明らかなように、各ステ
ップの箇所から始まって、次第に下地の結晶面を覆うよ
うに延びてゆくことが知られている。
このようにして形成された超格子について、既に評価が
行われ、良好に作用することが認識されている。
行われ、良好に作用することが認識されている。
前記したところから、本発明に依る縮型半導体装置に於
いては、 （１） オフ基板（例えば面指数（００１）の面から
オフしたｎ゛型ＧａＡｓ基板２１）と、該オフ基板上に
形成されたエミッタ層（例えばｎ型エミッタ領域２２′
）及び分子数超格子層（例えば分子数超格子層２３）及
びコレクタ層（例えばｎ型コレクタ領域２４′）とを備
え、該分子数超格子層は櫛歯状ベース層（例えば櫛歯状
ベース層２３′）並びに該櫛歯状ベース層で隔てられて
いる櫛歯状チャネル層（例えば櫛歯状チャネル層２３″
）を構成しているか１、（２）前記分子数超格子層は金
属（例えばＮ１Ａｆ）と半導体（例えばＧａＡｓ）との
組み合わせからなり、該金属が前記櫛歯状ベース層を且
−つ該半導体が前記櫛歯状チャネル層をそれぞれ構成し
ているか、 （３）前記分子数超格子層は一導電型半導体（例えばＰ
型ＣａＡｓ）と異種導電型半導体（例えばｉ型ＧａＡｓ
）との組み合わせからなり、該一導電型半導体が前記櫛
歯状ベース層を且つ異種導電型半導体が前記櫛歯状チャ
ネル層をそれぞれ構成しているか、 （４）前記分子数超格子層は金属（例えば、４１）とｎ
型半導体（例えばｎ型Ａｊ２ＧａＡｓ）と該ｎ型半導体
よりも電子親和力が大きいノン・ドープ半導体（例えば
ｉ型ＧａＡｓ）との組み合わせからなり、該金属が前記
櫛歯状ベース層を且つ該ノン・ドープ半導体の該ｎ型半
導体との界面に生成される２次元電子ガス層（例えば２
ＤＥＧ）が前記櫛歯状チャネル層をそれぞれ構成してい
る。
いては、 （１） オフ基板（例えば面指数（００１）の面から
オフしたｎ゛型ＧａＡｓ基板２１）と、該オフ基板上に
形成されたエミッタ層（例えばｎ型エミッタ領域２２′
）及び分子数超格子層（例えば分子数超格子層２３）及
びコレクタ層（例えばｎ型コレクタ領域２４′）とを備
え、該分子数超格子層は櫛歯状ベース層（例えば櫛歯状
ベース層２３′）並びに該櫛歯状ベース層で隔てられて
いる櫛歯状チャネル層（例えば櫛歯状チャネル層２３″
）を構成しているか１、（２）前記分子数超格子層は金
属（例えばＮ１Ａｆ）と半導体（例えばＧａＡｓ）との
組み合わせからなり、該金属が前記櫛歯状ベース層を且
−つ該半導体が前記櫛歯状チャネル層をそれぞれ構成し
ているか、 （３）前記分子数超格子層は一導電型半導体（例えばＰ
型ＣａＡｓ）と異種導電型半導体（例えばｉ型ＧａＡｓ
）との組み合わせからなり、該一導電型半導体が前記櫛
歯状ベース層を且つ異種導電型半導体が前記櫛歯状チャ
ネル層をそれぞれ構成しているか、 （４）前記分子数超格子層は金属（例えば、４１）とｎ
型半導体（例えばｎ型Ａｊ２ＧａＡｓ）と該ｎ型半導体
よりも電子親和力が大きいノン・ドープ半導体（例えば
ｉ型ＧａＡｓ）との組み合わせからなり、該金属が前記
櫛歯状ベース層を且つ該ノン・ドープ半導体の該ｎ型半
導体との界面に生成される２次元電子ガス層（例えば２
ＤＥＧ）が前記櫛歯状チャネル層をそれぞれ構成してい
る。
前記手段を採ることに依り、ベース及びその近傍を形成
する際、−度も大気に触れることなく完成させることが
可能であって、従って、半導体層中に不純物や自然酸化
物などが取り込まれる虞は皆無となり、その結果、本来
的に良好な高周波特性及び高出力特性を確実に実現させ
ることができる。
する際、−度も大気に触れることなく完成させることが
可能であって、従って、半導体層中に不純物や自然酸化
物などが取り込まれる虞は皆無となり、その結果、本来
的に良好な高周波特性及び高出力特性を確実に実現させ
ることができる。
第１図乃至第６図は本発明一実施例を製造する場合につ
いで説明する為の工程要所に於けるパーミアブル・ベー
ス・トランジスタの要部切断側面図を表し、以下、これ
等の図を参照しつつ解説する。
いで説明する為の工程要所に於けるパーミアブル・ベー
ス・トランジスタの要部切断側面図を表し、以下、これ
等の図を参照しつつ解説する。
第１図参照
１−（１）
ＭＢＥ法を適用することに依り、基板２Ｉの表面にエミ
ッタ領域形成用層２２、分子数超格子層２３、コレクタ
領域形成用層２４を形成する。尚、分子数超格子層２３
の表面は階段状となり、従って、その上に形成される半
導体層の表面もその段差を引き継ぐのであるが、図では
簡明にする為、省略しである。
ッタ領域形成用層２２、分子数超格子層２３、コレクタ
領域形成用層２４を形成する。尚、分子数超格子層２３
の表面は階段状となり、従って、その上に形成される半
導体層の表面もその段差を引き継ぐのであるが、図では
簡明にする為、省略しである。
前記各部分について主要なデータを例示すると次の通り
である。
である。
■ 基板２１について
材料：ｎ゛型ＧａＡｓ
不純物：Ｓｉ
不純物濃度： ５ Ｘ １０ ” （ｃｍ−Ｊ■ エミ
ッタ形成用層２２について 材料：ｎ型ＧａＡｓ 不純物；Ｓｉ 不純物濃度： ２ Ｘ １０ ” （ｃｍ”Ｊ厚さ：３
０００ （人］ ■ 分子数超格子層２３について 材料：Ｎ１Ａｆｆｉ及びＧａＡｓ 厚さ：１００〜５００〔分子層］ ■ コレクタ領域形成用層２４について材料：ｎ型Ｇａ
Ａｓ 不純物：Ｓｉ 不純物濃度：３Ｘ１０” 厚さ：１ 〔μｍ〕 １−（２） 化学気相堆積（ｃｈｅｍｉｃａｌ ｖａｐ。
ッタ形成用層２２について 材料：ｎ型ＧａＡｓ 不純物；Ｓｉ 不純物濃度： ２ Ｘ １０ ” （ｃｍ”Ｊ厚さ：３
０００ （人］ ■ 分子数超格子層２３について 材料：Ｎ１Ａｆｆｉ及びＧａＡｓ 厚さ：１００〜５００〔分子層］ ■ コレクタ領域形成用層２４について材料：ｎ型Ｇａ
Ａｓ 不純物：Ｓｉ 不純物濃度：３Ｘ１０” 厚さ：１ 〔μｍ〕 １−（２） 化学気相堆積（ｃｈｅｍｉｃａｌ ｖａｐ。
ｕｒ ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法を適用する
ことに依り、コレクタ領域形成用層２４上に厚さ例えば
３５００ ｃ人］程度の５ｉＯＮからなる絶縁膜２５を
形成する。
ことに依り、コレクタ領域形成用層２４上に厚さ例えば
３５００ ｃ人］程度の５ｉＯＮからなる絶縁膜２５を
形成する。
１−（３）
通常のフォト・リソグラフィ技術に於けるレジスト・ブ
ロセヌを適用することに依り、トランンヌタ形成予定部
分を覆うフォ１〜・レジスト膜２６を形成する。
ロセヌを適用することに依り、トランンヌタ形成予定部
分を覆うフォ１〜・レジスト膜２６を形成する。
第２図参照
２−（１）
エンチング・ガスをＣＦａ＋Ｈｅとする反応性イオン
エツチング（ｒ ｅ ａ ｃ ｔ ｉ ｖ ｅ ｉｏ
ｎ ｅｔｃｈｉｎｇ：ＲＩＥ）法を適用することに依
り、フォト・レジスト膜２６をマスクとして５ｉＯＮか
らなる絶縁膜２５のパターニングを行う。
エツチング（ｒ ｅ ａ ｃ ｔ ｉ ｖ ｅ ｉｏ
ｎ ｅｔｃｈｉｎｇ：ＲＩＥ）法を適用することに依
り、フォト・レジスト膜２６をマスクとして５ｉＯＮか
らなる絶縁膜２５のパターニングを行う。
２−（２）
エツチング・ガスをＣＣ１２Ｆｚ十ＨｅとするＲＩＥ法
を適用することに依り、コレクタ領域形成用層２４の選
択的に等方性エツチングを行う。
を適用することに依り、コレクタ領域形成用層２４の選
択的に等方性エツチングを行う。
即ち、前記エツチング・ガスでは、分子数超格子層２３
はエツチングされず、コレクタ領域形成用層２４のみが
エツチングされ、しかも、等方性エツチングであるから
、コレクタ領域形成用層２４は、所謂、サイド・エツチ
ングされた状態になり、ここにｎ型コレクタ領域２４′
のパターンが完成される。
はエツチングされず、コレクタ領域形成用層２４のみが
エツチングされ、しかも、等方性エツチングであるから
、コレクタ領域形成用層２４は、所謂、サイド・エツチ
ングされた状態になり、ここにｎ型コレクタ領域２４′
のパターンが完成される。
２−（３）
イオン注入法を適用することに依り、プロトンの打ち込
みを行って素子分離領域２７を形成する。
みを行って素子分離領域２７を形成する。
このプロトンの打ち込みは、例えば、
■
ドーズ量： ２ Ｘ １０ ′５（ｃｍ−２）加速エネ
ルギ：４００ （ＫｅＶ） ドーズ量： １． ２ Ｘ １０” （ｃｍ−”）加速
エネルギ：３００ （ＫｅＶ） ■ ドーズ量： ６ Ｘ １０１４（ｃｍ−２）加速エネル
ギ：２００ （ＫｅＶ） ■ ドーズ量： ４ Ｘ １０ ′４（ｃｍ−２）加速エネ
ルギ： １００ （ＫｅＶ） のように条件を変えて四回注入とする。
ルギ：４００ （ＫｅＶ） ドーズ量： １． ２ Ｘ １０” （ｃｍ−”）加速
エネルギ：３００ （ＫｅＶ） ■ ドーズ量： ６ Ｘ １０１４（ｃｍ−２）加速エネル
ギ：２００ （ＫｅＶ） ■ ドーズ量： ４ Ｘ １０ ′４（ｃｍ−２）加速エネ
ルギ： １００ （ＫｅＶ） のように条件を変えて四回注入とする。
この工程を経ることに依って、櫛歯状ベース層及び櫛歯
状チャネル層をもつ分子数超格子層２３のパターン及び
ｎ型エミッタ領域２２′のパターンが完成する。
状チャネル層をもつ分子数超格子層２３のパターン及び
ｎ型エミッタ領域２２′のパターンが完成する。
第３図参照
３−（１）
エッチャントをフッ酸系エツチング液とするウェット・
エツチング法を適用することに依り、分子数超格子層２
３及びｎ型エミッタ領域２２′の一部をメサ・エツチン
グする。
エツチング法を適用することに依り、分子数超格子層２
３及びｎ型エミッタ領域２２′の一部をメサ・エツチン
グする。
第４図参照
４−（１）
フォト・リソグラフィ技術に於けるレジスト・プロセス
を適用することに依り、ベース電極形成予定部分に開口
をもつフォト・レジスト膜２６を形成する。
を適用することに依り、ベース電極形成予定部分に開口
をもつフォト・レジスト膜２６を形成する。
４−（２）
スパッタリング法を適用することに依り、厚さ例えば０
．２〔μｍ］程度のタングステン膜を形成する。
．２〔μｍ］程度のタングステン膜を形成する。
第５図参照
５−（１）
例えばアセトン液中に浸漬することに依ってフォト・レ
ジスト膜２６を溶解し前記タングステン膜をリフト・オ
フ法でバターニングしてベース電極２８を形成する。
ジスト膜２６を溶解し前記タングステン膜をリフト・オ
フ法でバターニングしてベース電極２８を形成する。
５−（２）
フォト・リソグラフィ技術に於けるレジスト・プロセス
を適用することに依り、コレクタ電極形成予定部分に開
口をもつフォト・レジスト膜２９を形成する。
を適用することに依り、コレクタ電極形成予定部分に開
口をもつフォト・レジスト膜２９を形成する。
５−（３）
真空蒸着法を適用することに依り、厚さが全体で例えば
０．２［μｍ］程度であるＡｕＧｅ／ Ｎ ｉ ／ Ａ
ｕ膜を形成する。
０．２［μｍ］程度であるＡｕＧｅ／ Ｎ ｉ ／ Ａ
ｕ膜を形成する。
第６図参照
６−（１）
例えばアセトン液中に浸漬することに依ってフォト・レ
ジスト膜２９を溶解し前記Ａ、 ｕ Ｇ ｅ／ Ｎ ｉ
／ Ａ ｕ膜をリフト・オフ法でバターニングしてコ
レクタ電極３０を形成する。
ジスト膜２９を溶解し前記Ａ、 ｕ Ｇ ｅ／ Ｎ ｉ
／ Ａ ｕ膜をリフト・オフ法でバターニングしてコ
レクタ電極３０を形成する。
６−（２）
真空蒸着法を適用することに依り、基板２１の裏面に厚
さが全体で０．５［μｍ］程度であるＡ ｕ Ｇ ｅ
／ Ｎ ｉ ／ Ａ ｕからなるエミッタ電極３１を形
成する。
さが全体で０．５［μｍ］程度であるＡ ｕ Ｇ ｅ
／ Ｎ ｉ ／ Ａ ｕからなるエミッタ電極３１を形
成する。
６−（３）
温度を例えば４００（’Ｃ）とし、また、時間を例えば
１０〔分〕とする熱処理を行って、コレクタ電極３０及
びエミッタ電極３１の合金化を行って完成する。
１０〔分〕とする熱処理を行って、コレクタ電極３０及
びエミッタ電極３１の合金化を行って完成する。
さて、ここで、前記工程に於ける分子数超格子層２３の
形成について更に詳細に説明する。
形成について更に詳細に説明する。
第７図は分子数超格子層２３を形成する場合について説
明する為の工程要所に於けるパーミアブル・ベース・ト
ランジスタの要部切断斜面図を表し、第１図乃至第６図
に於いて用いた記号と同記号は同部分を表すか或いは同
じ意味を持つものとする。
明する為の工程要所に於けるパーミアブル・ベース・ト
ランジスタの要部切断斜面図を表し、第１図乃至第６図
に於いて用いた記号と同記号は同部分を表すか或いは同
じ意味を持つものとする。
本実施例に於いて、分子数超格子層２３を形成する技術
は、第９図並びに第１０図について説明した横方向超格
子を形成する技術と全く同じであって、面指数（００１
）の面からオフしたｎ°型ＧａＡｓ基板２１を用い、階
段状のステップになっている各結晶面に於ける半分が埋
まる数のＮｉ及びＡｆｆｉの分子を蒸着させ、次いで、
残りの半分が埋まる数のＧａ及びＡｓの分子を蒸着させ
て一分子層を形成し、この後、同じ工程を繰り返して１
００〜５００分子層を形成し、その結果、ＮｉＡ １２
／ Ｇ ａ Ａ ｓからなる横方向超格子である分子
数超格子層２３を得るものである。図では、分子数超格
子層２３を形成した後、再び、ＭＢＥ法を適用してｎ型
ＧａＡｓコレクタ領域形成用Ｊｉ２４を成長させた状態
を表しである。
は、第９図並びに第１０図について説明した横方向超格
子を形成する技術と全く同じであって、面指数（００１
）の面からオフしたｎ°型ＧａＡｓ基板２１を用い、階
段状のステップになっている各結晶面に於ける半分が埋
まる数のＮｉ及びＡｆｆｉの分子を蒸着させ、次いで、
残りの半分が埋まる数のＧａ及びＡｓの分子を蒸着させ
て一分子層を形成し、この後、同じ工程を繰り返して１
００〜５００分子層を形成し、その結果、ＮｉＡ １２
／ Ｇ ａ Ａ ｓからなる横方向超格子である分子
数超格子層２３を得るものである。図では、分子数超格
子層２３を形成した後、再び、ＭＢＥ法を適用してｎ型
ＧａＡｓコレクタ領域形成用Ｊｉ２４を成長させた状態
を表しである。
このようにして形成されたＮ１Ａｆからなる層が櫛歯状
ベース層２３′であり、また、ＧａＡｓからなる層が櫛
歯状チャネル層２３＃である。
ベース層２３′であり、また、ＧａＡｓからなる層が櫛
歯状チャネル層２３＃である。
第８図は完成されたパーミアブル・ベース・トランジス
タを説明する為の要部切断斜面図を表していて、、第１
図乃至第７図に於いて用いた記号と同記号は同部分を表
すか或いは同じ意味を持つものとする。
タを説明する為の要部切断斜面図を表していて、、第１
図乃至第７図に於いて用いた記号と同記号は同部分を表
すか或いは同じ意味を持つものとする。
図示されているところに依れば、トランジスタに於ける
各部分の結合関係及び配置関係に関する具体的構成が明
瞭に看取される。
各部分の結合関係及び配置関係に関する具体的構成が明
瞭に看取される。
第１１図は完成されたプレーナ型パーミアブル・ベース
・トランジスタの他の例を説明する為の要部切断斜面図
を表していて、第１図乃至第８図に於いて用いた記号と
同記号は同部分を表すか或いは同じ意味を持つものとす
る。
・トランジスタの他の例を説明する為の要部切断斜面図
を表していて、第１図乃至第８図に於いて用いた記号と
同記号は同部分を表すか或いは同じ意味を持つものとす
る。
図に於いて、３３はオフした半絶縁性ＧａＡｓ基板、３
２はｎ゛型ＧａＡｓ層をそれぞれ示している。
２はｎ゛型ＧａＡｓ層をそれぞれ示している。
ここで、ｎ゛型ＣａＡｓ層３２に関する主なデータを例
示すると、 不純物：Ｓｉ 不純物濃度：５Ｘ１０”（印−３〕 厚さ：２ 〔μｍ］ 本発明に於いては、前記実施例に限られず、多くの改変
を行うことが可能であり、例えば、分子数超格子層はＮ
ｉＡ／２／ＧａＡｓの組み合わせのみでなく、例えば、
同種半導体異種導電型分子数超格子ｐ型Ｇ ａ Ａ ｓ
／ ｉ型ＧａＡｓ、異種半導体分子数超格子Ａ １
／ ｎ型Ａｊ２ＧａＡｓ／ｉ型ＧａＡ ｓ ／ ｎ型Ａ
／２ＧａＡｓとするなどは任意である。
示すると、 不純物：Ｓｉ 不純物濃度：５Ｘ１０”（印−３〕 厚さ：２ 〔μｍ］ 本発明に於いては、前記実施例に限られず、多くの改変
を行うことが可能であり、例えば、分子数超格子層はＮ
ｉＡ／２／ＧａＡｓの組み合わせのみでなく、例えば、
同種半導体異種導電型分子数超格子ｐ型Ｇ ａ Ａ ｓ
／ ｉ型ＧａＡｓ、異種半導体分子数超格子Ａ １
／ ｎ型Ａｊ２ＧａＡｓ／ｉ型ＧａＡ ｓ ／ ｎ型Ａ
／２ＧａＡｓとするなどは任意である。
第１２図は同種半導体異種導電型分子数超格子を櫛歯状
ベース層とする縦型半導体装置、例えば、静電誘導トラ
ンジスタに用いるのに好適な該分子数超格子を形成する
場合について説明する為の工程要所に於ける要部切断斜
面図を表し、第１図乃至第６図及び第１１図に於いて用
いた記号と同記号は同部分を表すか或いは同し意味を持
つものとする。
ベース層とする縦型半導体装置、例えば、静電誘導トラ
ンジスタに用いるのに好適な該分子数超格子を形成する
場合について説明する為の工程要所に於ける要部切断斜
面図を表し、第１図乃至第６図及び第１１図に於いて用
いた記号と同記号は同部分を表すか或いは同し意味を持
つものとする。
第１２図に見られるエミッタ領域３４及びコレクタ領域
３５はｌ型ＧａＡｓ層からなり、それぞれの厚さは第１
１図に見られるプレーナ型パーミアブル・ベース・トラ
ンジスタと同じである。
３５はｌ型ＧａＡｓ層からなり、それぞれの厚さは第１
１図に見られるプレーナ型パーミアブル・ベース・トラ
ンジスタと同じである。
図示の分子数超格子層３６は、ＭｇをＰ型不純物とし、
不純物濃度が５ Ｘ ｉ Ｏ” （ｃ＋ｒ＋−’）であ
るＰ型ＧａＡｓ層とｉ型ＧａＡｓ１ｉとで構成されてい
て、それぞれの厚さは第１１図の場合と同しであり、ｐ
型ＣａＡｓ層が櫛歯状ベース層３６′を、ｌ型ＧａＡｓ
層が櫛歯状チャネル層３６＃をなしていることは云うま
でもない。
不純物濃度が５ Ｘ ｉ Ｏ” （ｃ＋ｒ＋−’）であ
るＰ型ＧａＡｓ層とｉ型ＧａＡｓ１ｉとで構成されてい
て、それぞれの厚さは第１１図の場合と同しであり、ｐ
型ＣａＡｓ層が櫛歯状ベース層３６′を、ｌ型ＧａＡｓ
層が櫛歯状チャネル層３６＃をなしていることは云うま
でもない。
第１３図は第１２図に見られる同種半導体異種導電型分
子数超格子を用いたプレーナ型静電誘導トランジスタを
説明する為の要部切断斜面図を表していて、第１回乃至
第６図、第１１図並びに第１２図に於いて用いた記号と
同記号は同部分を表すか或いは同じ意味を持つものとす
る。
子数超格子を用いたプレーナ型静電誘導トランジスタを
説明する為の要部切断斜面図を表していて、第１回乃至
第６図、第１１図並びに第１２図に於いて用いた記号と
同記号は同部分を表すか或いは同じ意味を持つものとす
る。
第１４図は異種半導体分子数超格子層を櫛歯状ベース層
とする縮型半導体装置、例えば、パーミアブル・ベース
高電子移動度トランジスタに用いるのに好適な該分子数
超格子層を形成する場合について説明する為の工程要所
に於ける要部切断斜面図を表し、第１図乃至第６図及び
第１１図に於いて用いた記号と同記号は同部分を表すか
或いは同じ意味を持つものとする。
とする縮型半導体装置、例えば、パーミアブル・ベース
高電子移動度トランジスタに用いるのに好適な該分子数
超格子層を形成する場合について説明する為の工程要所
に於ける要部切断斜面図を表し、第１図乃至第６図及び
第１１図に於いて用いた記号と同記号は同部分を表すか
或いは同じ意味を持つものとする。
図示の分子数超格子層３７は、ＡＩ！、層３７Ａ、ｎ型
Ａｐ！、ＧａＡｓ層３’７Ｂ、ｉ型ＧａＡｓ層３７Ｃ，
ｎ型ＡｆＧａＡｓ層３１Ｄで構成されている。
Ａｐ！、ＧａＡｓ層３’７Ｂ、ｉ型ＧａＡｓ層３７Ｃ，
ｎ型ＡｆＧａＡｓ層３１Ｄで構成されている。
ｎ型不純物としてはＳｉを用い、その不純物濃度を１．
５ Ｘ １０Ｉ８ｊｃｍ−’：ｌとした。
５ Ｘ １０Ｉ８ｊｃｍ−’：ｌとした。
第１５図は第１４図に見られる異種半導体分子数超格子
を用いたパーミアブル・ベース高電子移動度トランジス
タを説明する為の要部切断斜面図を表していて、第１図
乃至第６図、第１１図及び第１４図に於いて用いた記号
と同記号は同部分を表すか或いは同し意味を持つものと
する。
を用いたパーミアブル・ベース高電子移動度トランジス
タを説明する為の要部切断斜面図を表していて、第１図
乃至第６図、第１１図及び第１４図に於いて用いた記号
と同記号は同部分を表すか或いは同し意味を持つものと
する。
図示のトランジスタでは、ｎ型ＡｆＧａＡｓ／ｊ型Ｇａ
Ａｓ界面に電子移動度が高い２次元電子ガス（２ＤＥＣ
）層が生成され、これがチャネルとして働くことになる
。
Ａｓ界面に電子移動度が高い２次元電子ガス（２ＤＥＣ
）層が生成され、これがチャネルとして働くことになる
。
〔発明の効果］
本発明に依るパーミアブル・ベース・トランジスタに於
いては、オフ基板上に形成した分子数超格子層からなる
櫛歯状ベース層及び櫛歯状チャネル層を備えている。
いては、オフ基板上に形成した分子数超格子層からなる
櫛歯状ベース層及び櫛歯状チャネル層を備えている。
前記構成を採ることに依り、ベース及びその近傍を形成
する際、−度も大気に触れることなく完成させることが
可能であって、従って、半導体層中に不純物や自然酸化
物などが取り込まれる虞は皆無となり、その結果、本来
的に良好な高周波特性及び高出力特性を確実に実現させ
ることができる。
する際、−度も大気に触れることなく完成させることが
可能であって、従って、半導体層中に不純物や自然酸化
物などが取り込まれる虞は皆無となり、その結果、本来
的に良好な高周波特性及び高出力特性を確実に実現させ
ることができる。
第１図乃至第６図は本発明一実施例を製造づる場合につ
いて説明する為の工程要所に於けるパーミアブル・ベー
ス・トランジスタの要部切断側面図、第７図は分子数超
格子層２３を形成する場合について説明する為の工程要
所に於けるパーミアブル・ベース・トランジスタの要部
切断斜面図、第８図は完成されたパーミアブル・ベース
・トランジスタを説明する為の要部切断斜面図、第９図
は横方向超格子を形成する技術を説明する為の工程要所
に於けるウェハの要部切断斜面図、第１０図は第９図に
見られる超格子１２を形成する場合について解説するた
めの説明図、第１１図は完成されたプレーナ型パーミア
ブル・ベース・トランジスタを説明する為の要部切断斜
面図、第１２図は同種半導体異種導電型分子数超格子層
を形成する場合について説明する為の工程要所に於ける
静電誘導トランジスタの要部切断斜面図、第１３図は完
成されたプレーナ型静電誘導トランジスタを説明する為
の要部切断斜面図、第１４図は金属／異種半導体分子数
超格子層を形成する場合について説明する為の工程要所
に於けるパーミアブル・ベース高電子移動度トランジス
タの要部切断斜面図、第１５図は完成されたパーミアブ
ル・ベース高電子移動度トランジスタの要部切断斜面図
、第１６図は米国特許第４３７８６２９号明細書に開示
されているパーミアブル・ベース・トランジスタの要部
切断斜面図、第１７図は先に成長させたＧａＡｓＪｉ及
び後に成長させたＧａＡｓ層との界面近傍を表す要部切
断側面図、第１８図は先に成長させたＧａＡｓ層をエツ
チングして形成し、た凹所に櫛歯状ベース層４を埋め込
むようにした構成を説明する為の要部切断側面一をそれ
ぞれ表し、でいる。 図に於いて、２１は面指数（００１）の面からオフして
いるｎ゛型ＧａＡｓ１板、２２はエミッタ形成用層、２
２′はｎ型エミッタ領域、２３は分子数超格子層、２３
′は櫛歯状ベース層、２３“櫛歯状チャネル層、２４は
コレクク領域形成用層、２４′はｎ型ＧａＡｓコレクタ
領域、２５は５ｉＯＮからなる絶縁膜、２６はフォト・
レジスト膜、２７はプロＹン注入で形成した素子分割領
域、２８はタングステンからなるベース電極、２９はフ
ォト・レジスト膜、３０はＡ ｕ Ｇ ｅ ／ Ｎ ｉ
／ Ａ ｕからなるコレクタ電極、３１はＡ ｕ Ｇ
ｅ ／ Ｎ ｉ ／ Ａ ｕからなるエミッタ電極、
３２はｎ゛型ＧａＡｓエミッタ層、３３は半絶縁性Ｇａ
Ａｓ基板、３４番よｉ型ＧａＡｓコレクタ層、３５はｉ
型ＣａＡｓエミッタ層、３６は同種半導体異種導電型分
子数超格子層、３７は異種半導体分子数超格子層をそれ
ぞれ示している。
いて説明する為の工程要所に於けるパーミアブル・ベー
ス・トランジスタの要部切断側面図、第７図は分子数超
格子層２３を形成する場合について説明する為の工程要
所に於けるパーミアブル・ベース・トランジスタの要部
切断斜面図、第８図は完成されたパーミアブル・ベース
・トランジスタを説明する為の要部切断斜面図、第９図
は横方向超格子を形成する技術を説明する為の工程要所
に於けるウェハの要部切断斜面図、第１０図は第９図に
見られる超格子１２を形成する場合について解説するた
めの説明図、第１１図は完成されたプレーナ型パーミア
ブル・ベース・トランジスタを説明する為の要部切断斜
面図、第１２図は同種半導体異種導電型分子数超格子層
を形成する場合について説明する為の工程要所に於ける
静電誘導トランジスタの要部切断斜面図、第１３図は完
成されたプレーナ型静電誘導トランジスタを説明する為
の要部切断斜面図、第１４図は金属／異種半導体分子数
超格子層を形成する場合について説明する為の工程要所
に於けるパーミアブル・ベース高電子移動度トランジス
タの要部切断斜面図、第１５図は完成されたパーミアブ
ル・ベース高電子移動度トランジスタの要部切断斜面図
、第１６図は米国特許第４３７８６２９号明細書に開示
されているパーミアブル・ベース・トランジスタの要部
切断斜面図、第１７図は先に成長させたＧａＡｓＪｉ及
び後に成長させたＧａＡｓ層との界面近傍を表す要部切
断側面図、第１８図は先に成長させたＧａＡｓ層をエツ
チングして形成し、た凹所に櫛歯状ベース層４を埋め込
むようにした構成を説明する為の要部切断側面一をそれ
ぞれ表し、でいる。 図に於いて、２１は面指数（００１）の面からオフして
いるｎ゛型ＧａＡｓ１板、２２はエミッタ形成用層、２
２′はｎ型エミッタ領域、２３は分子数超格子層、２３
′は櫛歯状ベース層、２３“櫛歯状チャネル層、２４は
コレクク領域形成用層、２４′はｎ型ＧａＡｓコレクタ
領域、２５は５ｉＯＮからなる絶縁膜、２６はフォト・
レジスト膜、２７はプロＹン注入で形成した素子分割領
域、２８はタングステンからなるベース電極、２９はフ
ォト・レジスト膜、３０はＡ ｕ Ｇ ｅ ／ Ｎ ｉ
／ Ａ ｕからなるコレクタ電極、３１はＡ ｕ Ｇ
ｅ ／ Ｎ ｉ ／ Ａ ｕからなるエミッタ電極、
３２はｎ゛型ＧａＡｓエミッタ層、３３は半絶縁性Ｇａ
Ａｓ基板、３４番よｉ型ＧａＡｓコレクタ層、３５はｉ
型ＣａＡｓエミッタ層、３６は同種半導体異種導電型分
子数超格子層、３７は異種半導体分子数超格子層をそれ
ぞれ示している。
Claims (4)
- （１）オフ基板と、 該オフ基板上に形成されたエミッタ層及び分子数超格子
層及びコレクタ層と を備え、 該分子数超格子層は櫛歯状ベース層並びに該櫛歯状ベー
ス層で隔てられている櫛歯状チャネル層を構成している
ものであること を特徴とする縦型半導体装置 - （２）前記分子数超格子層は金属と半導体との組み合わ
せからなり、 該金属が前記櫛歯状ベース層を且つ該半導体が前記櫛歯
状チャネル層をそれぞれ構成しているものであること を特徴とする請求項１記載の縦型半導体装置。 - （３）前記分子数超格子層は一導電型半導体と異種導電
型半導体との組み合わせからなり、 該一導電型半導体が前記櫛歯状ベース層を且つ異種導電
型半導体が前記櫛歯状チャネル層をそれぞれ構成してい
るものであること を特徴とする請求項１記載の縦型半導体装置。 - （４）前記分子数超格子層は金属とｎ型半導体と該ｎ型
半導体よりも電子親和力が大きいノン・ドープ半導体と
の組み合わせからなり、 該金属が前記櫛歯状ベース層を且つ該ノン・ドープ半導
体の該ｎ型半導体との界面に生成される２次元電子ガス
層が前記櫛歯状チャネル層をそれぞれ構成しているもの
であること を特徴とする請求項１記載の縦型半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2092049A JPH03290975A (ja) | 1990-04-09 | 1990-04-09 | 縦型半導体装置 |
| US07/682,254 US5212404A (en) | 1990-04-09 | 1991-04-09 | Semiconductor device having a vertical channel of carriers |
| US08/061,250 US5296390A (en) | 1990-04-09 | 1993-05-17 | Method for fabricating a semiconductor device having a vertical channel of carriers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2092049A JPH03290975A (ja) | 1990-04-09 | 1990-04-09 | 縦型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03290975A true JPH03290975A (ja) | 1991-12-20 |
Family
ID=14043660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2092049A Pending JPH03290975A (ja) | 1990-04-09 | 1990-04-09 | 縦型半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5212404A (ja) |
| JP (1) | JPH03290975A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0631299A4 (en) * | 1993-01-13 | 1997-05-14 | Sumitomo Chemical Co | SEMICONDUCTOR EPITAXIAL SUBSTRATE. |
| JP3283668B2 (ja) * | 1993-11-17 | 2002-05-20 | 富士通株式会社 | 半導体装置 |
| US5679598A (en) * | 1994-12-30 | 1997-10-21 | Lsi Logic Corporation | Method of making a CMOS dynamic random-access memory (DRAM) |
| KR100200973B1 (ko) * | 1995-03-20 | 1999-06-15 | 후지이 아키히로 | 경사표면 실리콘 웨이퍼, 그 형성방법 및 반도체소자 |
| JP3529938B2 (ja) * | 1996-04-19 | 2004-05-24 | 富士通株式会社 | 半導体集積回路装置及び半導体装置の製造方法 |
| US6368930B1 (en) * | 1998-10-02 | 2002-04-09 | Ziptronix | Self aligned symmetric process and device |
| JP2004296496A (ja) * | 2003-03-25 | 2004-10-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR101349429B1 (ko) | 2012-04-23 | 2014-01-10 | 엘지이노텍 주식회사 | 태양광 발전장치 |
| CN103715086A (zh) * | 2013-12-27 | 2014-04-09 | 苏州晶湛半导体有限公司 | 一种增强型器件的制造方法 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5032538A (en) * | 1979-08-10 | 1991-07-16 | Massachusetts Institute Of Technology | Semiconductor embedded layer technology utilizing selective epitaxial growth methods |
| US4378629A (en) * | 1979-08-10 | 1983-04-05 | Massachusetts Institute Of Technology | Semiconductor embedded layer technology including permeable base transistor, fabrication method |
| JPS6022377A (ja) * | 1983-07-18 | 1985-02-04 | Agency Of Ind Science & Technol | 薄膜半導体装置 |
| JPS6041264A (ja) * | 1984-07-20 | 1985-03-04 | Hitachi Ltd | トランジスタ |
| GB2162370B (en) * | 1984-07-26 | 1987-10-28 | Japan Res Dev Corp | Static induction transistor and integrated circuit comprising such a transistor |
| JPS61121369A (ja) * | 1984-11-19 | 1986-06-09 | Fujitsu Ltd | 半導体装置 |
| JPS61210679A (ja) * | 1985-03-15 | 1986-09-18 | Sony Corp | 半導体装置 |
| US4785340A (en) * | 1985-03-29 | 1988-11-15 | Director-General Of The Agency Of Industrial Science And Technology | Semiconductor device having doping multilayer structure |
| US4758534A (en) * | 1985-11-13 | 1988-07-19 | Bell Communications Research, Inc. | Process for producing porous refractory metal layers embedded in semiconductor devices |
| US4872046A (en) * | 1986-01-24 | 1989-10-03 | University Of Illinois | Heterojunction semiconductor device with <001> tilt |
| FR2613537B1 (fr) * | 1987-03-30 | 1990-03-09 | Pfister Jean Claude | Transistor a base permeable et procede de fabrication |
| JP2536523B2 (ja) * | 1987-05-14 | 1996-09-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPS6436377A (en) * | 1987-07-31 | 1989-02-07 | Pfu Ltd | Graphic data storing system |
| JPH01136377A (ja) * | 1987-11-24 | 1989-05-29 | Oki Electric Ind Co Ltd | 半導体装置 |
| US5238869A (en) * | 1988-07-25 | 1993-08-24 | Texas Instruments Incorporated | Method of forming an epitaxial layer on a heterointerface |
| JPH0297028A (ja) * | 1988-10-03 | 1990-04-09 | Nippon Telegr & Teleph Corp <Ntt> | 質量変調電界効果トランジスター |
| JPH02140941A (ja) * | 1988-11-21 | 1990-05-30 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタ |
| JP2535738B2 (ja) * | 1988-12-09 | 1996-09-18 | 工業技術院長 | 半導体装置 |
| US4987094A (en) * | 1989-06-02 | 1991-01-22 | Bell Communications Research, Inc. | Method of making a macroscopic stepped structure on a vicinally cut crystal |
| JPH03105915A (ja) * | 1989-09-19 | 1991-05-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| DE4025269A1 (de) * | 1990-02-07 | 1991-08-08 | Forschungszentrum Juelich Gmbh | Elektronisches bauelement und verfahren zu dessen herstellung |
| US5100831A (en) * | 1990-02-16 | 1992-03-31 | Sumitomo Electric Industries, Ltd. | Method for fabricating semiconductor device |
| JPH04105313A (ja) * | 1990-08-24 | 1992-04-07 | Nec Corp | 量子箱の製造方法 |
-
1990
- 1990-04-09 JP JP2092049A patent/JPH03290975A/ja active Pending
-
1991
- 1991-04-09 US US07/682,254 patent/US5212404A/en not_active Expired - Lifetime
-
1993
- 1993-05-17 US US08/061,250 patent/US5296390A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5212404A (en) | 1993-05-18 |
| US5296390A (en) | 1994-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04335538A (ja) | 半導体装置およびその製造方法 | |
| JPH0354869B2 (ja) | ||
| JPH03290975A (ja) | 縦型半導体装置 | |
| JPH0846222A (ja) | 注入シリコン共鳴トンネリングダイオードおよびその製造方法 | |
| JP2973225B2 (ja) | 半導体装置およびその製造方法 | |
| JP2803555B2 (ja) | 極微細トンネル障壁の作製方法 | |
| JP3484005B2 (ja) | 半導体装置 | |
| JP2510864B2 (ja) | 電界効果半導体装置 | |
| JPH0239440A (ja) | 高速度トランジスタ | |
| JPS6068661A (ja) | 半導体装置 | |
| JPS62160760A (ja) | 半導体装置の製造方法 | |
| KR950001167B1 (ko) | 화합물 반도체소자 및 그 제조방법 | |
| JP2964170B2 (ja) | ヘテロ接合電界効果半導体装置 | |
| JPH05102198A (ja) | 擬１次元電界効果トランジスタとその製造方法 | |
| JPH02191344A (ja) | 電界効果トランジスタの製造方法 | |
| JPH10303408A (ja) | 半導体装置 | |
| JPH01225169A (ja) | Ｍｅｓｆｅｔの製造方法 | |
| JPH0945617A (ja) | 量子細線構造の形成方法および半導体装置 | |
| JPS6032370A (ja) | 燐化インジウムショットキ障壁半導体装置 | |
| JPH0226078A (ja) | 電子干渉素子 | |
| JPH0666317B2 (ja) | 半導体装置 | |
| JPH02191345A (ja) | 電界効果トランジスタの製造方法 | |
| JPH1145992A (ja) | 微細構造半導体装置およびその製造法 | |
| JPS6191965A (ja) | 半導体装置 | |
| JPS61224365A (ja) | 半導体装置 |