JP3283668B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3283668B2
JP3283668B2 JP28718393A JP28718393A JP3283668B2 JP 3283668 B2 JP3283668 B2 JP 3283668B2 JP 28718393 A JP28718393 A JP 28718393A JP 28718393 A JP28718393 A JP 28718393A JP 3283668 B2 JP3283668 B2 JP 3283668B2
Authority
JP
Japan
Prior art keywords
channel layer
semiconductor device
layer
band
mini
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP28718393A
Other languages
English (en)
Other versions
JPH07142705A (ja
Inventor
智 仲村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP28718393A priority Critical patent/JP3283668B2/ja
Priority to US08/341,957 priority patent/US5523585A/en
Publication of JPH07142705A publication Critical patent/JPH07142705A/ja
Application granted granted Critical
Publication of JP3283668B2 publication Critical patent/JP3283668B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/158Structures without potential periodicity in a direction perpendicular to a major surface of the substrate, i.e. vertical direction, e.g. lateral superlattices, lateral surface superlattices [LSS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置に係り、詳
しくは、超格子構造を用いた高移動度半導体装置に適用
することができ、特に、高純度の結晶を要求せず、しか
も温度に依存せずに室温でも高移動度を実現することが
できる半導体装置に関する。近年、高電子移動度トラン
ジスタ(HEMT)は、低温での移動度を増加して、低
雑音及び高速動作を実現できるという利点を有する。し
かしながら、このHEMTでは、不純物散乱よりも光学
フォノン散乱が支配的になるため、室温における移動度
の増大は実現していない他、不純物散乱の抑制による高
移動化には、高純度の結晶が必要とされるため、更に移
動度を高めようとすると、結晶の純度の点で実現が困難
になってくるという欠点があった。
【0002】そこで、高純度の結晶を要求せず、しかも
温度に依存せずに室温でも高移動度を実現することがで
きる半導体装置が要求されている。
【0003】
【従来の技術】従来から、2次元状態の電子が移動する
領域と不純物をドーピングする領域を空間的に分離する
ことによって、電子の不純物散乱を抑制し、低温での移
動度を増大して低雑音及び高速動作を行うことができる
HEMTが知られている。
【0004】
【発明が解決しようとする課題】しかしながら、上記し
たような従来のHEMTにおいて、室温での電子の散乱
は、不純物散乱よりも光学フォノン散乱が支配的になる
ため、室温における移動度の増大は実現していないとい
う問題があった。また、不純物散乱の抑制による高移動
度化には、高純度の結晶が必要とされるため、意図しな
い不純物の混入をさけるために非常な努力が要求され
る。このため、更に移動度を高めようとすると、結晶の
純度の点で実現が困難になってくるという問題があっ
た。
【0005】そこで、本発明は、高純度の結晶を要求せ
ず、しかも温度に依存せずに室温でも高移動度を実現す
ることができる半導体装置を提供することを目的とす
る。
【0006】
【課題を解決するための手段】本発明による半導体装置
は上記目的達成のため、バンドオフセットを有する2種
以上の半導体材料を組み合わせて複数のミニバンドを形
成し、該複数のミニバンドの中の少なくとも一つのミニ
バンドの電子の有効質量を、この装置を構成したいずれ
の材料の電子の有効質量よりも小さくしものである。
【0007】その際、電子が移動するミニバンドは、前
記小さい有効質量を有するミニバンドが支配的になるよ
うに選択ドーピングの量を調整している。この場合、ド
ーピング量を調整することにより、高エネルギーで有効
質量の小さいミニバンドのみを効率良く電子の移動に寄
与させることができる。
【0008】本発明において、前記ミニバンド構造は、
電子の移動方向にバンドオフセットを有する2種の材料
を交互に並べた構造で構成してもよいし、電子の移動方
向と電子の移動方向に垂直な方向とに周期構造で構成す
るようにしてもよく、前者の場合は、電子の移動方向に
ミニバンド構造を形成することができるので、電子の移
動方向の有効質量を効率良く低減することができ、ま
た、後者の場合は、電子の移動方向と電子の移動方向に
垂直な方向とにミニバンド構造を形成することができる
ので、該両方の方向の有効質量を効率良く低減すること
ができる。
【0009】本発明において、前記ミニバンド構造は、
HEMTのチャネル層に形成してなるように構成しても
よく、この場合、HEMTのチャネル層の電子の有効質
量を低減することができるので、従来の不純物散乱抑制
による場合のような高純度の結晶を要求せず、しかも温
度に依存せずに室温でも高移動度を実現することができ
るHEMTを得ることができる。そして、このようにミ
ニバンド構造をHEMTのチャネル層に形成する際は、
電子がチャネル層に閉じ込められることによって生じた
不連続なエネルギー準位のうち、最低の準位の小さい有
効質量を有するミニバンドが、電子の移動に支配的に関
与するようにチャネル層の層厚を調整してなるように構
成すれば、高エネルギーで有効質量の小さいミニバンド
のみを効率良く電子の移動に寄与させることができる。
【0010】本発明において、例えばHEMTのチャネ
ル層は、電子の移動方向にInAsとGaAsを交互に
並べた構造を有し、層厚を100オングストローム以下
とし、チャネル層をInAlAsで挟んでなるように構
成するのが素子特性を良好にできる点で好適であり、ま
た、チャネル層の基板は、微傾斜基板を用いるのが周期
構造を容易に実現できる点で好適である。
【0011】
【作用】従来は、前述した如く、高移動度化の実現する
方法としては、電子の散乱を低減するという方法を採っ
ていたが、この方法では、更に高移動度を実現しようと
すると、結晶の高品質が相当に要求されるため、装置の
作製に多大な努力が必要となるうえ、室温での高移動度
を実現することができなかった。
【0012】さて、周期構造によってミニバンドが形成
されることは、良く知られており、このミニバンドの電
子の有効質量は、各々のミニバンドによって異なった値
を有する。そして、一般的傾向としては、最も低いエネ
ルギー準位のミニバンドの有効質量は大きく、エネルギ
ー準位の高いミニバンド程有効質量は小さくなる。そこ
で、本発明者は、鋭意検討した結果、高移動度を実現す
る方法として、従来のような電子の散乱を低減する方法
を採るのではなく、上記の如く電子の有効質量を小さく
する方法を採ればよいことに着目し、バンドオフセット
を有する2種以上の半導体材料を組み合わせて複数のミ
ニバンドを形成し、該複数のミニバンドの中の少なくと
も一つのミニバンドの電子の有効質量を、この装置を構
成したいずれの材料の電子の有効質量よりも小さくして
なるように構成した。具体的には、HEMTのチャネル
層において、電子の閉じ込め方向に対して垂直方向に周
期構造を形成し、この周期構造によって形成されたミニ
バンドの中で有効質量が小さく、高エネルギーのミニバ
ンドのみがキャリア(電子)が移動することができるよ
うにしたところ、電子の移動に寄与させることができる
ので、従来の不純物散乱抑制による場合のような高純度
の結晶を要求せず、しかも温度に依存せずに室温でも高
移動度を実現することができた。なお、特定のミニバン
ドのみをキャリアが移動できるようにするためには、ド
ーピングの量を調節する等の方法が好適である。
【0013】
【実施例】以下、本発明の実施例について説明する。 (実施例1)図1は本発明の実施例1に係る半導体装置
の構造を示す断面図であり、図2は図1に示すチャネル
層の構造を示す斜視図である。図1,2において、1は
InP微傾斜基板であり、2はInP微傾斜基板1上に
形成されたノンドープIn0. 52Al0.52Asバッファー
層であり、3はノンドープIn0.52Al0.52バッファー
層2上に形成されたn−In0.52Al0.48As電子供給
層であり、4はn−In0.52Al0.48As電子供給層3
上に形成されたノンドープInAlAs層であり、5は
ノンドープIn0.52Al0.52As層4上に形成されたチ
ャネル層であり、6はチャネル層5上に形成されたノン
ドープIn0.52Al0.52As層であり、7はノンドープ
In0.52Al0.52As層6上に形成されたn−In0.52
Al.48As層であり、8はn−In0.52Al0.48As
層7からn−In0.52Al0.48As電子供給層3に達す
るまで形成されたトレンチであり、9はトレンチ8内に
埋め込まれたn+ 層であり、10〜12は各々ソース電
極、ゲート電極、ドレイン電極である。
【0014】本実施例では、チャネル層5は、GaAs
層5aとInAs層5bを交互に並べた細線からなって
おり、この細線をノンドープIn0.52Al0.52As層
4,6のスペーサー層で挟み、更にその外側からn−I
0.52Al0.48As層3,7で挟んだ構造をしている。
そして、チャネル層5への電子は、不純物をドーピング
することによって供給され、チャネル層5は、膜厚60
オングストロームであり、GaAs層5aは膜厚23.
476オングストロームであり、InAs層5bは膜厚
176.070オングストロームである。
【0015】ここで、図2に示す如く、x,y,z軸を
決め、まずは、チャネル層5のx軸方向の周期構造によ
って小さい有効質量を実現できることを説明する。図3
は図2に示すGaAs層5aとInAs層5bの周期構
造によって形成されたミニバンドを示す図である。ここ
で、GaAs層5aを23.476オングストロームと
し、InAs層5bを176.070オングストローム
とし、バンド不連続を0.65〔eV〕として計算し
た。図3に示す各々のミニバンドのエネルギー準位の最
大値及び最小値とx方向の有効質量とを図4に示す。G
aAsの有効質量は0.067me であり、InAsの
有効質量は0.023me であるのに対して、3番目の
ミニバンドの有効質量は0.0108me となって、I
nAsの有効質量の半分以下となっている。そこで、高
移動度を実現するためには、3番目のミニバンドのみが
キャリアの移動に寄与するようにすればよく、このため
には、1番目のミニバンドと2番目のミニバンドは、全
て電子が詰まり、3番目のミニバンドには、空席が残る
ようにドーピング量を調整すればよい。
【0016】さて、チャネル層5の電子は、z方向の閉
じ込めによって、不連続なエネルギー準位を有する。こ
こで、最低の準位をEZ1とし、2番目の準位をEZ2とす
る。チャネル層5が全てInAsで形成される場合図5
に示す如くバンド構造になり、チャネル層がx軸方向に
周期ポテンシャルを有する時は、図6に示す如く、最低
の準位EZ1と2番目の準位EZ2のバンドが各々ミニバン
ドに分裂する。しかし、最低の準位EZ1の3番目のミニ
バンドの上端が、2番目の準位EZ2の1番目のミニバン
ドよりも高エネルギー側になった場合は、図7に示す如
く、ドーピングによって最初の準位EZ1の3番目のミニ
バンドの間にフェルミ準位が来るようにしても、2番目
の準位EZ2の1番目のミニバンドにも電子が供給され
て、2番目の準位EZ2の1番目のミニバンドの電子の有
効質量が移動度に寄与してしまうため、高移動度を実現
することができなくなる。
【0017】そこで、本実施例では、最低の準位EZ1
3番目のミニバンドが2番目の準位EZ2−最低の準位E
Z1が大きくなるようにチャネル層5を薄くする。この時
は、図8に示す如く、最低の準位EZ1の3番目のミニバ
ンドのみをキャリアの移動に寄与させることができる。
例えばチャネル層5の厚さを60オングストロームした
時は、最低の準位EZ1=134〔meV〕、2番目の準
位EZ2=515〔meV〕となり、上記条件を満足し
て、最低の準位EZ1の3番目のミニバンドのみをキャリ
アの移動に寄与させることができることが判る。
【0018】なお、上記実施例では、x方向の周期構造
によってx方向の運動に関してミニバンドを形成した
が、y方向にはミニバンドを形成していないので、エネ
ルギー準位は連続のままでy方向の有効質量も小さくな
らずにそのままの値である。このため、電子の有効質量
は、完全には最低の準位EZ1の3番目のミニバンドの有
効質量とはならないが、x方向の移動度に関しては、x
方向の有効質量が大きく寄与するので、かなりの程度の
有効質量を実施的に低減することができる。
【0019】次に、図9,10は本発明の実施例1に係
る半導体装置の製造方法を示す図である。ここでは、結
晶の成長には、分子線エピタキシー法を用い、基板に
は、図9(a)に示す如くInP微傾斜基板1を用い
る。この時、InP微傾斜基板1の傾斜角度を0.6度
にするため、ステップの幅は、199.546オングス
トロームになる。次いで、図9(b)に示すように、I
nP微傾斜基板1上にIn 0.52Al0.52Asバッファー
層2、n−In0.52Al0.48As電子供給層3及びノン
ドープIn0.52Al0.52As層4を順次成長する。
【0020】次に、図9(c)に示すように、まずノン
ドープIn0.52Al0.52As層4上にGaAs層5aを
GaAs4分子層23.476オングストロームで成長
した後、図10(a)に示すように、ノンドープIn
0.52Al0.52As層4上のGaAs層5aが成長してい
ない領域にInAs層5bをInAs30分子層17
6.070オングストロームで成長し、図10(b)に
示すように、このGaAs層5aとInAs層5bの成
長を繰り返し行ってチャネル層5を形成する。
【0021】そして、チャネル層5上にノンドープIn
0.52Al0.52As層6及びn−In 0.52Al0.48As層
7を順次成長し、n−In0.52Al0.48As層7からn
−In0.52Al0.52As層3にまで達するトレンチ8を
形成し、このトレンチ8内にn+ 層9を埋め込んだ後、
ソース電極10,ゲート電極11及びドレイン電極12
を各々形成することにより、図1に示すようなチャネル
層5が細線化されたHEMTを得ることができる。
【0022】このように、本実施例では、電子のチャネ
ル層5のX方向にGaAs層5aとInAs層5bを交
互に形成した周期構造を作製することによってミニバン
ドを形成するとともに、ドーピング量を調整して有効質
量の小さいミニバンドのみが電子の移動に寄与するよう
に構成したため、X方向の有効質量を低減することがで
きる。このため、従来の不純物散乱抑制による場合のよ
うな高純度の結晶を要求せず、しかも温度に依存せずに
室温でも高移動度を実現することができる。 (実施例2)実施例1では、X方向の有効質量のみを低
減する場合であるのに対し、本実施例では、y方向の有
効質量を低減するように、チャネル層5をy方向に細線
化することによって電子がy方向に運動量を有するよう
に構成する。具体的には、例えば図11に示すように、
チャネル層5のy方向に平行にInAlAs層5cを形
成して、InAlAsの量子障壁によってy方向の電子
の運動を妨げることができる。このため、X方向のみな
らずY方向の有効質量も低減することができるので、実
施例1よりも更に高移動度を実現することができる。 (実施例3)実施例1では、X方向の有効質量のみを低
減する場合であるのに対し、本実施例では、y方向の有
効質量を低減するように、図12に示すように、チャネ
ル層5にx方向と同じくy方向にも周期構造を形成し構
成する。このため、X方向のみならずY方向の有効質量
も低減することができるので、実施例1よりも更に高移
動度を実現することができる。
【0023】
【発明の効果】本発明によれば、従来の不純物散乱抑制
による場合のような高純度の結晶を要求せず、しかも温
度に依存せずに室温でも高移動度を実現することができ
るという効果がある。
【図面の簡単な説明】
【図1】本発明の実施例1に係る半導体装置の構造を示
す断面図である。
【図2】図1に示すチャネル層の構造を示す斜視図であ
る。
【図3】図2に示すGaAs層とInAs層の周期構造
によって形成されたミニバンドを示す図である。
【図4】図3に示す各々のミニバンドのエネルギー準位
の最大値及び最小値とX方向の有効質量とを示す図であ
る。
【図5】チャネル層が全てInAsで形成される場合の
X方向の運動エネルギーを加えたバンド構造を示す図で
ある。
【図6】チャネル層がX軸方向に周期ポテンシャルを有
する時の最低の準位EZ1と2番目の準位EZ2のバンドが
各々分裂したミニバンド構造を示す図である。
【図7】最低の準位EZ1の3番目のミニバンドの上端が
2番目の準位EZ2の1番目のミニバンドよりも高エネル
ギー側になった場合のミニバンド構造を示す図である。
【図8】2番目の準位EZ2−最低の準位EZ1を大きくし
たミニバンド構造を示す図である。
【図9】本発明の実施例1に係る半導体装置の製造方法
を示す図である。
【図10】本発明の実施例1に係る半導体装置の製造方
法を示す図である。
【図11】本発明の実施例2に係るチャネル層の構造を
示す斜視図である。
【図12】本発明の実施例3に係るチャネル層の構造を
示す斜視図である。
【符号の説明】
1 InP微傾斜基板 2 ノンドープIn0.52Al0.52バッファー層 3 n−In0.52Al0.48As電子供給層 4,6 ノンドープIn0.52Al0.52As層 5 チャネル層 5a GaAs層 5b InAs層 5c InAlAs層 7 n−In0.52Al0.48As層 8 トレンチ 9 n+ 層 10 ソース電極 11 ゲート電極 12 ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−26078(JP,A) 特開 平2−97028(JP,A) 特開 昭63−312684(JP,A) 特開 昭61−84872(JP,A) 特開 平4−299869(JP,A) 特開 平4−168731(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/338 H01L 29/778 H01L 29/812

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】バンドオフセットを有する2種以上の半導
    体材料を組み合わせて複数のミニバンドを形成し、該複
    数のミニバンドの中の少なくとも一つのミニバンドの電
    子の有効質量を、この装置を構成したいずれの材料の電
    子の有効質量よりも小さくしてなること、及び 電子が移
    動するミニバンドは前記小さい有効質量を有するミニバ
    ンドが支配的になるように選択ドーピングの量を調整し
    てなることを特徴とする半導体装置。
  2. 【請求項2】前記ミニバンド構造は、HEMT(Hig
    h Electron Mobility Tnans
    istor)のチャネル層に形成してなることを特徴と
    する請求項1記載の半導体装置。
  3. 【請求項3】前記ミニバンド構造を前記HEMTのチャ
    ネル層に形成する際は、電子がチャネル層に閉じ込めら
    れることによって生じた不連続なエネルギー準位のう
    ち、最低の準位の小さい有効質量を有するミニバンド
    が、電子の移動に支配的に関与するようにチャネル層の
    層厚を調整してなることを特徴とする請求項記載の高
    電子移動度半導体装置。
  4. 【請求項4】前記チャネル層は、電子の移動方向にIn
    AsとGaAsを交互に並べた構造を有し、チャネル層
    厚を100オングストローム以下とし、チャネル層をI
    nAlAsで挟んでなることを特徴とする請求項記載
    の半導体装置。
  5. 【請求項5】前記チャネル層の基板は、微傾斜基板であ
    ることを特徴とする請求項3、4記載の半導体装置。
JP28718393A 1993-11-17 1993-11-17 半導体装置 Expired - Lifetime JP3283668B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP28718393A JP3283668B2 (ja) 1993-11-17 1993-11-17 半導体装置
US08/341,957 US5523585A (en) 1993-11-17 1994-11-16 Semiconductor device having a superlattice structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28718393A JP3283668B2 (ja) 1993-11-17 1993-11-17 半導体装置

Publications (2)

Publication Number Publication Date
JPH07142705A JPH07142705A (ja) 1995-06-02
JP3283668B2 true JP3283668B2 (ja) 2002-05-20

Family

ID=17714157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28718393A Expired - Lifetime JP3283668B2 (ja) 1993-11-17 1993-11-17 半導体装置

Country Status (2)

Country Link
US (1) US5523585A (ja)
JP (1) JP3283668B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020226A (en) * 1998-04-14 2000-02-01 The United States Of America As Represented By The Secretary Of The Air Force Single layer integrated metal process for enhancement mode field-effect transistor
SG98018A1 (en) * 2000-12-08 2003-08-20 Inst Materials Research & Eng A method of fabricating a semiconductor structure having quantum wires and a semiconductor device including such structure
EP3531462A1 (en) 2018-02-23 2019-08-28 BASF Coatings GmbH Transparent conductive film
JP7451486B2 (ja) 2018-07-05 2024-03-18 ビーエーエスエフ コーティングス ゲゼルシャフト ミット ベシュレンクテル ハフツング 透明導電性フィルム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4591889A (en) * 1984-09-14 1986-05-27 At&T Bell Laboratories Superlattice geometry and devices
JPH0226078A (ja) * 1988-07-15 1990-01-29 Nippon Telegr & Teleph Corp <Ntt> 電子干渉素子
JPH03290975A (ja) * 1990-04-09 1991-12-20 Fujitsu Ltd 縦型半導体装置
JP2855775B2 (ja) * 1990-04-20 1999-02-10 日本電気株式会社 電界効果トランジスタ
JPH053214A (ja) * 1991-06-25 1993-01-08 Fujitsu Ltd 半導体装置

Also Published As

Publication number Publication date
JPH07142705A (ja) 1995-06-02
US5523585A (en) 1996-06-04

Similar Documents

Publication Publication Date Title
US5357119A (en) Field effect devices having short period superlattice structures using Si and Ge
US6403976B1 (en) Semiconductor crystal, fabrication method thereof, and semiconductor device
JPH07101739B2 (ja) 半導体装置
JPS61166081A (ja) 半導体デバイスの改良
JP3458349B2 (ja) 半導体装置
JPS60223171A (ja) 電界効果トランジスタ
JP2718406B2 (ja) 電界効果トランジスタ
JPH05160162A (ja) 電界効果トランジスタ
JP3283668B2 (ja) 半導体装置
JP2722885B2 (ja) 電界効果トランジスタ
JP2804041B2 (ja) 電界効果型トランジスタ
JP2679396B2 (ja) 電界効果トランジスタ
JP2661556B2 (ja) 電界効果型半導体装置
JPH09148556A (ja) 半導体装置,及びその製造方法
JPH098285A (ja) ヘテロ接合半導体デバイス
JP2530496B2 (ja) 半導体ヘテロ構造およびその製造方法
US5412232A (en) Semiconductor device having an improved electron transport property at a high electric field
JP3306681B2 (ja) 高電子移動度半導体装置
JP3237458B2 (ja) 半導体ウェハ及び半導体装置
JP3000489B2 (ja) 応力補償型シュード・モルフィック高電子移動度トランジスタ
JP3054216B2 (ja) 半導体装置
JP2500457B2 (ja) ヘテロ接合電界効果トランジスタ
Wang et al. Investigation of negative differential resistance phenomena in GaSb/AlSb/InAs/GaSb/AlSb/InAs structures
JP3423812B2 (ja) Hemt素子およびその製造方法
JPS6390861A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020219

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080301

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090301

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100301

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100301

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110301

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110301

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120301

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130301

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130301

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140301

Year of fee payment: 12

EXPY Cancellation because of completion of term