JP3000489B2 - 応力補償型シュード・モルフィック高電子移動度トランジスタ - Google Patents
応力補償型シュード・モルフィック高電子移動度トランジスタInfo
- Publication number
- JP3000489B2 JP3000489B2 JP3080426A JP8042691A JP3000489B2 JP 3000489 B2 JP3000489 B2 JP 3000489B2 JP 3080426 A JP3080426 A JP 3080426A JP 8042691 A JP8042691 A JP 8042691A JP 3000489 B2 JP3000489 B2 JP 3000489B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- stress
- source
- channel layer
- stress compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、チャネル層にＩｎx Ｇ
ａ1-xＡｓ（ｘ＞０．５３）を用いた応力補償型シュー
ド・モルフィック（ｐｓｅｕｄｏ−ｍｏｒｐｈｉｃ）高
電子移動度トランジスタ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ
ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ：ＨＥＭ
Ｔ）の改良に関する。
ａ1-xＡｓ（ｘ＞０．５３）を用いた応力補償型シュー
ド・モルフィック（ｐｓｅｕｄｏ−ｍｏｒｐｈｉｃ）高
電子移動度トランジスタ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ
ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ：ＨＥＭ
Ｔ）の改良に関する。
【０００２】一般に、ＩｎＰ基板に格子整合したＩｎ
0.52Ａｌ0.48Ａｓ、或いは、Ｉｎ0.53Ｇａ0.47Ａｓを材
料としてトランジスタ、半導体レーザ、光検知器などを
作成した場合、高性能化できることが予見されている
為、現在、それ等に対する研究・開発が活発に行われて
いる。特に、応用を高速トランジスタに限った場合、更
に高い性能、例えば、電子ピーク速度を大きくするな
ど、高速性を引き出すためにチャネル層にＩｎx Ｇａ
1-x Ａｓ（ｘ＞０．５３）を用いることが考えられてい
る。然しながら、そのようにすると、チャネル層には格
子不整合に起因して転位やラフネス（表面荒れ）などの
欠陥が発生し、また、エネルギ・バンドも所期のものと
異なったものになって特性が変化する場合があるので、
その問題を解決しなければならない。尚、本明細書に於
いて、結晶を成長させる際の適用技術としては、分子線
エピタキシャル成長（ｍｏｌｅｃｕｌａｒ ｂｅａｍ
ｅｐｉｔａｘｙ：ＭＢＥ）法を想定している。
0.52Ａｌ0.48Ａｓ、或いは、Ｉｎ0.53Ｇａ0.47Ａｓを材
料としてトランジスタ、半導体レーザ、光検知器などを
作成した場合、高性能化できることが予見されている
為、現在、それ等に対する研究・開発が活発に行われて
いる。特に、応用を高速トランジスタに限った場合、更
に高い性能、例えば、電子ピーク速度を大きくするな
ど、高速性を引き出すためにチャネル層にＩｎx Ｇａ
1-x Ａｓ（ｘ＞０．５３）を用いることが考えられてい
る。然しながら、そのようにすると、チャネル層には格
子不整合に起因して転位やラフネス（表面荒れ）などの
欠陥が発生し、また、エネルギ・バンドも所期のものと
異なったものになって特性が変化する場合があるので、
その問題を解決しなければならない。尚、本明細書に於
いて、結晶を成長させる際の適用技術としては、分子線
エピタキシャル成長（ｍｏｌｅｃｕｌａｒ ｂｅａｍ
ｅｐｉｔａｘｙ：ＭＢＥ）法を想定している。
【０００３】
【従来の技術】シュード・モルフィックＨＥＭＴのチャ
ネル層としてＩｎxＧａ1-x Ａｓ（ｘ＞０・５３）を用
いた場合、そのｘ値が大きくなるほど、光学フォノン散
乱や合金散乱が減少し、また、Γ−Ｘバンド間の開き、
或いは、Γ−Ｌバンド間の開きも大きくなり、高出力を
得るために高い電圧を印加してもキャリヤが谷間遷移す
ることはなく、Γ谷にそのまま存在するので、その有効
質量を小さく維持することができる。従って、低電界に
於けるキャリヤ移動度が増大し、また、電子ピーク速度
も大きくなるなど、特性を向上させることができるので
あるが、そのように組成比ｘを大きくした場合には、勿
論、ＩｎＰ基板とは格子整合せず、チャネル層は欠陥発
生の原因となる応力を受けることになる。
ネル層としてＩｎxＧａ1-x Ａｓ（ｘ＞０・５３）を用
いた場合、そのｘ値が大きくなるほど、光学フォノン散
乱や合金散乱が減少し、また、Γ−Ｘバンド間の開き、
或いは、Γ−Ｌバンド間の開きも大きくなり、高出力を
得るために高い電圧を印加してもキャリヤが谷間遷移す
ることはなく、Γ谷にそのまま存在するので、その有効
質量を小さく維持することができる。従って、低電界に
於けるキャリヤ移動度が増大し、また、電子ピーク速度
も大きくなるなど、特性を向上させることができるので
あるが、そのように組成比ｘを大きくした場合には、勿
論、ＩｎＰ基板とは格子整合せず、チャネル層は欠陥発
生の原因となる応力を受けることになる。
【０００４】そこで、該応力を補償する為、チャネル層
に於ける格子定数のずれと反対にずれた格子定数をもつ
半導体層を別設し、結晶全体から見ると応力が緩和され
た状態にすることが行われ、Ｉｎx Ｇａ1-x Ａｓ（ｘ＞
０・５３）がＩｎＰに比較して格子定数が大きいので、
応力補償層としてはＩｎＰよりも格子定数が小さい半導
体層を用いれば良く、通常、Ｉｎx Ｇａ1-x Ａｓ（ｘ＜
０・５３）が用いられる。
に於ける格子定数のずれと反対にずれた格子定数をもつ
半導体層を別設し、結晶全体から見ると応力が緩和され
た状態にすることが行われ、Ｉｎx Ｇａ1-x Ａｓ（ｘ＞
０・５３）がＩｎＰに比較して格子定数が大きいので、
応力補償層としてはＩｎＰよりも格子定数が小さい半導
体層を用いれば良く、通常、Ｉｎx Ｇａ1-x Ａｓ（ｘ＜
０・５３）が用いられる。
【０００５】
【発明が解決しようとする課題】前記従来の技術を実施
するには、チャネル層と応力補償層とでＩｎx Ｇａ1-x
Ａｓの組成比ｘが異なること、また、電極とコンタクト
させるためのキャップ層としてはＩｎＰと格子整合した
方が良いのは当然であり、従って、Ｉｎ0.53Ｇａ0.47Ａ
ｓを用いるとした場合には、Ｇａソース源及びＩｎソー
ス源の両方について、それぞれ二本が必要になってしま
う。このように、精密な制御が必要とされるソース源の
数が多いことは、生産性、信頼性、容易性などの面から
見ると好ましいことではない。
するには、チャネル層と応力補償層とでＩｎx Ｇａ1-x
Ａｓの組成比ｘが異なること、また、電極とコンタクト
させるためのキャップ層としてはＩｎＰと格子整合した
方が良いのは当然であり、従って、Ｉｎ0.53Ｇａ0.47Ａ
ｓを用いるとした場合には、Ｇａソース源及びＩｎソー
ス源の両方について、それぞれ二本が必要になってしま
う。このように、精密な制御が必要とされるソース源の
数が多いことは、生産性、信頼性、容易性などの面から
見ると好ましいことではない。
【０００６】本発明は、応力補償型シュード・モルフィ
ックＨＥＭＴに於いて、その応力補償層を構成する材料
を適切に選択し、応力補償層を設けたことに依る本来的
効果の達成、即ち、チャネル層に加わる応力を緩和して
欠陥の発生がないように、また、歪みが発生する臨界層
厚の増加を可能にするなどは勿論のこと、各半導体層を
成長させる際のソース源の数を低減し、生産性、製造の
容易性、信頼性の向上に寄与しようとする。
ックＨＥＭＴに於いて、その応力補償層を構成する材料
を適切に選択し、応力補償層を設けたことに依る本来的
効果の達成、即ち、チャネル層に加わる応力を緩和して
欠陥の発生がないように、また、歪みが発生する臨界層
厚の増加を可能にするなどは勿論のこと、各半導体層を
成長させる際のソース源の数を低減し、生産性、製造の
容易性、信頼性の向上に寄与しようとする。
【０００７】
【課題を解決するための手段】図１は本発明の原理を説
明する為の線図である。図に於いて、（Ａ）はエネルギ
・バンド・ダイヤグラム、（Ｂ）は格子定数をそれぞれ
表し、ＥC は伝導帯の底、２はＩｎx Ａｌ1-x Ａｓ（例
えばＩｎ0.52Ａｌ0.48Ａｓ）バッファ層、３は（Ａｌy
Ｇａ1-y ）z Ｉｎ1-z Ａｓ（例えば（Ａｌ0.73Ｇ
ａ0.27）0.56Ｉｎ0.44Ａｓ）応力補償層、４はＩｎx Ｇ
ａ1-x Ａｓ（例えばＩｎ0.75Ｇａ0.25Ａｓ）チャネル
層、５はＩｎ1-x Ａｌx Ａｓ（例えばＩｎ0.52Ａｌ0.48
Ａｓ）スペーサ層、６はＩｎ1-x Ａｌx Ａｓ（例えばＩ
ｎ0.52Ａｌ0.48Ａｓ）キャリヤ供給層、７はＩｎ1-x Ａ
ｌx Ａｓ（例えばＩｎ0.52Ａｌ0.48Ａｓ）バリヤ層、を
それぞれ示している。尚、キャリヤ供給層６に於けるハ
ッチングはドーピングされていることを表している。
明する為の線図である。図に於いて、（Ａ）はエネルギ
・バンド・ダイヤグラム、（Ｂ）は格子定数をそれぞれ
表し、ＥC は伝導帯の底、２はＩｎx Ａｌ1-x Ａｓ（例
えばＩｎ0.52Ａｌ0.48Ａｓ）バッファ層、３は（Ａｌy
Ｇａ1-y ）z Ｉｎ1-z Ａｓ（例えば（Ａｌ0.73Ｇ
ａ0.27）0.56Ｉｎ0.44Ａｓ）応力補償層、４はＩｎx Ｇ
ａ1-x Ａｓ（例えばＩｎ0.75Ｇａ0.25Ａｓ）チャネル
層、５はＩｎ1-x Ａｌx Ａｓ（例えばＩｎ0.52Ａｌ0.48
Ａｓ）スペーサ層、６はＩｎ1-x Ａｌx Ａｓ（例えばＩ
ｎ0.52Ａｌ0.48Ａｓ）キャリヤ供給層、７はＩｎ1-x Ａ
ｌx Ａｓ（例えばＩｎ0.52Ａｌ0.48Ａｓ）バリヤ層、を
それぞれ示している。尚、キャリヤ供給層６に於けるハ
ッチングはドーピングされていることを表している。
【０００８】ここで、通常、バッファ層２及びキャリヤ
供給層６にはＩｎＰ基板に格子整合するＩｎ0.52Ａｌ
0.48Ａｓを用いる。また、応力補償層３に於けるＡｌ，
Ｇａ，Ｉｎの組成はチャネル層４に於ける組成比ｘに依
存し、例えば、チャネル層４の構成材料がＩｎ0.85Ｇａ
0.15Ａｓであるとした場合、応力補償層３の構成材料と
しては（Ａｌ0.825 Ｇａ0.175 ）0.524 Ｉｎ0.476 Ａｓ
となり、この結晶はＩｎＰの格子定数よりも小さい格子
定数をもつことになる。
供給層６にはＩｎＰ基板に格子整合するＩｎ0.52Ａｌ
0.48Ａｓを用いる。また、応力補償層３に於けるＡｌ，
Ｇａ，Ｉｎの組成はチャネル層４に於ける組成比ｘに依
存し、例えば、チャネル層４の構成材料がＩｎ0.85Ｇａ
0.15Ａｓであるとした場合、応力補償層３の構成材料と
しては（Ａｌ0.825 Ｇａ0.175 ）0.524 Ｉｎ0.476 Ａｓ
となり、この結晶はＩｎＰの格子定数よりも小さい格子
定数をもつことになる。
【０００９】本発明では、応力補償層３を構成する（Ａ
ｌ0.73Ｇａ0.27）0.56Ｉｎ0.44Ａｓを成長させるには、
Ａｌのソース源としてはバッファ層２、スペーサ層５、
キャリヤ供給層６、バリヤ層７などを成長させる際に用
いるＡｌ0.48ソース源を用いれば良く、また、Ｇａのソ
ース源としてはチャネル層４を成長させる際に用いるＧ
ａ0.25ソース源をそのまま用いるとＡｌとの兼ね合いで
応力補償層３は前記した組成のものとなり、キャップ層
としてＩｎ0.53Ｇａ0.47Ａｓを考えた場合にもＩｎ或い
はＧａのソース源を唯一本増加するのみで良い。
ｌ0.73Ｇａ0.27）0.56Ｉｎ0.44Ａｓを成長させるには、
Ａｌのソース源としてはバッファ層２、スペーサ層５、
キャリヤ供給層６、バリヤ層７などを成長させる際に用
いるＡｌ0.48ソース源を用いれば良く、また、Ｇａのソ
ース源としてはチャネル層４を成長させる際に用いるＧ
ａ0.25ソース源をそのまま用いるとＡｌとの兼ね合いで
応力補償層３は前記した組成のものとなり、キャップ層
としてＩｎ0.53Ｇａ0.47Ａｓを考えた場合にもＩｎ或い
はＧａのソース源を唯一本増加するのみで良い。
【００１０】このように、本発明では応力補償層３及び
チャネル層４を成長させるに際し、キャップ層をＩｎＰ
と格子整合するＩｎ0.53Ｇａ0.47Ａｓで構成するとした
場合に於いても、Ｉｎ或いはＧａのソース源をもう一本
用意すれば事足りるものである。
チャネル層４を成長させるに際し、キャップ層をＩｎＰ
と格子整合するＩｎ0.53Ｇａ0.47Ａｓで構成するとした
場合に於いても、Ｉｎ或いはＧａのソース源をもう一本
用意すれば事足りるものである。
【００１１】因みに、従来の技術で、応力補償層を成長
させるには、チャネル層及びバッファ層のソース源、即
ち、Ｉｎソース源を一本、Ｇａソース源を一本、Ａｌソ
ース源を一本、の他にＩｎ或いはＧａのソース源が必要
であり、これにキャップ層も考慮した場合には、Ｉｎソ
ース源及びＧａソース源のそれぞれ二本ずつが必要とな
る。このように、応力補償層を構成する材料として、従
来のＩｎx Ｇａ1-x Ａｓ（ｘ＜０．５３）を（Ａｌy Ｇ
ａ1-y ）z Ｉｎ1-z Ａｓ、具体的には、例えば（Ａｌ
0.73Ｇａ0.27）0.56Ｉｎ0.44Ａｓに代替すると、ＨＥＭ
Ｔに必要とされる各半導体層を成長させる場合のソース
源は、 Ａｌ：バッファ層、電子供給層、応力補償層 Ｇａ：チャネル層、応力補償層 Ｉｎ１：チャネル層、応力補償層 Ｉｎ２：キャップ層 Ａｓ：全層 の５本が必要とされる。これに対し、応力補償層を構成
する材料として、従来のＩｎx Ｇａ1-x Ａｓ、具体的に
は、Ｉｎ0.40Ｇａ0.60Ａｓを用いた場合、前記と同じＨ
ＥＭＴに必要とされる各半導体層を成長させる場合のソ
ース源は、 Ａｌ：バッファ層、電子供給層 Ｇａ１：チャネル層、キャップ層 Ｇａ２：応力補償層 Ｉｎ１：バッファ層、電子供給層、チャネル層、応力補
償層 Ｉｎ２：キャップ層 Ａｓ：全層 の６本が必要になって、１本多いことになる。
させるには、チャネル層及びバッファ層のソース源、即
ち、Ｉｎソース源を一本、Ｇａソース源を一本、Ａｌソ
ース源を一本、の他にＩｎ或いはＧａのソース源が必要
であり、これにキャップ層も考慮した場合には、Ｉｎソ
ース源及びＧａソース源のそれぞれ二本ずつが必要とな
る。このように、応力補償層を構成する材料として、従
来のＩｎx Ｇａ1-x Ａｓ（ｘ＜０．５３）を（Ａｌy Ｇ
ａ1-y ）z Ｉｎ1-z Ａｓ、具体的には、例えば（Ａｌ
0.73Ｇａ0.27）0.56Ｉｎ0.44Ａｓに代替すると、ＨＥＭ
Ｔに必要とされる各半導体層を成長させる場合のソース
源は、 Ａｌ：バッファ層、電子供給層、応力補償層 Ｇａ：チャネル層、応力補償層 Ｉｎ１：チャネル層、応力補償層 Ｉｎ２：キャップ層 Ａｓ：全層 の５本が必要とされる。これに対し、応力補償層を構成
する材料として、従来のＩｎx Ｇａ1-x Ａｓ、具体的に
は、Ｉｎ0.40Ｇａ0.60Ａｓを用いた場合、前記と同じＨ
ＥＭＴに必要とされる各半導体層を成長させる場合のソ
ース源は、 Ａｌ：バッファ層、電子供給層 Ｇａ１：チャネル層、キャップ層 Ｇａ２：応力補償層 Ｉｎ１：バッファ層、電子供給層、チャネル層、応力補
償層 Ｉｎ２：キャップ層 Ａｓ：全層 の６本が必要になって、１本多いことになる。
【００１２】前記したようなことから、本発明に依る応
力補償型シュード・モルフィックＨＥＭＴに於いては、
力補償型シュード・モルフィックＨＥＭＴに於いては、
【００１３】ＩｎＰ基板（例えばＩｎＰ基板１）上に形
成され且つＩｎＰに比較して格子定数が大きいＩｎx Ｇ
ａ1-x Ａｓ（ｘ＞０．５３）チャネル層（例えばＩｎ
0.75Ｇａ0.25Ａｓチャネル層）と、該Ｉｎx Ｇａ1-x Ａ
ｓ（ｘ＞０．５３）チャネル層に隣接して形成され、Ｉ
ｎＰに比較し格子定数が小さく、該Ｉｎ x Ｇａ 1-x Ａｓ
（ｘ＞０．５３）チャネル層の応力を緩和する四元系化
合物（Ａｌy Ｇａ1-y ）z Ｉｎ1-z Ａｓ応力補償層（例
えば（Ａｌ0.73Ｇａ0.27）0.56Ｉｎ0.44Ａｓ応力補償
層）とを備えてなる。
成され且つＩｎＰに比較して格子定数が大きいＩｎx Ｇ
ａ1-x Ａｓ（ｘ＞０．５３）チャネル層（例えばＩｎ
0.75Ｇａ0.25Ａｓチャネル層）と、該Ｉｎx Ｇａ1-x Ａ
ｓ（ｘ＞０．５３）チャネル層に隣接して形成され、Ｉ
ｎＰに比較し格子定数が小さく、該Ｉｎ x Ｇａ 1-x Ａｓ
（ｘ＞０．５３）チャネル層の応力を緩和する四元系化
合物（Ａｌy Ｇａ1-y ）z Ｉｎ1-z Ａｓ応力補償層（例
えば（Ａｌ0.73Ｇａ0.27）0.56Ｉｎ0.44Ａｓ応力補償
層）とを備えてなる。
【００１４】
【作用】本発明では、図１に見られるように、チャネル
層４に隣接して応力補償層３を設けてあるので、チャネ
ル層４の構成材料としてｘ値が大きい、即ち、基板と格
子整合しないものであっても、結晶全体から見れば応力
が緩和され、チャネル層４に加わる応力も補償されるよ
うになっていて、応力補償層３を設けたことに依る本来
的な利点は、通常の場合と同様、全て享受することがで
きる。これに加え、本発明では、応力補償層３の構成材
料を適切に選択することで、従来の技術に依って応力補
償層を形成する場合と比較し、結晶を成長させる際のソ
ース源の数を低減させることができ、従って、ソース源
の制御が簡単になり、この種のＨＥＭＴに関する生産
性、製造の容易性、信頼性は大きく向上する。
層４に隣接して応力補償層３を設けてあるので、チャネ
ル層４の構成材料としてｘ値が大きい、即ち、基板と格
子整合しないものであっても、結晶全体から見れば応力
が緩和され、チャネル層４に加わる応力も補償されるよ
うになっていて、応力補償層３を設けたことに依る本来
的な利点は、通常の場合と同様、全て享受することがで
きる。これに加え、本発明では、応力補償層３の構成材
料を適切に選択することで、従来の技術に依って応力補
償層を形成する場合と比較し、結晶を成長させる際のソ
ース源の数を低減させることができ、従って、ソース源
の制御が簡単になり、この種のＨＥＭＴに関する生産
性、製造の容易性、信頼性は大きく向上する。
【００１５】
【実施例】図２は本発明一実施例である応力補償型シュ
ード・モルフィックＨＥＭＴを説明する為の要部切断側
面図を表している。図に於いて、１はＩｎＰ基板、２は
Ｉｎ0.52Ａｌ0.48Ａｓバッファ層、３は（Ａｌ0.73Ｇａ
0.27）0.56Ｉｎ0.44Ａｓ応力補償層、４はＩｎ0.75Ｇａ
0.25Ａｓチャネル層、５はＩｎ0.52Ａｌ0.48Ａｓスペー
サ層、６はｎ−Ｉｎ0.52Ａｌ0.48Ａｓキャリヤ（ここで
は電子）供給層、７はＩｎ0.52Ａｌ0.48Ａｓバリヤ層、
８はＩｎ0.53Ｇａ0.47Ａｓキャップ層、９はソース電
極、１０はドレイン電極、１１は合金化領域、１２はゲ
ート電極、１３は二次元電子ガス層、をそれぞれ示して
いる。
ード・モルフィックＨＥＭＴを説明する為の要部切断側
面図を表している。図に於いて、１はＩｎＰ基板、２は
Ｉｎ0.52Ａｌ0.48Ａｓバッファ層、３は（Ａｌ0.73Ｇａ
0.27）0.56Ｉｎ0.44Ａｓ応力補償層、４はＩｎ0.75Ｇａ
0.25Ａｓチャネル層、５はＩｎ0.52Ａｌ0.48Ａｓスペー
サ層、６はｎ−Ｉｎ0.52Ａｌ0.48Ａｓキャリヤ（ここで
は電子）供給層、７はＩｎ0.52Ａｌ0.48Ａｓバリヤ層、
８はＩｎ0.53Ｇａ0.47Ａｓキャップ層、９はソース電
極、１０はドレイン電極、１１は合金化領域、１２はゲ
ート電極、１３は二次元電子ガス層、をそれぞれ示して
いる。
【００１６】この実施例は、従来から多用されているＨ
ＥＭＴの製造技術を適用して容易に実現することができ
る。 （１） ＭＢＥ法を適用することに依り、基板１上にバ
ッファ層２、応力補償層３、チャネル層４、スペーサ層
５、キャリヤ供給層６、バリヤ層７、キャップ層８を成
長させる。ここで成長させた各半導体層に関する主要な
データを例示すると次の通りである。 バッファ層２について 厚さ：３０００〔Å〕 応力補償層３について 厚さ：５０〔Å〕 チャネル層４について 厚さ：２００〔Å〕 スペーサ層５について 厚さ：５０〔Å〕 キャリヤ供給層６について 不純物：Ｓｉ 不純物濃度：５×１０18〔cm-3〕 厚さ：１０００〔Å〕 バリヤ層７について 厚さ：２５０〔Å〕 キャップ層８について 厚さ：３００〔Å〕
ＥＭＴの製造技術を適用して容易に実現することができ
る。 （１） ＭＢＥ法を適用することに依り、基板１上にバ
ッファ層２、応力補償層３、チャネル層４、スペーサ層
５、キャリヤ供給層６、バリヤ層７、キャップ層８を成
長させる。ここで成長させた各半導体層に関する主要な
データを例示すると次の通りである。 バッファ層２について 厚さ：３０００〔Å〕 応力補償層３について 厚さ：５０〔Å〕 チャネル層４について 厚さ：２００〔Å〕 スペーサ層５について 厚さ：５０〔Å〕 キャリヤ供給層６について 不純物：Ｓｉ 不純物濃度：５×１０18〔cm-3〕 厚さ：１０００〔Å〕 バリヤ層７について 厚さ：２５０〔Å〕 キャップ層８について 厚さ：３００〔Å〕
【００１７】（２） フォト・リソグラフィ技術に於け
るレジスト・プロセス、真空蒸着法、リフト・オフ法を
適用することに依り、ソース電極９、ドレイン電極１０
を形成する。ここで形成した各電極に関する主要なデー
タを例示すると次の通りである。 材料：ＡｕＧｅ／Ａｕ （Ｇｅは１２〔％〕） 厚さ：１０００〔Å〕／２０００〔Å〕
るレジスト・プロセス、真空蒸着法、リフト・オフ法を
適用することに依り、ソース電極９、ドレイン電極１０
を形成する。ここで形成した各電極に関する主要なデー
タを例示すると次の通りである。 材料：ＡｕＧｅ／Ａｕ （Ｇｅは１２〔％〕） 厚さ：１０００〔Å〕／２０００〔Å〕
【００１８】（３） 温度３５０〔℃〕、時間１〔分〕
の熱処理を行って表面から二次元電子ガス層１３に達す
る合金化領域１１を形成する。
の熱処理を行って表面から二次元電子ガス層１３に達す
る合金化領域１１を形成する。
【００１９】（４） フォト・リソグラフィ技術に於け
るレジスト・プロセス、真空蒸着法、リフト・オフ法を
適用することに依り、Ａｌからなる厚さ３０００〔Å〕
のゲート電極１２を形成する。
るレジスト・プロセス、真空蒸着法、リフト・オフ法を
適用することに依り、Ａｌからなる厚さ３０００〔Å〕
のゲート電極１２を形成する。
【００２０】このようにして製造された応力補償型シュ
ード・モルフィックＨＥＭＴが製造が容易であるなどの
所期の目的を達成し、また、チャネル層４に加わる応力
が緩和されていることは云うまでもない。
ード・モルフィックＨＥＭＴが製造が容易であるなどの
所期の目的を達成し、また、チャネル層４に加わる応力
が緩和されていることは云うまでもない。
【００２１】本発明に於いても、応力補償層３の組成
は、チャネル層４の組成に影響を受けることは勿論であ
って、例えば、 （Ａ） チャネル層４：Ｉｎ0.80Ｇａ0.2 Ａｓ 応力補償層３：（Ａｌ0.78Ｇａ0.22）0.54Ｉｎ0.46Ａｓ （Ｂ） チャネル層４：Ｉｎ0.85Ｇａ0.15Ａｓ 応力補償層３：（Ａｌ0.825 Ｇａ0.175 ）0.524 Ｉｎ
0.476 Ａｓ などの組み合わせがあり、何れも、ソース源の数は従来
の技術に比較して少なくなる。
は、チャネル層４の組成に影響を受けることは勿論であ
って、例えば、 （Ａ） チャネル層４：Ｉｎ0.80Ｇａ0.2 Ａｓ 応力補償層３：（Ａｌ0.78Ｇａ0.22）0.54Ｉｎ0.46Ａｓ （Ｂ） チャネル層４：Ｉｎ0.85Ｇａ0.15Ａｓ 応力補償層３：（Ａｌ0.825 Ｇａ0.175 ）0.524 Ｉｎ
0.476 Ａｓ などの組み合わせがあり、何れも、ソース源の数は従来
の技術に比較して少なくなる。
【００２２】本発明に依る応力補償型シュード・モルフ
ィックＨＥＭＴに於いては、ＩｎＰに比較して格子定数
が大きいＩｎx Ｇａ1-x Ａｓ（ｘ＞０．５３）チャネル
層に対し、ＩｎＰに比較して格子定数が小さい四元系化
合物（Ａｌy Ｇａ1-y ）z Ｉｎ1-z Ａｓ応力補償層を隣
接させた構成にしてある。
ィックＨＥＭＴに於いては、ＩｎＰに比較して格子定数
が大きいＩｎx Ｇａ1-x Ａｓ（ｘ＞０．５３）チャネル
層に対し、ＩｎＰに比較して格子定数が小さい四元系化
合物（Ａｌy Ｇａ1-y ）z Ｉｎ1-z Ａｓ応力補償層を隣
接させた構成にしてある。
【００２３】前記構成を採ることに依り、従来の技術に
依って応力補償型シュード・モルフィックＨＥＭＴを製
造する場合に比較して結晶を成長させる際のソース源の
数を低減させることができ、従って、ソース源の制御が
簡単になり、この種のＨＥＭＴに関する生産性、製造の
容易性、信頼性を大きく向上させることができる。
依って応力補償型シュード・モルフィックＨＥＭＴを製
造する場合に比較して結晶を成長させる際のソース源の
数を低減させることができ、従って、ソース源の制御が
簡単になり、この種のＨＥＭＴに関する生産性、製造の
容易性、信頼性を大きく向上させることができる。
【図１】本発明の原理を説明する為の線図である。
【図２】本発明一実施例である応力補償型シュード・モ
ルフィックＨＥＭＴを説明する為の要部切断側面図であ
る。
ルフィックＨＥＭＴを説明する為の要部切断側面図であ
る。
１ ＩｎＰ基板 ２ Ｉｎ0.52Ａｌ0.48Ａｓバッファ層 ３ （Ａｌ0.73Ｇａ0.27）0.56Ｉｎ0.44Ａｓ応力補償層 ４ Ｉｎ0.75Ｇａ0.25Ａｓチャネル層 ５ Ｉｎ0.52Ａｌ0.48Ａｓスペーサ層 ６ ｎ−Ｉｎ0.52Ａｌ0.48Ａｓキャリヤ（ここでは電
子）供給層 ７ Ｉｎ0.52Ａｌ0.48Ａｓバリヤ層 ８ Ｉｎ0.53Ｇａ0.47Ａｓキャップ層 ９ ソース電極 １０ ドレイン電極 １１ 合金化領域 １２ ゲート電極 １３ 二次元電子ガス層
子）供給層 ７ Ｉｎ0.52Ａｌ0.48Ａｓバリヤ層 ８ Ｉｎ0.53Ｇａ0.47Ａｓキャップ層 ９ ソース電極 １０ ドレイン電極 １１ 合金化領域 １２ ゲート電極 １３ 二次元電子ガス層
フロントページの続き (56)参考文献 特開 平２−254731（ＪＰ，Ａ) 特開 昭61−289673（ＪＰ，Ａ) Ｊｏｕｒｎａｌ ｏｆ Ｖａｃｕｕｍ Ｓｃｉｅｎｃｅ ＆ Ｔｅｃｈｎｏｌ ｏｇｙ Ｂ，Ｖｏｌ．８，Ｎｏ．２（Ｍ ａｒｃｈ／Ａｐｒｉｌ 1990）ｐ．364 −366 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/778 H01L 21/20 H01L 21/203 H01L 21/338 H01L 29/812
Claims (1)
- 【請求項１】ＩｎＰ基板上に形成され且つＩｎＰに比較
して格子定数が大きいＩｎx Ｇａ1-x Ａｓ（ｘ＞０．５
３）チャネル層と、 該Ｉｎx Ｇａ1-x Ａｓ（ｘ＞０．５３）チャネル層に隣
接して形成され、ＩｎＰに比較し格子定数が小さく、該
Ｉｎ x Ｇａ 1-x Ａｓ（ｘ＞０．５３）チャネル層の応力
を緩和する四元系化合物（Ａｌy Ｇａ1-y ）z Ｉｎ1-z
Ａｓ応力補償層とを備えてなることを特徴とする応力補
償型シュード・モルフィック高電子移動度トランジス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3080426A JP3000489B2 (ja) | 1991-03-20 | 1991-03-20 | 応力補償型シュード・モルフィック高電子移動度トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3080426A JP3000489B2 (ja) | 1991-03-20 | 1991-03-20 | 応力補償型シュード・モルフィック高電子移動度トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04291934A JPH04291934A (ja) | 1992-10-16 |
| JP3000489B2 true JP3000489B2 (ja) | 2000-01-17 |
Family
ID=13717955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3080426A Expired - Fee Related JP3000489B2 (ja) | 1991-03-20 | 1991-03-20 | 応力補償型シュード・モルフィック高電子移動度トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3000489B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6489639B1 (en) * | 2000-05-24 | 2002-12-03 | Raytheon Company | High electron mobility transistor |
| JP4899077B2 (ja) * | 2001-02-22 | 2012-03-21 | 富士通株式会社 | Ｉｉｉ−ｖ族化合物半導体を利用した電界効果トランジスタ |
| US7582518B2 (en) * | 2006-11-14 | 2009-09-01 | Northrop Grumman Space & Mission Systems Corp. | High electron mobility transistor semiconductor device and fabrication method thereof |
-
1991
- 1991-03-20 JP JP3080426A patent/JP3000489B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| Ｊｏｕｒｎａｌ ｏｆ Ｖａｃｕｕｍ Ｓｃｉｅｎｃｅ ＆ Ｔｅｃｈｎｏｌｏｇｙ Ｂ，Ｖｏｌ．８，Ｎｏ．２（Ｍａｒｃｈ／Ａｐｒｉｌ １９９０）ｐ．３６４−３６６ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04291934A (ja) | 1992-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0232431B1 (en) | Semiconductor device | |
| JPH07120790B2 (ja) | 半導体装置 | |
| JPS60223171A (ja) | 電界効果トランジスタ | |
| US5298441A (en) | Method of making high transconductance heterostructure field effect transistor | |
| US5550388A (en) | Heterojunction FET having barrier layer consisting of two layers between channel and buffer layers | |
| JP3000489B2 (ja) | 応力補償型シュード・モルフィック高電子移動度トランジスタ | |
| JP2620901B2 (ja) | 応力補償層を有するＧａＡｓヘテロ構造 | |
| JP2804041B2 (ja) | 電界効果型トランジスタ | |
| JPH0312769B2 (ja) | ||
| US5841156A (en) | Semiconductor device including T1 GaAs layer | |
| JPH07193327A (ja) | 半導体レーザ装置 | |
| JP3283668B2 (ja) | 半導体装置 | |
| US4980750A (en) | Semiconductor crystal | |
| JPH0439988A (ja) | 半導体発光装置 | |
| JPS62211964A (ja) | 半導体装置 | |
| JP2917719B2 (ja) | 電界効果トランジスタ | |
| JP2687937B2 (ja) | 電界効果トランジスタ | |
| JPS609174A (ja) | 半導体装置 | |
| JPH0666334B2 (ja) | 電界効果トランジスタ | |
| JPH04326734A (ja) | 電界効果トランジスタ | |
| JPH06204457A (ja) | 多重量子障壁ショットキー接合素子 | |
| JPS5870573A (ja) | 化合物半導体電界効果トランジスタ | |
| JPH06196507A (ja) | 半導体装置 | |
| JP2541280B2 (ja) | 半導体装置 | |
| JPH04332135A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991005 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |