JPH04291934A - 応力補償型シュード・モルフィック高電子移動度トランジスタ - Google Patents
応力補償型シュード・モルフィック高電子移動度トランジスタInfo
- Publication number
- JPH04291934A JPH04291934A JP8042691A JP8042691A JPH04291934A JP H04291934 A JPH04291934 A JP H04291934A JP 8042691 A JP8042691 A JP 8042691A JP 8042691 A JP8042691 A JP 8042691A JP H04291934 A JPH04291934 A JP H04291934A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- stress
- stress compensation
- channel layer
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 abstract description 11
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 239000013078 crystal Substances 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 239000000470 constituent Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、チャネル層にＩｎｘ
Ｇａ１−ｘＡｓ（ｘ＞０．５３）を用いた応力補償型シ
ュード・モルフィック（ｐｓｅｕｄｏ−ｍｏｒｐｈｉｃ
）高電子移動度トランジスタ（ｈｉｇｈ ｅｌｅｃｔ
ｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ
：ＨＥＭＴ）の改良に関する。
Ｇａ１−ｘＡｓ（ｘ＞０．５３）を用いた応力補償型シ
ュード・モルフィック（ｐｓｅｕｄｏ−ｍｏｒｐｈｉｃ
）高電子移動度トランジスタ（ｈｉｇｈ ｅｌｅｃｔ
ｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ
：ＨＥＭＴ）の改良に関する。
【０００２】一般に、ＩｎＰ基板に格子整合したＩｎ０
．５２Ａｌ０．４８Ａｓ、或いは、Ｉｎ０．５３Ｇａ０
．４７Ａｓを材料としてトランジスタ、半導体レーザ、
光検知器などを作成した場合、高性能化できることが予
見されている為、現在、それ等に対する研究・開発が活
発に行われている。特に、応用を高速トランジスタに限
った場合、更に高い性能、例えば、電子ピーク速度を大
きくするなど、高速性を引き出すためにチャネル層にＩ
ｎｘ Ｇａ１−ｘ Ａｓ（ｘ＞０．５３）を用いること
が考えられている。然しながら、そのようにすると、チ
ャネル層には格子不整合に起因して転位やラフネス（表
面荒れ）などの欠陥が発生し、また、エネルギ・バンド
も所期のものと異なったものになって特性が変化する場
合があるので、その問題を解決しなければならない。尚
、本明細書に於いて、結晶を成長させる際の適用技術と
しては、分子線エピタキシャル成長（ｍｏｌｅｃｕｌａ
ｒ ｂｅａｍ ｅｐｉｔａｘｙ：ＭＢＥ）法を想定
している。
．５２Ａｌ０．４８Ａｓ、或いは、Ｉｎ０．５３Ｇａ０
．４７Ａｓを材料としてトランジスタ、半導体レーザ、
光検知器などを作成した場合、高性能化できることが予
見されている為、現在、それ等に対する研究・開発が活
発に行われている。特に、応用を高速トランジスタに限
った場合、更に高い性能、例えば、電子ピーク速度を大
きくするなど、高速性を引き出すためにチャネル層にＩ
ｎｘ Ｇａ１−ｘ Ａｓ（ｘ＞０．５３）を用いること
が考えられている。然しながら、そのようにすると、チ
ャネル層には格子不整合に起因して転位やラフネス（表
面荒れ）などの欠陥が発生し、また、エネルギ・バンド
も所期のものと異なったものになって特性が変化する場
合があるので、その問題を解決しなければならない。尚
、本明細書に於いて、結晶を成長させる際の適用技術と
しては、分子線エピタキシャル成長（ｍｏｌｅｃｕｌａ
ｒ ｂｅａｍ ｅｐｉｔａｘｙ：ＭＢＥ）法を想定
している。
【０００３】
【従来の技術】シュード・モルフィックＨＥＭＴのチャ
ネル層としてＩｎｘＧａ１−ｘ Ａｓ（ｘ＞０・５３）
を用いた場合、そのｘ値が大きくなるほど、光学フォノ
ン散乱や合金散乱が減少し、また、Γ−Ｘバンド間の開
き、或いは、Γ−Ｌバンド間の開きも大きくなり、高出
力を得るために高い電圧を印加してもキャリヤが谷間遷
移することはなく、Γ谷にそのまま存在するので、その
有効質量を小さく維持することができる。従って、低電
界に於けるキャリヤ移動度が増大し、また、電子ピーク
速度も大きくなるなど、特性を向上させることができる
のであるが、そのように組成比ｘを大きくした場合には
、勿論、ＩｎＰ基板とは格子整合せず、チャネル層は欠
陥発生の原因となる応力を受けることになる。
ネル層としてＩｎｘＧａ１−ｘ Ａｓ（ｘ＞０・５３）
を用いた場合、そのｘ値が大きくなるほど、光学フォノ
ン散乱や合金散乱が減少し、また、Γ−Ｘバンド間の開
き、或いは、Γ−Ｌバンド間の開きも大きくなり、高出
力を得るために高い電圧を印加してもキャリヤが谷間遷
移することはなく、Γ谷にそのまま存在するので、その
有効質量を小さく維持することができる。従って、低電
界に於けるキャリヤ移動度が増大し、また、電子ピーク
速度も大きくなるなど、特性を向上させることができる
のであるが、そのように組成比ｘを大きくした場合には
、勿論、ＩｎＰ基板とは格子整合せず、チャネル層は欠
陥発生の原因となる応力を受けることになる。
【０００４】そこで、該応力を補償する為、チャネル層
に於ける格子定数のずれと反対にずれた格子定数をもつ
半導体層を別設し、結晶全体から見ると応力が緩和され
た状態にすることが行われ、Ｉｎｘ Ｇａ１−ｘ Ａｓ
（ｘ＞０・５３）がＩｎＰに比較して格子定数が大きい
ので、応力補償層としてはＩｎＰよりも格子定数が小さ
い半導体層を用いれば良く、通常、Ｉｎｘ Ｇａ１−ｘ
Ａｓ（ｘ＜０・５３）が用いられる。
に於ける格子定数のずれと反対にずれた格子定数をもつ
半導体層を別設し、結晶全体から見ると応力が緩和され
た状態にすることが行われ、Ｉｎｘ Ｇａ１−ｘ Ａｓ
（ｘ＞０・５３）がＩｎＰに比較して格子定数が大きい
ので、応力補償層としてはＩｎＰよりも格子定数が小さ
い半導体層を用いれば良く、通常、Ｉｎｘ Ｇａ１−ｘ
Ａｓ（ｘ＜０・５３）が用いられる。
【０００５】
【発明が解決しようとする課題】前記従来の技術を実施
するには、チャネル層と応力補償層とでＩｎｘ Ｇａ１
−ｘ Ａｓの組成比ｘが異なること、また、電極とコン
タクトさせるためのキャップ層としてはＩｎＰと格子整
合した方が良いのは当然であり、従って、Ｉｎ０．５３
Ｇａ０．４７Ａｓを用いるとした場合には、Ｇａソース
源及びＩｎソース源の両方について、それぞれ二本が必
要になってしまう。このように、精密な制御が必要とさ
れるソース源の数が多いことは、生産性、信頼性、容易
性などの面から見ると好ましいことではない。
するには、チャネル層と応力補償層とでＩｎｘ Ｇａ１
−ｘ Ａｓの組成比ｘが異なること、また、電極とコン
タクトさせるためのキャップ層としてはＩｎＰと格子整
合した方が良いのは当然であり、従って、Ｉｎ０．５３
Ｇａ０．４７Ａｓを用いるとした場合には、Ｇａソース
源及びＩｎソース源の両方について、それぞれ二本が必
要になってしまう。このように、精密な制御が必要とさ
れるソース源の数が多いことは、生産性、信頼性、容易
性などの面から見ると好ましいことではない。
【０００６】本発明は、応力補償型シュード・モルフィ
ックＨＥＭＴに於いて、その応力補償層を構成する材料
を適切に選択し、応力補償層を設けたことに依る本来的
効果の達成、即ち、チャネル層に加わる応力を緩和して
欠陥の発生がないように、また、歪みが発生する臨界層
厚の増加を可能にするなどは勿論のこと、各半導体層を
成長させる際のソース源の数を低減し、生産性、製造の
容易性、信頼性の向上に寄与しようとする。
ックＨＥＭＴに於いて、その応力補償層を構成する材料
を適切に選択し、応力補償層を設けたことに依る本来的
効果の達成、即ち、チャネル層に加わる応力を緩和して
欠陥の発生がないように、また、歪みが発生する臨界層
厚の増加を可能にするなどは勿論のこと、各半導体層を
成長させる際のソース源の数を低減し、生産性、製造の
容易性、信頼性の向上に寄与しようとする。
【０００７】
【課題を解決するための手段】図１は本発明の原理を説
明する為の線図である。図に於いて、（Ａ）はエネルギ
・バンド・ダイヤグラム、（Ｂ）は格子定数をそれぞれ
表し、ＥＣ は伝導帯の底、２はＩｎｘ Ａｌ１−ｘ
Ａｓ（例えばＩｎ０．５２Ａｌ０．４８Ａｓ）バッファ
層、３は（Ａｌｙ Ｇａ１−ｙ ）ｚ Ｉｎ１−ｚ Ａ
ｓ（例えば（Ａｌ０．７３Ｇａ０．２７）０．５６Ｉｎ
０．４４Ａｓ）応力補償層、４はＩｎｘ Ｇａ１−ｘ
Ａｓ（例えばＩｎ０．７５Ｇａ０．２５Ａｓ）チャネル
層、５はＩｎ１−ｘ Ａｌｘ Ａｓ（例えばＩｎ０．５
２Ａｌ０．４８Ａｓ）スペーサ層、６はＩｎ１−ｘ Ａ
ｌｘ Ａｓ（例えばＩｎ０．５２Ａｌ０．４８Ａｓ）キ
ャリヤ供給層、７はＩｎ１−ｘ Ａｌｘ Ａｓ（例えば
Ｉｎ０．５２Ａｌ０．４８Ａｓ）バリヤ層、をそれぞれ
示している。尚、キャリヤ供給層６に於けるハッチング
はドーピングされていることを表している。
明する為の線図である。図に於いて、（Ａ）はエネルギ
・バンド・ダイヤグラム、（Ｂ）は格子定数をそれぞれ
表し、ＥＣ は伝導帯の底、２はＩｎｘ Ａｌ１−ｘ
Ａｓ（例えばＩｎ０．５２Ａｌ０．４８Ａｓ）バッファ
層、３は（Ａｌｙ Ｇａ１−ｙ ）ｚ Ｉｎ１−ｚ Ａ
ｓ（例えば（Ａｌ０．７３Ｇａ０．２７）０．５６Ｉｎ
０．４４Ａｓ）応力補償層、４はＩｎｘ Ｇａ１−ｘ
Ａｓ（例えばＩｎ０．７５Ｇａ０．２５Ａｓ）チャネル
層、５はＩｎ１−ｘ Ａｌｘ Ａｓ（例えばＩｎ０．５
２Ａｌ０．４８Ａｓ）スペーサ層、６はＩｎ１−ｘ Ａ
ｌｘ Ａｓ（例えばＩｎ０．５２Ａｌ０．４８Ａｓ）キ
ャリヤ供給層、７はＩｎ１−ｘ Ａｌｘ Ａｓ（例えば
Ｉｎ０．５２Ａｌ０．４８Ａｓ）バリヤ層、をそれぞれ
示している。尚、キャリヤ供給層６に於けるハッチング
はドーピングされていることを表している。
【０００８】ここで、通常、バッファ層２及びキャリヤ
供給層６にはＩｎＰ基板に格子整合するＩｎ０．５２Ａ
ｌ０．４８Ａｓを用いる。また、応力補償層３に於ける
Ａｌ，Ｇａ，Ｉｎの組成はチャネル層４に於ける組成比
ｘに依存し、例えば、チャネル層４の構成材料がＩｎ０
．８５Ｇａ０．１５Ａｓであるとした場合、応力補償層
３の構成材料としては（Ａｌ０．８２５ Ｇａ０．１７
５ ）０．５２４ Ｉｎ０．４７６ Ａｓとなり、この
結晶はＩｎＰの格子定数よりも小さい格子定数をもつこ
とになる。
供給層６にはＩｎＰ基板に格子整合するＩｎ０．５２Ａ
ｌ０．４８Ａｓを用いる。また、応力補償層３に於ける
Ａｌ，Ｇａ，Ｉｎの組成はチャネル層４に於ける組成比
ｘに依存し、例えば、チャネル層４の構成材料がＩｎ０
．８５Ｇａ０．１５Ａｓであるとした場合、応力補償層
３の構成材料としては（Ａｌ０．８２５ Ｇａ０．１７
５ ）０．５２４ Ｉｎ０．４７６ Ａｓとなり、この
結晶はＩｎＰの格子定数よりも小さい格子定数をもつこ
とになる。
【０００９】本発明では、応力補償層３を構成する（Ａ
ｌ０．７３Ｇａ０．２７）０．５６Ｉｎ０．４４Ａｓを
成長させるには、Ａｌのソース源としてはバッファ層２
、スペーサ層５、キャリヤ供給層６、バリヤ層７などを
成長させる際に用いるＡｌ０．４８ソース源を用いれば
良く、また、Ｇａのソース源としてはチャネル層４を成
長させる際に用いるＧａ０．２５ソース源をそのまま用
いるとＡｌとの兼ね合いで応力補償層３は前記した組成
のものとなり、キャップ層としてＩｎ０．５３Ｇａ０．
４７Ａｓを考えた場合にもＩｎ或いはＧａのソース源を
唯一本増加するのみで良い。
ｌ０．７３Ｇａ０．２７）０．５６Ｉｎ０．４４Ａｓを
成長させるには、Ａｌのソース源としてはバッファ層２
、スペーサ層５、キャリヤ供給層６、バリヤ層７などを
成長させる際に用いるＡｌ０．４８ソース源を用いれば
良く、また、Ｇａのソース源としてはチャネル層４を成
長させる際に用いるＧａ０．２５ソース源をそのまま用
いるとＡｌとの兼ね合いで応力補償層３は前記した組成
のものとなり、キャップ層としてＩｎ０．５３Ｇａ０．
４７Ａｓを考えた場合にもＩｎ或いはＧａのソース源を
唯一本増加するのみで良い。
【００１０】このように、本発明では応力補償層３及び
チャネル層４を成長させるに際し、キャップ層をＩｎＰ
と格子整合するＩｎ０．５３Ｇａ０．４７Ａｓで構成す
るとした場合に於いても、Ｉｎ或いはＧａのソース源を
もう一本用意すれば事足りるものである。
チャネル層４を成長させるに際し、キャップ層をＩｎＰ
と格子整合するＩｎ０．５３Ｇａ０．４７Ａｓで構成す
るとした場合に於いても、Ｉｎ或いはＧａのソース源を
もう一本用意すれば事足りるものである。
【００１１】因みに、従来の技術で、応力補償層を成長
させるには、チャネル層及びバッファ層のソース源、即
ち、Ｉｎソース源を一本、Ｇａソース源を一本、Ａｌソ
ース源を一本、の他にＩｎ或いはＧａのソース源が必要
であり、これにキャップ層も考慮した場合には、Ｉｎソ
ース源及びＧａソース源のそれぞれ二本ずつが必要とな
る。このように、応力補償層を構成する材料として、従
来のＩｎｘ Ｇａ１−ｘ Ａｓ（ｘ＜０．５３）を（Ａ
ｌｙ Ｇａ１−ｙ ）ｚ Ｉｎ１−ｚ Ａｓ、具体的に
は、例えば（Ａｌ０．７３Ｇａ０．２７）０．５６Ｉｎ
０．４４Ａｓに代替すると、ＨＥＭＴに必要とされる各
半導体層を成長させる場合のソース源は、 Ａｌ：バッファ層、電子供給層、応力補償層Ｇａ：チャ
ネル層、応力補償層 Ｉｎ１：チャネル層、応力補償層 Ｉｎ２：キャップ層 Ａｓ：全層 の５本が必要とされる。これに対し、応力補償層を構成
する材料として、従来のＩｎｘ Ｇａ１−ｘ Ａｓ、具
体的には、Ｉｎ０．４０Ｇａ０．６０Ａｓを用いた場合
、前記と同じＨＥＭＴに必要とされる各半導体層を成長
させる場合のソース源は、 Ａｌ：バッファ層、電子供給層 Ｇａ１：チャネル層、キャップ層 Ｇａ２：応力補償層 Ｉｎ１：バッファ層、電子供給層、チャネル層、応力補
償層 Ｉｎ２：キャップ層 Ａｓ：全層 の６本が必要になって、１本多いことになる。
させるには、チャネル層及びバッファ層のソース源、即
ち、Ｉｎソース源を一本、Ｇａソース源を一本、Ａｌソ
ース源を一本、の他にＩｎ或いはＧａのソース源が必要
であり、これにキャップ層も考慮した場合には、Ｉｎソ
ース源及びＧａソース源のそれぞれ二本ずつが必要とな
る。このように、応力補償層を構成する材料として、従
来のＩｎｘ Ｇａ１−ｘ Ａｓ（ｘ＜０．５３）を（Ａ
ｌｙ Ｇａ１−ｙ ）ｚ Ｉｎ１−ｚ Ａｓ、具体的に
は、例えば（Ａｌ０．７３Ｇａ０．２７）０．５６Ｉｎ
０．４４Ａｓに代替すると、ＨＥＭＴに必要とされる各
半導体層を成長させる場合のソース源は、 Ａｌ：バッファ層、電子供給層、応力補償層Ｇａ：チャ
ネル層、応力補償層 Ｉｎ１：チャネル層、応力補償層 Ｉｎ２：キャップ層 Ａｓ：全層 の５本が必要とされる。これに対し、応力補償層を構成
する材料として、従来のＩｎｘ Ｇａ１−ｘ Ａｓ、具
体的には、Ｉｎ０．４０Ｇａ０．６０Ａｓを用いた場合
、前記と同じＨＥＭＴに必要とされる各半導体層を成長
させる場合のソース源は、 Ａｌ：バッファ層、電子供給層 Ｇａ１：チャネル層、キャップ層 Ｇａ２：応力補償層 Ｉｎ１：バッファ層、電子供給層、チャネル層、応力補
償層 Ｉｎ２：キャップ層 Ａｓ：全層 の６本が必要になって、１本多いことになる。
【００１２】前記したようなことから、本発明に依る応
力補償型シュード・モルフィックＨＥＭＴに於いては、
力補償型シュード・モルフィックＨＥＭＴに於いては、
【００１３】ＩｎＰ基板（例えばＩｎＰ基板１）上に形
成され且つＩｎＰに比較し格子定数が大きいＩｎｘ Ｇ
ａ１−ｘ Ａｓ（ｘ＞０．５３）チャネル層（例えばＩ
ｎ０．７５Ｇａ０．２５Ａｓチャネル層、）と、該Ｉｎ
ｘ Ｇａ１−ｘ Ａｓ（ｘ＞０．５３）チャネル層に隣
接して応力を緩和する（Ａｌｙ Ｇａ１−ｙ ）ｚ Ｉ
ｎ１−ｚ Ａｓ応力補償層（例えば（Ａｌ０．７３Ｇａ
０．２７）０．５６Ｉｎ０．４４Ａｓ応力補償層、）と
を備えてなる。
成され且つＩｎＰに比較し格子定数が大きいＩｎｘ Ｇ
ａ１−ｘ Ａｓ（ｘ＞０．５３）チャネル層（例えばＩ
ｎ０．７５Ｇａ０．２５Ａｓチャネル層、）と、該Ｉｎ
ｘ Ｇａ１−ｘ Ａｓ（ｘ＞０．５３）チャネル層に隣
接して応力を緩和する（Ａｌｙ Ｇａ１−ｙ ）ｚ Ｉ
ｎ１−ｚ Ａｓ応力補償層（例えば（Ａｌ０．７３Ｇａ
０．２７）０．５６Ｉｎ０．４４Ａｓ応力補償層、）と
を備えてなる。
【００１４】
【作用】本発明では、図１に見られるように、チャネル
層４に隣接して応力補償層３を設けてあるので、チャネ
ル層４の構成材料としてｘ値が大きい、即ち、基板と格
子整合しないものであっても、結晶全体から見れば応力
が緩和され、チャネル層４に加わる応力も補償されるよ
うになっていて、応力補償層３を設けたことに依る本来
的な利点は、通常の場合と同様、全て享受することがで
きる。これに加え、本発明では、応力補償層３の構成材
料を適切に選択することで、従来の技術に依って応力補
償層を形成する場合と比較し、結晶を成長させる際のソ
ース源の数を低減させることができ、従って、ソース源
の制御が簡単になり、この種のＨＥＭＴに関する生産性
、製造の容易性、信頼性は大きく向上する。
層４に隣接して応力補償層３を設けてあるので、チャネ
ル層４の構成材料としてｘ値が大きい、即ち、基板と格
子整合しないものであっても、結晶全体から見れば応力
が緩和され、チャネル層４に加わる応力も補償されるよ
うになっていて、応力補償層３を設けたことに依る本来
的な利点は、通常の場合と同様、全て享受することがで
きる。これに加え、本発明では、応力補償層３の構成材
料を適切に選択することで、従来の技術に依って応力補
償層を形成する場合と比較し、結晶を成長させる際のソ
ース源の数を低減させることができ、従って、ソース源
の制御が簡単になり、この種のＨＥＭＴに関する生産性
、製造の容易性、信頼性は大きく向上する。
【００１５】
【実施例】図２は本発明一実施例である応力補償型シュ
ード・モルフィックＨＥＭＴを説明する為の要部切断側
面図を表している。図に於いて、１はＩｎＰ基板、２は
Ｉｎ０．５２Ａｌ０．４８Ａｓバッファ層、３は（Ａｌ
０．７３Ｇａ０．２７）０．５６Ｉｎ０．４４Ａｓ応力
補償層、４はＩｎ０．７５Ｇａ０．２５Ａｓチャネル層
、５はＩｎ０．５２Ａｌ０．４８Ａｓスペーサ層、６は
ｎ−Ｉｎ０．５２Ａｌ０．４８Ａｓキャリヤ（ここでは
電子）供給層、７はＩｎ０．５２Ａｌ０．４８Ａｓバリ
ヤ層、８はＩｎ０．５３Ｇａ０．４７Ａｓキャップ層、
９はソース電極、１０はドレイン電極、１１は合金化領
域、１２はゲート電極、１３は二次元電子ガス層、をそ
れぞれ示している。
ード・モルフィックＨＥＭＴを説明する為の要部切断側
面図を表している。図に於いて、１はＩｎＰ基板、２は
Ｉｎ０．５２Ａｌ０．４８Ａｓバッファ層、３は（Ａｌ
０．７３Ｇａ０．２７）０．５６Ｉｎ０．４４Ａｓ応力
補償層、４はＩｎ０．７５Ｇａ０．２５Ａｓチャネル層
、５はＩｎ０．５２Ａｌ０．４８Ａｓスペーサ層、６は
ｎ−Ｉｎ０．５２Ａｌ０．４８Ａｓキャリヤ（ここでは
電子）供給層、７はＩｎ０．５２Ａｌ０．４８Ａｓバリ
ヤ層、８はＩｎ０．５３Ｇａ０．４７Ａｓキャップ層、
９はソース電極、１０はドレイン電極、１１は合金化領
域、１２はゲート電極、１３は二次元電子ガス層、をそ
れぞれ示している。
【００１６】この実施例は、従来から多用されているＨ
ＥＭＴの製造技術を適用して容易に実現することができ
る。 （１） ＭＢＥ法を適用することに依り、基板１上に
バッファ層２、応力補償層３、チャネル層４、スペーサ
層５、キャリヤ供給層６、バリヤ層７、キャップ層８を
成長させる。ここで成長させた各半導体層に関する主要
なデータを例示すると次の通りである。 ■ バッファ層２について 厚さ：３０００〔Å〕 ■ 応力補償層３について 厚さ：５０〔Å〕 ■ チャネル層４について 厚さ：２００〔Å〕 ■ スペーサ層５について 厚さ：５０〔Å〕 ■ キャリヤ供給層６について 不純物：Ｓｉ 不純物濃度：５×１０１８〔ｃｍ−３〕厚さ：１０００
〔Å〕 ■ バリヤ層７について 厚さ：２５０〔Å〕 ■ キャップ層８について 厚さ：３００〔Å〕
ＥＭＴの製造技術を適用して容易に実現することができ
る。 （１） ＭＢＥ法を適用することに依り、基板１上に
バッファ層２、応力補償層３、チャネル層４、スペーサ
層５、キャリヤ供給層６、バリヤ層７、キャップ層８を
成長させる。ここで成長させた各半導体層に関する主要
なデータを例示すると次の通りである。 ■ バッファ層２について 厚さ：３０００〔Å〕 ■ 応力補償層３について 厚さ：５０〔Å〕 ■ チャネル層４について 厚さ：２００〔Å〕 ■ スペーサ層５について 厚さ：５０〔Å〕 ■ キャリヤ供給層６について 不純物：Ｓｉ 不純物濃度：５×１０１８〔ｃｍ−３〕厚さ：１０００
〔Å〕 ■ バリヤ層７について 厚さ：２５０〔Å〕 ■ キャップ層８について 厚さ：３００〔Å〕
【００１７】（２） フォト・リソグラフィ技術に於
けるレジスト・プロセス、真空蒸着法、リフト・オフ法
を適用することに依り、ソース電極９、ドレイン電極１
０を形成する。ここで形成した各電極に関する主要なデ
ータを例示すると次の通りである。 材料：ＡｕＧｅ／Ａｕ （Ｇｅは１２〔％〕） 厚さ：１０００〔Å〕／２０００〔Å〕
けるレジスト・プロセス、真空蒸着法、リフト・オフ法
を適用することに依り、ソース電極９、ドレイン電極１
０を形成する。ここで形成した各電極に関する主要なデ
ータを例示すると次の通りである。 材料：ＡｕＧｅ／Ａｕ （Ｇｅは１２〔％〕） 厚さ：１０００〔Å〕／２０００〔Å〕
【００１８】（
３） 温度３５０〔℃〕、時間１〔分〕の熱処理を行
って表面から二次元電子ガス層１３に達する合金化領域
１１を形成する。
３） 温度３５０〔℃〕、時間１〔分〕の熱処理を行
って表面から二次元電子ガス層１３に達する合金化領域
１１を形成する。
【００１９】（４） フォト・リソグラフィ技術に於
けるレジスト・プロセス、真空蒸着法、リフト・オフ法
を適用することに依り、Ａｌからなる厚さ３０００〔Å
〕のゲート電極１２を形成する。
けるレジスト・プロセス、真空蒸着法、リフト・オフ法
を適用することに依り、Ａｌからなる厚さ３０００〔Å
〕のゲート電極１２を形成する。
【００２０】このようにして製造された応力補償型シュ
ード・モルフィックＨＥＭＴが製造が容易であるなどの
所期の目的を達成し、また、チャネル層４に加わる応力
が緩和されていることは云うまでもない。
ード・モルフィックＨＥＭＴが製造が容易であるなどの
所期の目的を達成し、また、チャネル層４に加わる応力
が緩和されていることは云うまでもない。
【００２１】本発明に於いても、応力補償層３の組成は
、チャネル層４の組成に影響を受けることは勿論であっ
て、例えば、 （Ａ） チャネル層４：Ｉｎ０．８０Ｇａ０．２ Ａｓ応力補償
層３：（Ａｌ０．７８Ｇａ０．２２）０．５４Ｉｎ０．
４６Ａｓ（Ｂ） チャネル層４：Ｉｎ０．８５Ｇａ０．１５Ａｓ応力補償
層３：（Ａｌ０．８２５ Ｇａ０．１７５ ）０．５２
４ Ｉｎ０．４７６ Ａｓ などの組み合わせがあり、何れも、ソース源の数は従来
の技術に比較して少なくなる。
、チャネル層４の組成に影響を受けることは勿論であっ
て、例えば、 （Ａ） チャネル層４：Ｉｎ０．８０Ｇａ０．２ Ａｓ応力補償
層３：（Ａｌ０．７８Ｇａ０．２２）０．５４Ｉｎ０．
４６Ａｓ（Ｂ） チャネル層４：Ｉｎ０．８５Ｇａ０．１５Ａｓ応力補償
層３：（Ａｌ０．８２５ Ｇａ０．１７５ ）０．５２
４ Ｉｎ０．４７６ Ａｓ などの組み合わせがあり、何れも、ソース源の数は従来
の技術に比較して少なくなる。
【００２２】
【発明の効果】本発明に依る応力補償型シュード・モル
フィックＨＥＭＴに於いては、ＩｎＰに比較して格子定
数が大きいＩｎｘ Ｇａ１−ｘ Ａｓ（ｘ＞０．５３）
チャネル層に対し、（Ａｌｙ Ｇａ１−ｙ ）ｚ Ｉｎ
１−ｚ Ａｓ応力補償層を隣接させた構成にしてある。
フィックＨＥＭＴに於いては、ＩｎＰに比較して格子定
数が大きいＩｎｘ Ｇａ１−ｘ Ａｓ（ｘ＞０．５３）
チャネル層に対し、（Ａｌｙ Ｇａ１−ｙ ）ｚ Ｉｎ
１−ｚ Ａｓ応力補償層を隣接させた構成にしてある。
【００２３】前記構成を採ることに依り、従来の技術に
依って応力補償型シュード・モルフィックＨＥＭＴを製
造する場合に比較して結晶を成長させる際のソース源の
数を低減させることができ、従って、ソース源の制御が
簡単になり、この種のＨＥＭＴに関する生産性、製造の
容易性、信頼性を大きく向上させることができる。
依って応力補償型シュード・モルフィックＨＥＭＴを製
造する場合に比較して結晶を成長させる際のソース源の
数を低減させることができ、従って、ソース源の制御が
簡単になり、この種のＨＥＭＴに関する生産性、製造の
容易性、信頼性を大きく向上させることができる。
【図１】本発明の原理を説明する為の線図である。
【図２】本発明一実施例である応力補償型シュード・モ
ルフィックＨＥＭＴを説明する為の要部切断側面図であ
る。
ルフィックＨＥＭＴを説明する為の要部切断側面図であ
る。
１ ＩｎＰ基板
２ Ｉｎ０．５２Ａｌ０．４８Ａｓバッファ層３
（Ａｌ０．７３Ｇａ０．２７）０．５６Ｉｎ０．４４Ａ
ｓ応力補償層４ Ｉｎ０．７５Ｇａ０．２５Ａｓチャ
ネル層５ Ｉｎ０．５２Ａｌ０．４８Ａｓスペーサ層
６ ｎ−Ｉｎ０．５２Ａｌ０．４８Ａｓキャリヤ（こ
こでは電子）供給層 ７ Ｉｎ０．５２Ａｌ０．４８Ａｓバリヤ層８ Ｉ
ｎ０．５３Ｇａ０．４７Ａｓキャップ層９ ソース電
極 １０ ドレイン電極 １１ 合金化領域 １２ ゲート電極 １３ 二次元電子ガス層
（Ａｌ０．７３Ｇａ０．２７）０．５６Ｉｎ０．４４Ａ
ｓ応力補償層４ Ｉｎ０．７５Ｇａ０．２５Ａｓチャ
ネル層５ Ｉｎ０．５２Ａｌ０．４８Ａｓスペーサ層
６ ｎ−Ｉｎ０．５２Ａｌ０．４８Ａｓキャリヤ（こ
こでは電子）供給層 ７ Ｉｎ０．５２Ａｌ０．４８Ａｓバリヤ層８ Ｉ
ｎ０．５３Ｇａ０．４７Ａｓキャップ層９ ソース電
極 １０ ドレイン電極 １１ 合金化領域 １２ ゲート電極 １３ 二次元電子ガス層
Claims (1)
- 【請求項１】ＩｎＰ基板上に形成され且つＩｎＰに比較
し格子定数が大きいＩｎｘ Ｇａ１−ｘ Ａｓ（ｘ＞０
．５３）チャネル層と、該Ｉｎｘ Ｇａ１−ｘ Ａｓ（
ｘ＞０．５３）チャネル層に隣接して応力を緩和する（
Ａｌｙ Ｇａ１−ｙ ）ｚ Ｉｎ１−ｚ Ａｓ応力補償
層とを備えてなることを特徴とする応力補償型シュード
・モルフィック高電子移動度トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3080426A JP3000489B2 (ja) | 1991-03-20 | 1991-03-20 | 応力補償型シュード・モルフィック高電子移動度トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3080426A JP3000489B2 (ja) | 1991-03-20 | 1991-03-20 | 応力補償型シュード・モルフィック高電子移動度トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04291934A true JPH04291934A (ja) | 1992-10-16 |
| JP3000489B2 JP3000489B2 (ja) | 2000-01-17 |
Family
ID=13717955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3080426A Expired - Fee Related JP3000489B2 (ja) | 1991-03-20 | 1991-03-20 | 応力補償型シュード・モルフィック高電子移動度トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3000489B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003534664A (ja) * | 2000-05-24 | 2003-11-18 | レイセオン・カンパニー | 半導体構造体 |
| US6867439B2 (en) * | 2001-02-22 | 2005-03-15 | Fujitsu Limited | Field-effect transistor using a group III-V compound semiconductor |
| JP2014116638A (ja) * | 2006-11-14 | 2014-06-26 | Northrop Grumman Systems Corp | 高電子移動度トランジスタ半導体デバイスおよびその製造方法 |
-
1991
- 1991-03-20 JP JP3080426A patent/JP3000489B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003534664A (ja) * | 2000-05-24 | 2003-11-18 | レイセオン・カンパニー | 半導体構造体 |
| JP4912558B2 (ja) * | 2000-05-24 | 2012-04-11 | レイセオン カンパニー | 半導体構造体 |
| US6867439B2 (en) * | 2001-02-22 | 2005-03-15 | Fujitsu Limited | Field-effect transistor using a group III-V compound semiconductor |
| JP2014116638A (ja) * | 2006-11-14 | 2014-06-26 | Northrop Grumman Systems Corp | 高電子移動度トランジスタ半導体デバイスおよびその製造方法 |
| JP2016157960A (ja) * | 2006-11-14 | 2016-09-01 | ノースロップ グラマン システムズ コーポレイションＮｏｒｔｈｒｏｐ Ｇｒｕｍｍａｎ Ｓｙｓｔｅｍｓ Ｃｏｒｐｏｒａｔｉｏｎ | 高電子移動度トランジスタ半導体デバイスおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3000489B2 (ja) | 2000-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3792390B2 (ja) | 半導体装置及びその製造方法 | |
| JPS60223171A (ja) | 電界効果トランジスタ | |
| JP3259106B2 (ja) | 高電子移動度電界効果半導体装置 | |
| JPH07183494A (ja) | ヘテロ接合ｆｅｔ | |
| JP2804041B2 (ja) | 電界効果型トランジスタ | |
| JPH04291934A (ja) | 応力補償型シュード・モルフィック高電子移動度トランジスタ | |
| JP2679396B2 (ja) | 電界効果トランジスタ | |
| US8575595B2 (en) | P-type semiconductor devices | |
| JPS6353711B2 (ja) | ||
| JP2687937B2 (ja) | 電界効果トランジスタ | |
| JP2921835B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JP3158467B2 (ja) | ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接合構造電界効果トランジスタ | |
| JPS62211964A (ja) | 半導体装置 | |
| JPS61268069A (ja) | 半導体装置 | |
| JPH04326734A (ja) | 電界効果トランジスタ | |
| JP3423812B2 (ja) | Ｈｅｍｔ素子およびその製造方法 | |
| JPS609174A (ja) | 半導体装置 | |
| JPH02196436A (ja) | 半導体装置 | |
| JP2689877B2 (ja) | ヘテロ接合ｆｅｔの製造方法 | |
| JPS6012773A (ja) | 半導体素子の製造方法 | |
| JPH025439A (ja) | 半導体基板 | |
| KR20230090573A (ko) | 다중 스트레인 구조를 가지는 AlGaN/GaN 이종 접합 구조의 고전자 이동도 트랜지스터 소자 | |
| JPH06244217A (ja) | ヘテロ接合半導体装置 | |
| JPH06196507A (ja) | 半導体装置 | |
| JPH0653253A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991005 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |