JPS6353711B2 - - Google Patents
Info
- Publication number
- JPS6353711B2 JPS6353711B2 JP6171081A JP6171081A JPS6353711B2 JP S6353711 B2 JPS6353711 B2 JP S6353711B2 JP 6171081 A JP6171081 A JP 6171081A JP 6171081 A JP6171081 A JP 6171081A JP S6353711 B2 JPS6353711 B2 JP S6353711B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gallium arsenide
- control electrode
- electron
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 48
- 239000013078 crystal Substances 0.000 claims description 44
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 claims description 38
- 238000003860 storage Methods 0.000 claims description 35
- 239000012535 impurity Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 22
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 13
- 229910052782 aluminium Inorganic materials 0.000 claims description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 10
- 125000005842 heteroatom Chemical group 0.000 claims description 7
- 230000007423 decrease Effects 0.000 claims description 6
- 239000000470 constituent Substances 0.000 claims 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 33
- 230000000694 effects Effects 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000005355 Hall effect Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000005272 metallurgy Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/0883—Combination of depletion and enhancement field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/095—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being Schottky barrier gate field-effect transistors
Description
本発明は半導体装置及びその製造方法に関す
る。詳しくは、本特許出願の出願人のなした特許
出願（特願昭55第82035号）に係る高電子移動度
トランジスタ（以下HEMTという。）の改良及び
その製造方法に関する。更に詳しくは、ノーマリ
オフ型（エンハンスメントモード）HEMTにあ
つてはゲート長は短かくされておりながらソー
ス・ドレイン間隔は広くされており、従つてパン
チスルー現象の発生が抑制されており、ノーマリ
オン型（デプレツシヨンモード）にあつてはソー
ス・ドレイン間導電路の抵抗が減少されており、
いづれの場合も高速特性が優れているHEMTと
その製造方法とに関する。 HEMTとは電子親和力の相異なる２種の半導
体を接合することにより形成される一つのヘテロ
接合面の近傍に発生する電子蓄積層（二次元電子
ガス）の電子濃度を制御電極に印加される電圧に
よつて制御して、他に設けられた１対の出力電極
間に前記の電子蓄積層によつて形成される導電路
のインピーダンスを制御する能動的半導体装置を
いう。 HEMTの大きな特徴は、上記の電子蓄積層
（二次元電子ガス）の電子移動度が、不純物散乱
による効果が電子移動度を抑制する主因となるよ
うな低い温度例えば77〓において、極めて大きく
なることである。上記の電子蓄積層（二次元電子
ガス）は、不純物ドープを必要としない電子親和
力の大きな半導体層（チヤンネル層）中ではある
が、ヘテロ接合のごく近傍に、ごく薄く、電子波
の拡がり程度の厚さ、すなわち、数10Å以内の範
囲に発生するので、不純物ドープを必要とする電
子親和力の小さな半導体よりなる層（電子供給
層）から空間的に分離され、その電子移動度は不
純物散乱によつて影響されない。そこで、この不
純物散乱による効果が電子移動度の増大を阻むこ
ととなるような低温において、極めて大きな電子
移動度が実現されることになる。この電子移動度
の改善は10倍程度又はそれ以上であることが実験
的に確認されている。 HEMTを構成しうる半導体の組み合せは、格
子定数が近似しており、電子親和力の差が大き
く、かつ、エネルギーギヤツプの差が大きいとい
う条件を満足すればたりるので非常に多く存在す
る。そのうち、本発明はアルミニユウムガリユウ
ム砒素（AlGaAs）とガリユウム砒素（GaAs）
との組み合せをもつてなす場合の改良である。 又、HEMTは、電子親和力の大きな半導体装
置（チヤンネル層）を上層にするか下層にするか
により２種類に分類され、前者にあつては、電子
親和力の大きな半導体層（チヤンネル層）の金属
学的厚さと電子親和力の小さな半導体層（電子供
給層）の金属学的厚さとの比が、層構造によつて
決定される特定の値より大きいか小さいかにより
ノーマリオン型（デプレツシヨンモード）又はノ
ーマリオフ型（エンハンスメントモード）とな
る。又後者にあつては、電子親和力の小さな半導
体層（電子供給層）の金属学的厚さが、層構造に
よつて決定される特定の値より大きいか小さいか
によりノーマリオン型又はノーマリオフ型とな
る。そのうち、本発明は、チヤンネル層が下層で
電子供給層が上層である場合の改良である。 上記せるとおり、HEMTの特徴はそのすぐれ
た高速性能にある。そこで、この特徴を更に強調
するため、ゲート長を短かく、したがつて、ソー
ス・ドレイン領域の間隔が狭められていることが
望ましい。ところが、ソース・ドレイン間隔が狭
められると、第１図に示すようにソース・ドレイ
ン領域のｎ型不純物を高濃度に含有する領域４か
らノンドープのガリユウム砒素（GaAs）よりな
るチヤンネル層２に向つて電子が注入されるパン
チスルー現象が発生し、半導体装置のスレシヨル
ド電圧を下げる結果となり、半導体装置の特性を
変化させてしまう欠点がある。第１図において、
１は半絶縁性基板であり、３はアルミニユウムガ
リユウム砒素（AlGaAs）よりなる電子供給層で
ありゲートと対向しない領域では除去されてお
り、５は二次元電子ガス（電子蓄積層）であり、
ヘテロ界面と対接するチヤンネル層２中に発生し
ており、６はゲート電極であり、７はソース・ド
レイン電極である。 又、HEMTにあつてはその主たる導電媒体は
二次元電子ガス（電子蓄積層）５であるから、第
２図に示す如くソース・ドレイン領域４の間隔は
大きくしておくが、ゲート６′を埋め込み型とな
すことによつて、二次元電子ガス５の間隔を狭く
実質的にソース・ドレイン領域７の間隔を狭めた
と同様の効果を発揮することができる筈である。
しかし、この第２図に示す如き構造となすために
は、埋め込みゲート電極６′を形成するために極
めて正確なエツチングを必要とするが、このエツ
チング工程の精度は±100Å程度が限度であり、
半導体装置のスレシヨルド電圧が所望の値となる
ように正確にエツチングをなすことは容易でな
く、結果的に、第２図に示す如き構造のHEMT
は非現実的である。 本発明の目的は、ガリユウム砒素（GaAs）よ
りなるチヤンネル層を下層としアルミニユウムガ
リユウム砒素（AlGaAs）よりなる電子供給層を
上層とするHEMTにおいて、ノーマリオフ型
（エンハンスメントモード）にあつてはパンチス
ルー現象を伴うことなくゲート長が短縮されて高
速性能が改善されており、ノーマリオン型（デプ
レツシヨンモード）にあつてはソース・ドレイン
間導電路の抵抗が減少されて高速性能が改善され
ているHEMTとその製造方法とを提供すること
にある。 その特徴とするところは、電子供給層を構成す
るアルミニユウムガリユウム砒素（AlGaAs）の
アルミニユウム含有量が少なくともその上表面近
傍においては下方から上方に向つて次第に減少さ
れて最後に零とされており、この電子供給層上に
ガリユウム砒素（GaAs）の単結晶層を設けたこ
とにあり、このガリユウム砒素（GaAs）最上層
のMBE成長厚み調節で二次元電子ガスの発生状
態を制御するものである。 すなわち、その構造の特徴は、電子供給層を構
成するアルミニユウムガリユウム砒素
（AlGaAs）のアルミニユウム含有量が少なくと
もその上表面近傍においては下方から上方に向つ
て次第に減少されて最後に零とされており、この
傾斜した組成（グレーデツドコムポジシヨン）を
有する電子供給層上にガリユウム砒素（GaAs）
の単結晶よりなる中間層が形成されており、この
中間層上に制御電極が設けられており、又、この
中間層上には制御電極が設けられている領域を除
いてｎ型の不純物をドープしたガリユウム砒素
（GaAs）の単結晶層よりなる調整層が形成され
ており、その結果、制御電極に対向する領域にお
けるヘテロ界面には二次元電子ガス（電子蓄積
層）が発生しないが制御電極に対向しない領域す
なわち調整層下部の領域におけるヘテロ界面には
二次元電子ガス（電子蓄積層）が発生するか、又
は、制御電極に対向しない領域におけるヘテロ界
面に制御電極に対向する領域におけるヘテロ界面
におけるよりも更に高濃度の二次元電子ガス（電
子蓄積層）が発生するようになし、出力電極は制
御電極を挟んでこの調整層上に設けられているこ
とにある。そして、その立脚する原理は、チヤン
ネル層と電子供給層と中間層との組み合わせ層構
造の結晶パラメータによつては電子蓄積層（二次
元電子ガス）が発生しないが、アルミニユウムガ
リユウム砒素（AlGaAs）の電子供給層上にガリ
ユウム砒素（GaAs）の調整層を附加することに
より電子蓄積層（二次元電子ガス）が発生する条
件があることである。 一方、その製造方法の特徴は、電子供給層を構
成するアルミニユウムガリユウム砒素
（AlGaAs）よりなる単結晶層をモレキユラービ
ームエピタキシヤル成長法等を用いて成長させる
工程においてはアルミニユウム砒素（AlAs）の
供給量を次第に減少して最後に零とし、この電子
供給層上にガリユウム砒素（GaAs）の単結晶層
よりなる中間層を形成し、この中間層上に制御電
極を形成し、この制御電極をマスクとして、ｎ型
の不純物を含有するガリユウム砒素（GaAs）の
単結晶層よりなる調整層を形成し、その結果、制
御電極に対向する領域におけるヘテロ界面には電
子蓄積層（二次元電子ガス）が発生しないが、制
御電極に対向しない領域すなわち調整層下部の領
域におけるヘテロ界面には電子蓄積層（二次元電
子ガス）が発生するか、又は、制御電極に対向し
ない領域におけるヘテロ界面に、制御電極に対向
する領域におけるヘテロ界面におけるよりも更に
高濃度の電子蓄積層（二次元電子ガス）が発生す
るようになし、次に、この調整層上に出力電極を
形成することにある。そして、その立脚する原理
は、アルミニユウムガリユウム砒素（AlGaAs）
の単結晶層上にガリユウム砒素（GaAs）の単結
晶層を非連続的手法で成長させることは困難であ
るが、アルミニユウムガリユウム砒素
（AlGaAs）の単結晶層（中間層）を成長させた
後であれば、その上に非連続的にガリユウム砒素
（GaAs）の単結晶層（調整層）を成長させるこ
とが可能であること、及び、チヤンネル層と電子
供給層と中間層との組み合わせ層構造の結晶パラ
メータによつては電子蓄積層（二次元電子ガス）
が発生しないが、アルミニユウムガリユウム砒素
（AlGaAs）の電子供給層上にガリユウム砒素
（GaAs）の調整層を附加することにより電子蓄
積層（二次元電子ガス）が発生することになる条
件があることである。 実施例の説明に先立ち、本発明の立脚する原理
につき、やや詳しく説明する。まず、アルミニユ
ウムガリユウム砒素（AlGaAs）の単結晶層をモ
レキユラービームエピタキシヤル成長法を使用し
て成長させた後、この工程を一旦停止し、基板を
反応容器から取り出して空気に曝した後、この上
に非連続的にガリユウム砒素（GaAs）の単結晶
層を同じくモレキユラービームエピタキシヤル成
長法を使用して成長させることを試みたが、非晶
質ガリユウム砒素（GaAs）層が堆積するのみで
あつた。次に、アルミニユウムガリユウム砒素
（AlGaAs）単結晶のアルミニユウム（Al）含有
量を下層から上層に向つて次第に小さくし、アル
ミニユウム（Al）含有量が零に到つた時点で成
長を停止し、基板を反応容器から取り出し暫く空
気に曝したのち、この上に非連続的にガリユウム
砒素（GaAs）の単結晶層をモレキユラービーム
エピタキシヤル成長法を使用して成長させること
を試みたが、やはり、非晶質ガリユウム砒素
（GaAs）層が堆積するのみであつた。そこで、
アルミニユウム（Al）含有量が零に到達した後
も暫らくそのまま成長しつづけてガリユウム砒素
（GaAs）の単結晶層を成長させた後、この成長
工程を一旦停止し、前記の場合同様、時間間隔を
設けてから、モレキユラービームエピタキシヤル
成長法を使用してガリユウム砒素（GaAs）の単
結晶層を成長させたところ、極めて高品質の単結
晶層を成長させることができた。 次に、下表に示す如き、そのままでは電子蓄積
層（二次元電子ガス）が発生しない結晶パラメー
タを有する半導体組み合わせ層を形成した。
る。詳しくは、本特許出願の出願人のなした特許
出願（特願昭55第82035号）に係る高電子移動度
トランジスタ（以下HEMTという。）の改良及び
その製造方法に関する。更に詳しくは、ノーマリ
オフ型（エンハンスメントモード）HEMTにあ
つてはゲート長は短かくされておりながらソー
ス・ドレイン間隔は広くされており、従つてパン
チスルー現象の発生が抑制されており、ノーマリ
オン型（デプレツシヨンモード）にあつてはソー
ス・ドレイン間導電路の抵抗が減少されており、
いづれの場合も高速特性が優れているHEMTと
その製造方法とに関する。 HEMTとは電子親和力の相異なる２種の半導
体を接合することにより形成される一つのヘテロ
接合面の近傍に発生する電子蓄積層（二次元電子
ガス）の電子濃度を制御電極に印加される電圧に
よつて制御して、他に設けられた１対の出力電極
間に前記の電子蓄積層によつて形成される導電路
のインピーダンスを制御する能動的半導体装置を
いう。 HEMTの大きな特徴は、上記の電子蓄積層
（二次元電子ガス）の電子移動度が、不純物散乱
による効果が電子移動度を抑制する主因となるよ
うな低い温度例えば77〓において、極めて大きく
なることである。上記の電子蓄積層（二次元電子
ガス）は、不純物ドープを必要としない電子親和
力の大きな半導体層（チヤンネル層）中ではある
が、ヘテロ接合のごく近傍に、ごく薄く、電子波
の拡がり程度の厚さ、すなわち、数10Å以内の範
囲に発生するので、不純物ドープを必要とする電
子親和力の小さな半導体よりなる層（電子供給
層）から空間的に分離され、その電子移動度は不
純物散乱によつて影響されない。そこで、この不
純物散乱による効果が電子移動度の増大を阻むこ
ととなるような低温において、極めて大きな電子
移動度が実現されることになる。この電子移動度
の改善は10倍程度又はそれ以上であることが実験
的に確認されている。 HEMTを構成しうる半導体の組み合せは、格
子定数が近似しており、電子親和力の差が大き
く、かつ、エネルギーギヤツプの差が大きいとい
う条件を満足すればたりるので非常に多く存在す
る。そのうち、本発明はアルミニユウムガリユウ
ム砒素（AlGaAs）とガリユウム砒素（GaAs）
との組み合せをもつてなす場合の改良である。 又、HEMTは、電子親和力の大きな半導体装
置（チヤンネル層）を上層にするか下層にするか
により２種類に分類され、前者にあつては、電子
親和力の大きな半導体層（チヤンネル層）の金属
学的厚さと電子親和力の小さな半導体層（電子供
給層）の金属学的厚さとの比が、層構造によつて
決定される特定の値より大きいか小さいかにより
ノーマリオン型（デプレツシヨンモード）又はノ
ーマリオフ型（エンハンスメントモード）とな
る。又後者にあつては、電子親和力の小さな半導
体層（電子供給層）の金属学的厚さが、層構造に
よつて決定される特定の値より大きいか小さいか
によりノーマリオン型又はノーマリオフ型とな
る。そのうち、本発明は、チヤンネル層が下層で
電子供給層が上層である場合の改良である。 上記せるとおり、HEMTの特徴はそのすぐれ
た高速性能にある。そこで、この特徴を更に強調
するため、ゲート長を短かく、したがつて、ソー
ス・ドレイン領域の間隔が狭められていることが
望ましい。ところが、ソース・ドレイン間隔が狭
められると、第１図に示すようにソース・ドレイ
ン領域のｎ型不純物を高濃度に含有する領域４か
らノンドープのガリユウム砒素（GaAs）よりな
るチヤンネル層２に向つて電子が注入されるパン
チスルー現象が発生し、半導体装置のスレシヨル
ド電圧を下げる結果となり、半導体装置の特性を
変化させてしまう欠点がある。第１図において、
１は半絶縁性基板であり、３はアルミニユウムガ
リユウム砒素（AlGaAs）よりなる電子供給層で
ありゲートと対向しない領域では除去されてお
り、５は二次元電子ガス（電子蓄積層）であり、
ヘテロ界面と対接するチヤンネル層２中に発生し
ており、６はゲート電極であり、７はソース・ド
レイン電極である。 又、HEMTにあつてはその主たる導電媒体は
二次元電子ガス（電子蓄積層）５であるから、第
２図に示す如くソース・ドレイン領域４の間隔は
大きくしておくが、ゲート６′を埋め込み型とな
すことによつて、二次元電子ガス５の間隔を狭く
実質的にソース・ドレイン領域７の間隔を狭めた
と同様の効果を発揮することができる筈である。
しかし、この第２図に示す如き構造となすために
は、埋め込みゲート電極６′を形成するために極
めて正確なエツチングを必要とするが、このエツ
チング工程の精度は±100Å程度が限度であり、
半導体装置のスレシヨルド電圧が所望の値となる
ように正確にエツチングをなすことは容易でな
く、結果的に、第２図に示す如き構造のHEMT
は非現実的である。 本発明の目的は、ガリユウム砒素（GaAs）よ
りなるチヤンネル層を下層としアルミニユウムガ
リユウム砒素（AlGaAs）よりなる電子供給層を
上層とするHEMTにおいて、ノーマリオフ型
（エンハンスメントモード）にあつてはパンチス
ルー現象を伴うことなくゲート長が短縮されて高
速性能が改善されており、ノーマリオン型（デプ
レツシヨンモード）にあつてはソース・ドレイン
間導電路の抵抗が減少されて高速性能が改善され
ているHEMTとその製造方法とを提供すること
にある。 その特徴とするところは、電子供給層を構成す
るアルミニユウムガリユウム砒素（AlGaAs）の
アルミニユウム含有量が少なくともその上表面近
傍においては下方から上方に向つて次第に減少さ
れて最後に零とされており、この電子供給層上に
ガリユウム砒素（GaAs）の単結晶層を設けたこ
とにあり、このガリユウム砒素（GaAs）最上層
のMBE成長厚み調節で二次元電子ガスの発生状
態を制御するものである。 すなわち、その構造の特徴は、電子供給層を構
成するアルミニユウムガリユウム砒素
（AlGaAs）のアルミニユウム含有量が少なくと
もその上表面近傍においては下方から上方に向つ
て次第に減少されて最後に零とされており、この
傾斜した組成（グレーデツドコムポジシヨン）を
有する電子供給層上にガリユウム砒素（GaAs）
の単結晶よりなる中間層が形成されており、この
中間層上に制御電極が設けられており、又、この
中間層上には制御電極が設けられている領域を除
いてｎ型の不純物をドープしたガリユウム砒素
（GaAs）の単結晶層よりなる調整層が形成され
ており、その結果、制御電極に対向する領域にお
けるヘテロ界面には二次元電子ガス（電子蓄積
層）が発生しないが制御電極に対向しない領域す
なわち調整層下部の領域におけるヘテロ界面には
二次元電子ガス（電子蓄積層）が発生するか、又
は、制御電極に対向しない領域におけるヘテロ界
面に制御電極に対向する領域におけるヘテロ界面
におけるよりも更に高濃度の二次元電子ガス（電
子蓄積層）が発生するようになし、出力電極は制
御電極を挟んでこの調整層上に設けられているこ
とにある。そして、その立脚する原理は、チヤン
ネル層と電子供給層と中間層との組み合わせ層構
造の結晶パラメータによつては電子蓄積層（二次
元電子ガス）が発生しないが、アルミニユウムガ
リユウム砒素（AlGaAs）の電子供給層上にガリ
ユウム砒素（GaAs）の調整層を附加することに
より電子蓄積層（二次元電子ガス）が発生する条
件があることである。 一方、その製造方法の特徴は、電子供給層を構
成するアルミニユウムガリユウム砒素
（AlGaAs）よりなる単結晶層をモレキユラービ
ームエピタキシヤル成長法等を用いて成長させる
工程においてはアルミニユウム砒素（AlAs）の
供給量を次第に減少して最後に零とし、この電子
供給層上にガリユウム砒素（GaAs）の単結晶層
よりなる中間層を形成し、この中間層上に制御電
極を形成し、この制御電極をマスクとして、ｎ型
の不純物を含有するガリユウム砒素（GaAs）の
単結晶層よりなる調整層を形成し、その結果、制
御電極に対向する領域におけるヘテロ界面には電
子蓄積層（二次元電子ガス）が発生しないが、制
御電極に対向しない領域すなわち調整層下部の領
域におけるヘテロ界面には電子蓄積層（二次元電
子ガス）が発生するか、又は、制御電極に対向し
ない領域におけるヘテロ界面に、制御電極に対向
する領域におけるヘテロ界面におけるよりも更に
高濃度の電子蓄積層（二次元電子ガス）が発生す
るようになし、次に、この調整層上に出力電極を
形成することにある。そして、その立脚する原理
は、アルミニユウムガリユウム砒素（AlGaAs）
の単結晶層上にガリユウム砒素（GaAs）の単結
晶層を非連続的手法で成長させることは困難であ
るが、アルミニユウムガリユウム砒素
（AlGaAs）の単結晶層（中間層）を成長させた
後であれば、その上に非連続的にガリユウム砒素
（GaAs）の単結晶層（調整層）を成長させるこ
とが可能であること、及び、チヤンネル層と電子
供給層と中間層との組み合わせ層構造の結晶パラ
メータによつては電子蓄積層（二次元電子ガス）
が発生しないが、アルミニユウムガリユウム砒素
（AlGaAs）の電子供給層上にガリユウム砒素
（GaAs）の調整層を附加することにより電子蓄
積層（二次元電子ガス）が発生することになる条
件があることである。 実施例の説明に先立ち、本発明の立脚する原理
につき、やや詳しく説明する。まず、アルミニユ
ウムガリユウム砒素（AlGaAs）の単結晶層をモ
レキユラービームエピタキシヤル成長法を使用し
て成長させた後、この工程を一旦停止し、基板を
反応容器から取り出して空気に曝した後、この上
に非連続的にガリユウム砒素（GaAs）の単結晶
層を同じくモレキユラービームエピタキシヤル成
長法を使用して成長させることを試みたが、非晶
質ガリユウム砒素（GaAs）層が堆積するのみで
あつた。次に、アルミニユウムガリユウム砒素
（AlGaAs）単結晶のアルミニユウム（Al）含有
量を下層から上層に向つて次第に小さくし、アル
ミニユウム（Al）含有量が零に到つた時点で成
長を停止し、基板を反応容器から取り出し暫く空
気に曝したのち、この上に非連続的にガリユウム
砒素（GaAs）の単結晶層をモレキユラービーム
エピタキシヤル成長法を使用して成長させること
を試みたが、やはり、非晶質ガリユウム砒素
（GaAs）層が堆積するのみであつた。そこで、
アルミニユウム（Al）含有量が零に到達した後
も暫らくそのまま成長しつづけてガリユウム砒素
（GaAs）の単結晶層を成長させた後、この成長
工程を一旦停止し、前記の場合同様、時間間隔を
設けてから、モレキユラービームエピタキシヤル
成長法を使用してガリユウム砒素（GaAs）の単
結晶層を成長させたところ、極めて高品質の単結
晶層を成長させることができた。 次に、下表に示す如き、そのままでは電子蓄積
層（二次元電子ガス）が発生しない結晶パラメー
タを有する半導体組み合わせ層を形成した。
【表】
供給層）
【表】
ら上に向つて
0.3から0に変
化）
第４層（中間 GaAs 100 2×10１８
層）
この組み合わせ層上に、上記の手法を使用し
て、ガリユウム砒素（GaAs）の単結晶層（調整
層）を成長させ、ヘテロ界面近傍のガリユウム砒
素（GaAs）層（チヤンネル層）中に発生する電
子蓄積層（二次元電子ガス）の濃度をホール効果
を使用して測定した。ガリユウム砒素（GaAs）
層（調整層）の厚さと電子蓄積層（二次元電子ガ
ス）の電子面濃度の関係を第３図に示す。図から
明らかなように、この結晶パラメータにおいて
は、調整層の厚さが200Å以下では電子蓄積層
（二次元電子ガス）は発生しないが、それ以上の
厚さにおいては電子蓄積層（二次元電子ガス）が
発生し、その面濃度は厚さ400Å程度で６×
1011／cm2に達し飽和することが確認された。本発
明はこの性質を利用したものである。 以下図面を参照しつつ、本発明の一実施例に係
るノーマリオフ型（エンハンスメントモード）の
HEMTを製造する主要工程を説明し、本発明の
構成と特有の効果とを明らかにする。 第４図参照 109Ωcm程度の比抵抗を有する半絶縁性のガリ
ユウム砒素（GaAs）基板１１の上に、ノンドー
プのガリユウム砒素（GaAs）よりなる単結晶層
（チヤンネル層）１２を2000Å程度の厚さに形成
し、２×1018／cm3程度にｎ型の不純物であるシリ
コン（Si）がドープされたアルミニユウムガリユ
ウム砒素（Al0.3Ga0.7As）よりなる単結晶層（電
子供給層）１３を200Å程度の厚さに形成し、２
×1018／cm3程度にｎ型の不純物であるシリコン
（Si）がドープされ上方に向つてＸ値が0.3から０
に漸減されたアルミニユウムガリユウム砒素
（AlXGa1-XAs）よりなる単結晶層（電子供給層）
１４を200Å程度の厚さに形成し、２×1018／cm3
程度にｎ型の不純物であるシリコン（Si）がドー
プされたガリユウム砒素（GaAs）よりなる単結
晶層（中間層）１５を100Å程度の厚さに順次形
成する。この工程は、モレキユラービームエキタ
キシヤル成長法を使用し、基板温度は590℃をも
つて、連続的に実施することができる。尚、この
結晶パラメータにおいては、ヘテロ界面近傍のチ
ヤンネル層１２中に電子蓄積層（二次元電子ガ
ス）は発生しない。又、上記の中間層１５は後の
工程においてその上にガリユウム砒素（GaAs）
の単結晶層（調整層）を成長させるために必須で
ある。 第５図参照 中間層１５上にアルミニユウム（Al）を5000
Å程度の厚さに蒸着した後、通常のリソグラフイ
ー法を使用してゲート領域以外からこれを除去
し、シヨツトキ型ゲート１６を完成する。 第６図参照 再びモレキユラービームエピタキシヤル成長法
を使用して、２×1018／cm3程度にｎ型の不純物で
あるシリコン（Si）がドープされたガリユウム砒
素（GaAs）層よりなる調整層を400Å程度の厚
さに成長させる。この工程において、ｎ型にドー
プされたガリユウム砒素（GaAs）層よりなる中
間層１５上には結晶界面状態の良好な単結晶層
（調整層）１７が成長し、アルミニユウム（Al）
よりなるゲート１６上には高抵抗非晶質層１７′
が成長する。ここでｎ型にドープされたガリユウ
ム砒素（GaAs）層（中間層と調整層）の厚さは
500Å程度に増加し、電子供給層１３，１４から
ｎ型にドープされたガリユウム砒素層（中間層と
調整層）の表面に移動する電子が減少するので、
図に１８をもつて示すようにヘテロ界面近傍のチ
ヤンネル層１２中に電子蓄積層（二次元電子ガ
ス）が発生する。一方、調整層１７は表面準位の
ためにほぼ完全に空乏化する。又、二次元電子ガ
ス（電子蓄積層）１８はゲート１６と自己整合的
に発生することになる。 第７図参照 ソース・ドレイン領域１９，１９′上に、金
（Au）、金ゲルマニユウム（Au・Ge）の層２０，
２０′を選択的に蒸着した後、約450℃において合
金化し、ゲート配線パツド（図示せず。）上に形
成されている非晶質ガリユウム砒素（GaAs）層
（図示せず。）を除去して完成する。ここで、ソー
ス・ドレイン領域１９，１９′の間隔は十分大き
いため、パンチスルー現象は発生しないが、電子
蓄積層（二次元電子ガス）１８はゲート１６の下
部領域以外の領域に発生しているので、実質的な
ソース・ドレイン間隔はゲート長と一致して、自
己整合されており、極めて短かくなされているの
で、優れた高速性能を有することができる。又、
モレキユラービームエピタキシヤル成長法は極め
て高精度に結晶パラメータを実現しうるので、半
導体装置の特性を極めて正確に制御することがで
きる。 以上の説明にあつてはノーマリオフ型（エンハ
ンスメントモード）のHEMTについて述べてあ
るが、結晶パラメータをノーマリオン型（デプレ
ツシヨンモード）に適するようになしておけば、
全く同様の製造工程によつて、ソース・ドレイン
間導電路の抵抗が減少されておりすぐれた高速性
能を有するHEMTを製造することができる。こ
のノーマリオン型の場合の結晶パラメータの一例
を下表に示す。
0.3から0に変
化）
第４層（中間 GaAs 100 2×10１８
層）
この組み合わせ層上に、上記の手法を使用し
て、ガリユウム砒素（GaAs）の単結晶層（調整
層）を成長させ、ヘテロ界面近傍のガリユウム砒
素（GaAs）層（チヤンネル層）中に発生する電
子蓄積層（二次元電子ガス）の濃度をホール効果
を使用して測定した。ガリユウム砒素（GaAs）
層（調整層）の厚さと電子蓄積層（二次元電子ガ
ス）の電子面濃度の関係を第３図に示す。図から
明らかなように、この結晶パラメータにおいて
は、調整層の厚さが200Å以下では電子蓄積層
（二次元電子ガス）は発生しないが、それ以上の
厚さにおいては電子蓄積層（二次元電子ガス）が
発生し、その面濃度は厚さ400Å程度で６×
1011／cm2に達し飽和することが確認された。本発
明はこの性質を利用したものである。 以下図面を参照しつつ、本発明の一実施例に係
るノーマリオフ型（エンハンスメントモード）の
HEMTを製造する主要工程を説明し、本発明の
構成と特有の効果とを明らかにする。 第４図参照 109Ωcm程度の比抵抗を有する半絶縁性のガリ
ユウム砒素（GaAs）基板１１の上に、ノンドー
プのガリユウム砒素（GaAs）よりなる単結晶層
（チヤンネル層）１２を2000Å程度の厚さに形成
し、２×1018／cm3程度にｎ型の不純物であるシリ
コン（Si）がドープされたアルミニユウムガリユ
ウム砒素（Al0.3Ga0.7As）よりなる単結晶層（電
子供給層）１３を200Å程度の厚さに形成し、２
×1018／cm3程度にｎ型の不純物であるシリコン
（Si）がドープされ上方に向つてＸ値が0.3から０
に漸減されたアルミニユウムガリユウム砒素
（AlXGa1-XAs）よりなる単結晶層（電子供給層）
１４を200Å程度の厚さに形成し、２×1018／cm3
程度にｎ型の不純物であるシリコン（Si）がドー
プされたガリユウム砒素（GaAs）よりなる単結
晶層（中間層）１５を100Å程度の厚さに順次形
成する。この工程は、モレキユラービームエキタ
キシヤル成長法を使用し、基板温度は590℃をも
つて、連続的に実施することができる。尚、この
結晶パラメータにおいては、ヘテロ界面近傍のチ
ヤンネル層１２中に電子蓄積層（二次元電子ガ
ス）は発生しない。又、上記の中間層１５は後の
工程においてその上にガリユウム砒素（GaAs）
の単結晶層（調整層）を成長させるために必須で
ある。 第５図参照 中間層１５上にアルミニユウム（Al）を5000
Å程度の厚さに蒸着した後、通常のリソグラフイ
ー法を使用してゲート領域以外からこれを除去
し、シヨツトキ型ゲート１６を完成する。 第６図参照 再びモレキユラービームエピタキシヤル成長法
を使用して、２×1018／cm3程度にｎ型の不純物で
あるシリコン（Si）がドープされたガリユウム砒
素（GaAs）層よりなる調整層を400Å程度の厚
さに成長させる。この工程において、ｎ型にドー
プされたガリユウム砒素（GaAs）層よりなる中
間層１５上には結晶界面状態の良好な単結晶層
（調整層）１７が成長し、アルミニユウム（Al）
よりなるゲート１６上には高抵抗非晶質層１７′
が成長する。ここでｎ型にドープされたガリユウ
ム砒素（GaAs）層（中間層と調整層）の厚さは
500Å程度に増加し、電子供給層１３，１４から
ｎ型にドープされたガリユウム砒素層（中間層と
調整層）の表面に移動する電子が減少するので、
図に１８をもつて示すようにヘテロ界面近傍のチ
ヤンネル層１２中に電子蓄積層（二次元電子ガ
ス）が発生する。一方、調整層１７は表面準位の
ためにほぼ完全に空乏化する。又、二次元電子ガ
ス（電子蓄積層）１８はゲート１６と自己整合的
に発生することになる。 第７図参照 ソース・ドレイン領域１９，１９′上に、金
（Au）、金ゲルマニユウム（Au・Ge）の層２０，
２０′を選択的に蒸着した後、約450℃において合
金化し、ゲート配線パツド（図示せず。）上に形
成されている非晶質ガリユウム砒素（GaAs）層
（図示せず。）を除去して完成する。ここで、ソー
ス・ドレイン領域１９，１９′の間隔は十分大き
いため、パンチスルー現象は発生しないが、電子
蓄積層（二次元電子ガス）１８はゲート１６の下
部領域以外の領域に発生しているので、実質的な
ソース・ドレイン間隔はゲート長と一致して、自
己整合されており、極めて短かくなされているの
で、優れた高速性能を有することができる。又、
モレキユラービームエピタキシヤル成長法は極め
て高精度に結晶パラメータを実現しうるので、半
導体装置の特性を極めて正確に制御することがで
きる。 以上の説明にあつてはノーマリオフ型（エンハ
ンスメントモード）のHEMTについて述べてあ
るが、結晶パラメータをノーマリオン型（デプレ
ツシヨンモード）に適するようになしておけば、
全く同様の製造工程によつて、ソース・ドレイン
間導電路の抵抗が減少されておりすぐれた高速性
能を有するHEMTを製造することができる。こ
のノーマリオン型の場合の結晶パラメータの一例
を下表に示す。
【表】
以上説明せるとおり、本発明によれば、ガリユ
ウム砒素（GaAs）よりなるチヤンネル層を下層
としアルミニユウムガリユウム砒素（AlGaAs）
よりなる電子供給層を上層とするHEMTにおい
て、ノーマリオフ型（エンハンスメントモード）
にあつてはパンチスルー現象を伴うことなくゲー
ト長が短縮されて高速性能が改善されており、ノ
ーマリオン型（デプレツシヨンモード）にあつて
はソース・ドレイン間導電路の抵抗が減少されて
高速性能が改善されているHEMTとその製造方
法とを提供することができる。 以上の説明から明らかなように極めて近似した
構成をもつてノーマリオフ型（エンハンスメント
モード）HEMTもノーマリオン型（デプレツシ
ヨンモード）HEMTも製造することができる。
したがつて、本発明によれば、下記の如く、本発
明の特有の効果であるすぐれた高速性能を有する
相補型HEMTとその製造方法とを提供すること
ができる。 第８図参照 上記の実施例において説明したと全く同様の工
程を使用して、まず半絶縁性のガリユウム砒素
（GaAs）基板１１の上に、ノンドープのガリユ
ウム砒素よりなるチヤンネル層１２、アルミニユ
ウムガリユウム砒素（Al0.3Ga0.7As）よりなる電
子供給層１３、Ｘ値が下から上に向つて次第に減
少して最後に零とされているアルミニユウムガリ
ユウム砒素（AlXGa1-XAs）よりなる電子供給層
１４、ｎ型にドープされたガリユウム砒素
（GaAs）よりなる中間層１５を続けてエピタキ
シヤル成長させ、次に、アルミニユウム（Al）
ゲート１６をノーマリオフ型HEMTのゲート領
域に選択的に形成し、ｎ型にドープされたガリユ
ウム砒素（GaAs）よりなる調整層１７をエピタ
キシヤル成長させる。この工程において、中間層
１５上では結晶界面状態の良好な単結晶層１７と
なるが、アルミニユウム（Al）ゲート１６上で
は高抵抗非結晶層１７′となることは上記の実施
例の場合と同様である。その結果、ノーマリオフ
型HEMTのゲート１６に対向する領域を除いて、
ヘテロ界面近傍のチヤンネル層１２中に電子蓄積
層（二次元電子ガス）１８が発生する。更に、ノ
ーマリオン型HEMTのゲート領域にアルミニユ
ウム（Al）ゲート１６′を選択的に形成し、３箇
所又は４箇所のソース・ドレイン領域１９，１
９′，１９″上に金（Au）、金ゲルマニユウム
（Au・Ge）の層２０，２０′，２０″を選択的に
蒸着した後、約450℃において合金化し、ゲート
配線パツド（図示せず。）上に形成されている非
晶質ガリユウム砒素（GaAs）層を除去して完成
する。 ここにおいて、ノーマリオフ型HEMTの領域
においては、ソース・ドレイン領域１９，１９′
の間隔は十分大きいため、パンチスルー現象は発
生しないが、電子蓄積層（二次元電子ガス）は発
生しているので、実質的なソース・ドレイン間隔
はゲート長と一致しているので極めて短かくなさ
れており、すぐれた高速性能を実現することがで
きる。又、ノーマリオン型HEMTの領域におい
ては、ゲート１６′の下部領域において電子蓄積
層（二次元電子ガス）１８の電子面濃度はいくら
か減少されているが、それ以外の領域においては
十分に高い電子面濃度を有し、結果的に抵抗が低
下されており、時定数が低くなされておりすぐれ
た高速性能が実現されている。 尚、上記実施例においてチヤンネル層は極力低
不純物濃度とすることが望ましいが、電子供給層
と比べて例えば1/10以下のレベルであれば電子蓄
積層での十分高い電子移動度という効果を奏する
ものであり、この程度の低不純物濃度のものは本
発明における不純物ドープされていないチヤンネ
ル層に該当すると解すべきものである。
ウム砒素（GaAs）よりなるチヤンネル層を下層
としアルミニユウムガリユウム砒素（AlGaAs）
よりなる電子供給層を上層とするHEMTにおい
て、ノーマリオフ型（エンハンスメントモード）
にあつてはパンチスルー現象を伴うことなくゲー
ト長が短縮されて高速性能が改善されており、ノ
ーマリオン型（デプレツシヨンモード）にあつて
はソース・ドレイン間導電路の抵抗が減少されて
高速性能が改善されているHEMTとその製造方
法とを提供することができる。 以上の説明から明らかなように極めて近似した
構成をもつてノーマリオフ型（エンハンスメント
モード）HEMTもノーマリオン型（デプレツシ
ヨンモード）HEMTも製造することができる。
したがつて、本発明によれば、下記の如く、本発
明の特有の効果であるすぐれた高速性能を有する
相補型HEMTとその製造方法とを提供すること
ができる。 第８図参照 上記の実施例において説明したと全く同様の工
程を使用して、まず半絶縁性のガリユウム砒素
（GaAs）基板１１の上に、ノンドープのガリユ
ウム砒素よりなるチヤンネル層１２、アルミニユ
ウムガリユウム砒素（Al0.3Ga0.7As）よりなる電
子供給層１３、Ｘ値が下から上に向つて次第に減
少して最後に零とされているアルミニユウムガリ
ユウム砒素（AlXGa1-XAs）よりなる電子供給層
１４、ｎ型にドープされたガリユウム砒素
（GaAs）よりなる中間層１５を続けてエピタキ
シヤル成長させ、次に、アルミニユウム（Al）
ゲート１６をノーマリオフ型HEMTのゲート領
域に選択的に形成し、ｎ型にドープされたガリユ
ウム砒素（GaAs）よりなる調整層１７をエピタ
キシヤル成長させる。この工程において、中間層
１５上では結晶界面状態の良好な単結晶層１７と
なるが、アルミニユウム（Al）ゲート１６上で
は高抵抗非結晶層１７′となることは上記の実施
例の場合と同様である。その結果、ノーマリオフ
型HEMTのゲート１６に対向する領域を除いて、
ヘテロ界面近傍のチヤンネル層１２中に電子蓄積
層（二次元電子ガス）１８が発生する。更に、ノ
ーマリオン型HEMTのゲート領域にアルミニユ
ウム（Al）ゲート１６′を選択的に形成し、３箇
所又は４箇所のソース・ドレイン領域１９，１
９′，１９″上に金（Au）、金ゲルマニユウム
（Au・Ge）の層２０，２０′，２０″を選択的に
蒸着した後、約450℃において合金化し、ゲート
配線パツド（図示せず。）上に形成されている非
晶質ガリユウム砒素（GaAs）層を除去して完成
する。 ここにおいて、ノーマリオフ型HEMTの領域
においては、ソース・ドレイン領域１９，１９′
の間隔は十分大きいため、パンチスルー現象は発
生しないが、電子蓄積層（二次元電子ガス）は発
生しているので、実質的なソース・ドレイン間隔
はゲート長と一致しているので極めて短かくなさ
れており、すぐれた高速性能を実現することがで
きる。又、ノーマリオン型HEMTの領域におい
ては、ゲート１６′の下部領域において電子蓄積
層（二次元電子ガス）１８の電子面濃度はいくら
か減少されているが、それ以外の領域においては
十分に高い電子面濃度を有し、結果的に抵抗が低
下されており、時定数が低くなされておりすぐれ
た高速性能が実現されている。 尚、上記実施例においてチヤンネル層は極力低
不純物濃度とすることが望ましいが、電子供給層
と比べて例えば1/10以下のレベルであれば電子蓄
積層での十分高い電子移動度という効果を奏する
ものであり、この程度の低不純物濃度のものは本
発明における不純物ドープされていないチヤンネ
ル層に該当すると解すべきものである。
第１図は従来技術におけるノーマリオフ型（エ
ンハンスメントモード）HEMTの断面図であり、
第２図は第１図に示すHEMTに対し従来技術に
おいて自明な改良を施したHEMTの断面図であ
る。第３図は本発明の立脚する原理を確認するた
めの実験結果を示すグラフであり、そのままでは
電子蓄積層（二次元電子ガス）が発生しない結晶
パラメータを有する半導体組み合わせ層上に調整
層を附加して電子蓄積層（二次元電子ガス）の発
生する状態を示す。第４，５，６，７図は本発明
の一実施例であるノーマリオフ型（エンハンスメ
ントモード）のHEMTの製造方法における主要
工程を示す基板の断面図である。第８図は本発明
の他の実施例である相補型HEMTの完成状態を
示す基板の断面図である。 １，１１…基板、２，１２…チヤンネル層、
３，１３，１４…電子供給層、４，１９，１９′，
１９″…ソース・ドレイン領域、５，１８…電子
蓄積層（二次元電子ガス）、６，６′，１６…制御
電極、７，２０，２０′，２０″…出力電極、１５
…中間層、１７…調整層、１７′…高抵抗非晶質
層。
ンハンスメントモード）HEMTの断面図であり、
第２図は第１図に示すHEMTに対し従来技術に
おいて自明な改良を施したHEMTの断面図であ
る。第３図は本発明の立脚する原理を確認するた
めの実験結果を示すグラフであり、そのままでは
電子蓄積層（二次元電子ガス）が発生しない結晶
パラメータを有する半導体組み合わせ層上に調整
層を附加して電子蓄積層（二次元電子ガス）の発
生する状態を示す。第４，５，６，７図は本発明
の一実施例であるノーマリオフ型（エンハンスメ
ントモード）のHEMTの製造方法における主要
工程を示す基板の断面図である。第８図は本発明
の他の実施例である相補型HEMTの完成状態を
示す基板の断面図である。 １，１１…基板、２，１２…チヤンネル層、
３，１３，１４…電子供給層、４，１９，１９′，
１９″…ソース・ドレイン領域、５，１８…電子
蓄積層（二次元電子ガス）、６，６′，１６…制御
電極、７，２０，２０′，２０″…出力電極、１５
…中間層、１７…調整層、１７′…高抵抗非晶質
層。
Claims (1)
- 【特許請求の範囲】 １ ガリウム砒素の単結晶層よりなるチヤンネル
層の上にｎ型の不純物がドープされたアルミニウ
ムガリウム砒素の単結晶層よりなる電子供給層が
形成された半導体層構造を有し、前記電子供給層
の上に設けられた制御電極と、該制御電極を挾ん
で設けられた複数の出力電極とを有し、電子親和
力の差に基づきヘテロ界面近傍の前記チヤンネル
層中に発生する高移動度電子蓄積層を導電媒体と
する半導体装置において、前記電子供給層を構成
するアルミニウムガリウム砒素のアルミニウム含
有量は少なくとも該電子供給層の上表面近傍では
下方から上方に向つて次第に減少して遂に零とさ
れ、該電子供給層上ｎ型の不純物がドープされた
ガリウム砒素の単結晶からなる中間層が設けら
れ、該中間層上に制御電極が形成されると共に第
２のガリウム砒素層を有し、該第２のガリウム砒
素層は前記制御電極上に延在していることを特徴
とする半導体装置。 ２ ガリウム砒素の単結晶層よりなるチヤンネル
層の上にｎ型の不純物がドープされたアルミニウ
ムガリウム砒素の単結晶層よりなる電子供給層が
形成された半導体層構造を有し、前記電子供給層
の上に設けられた制御電極と、該制御電極を挾ん
で設けられた複数の出力電極とを有し、電子親和
力の差に基づきヘテロ界面近傍の前記チヤンネル
層中に発生する高移動度電子蓄積層を導電媒体と
する半導体装置において、前記電子供給層を構成
するアルミニユウムガリユウム砒素のアルミニユ
ウム含有量は少なくとも該電子供給層の上表面近
傍では下方から上方に向つて次第に減少して遂に
零とされ、該電子供給層上にガリユウム砒素の単
結晶層よりなる中間層を有し、該中間層の上には
ｎ型の不純物を含有するガリユウム砒素よりなる
調整層が形成されており、該調整層は前記制御電
極上へ延在しており、前記複数の出力電極は前記
制御電極を挾んで前記調整層上に設けられている
ことを特徴とする半導体装置。 ３ 半絶縁性基板上に、ガリウム砒素の単結晶層
よりなるチヤンネル層を形成し、該チヤンネル層
上にｎ型不純物をドープしたアルミニウムガリウ
ム砒素の単結晶層よりなる電子供給層を形成し、
該電子供給層の上に、シヨツトキ型又は絶縁ゲー
ト型の制御電極を設け、該制御電極を挾んで、抵
抗性接続された複数の出力電極を設ける半導体装
置の製造方法において、前記電子供給層を構成す
るアルミニウムガリウム砒素の単結晶層を形成す
るにあたつてはそのアルミニウム含有量を少なく
ともその上表面近傍においては下方から上方に向
つて次第に減少して遂に零となし、該電子供給層
上にｎ型の不純物をドープしたガリウム砒素より
なる中間層を形成し、該中間層上に制御電極を形
成した後に、ｎ型不純物をドープしたガリウム砒
素よりなる調整層を前記中間層及び前記制御電極
上に形成し、該調整層上に、前記制御電極を挟ん
で前記複数の出力電極を形成することを特徴とす
る半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6171081A JPS57176773A (en) | 1981-04-23 | 1981-04-23 | Semiconductor device and manufacture thereof |
| EP82302107A EP0064370B1 (en) | 1981-04-23 | 1982-04-23 | High electron mobility semiconductor device |
| US06/371,465 US4663643A (en) | 1981-04-23 | 1982-04-23 | Semiconductor device and process for producing the same |
| DE8282302107T DE3279795D1 (en) | 1981-04-23 | 1982-04-23 | High electron mobility semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6171081A JPS57176773A (en) | 1981-04-23 | 1981-04-23 | Semiconductor device and manufacture thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57176773A JPS57176773A (en) | 1982-10-30 |
| JPS6353711B2 true JPS6353711B2 (ja) | 1988-10-25 |
Family
ID=13179052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6171081A Granted JPS57176773A (en) | 1981-04-23 | 1981-04-23 | Semiconductor device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57176773A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH058091Y2 (ja) * | 1988-11-04 | 1993-03-01 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59222965A (ja) * | 1983-06-02 | 1984-12-14 | Nec Corp | シヨツトキ−障壁ゲ−ト型電界効果トランジスタの製造方法 |
| JPS605570A (ja) * | 1983-06-09 | 1985-01-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61156889A (ja) * | 1984-12-28 | 1986-07-16 | Nec Corp | 半導体装置 |
| JP2765843B2 (ja) * | 1987-12-18 | 1998-06-18 | 株式会社日立製作所 | 半導体装置 |
| JP3058262B2 (ja) * | 1996-11-28 | 2000-07-04 | 日本電気株式会社 | ヘテロ接合型電界効果トランジスタ |
| US8399911B2 (en) | 2006-06-07 | 2013-03-19 | Imec | Enhancement mode field effect device and the method of production thereof |
| EP1865561B1 (en) * | 2006-06-07 | 2013-01-02 | Imec | An enhancement mode field effect device and the method of production thereof |
-
1981
- 1981-04-23 JP JP6171081A patent/JPS57176773A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH058091Y2 (ja) * | 1988-11-04 | 1993-03-01 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57176773A (en) | 1982-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4663643A (en) | Semiconductor device and process for producing the same | |
| US6797994B1 (en) | Double recessed transistor | |
| EP0381396A1 (en) | Compound semiconductor devices | |
| JPH03775B2 (ja) | ||
| US5336626A (en) | Method of manufacturing a MESFET with an epitaxial void | |
| JPS63281475A (ja) | 半導体装置の製造方法 | |
| JPS6353711B2 (ja) | ||
| JPH0324782B2 (ja) | ||
| JPS5953714B2 (ja) | 半導体装置 | |
| JPS6356710B2 (ja) | ||
| JPS5851575A (ja) | 半導体装置の製造方法 | |
| JPS59188978A (ja) | シヨツトキゲ−ト型ｆｅｔの製造方法 | |
| JPS6354228B2 (ja) | ||
| US5773853A (en) | Compound semiconductor device | |
| JPS63170A (ja) | 半導体装置 | |
| JPH05335346A (ja) | 半導体装置及びその製造方法 | |
| JPS5853863A (ja) | 半導体装置の製造方法 | |
| JP2708492B2 (ja) | 半導体装置の製造方法 | |
| JPH0468775B2 (ja) | ||
| GB2239557A (en) | High electron mobility transistors | |
| JPS594085A (ja) | 半導体装置 | |
| JPS63232374A (ja) | 半導体装置 | |
| JP2894801B2 (ja) | 半導体トランジスタおよびその製造方法 | |
| JPS61241972A (ja) | 化合物半導体装置 | |
| JPS6068661A (ja) | 半導体装置 |