JPS61241972A - 化合物半導体装置 - Google Patents

化合物半導体装置

Info

Publication number
JPS61241972A
JPS61241972A JP8315185A JP8315185A JPS61241972A JP S61241972 A JPS61241972 A JP S61241972A JP 8315185 A JP8315185 A JP 8315185A JP 8315185 A JP8315185 A JP 8315185A JP S61241972 A JPS61241972 A JP S61241972A
Authority
JP
Japan
Prior art keywords
layer
gaas
semiconductor
ohmic
gaas layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8315185A
Other languages
English (en)
Inventor
Toshihiro Nakamura
中村 智弘
Masahiko Sasa
佐々 誠彦
Akihiro Shibatomi
昭洋 柴富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP8315185A priority Critical patent/JPS61241972A/ja
Publication of JPS61241972A publication Critical patent/JPS61241972A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H01L29/365Planar doping, e.g. atomic-plane doping, delta-doping

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 この発明は、化合物半導体装置において、半導体基体の
オーミックコンタクト電極との界面近傍に、複数層の不
純物アトミックブレーンドーピングを施すことによ、す
、 オーミックコンタクト抵抗を低減するものである。
〔産業上の利用分野〕
本発明は化合物半導体装置にかかり、特に良好なオーミ
ックコンタクトが実現される半導体基体の構造に関する
半導体装置にとってオーミック電極は必要不可欠であり
、しかもオーミックコンタクトの良否は半導体装置の性
能に直接影響する。
オーミツ・クコンタクトに対する要求は半導体装置の高
性能化に伴ってますます厳しくなっているが、砒化ガリ
ウム(GaAs)などの化合物半導体で基体が構成され
る化合物半導体装置では、シリコン(S1)などの単一
元素と異なり半導体の導電形によってもコンタクト材料
が変わり、半導体材料の耐熱性がSiより低いこと、薄
い半導体層を積層する構造がしばしば用いられることな
どから、要求を満足するコンタクトが得難く、その改善
が要望されている。
〔従来の技術〕
金属−半導体のオーミックコンタクトを実現するために
少数キャリアの注入を防ぐ手段として、高キャリア濃度
層を半導体表面に形成することが一般に行われている。
例えばGaAs半導体にn型の導電性を与えるドーパン
トとして、■族のSisゲルマニウム(Ge)、錫(S
n)、■族の硫黄(S)、セレン(Se)、テルル(T
e)が知られているが、特にSiが多く用いられている
従来例えば分子線エピタキシャル成長方法(MBE法)
によって成長させるGaAs層にSiをドーピングする
場合に、例えばGaAs基板の温度を500〜700℃
とし、分子線源のAsを200〜300℃、Gaを90
0〜1100℃、Siを1100〜1300℃程度とし
て、^S及びGaのビームとSiのビームとを同時に基
板上に入射させ、成長速度0.5μm/h程度でGaA
s中にStを一様にドーピングしている。この従来のM
BE法によって得られるキャリア電子濃度Nは5〜7X
10”at+弓程度が最大限界である。
また例えばノンドープのGaAs層にSiをドーピング
する方法として、Siイオンを注入し熱処理によりこれ
を活性化する方法が行われているが、熱処理温度が例え
ば800〜850℃程度に制限されるために注入したS
iイオンの活性化率が低く、この方法で得られるキャリ
ア電子濃度Nは最高1〜2×IQ”cm−’程度である
通常前記のMBE法によって半導体基体が形成される化
合物半導体装置の一例として、不純物が添加される領域
とキャリアが移動する領域とをヘテロ接合界面によって
空間的に分離することにより特に低温に°おけるキャリ
アの移動度を増大して、一層の高速化を実現しているヘ
テロ接合電界効果トランジスタがある。
このヘテロ接合電界効果トランジスタの構造の一例を第
2図に示す。半絶縁性GaAs基板11上に、ノンドー
プのi型GaAs層12、これより電子親和力が小さい
砒化アルミニウムガリウム(A1xGa+−xAs)層
13、及び不純物濃度が例えば2X10IllCI11
−3程度のn型GaAs層14が設けられ、AlGaA
s層13は少なくともその一部分に例えば濃度2X10
”cJll−’程度のドナー不純物を含んで、この層か
らi型GaAs層12へ遷移した電子によってヘテロ接
合界面近傍に2次元電子ガス12eが形成される。
前記n型GaAs層14にオーミックコンタクトするソ
ース及びドレイン電極15が設けられ、この両電極間の
n型GaAs層14を選択的にエツチングし、^1Ga
Asi13に接して前記2次元電子ガス12eの面濃度
を制御するゲート電極17が設けられる。
前記ソース及びドレイン電極15の形成にはリフトオフ
法が多く適用される。すなわちn型GaAs層14上に
レジスト膜を設け、電極を形成する領域のレジストを選
択的に除去して開口を形成し、この開口部分のn型Ga
AsN14の表面を清浄化する前処理を行った後に、例
えばゲルマニウムを添加した金(AuGe)層と金(A
u)層とを蒸着法等によって堆積し、レジスト膜を剥離
除去する。
次いで例えば温度450℃、時間1分間程度の加熱処理
により、AuGe層とGaAs層との相互拡散による合
金化を行い、合金領域16をi型GaAs層12に達す
る深さに形成する。
〔発明が解決しようとする問題点〕
ヘテロ接合電界効果トランジスタ等で従来得られている
オーミックコンタクトの抵抗値は、概ね0.4ΩffI
II+程度以上である。
化合物半導体装置に期待される優れた特性を十分に実現
し、その高集積化、高速化のために素子の微細化を進め
、更に雑音を低減するためには、オーミックコンタクト
の抵抗値が前記程度であることは不都合でありその改善
が強く要望されている。
〔問題点を解決するための手段〕
前記問題点は、第1図の模式側断面図に示す如く、 半導体基体1のオーミックコンタクト電極2との界面近
傍に、 複数層の不純物アトミックブレーンドーピング3が施さ
れてなる本発明による化合物半導体装置により解決され
る。
〔作 用〕
本発明によれば、化合物半導体基体1のオーミックコン
タクト電極2との界面近傍において、従来不可能であっ
た高キャリア濃度を複数層の不純物のアトミックプレー
ンドーピング3により実現している。
すなわち例えばGaAs等の半導体層のMBE成長中に
、Gaのビームを停止してGaAs半導体層の成長を中
断し、Siビームを入射させてSi原子をこの半導体層
上に被着し、次いでSiビームを停止して再度GaAs
半導体層を成長することを複数回繰り返して行う。
GaAs半導体層にStアトミックブレーンドーピング
を行った場合の、基本的なドーピング特性は例えば第3
図の様になる。同図は20周期のSLアトミックブレー
ンドーピングを、Siの面濃度ND、を一面当たり約3
XIQ”am−”の一定値とし、ドープ面相互間の間隔
を変化させて行ったGaAs半導体層について、ドープ
面相互間の間隔dに対するキャリア電子の単位面積当た
りの面濃度N5coで示す)及び単位体積当たりの濃度
N(・で示す)の相関を示す。
この場合にドープ面相互間の間隔dが十分に大きければ
Siは完全に活性化されているが、この間隔dが4nm
程度以下になればSiの活性化率が次第に減少し、単位
面積当たりの電子面濃度N、は低下する。しかしながら
単位体積当たりの電子濃度Nは間隔dの減少に伴って増
加し、4nm以下では先に述べた従来のキャリア濃度の
最大限界7×lO’ ” cm −”を超え、2 am
以下ではI XIO”ell−’以上に達している。
この様にオーミックコンタクト電極に接する半導体基体
のキャリア濃度が、従来不可能であった8xlO”am
−’以上に高められる結果、そのコンタクト抵抗が低減
され、化合物半導体装置の特性が改善される。
〔実施例〕
以下本発明をヘテロ接合電界効果トランジスタにかかる
実施例により具体的に説明する。本実施例は先に第2図
の模式側断面図を参照して説明した従来例に類似してお
り、同第2図を参照して説明する。
本実施例の半導体基体は、半絶縁性GaAs基板11上
に下記の各半導体層が順次積層してエピタキシャル成長
されている。
12は従来と同様に厚さ例えばIIIrn程度のノンド
ープのGaAs層、13は従来と同様に例えば厚さが4
0画程度で、GaAs層12との界面から5 nm程度
以内の領域13aはノンドープ、その他の領域L3bに
従来技術によりSiを濃度2 ×10”cm−’程度に
一様にドープしたASo、 5Gao、 Jsii、1
4は本発明により例えば面濃度N11!#3 XIO”
cTll−2のSiのアトミックブレーンドーピングを
間隔2nmで行った厚さが60nm程度のGaAs1i
iである。
前記GaAs層14にオーミックコンタクトするソース
及びドレイン電極15は、例えばAuGe層を厚さ約2
0nm、 Au1iを厚さ約300nmに蒸着法等によ
って堆積し、次いで例えば温度450℃、時間1分間程
度の加熱処理により、AuGe層とGaAs層との相互
拡散による合金化を行い、合金領域16をGaAs層1
2に達する深さに形成している。
本実施例ではGaAs層14のキャリア濃度は約1×I
Q19cm−”に達し、これに接するソース及びドレイ
ン電極15とのオーミックコンタクトの抵抗値としては
0.3ΩIIIII+程度以下の値が得られて、本発明
の効果が実証された。
以上の説明はGaAs/AlGaAs系へテロ接合電界
効果トランジスタを対象としているが、本発明はこれに
限られるものではなく構造及び半導体材料が異なる他の
化合物半導体装置についても、本発明により同様の効果
を得ることができる。
〔発明の効果〕
以上説明した如く本発明によれば、化合物半導体装置の
オーミック電極のコンタクト抵抗の低減が達成され、半
導体素子の微細化、相互コンダクタンスgm、雑音等の
特性の向上が進められて、化合物半導体装置の実用化に
大きい効果が得られる。
【図面の簡単な説明】
第1図は本発明による半導体基体−オーミックコンタク
ト電橋構造の例を示す模式側断面図、第2図はへテロ接
合電界効果トランジスタの構造の例を示す模式側断面図
、 第3図は、面濃度約3 XIQ”am−”、20周期の
Siアトミックブレーンドーピングを行ったGaAs半
導体層について、ドープ面相互間の間隔dに対する電子
の面濃度N、及び単位体積当たりの濃度Nの相関の例を
示す図である。 図において、 1は半導体基体、 2はオーミックコンタクト電極、 3はアトミックプレーンドーピング層、11は半絶縁性
GaAs基板、 12はノンドープのGaAs層、 12eは2次元電子ガス、 13は^lGaAs層、 14はGaAs層、 15はソース及びドレイン電極、 16ば合金領域、 17はゲート電極を示す。 社叫1:(I−列1林倒餌改唄 拳l唄 事2目 θ   2.0  40   乙o   3.θ  /
θρドーアfJ准11町め川Jゐd (四m)了トミー
、7アレ〉ドービシ7ドJる電子!!攬瞥3I!i21

Claims (1)

  1. 【特許請求の範囲】 1)半導体基体(1)のオーミックコンタクト電極(2
    )との界面近傍に、 複数層の不純物アトミックプレーンドーピング(3)が
    施されてなることを特徴とする化合物半導体装置。 2)前記半導体基体(1)の前記界面近傍のキャリア濃
    度が8×10^1^8cm^−^3以上であることを特
    徴とする特許請求の範囲第1項記載の化合物半導体装置
JP8315185A 1985-04-18 1985-04-18 化合物半導体装置 Pending JPS61241972A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8315185A JPS61241972A (ja) 1985-04-18 1985-04-18 化合物半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8315185A JPS61241972A (ja) 1985-04-18 1985-04-18 化合物半導体装置

Publications (1)

Publication Number Publication Date
JPS61241972A true JPS61241972A (ja) 1986-10-28

Family

ID=13794226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8315185A Pending JPS61241972A (ja) 1985-04-18 1985-04-18 化合物半導体装置

Country Status (1)

Country Link
JP (1) JPS61241972A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63228673A (ja) * 1987-03-18 1988-09-22 Fujitsu Ltd 化合物半導体集積回路装置及びその製造方法
JPS6482677A (en) * 1987-09-25 1989-03-28 Nec Corp Field-effect transistor
JPH01166568A (ja) * 1987-12-23 1989-06-30 Hitachi Ltd 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63228673A (ja) * 1987-03-18 1988-09-22 Fujitsu Ltd 化合物半導体集積回路装置及びその製造方法
JPS6482677A (en) * 1987-09-25 1989-03-28 Nec Corp Field-effect transistor
JPH01166568A (ja) * 1987-12-23 1989-06-30 Hitachi Ltd 半導体装置

Similar Documents

Publication Publication Date Title
JP4631103B2 (ja) 半導体装置およびその製造方法
EP0114962A2 (en) Double heterojunction field effect transistors
GB2024506A (en) Ohmic contacts to n-type group iii-v semiconductors
JPH08241983A (ja) 耐熱ゲート・ヘテロ構造電界効果トランジスタおよびその方法
JP3177951B2 (ja) 電界効果トランジスタおよびその製造方法
JPS61241972A (ja) 化合物半導体装置
US5747878A (en) Ohmic electrode, its fabrication method and semiconductor device
JPS6353711B2 (ja)
JP4631104B2 (ja) 半導体装置の製造方法
JPS61159769A (ja) 電界効果トランジスタ
JP3633587B2 (ja) 半導体装置の製造方法
JP2652647B2 (ja) ヘテロ接合電界効果トランジスタ
JPH0329302B2 (ja)
JPS61248479A (ja) 化合物半導体装置
JPS61260679A (ja) 電界効果トランジスタ
JP2904156B2 (ja) オーミック電極の製造方法
JP3020578B2 (ja) 半導体装置
JPS59222966A (ja) 半導体装置
JPH03165576A (ja) 量子細線半導体装置およびその製造方法
WO2020062706A1 (zh) 一种硅基锗锡高电子迁移率晶体管
JPH03236224A (ja) 半導体装置の製造方法
JP2890885B2 (ja) 半導体装置およびその製造方法
JPS6068661A (ja) 半導体装置
JPS63304665A (ja) 半導体装置
JP3768348B2 (ja) 半導体装置及びその製造方法