JPS5853863A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5853863A
JPS5853863A JP15268481A JP15268481A JPS5853863A JP S5853863 A JPS5853863 A JP S5853863A JP 15268481 A JP15268481 A JP 15268481A JP 15268481 A JP15268481 A JP 15268481A JP S5853863 A JPS5853863 A JP S5853863A
Authority
JP
Japan
Prior art keywords
layer
source
electron mobility
electron
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15268481A
Other languages
English (en)
Inventor
Hidetoshi Nishi
西 秀敏
Tomonori Ishikawa
石川 知則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15268481A priority Critical patent/JPS5853863A/ja
Publication of JPS5853863A publication Critical patent/JPS5853863A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/518Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関する。詳しくは、本
特許出願の出願人のなした特許出願(特願昭55”−8
2035号)に係る高電子移動度トランジスタの製造方
法の改良に関する。
高電子移動度トランジスタとは電子親和力の相異なる2
種の半導体を接合することにより形成される一つのへテ
ロ接合面の近傍に発生する電子蓄積層(二次元電子ガス
)の電子濃度を制御電極に印加される電圧によって制御
して、制御電極を挾ん1設けられた1対の出力電極間に
前記の電子蓄積層(二次元電子ガス)によって形成され
る導電路のインピーダンスを制御する能動的中導体装置
をいう。
高電子移動度トランジスタの大きな特徴は、上記の電子
蓄積層(ニー次元電子ガス)の電子移動度が、不純物散
乱による効果が電子移動度を抑制する主因となるような
低い温度例えば77°Kにおいて、極めて大きくなるこ
とである。上記の電子を積N(二次元電子ガス)は、不
純物ドープを必要としない電子親和力の大きなMP4体
層(チャンネル層)中1はあるが、ヘテロ接合のごく近
傍に、ごく薄く、約100 A以内の範囲に発生するの
で、不純物P−プを必要とする電子親和力の小さな半導
体よりなる層(電子供給層)から空間的に分離され、そ
の電子移動度は不純物散乱によって影響されない。そこ
1、この不純物散乱による効果が電子移動度の増大を明
むこととなるような低温において、極めて大きな電子移
動度が実現されることになる。この電子移動度の改善は
10倍程度又は−それ以上−1!あることが実験的に確
堅されている。
高電子移動度トランジスタを構成しうる半導体の組み合
せは、格子定数が近似しており、電子親和力の差が大き
く、かつエネルギーギャップの差が大きいという条件を
満足すればたりるの1非常に多く存在する。そのうち、
本発明はN型のアルζニエウムガリエウム砒素(ArG
aAs)を電子供給層としノンドープの砒化ガリ凰つム
(GaAa)をチャンネル層とする場合の改良1ある。
又、高電子移動度トランジスタは、電子蒙和力の大きな
半導体層(チャンネル層)を上層にするか下層にするか
によ#)2種類に分類され、前者にあっては、電子親和
力の大きな半導体層(チャンネル層)の金属学的厚さと
電子親和力の小さな半導体層(11子供給層)の金属学
的厚さとの比が、層構造によって決定される特定の値よ
り大きいか小きいかによね、ノーマリオン型(デプレツ
シ冒ンモ−y>又aノーマリオフ型(エン^ンスメント
モード)となる。又後者にあっては、電子親和力の小さ
な半導体層(電子供給層)の金属学的厚さが、層構造に
よって決定される特定の値より大きいか小さいかによ抄
ノーマリオン型又はノーマリオフ型となる。そのうち、
本発明はチャンネル層が下層f供給層が上層−1!する
場合の改良である。
かかる構成を有する高電子移動度トランジスタにあって
は加熱工程′においてN型のアルミニ具ウムガリ凰ウム
砒素(ム/Gaム−)よシなる電子供給層7’l=らノ
ンドープの砒化ガリエクム(GaAs)よりなるチャン
ネル層に不純物が拡散して不純物散乱が発生し、二次元
電子ガスの電子移動度が低下することを妨げるために、
電子供給層とチャンネル層との間にノンドープのアルミ
ニ為ウムガリ具クム砒素(ム/G、aAs)よりな)6
0ム程度の厚さを有するノ々ソファ層を設けると二次元
電子ガスの電子移動度が向上することが確しされている
。ところが、このノ々ツ7ア層の存在によって、ソース
・「Vイン領域のコンタクト抵抗が、これが不存在の場
合には一般的にえられる1O−6Ω1″オーダから10
−’Ω♂オーダに悪化し、総合的には、高電子移動度ト
ランジスタとしての伝達コンダクタンスGmは逆に悪化
するという欠点があるoしたがって、高電子移動度トラ
ンジスタのgate 領域においてのみ、このノンドー
プのアルミニ為ウムガリ瓢ウム砒素(ArGaAs)ノ
々ツファ層を挿入し、ソース・ドレイン領域からは核バ
ッファ層を除去した構造がj14好ましいもの1あるこ
とは理解されるところ1ある0 本発明の目的は上記事実に着目し、上記の欠点の解消さ
れた、高電子移動度トランジスタの製造方法を提供する
ことにある0具体的には高温に保持された結晶中にプロ
トン(H+)を照射すると照射領域−1!蚊結晶中の不
純物拡散が増速されるという、いわゆる、増速拡散現象
を応用して高温に保持さhた高電子移動度トランジスタ
構造のソース・ドレイン領域にのみ選択的にプロトン(
H+)を照射して増速拡散を生起させ、該領域1のみノ
ンドープアル電工エウムガリ番つム砒紫(ム/GaAs
)層をN型化することにより行なう亀の1ある。本方法
では上記ノ9ツファ層を設けてN型のアルミニ纂ウムガ
リ為ウム砒素(ム/GaAs)よりなる電子供給層をノ
ンドープ砒化ガリ暴つム(G!LAE+)の上に連続成
長し、電子供給層にドープされた不純物が拡散しない程
度の温[−t’、Lかしながら、プロトン(H+)照射
領域では、増速拡散がおこる条件1ソース・ドレイン領
域のみを選択的に照射し、二次元電子ガスの電子移動度
が低下することを防止するとと本に、ソース・ドレイン
領域のコンタクト抵抗の悪化をも防止し、総合的に高電
子移動度トランジスタの特徴fある??’Iにおける電
子移動度が極めて高い高電子移動度トランジスタを製造
する方法を提供するものである。
以下、図面を参照しつつ、本発明の一実施例にかかる半
導体装置具体的には高電子移動度トランジスタの製造方
法の各工程を説明し、本発明の構成と特有の効果とを明
らかにする。
第1図参照 モレキ為う−ピームエビタキシャル成長方法を使用して
、クローム(Or)ドープされた牛絶縁性砒化ガリ為つ
ム(GaAs)基板1上に厚さα11程度のノンドープ
の砒化がリニウム(GaAs)層2と、厚さ60X柳変
のノンr−ゾのアルオニ晶ウムガリエウム砒素(A4G
aAs )層3と、厚さO,oTJIma度fシリコン
(Sl)がI X 10 ” / cR”程度にドープ
さねぇアルミニエウムガリエウム砒素(A4GaAs)
層4とをつづけて形成する。
第2図参照 N型のアルミニ為ウムガリエウム砒素(ム/GaAθ)
層4上に、1,000 A程度の厚さに窒化アルミニx
hウム(ArN)45を形成する。この工程は反応性ス
ノ々ツタリング法が便利″1?ある。形成された窒化ア
ルオニニウム(11M)層器は後の加熱工程においてア
ルZニエウムガリ凰つム砒素(ム/Gaム−)層4表面
を砒素(ロ)の解離などによる結晶損傷が生じないよう
にするための保護膜として機能する。
つづけて、化学気相成長(OVD)法を使用して二酸化
シリコン(810,)層6を厚さ1 firn程度に形
成する。
更につづけて、フォトリソグラフィー法を使用して、ソ
ース・ドレイン領[7,s上から二酸化シIJ :f 
ン(8102)層藝を除去する。この二酸化シリコン(
810,)層6ば、後のイオン注入工程でマスクとして
機能するものである。
第3図参照 イオン注入装置を使用し、基板全体を650 ’O径程
度保ち、100に@’Vのエネルギーを本ってプロトン
(H”) t’ I X lo”7m”$1IF(7)
II合テ160秒間注入する。このときのビーム電流は
1o声ム/−程度となる。プロトン(H+)は窒化アル
オニ&クム(ム/N)層5を貫通してMgのアルン二^
ウムガリエウム砒素(ム/GaAs)層4中に導入され
、ここマ、原子衝突過程によシ辺剰空孔な生成する。K
型アルξ二島つムガリ為つム砒素(ムlGaム8)層4
中にP−プされたシリコン(B1)原子は、この過剰空
孔の存在により、該温度1熱平衡状態の拡散係数よりも
数倍拡散が増速されることにより、シリコン(81)が
拡散して新たにドープされたアルミニエウムガリ瓢つム
砒素(ム#GaAs)領域9,1oを形成する。
第4図参照 l5KeVQ度のエネルギーをアルノンイオン(Ar”
)に与えてスノ臂ツタエツチングを施こし、ソース。
ドレイン領域7,8から窒化フルオニニウム(ム/N)
層5を除去する。
第5図参照 基板全面に金/金グルマニーウム(^U/ムuGe )
層11を蒸着した後、400〜450℃の温度をもって
シンタリングを実施する。ソース・ドレイン領域にのみ
、ノンドープ層が除去されているの1コンタクト抵抗は
非常に小さくなされる。
第6図参照 稀弗酸(Hl)を使用してなすリフトオフ法を使用し、
て、二酸化シリコン(810,)層6とその上に堆積し
ていた金/金ゲルマニ息つム(ムU/ムuG・)層11
を除去する。
金/金ゲルマニ具つム(ムU/ムuGs)層11よりな
るソース・ドレイン7.8に挾まれた領域に選択的にフ
ルオニニウム(ムI)層よりなるゲート電極12を形成
する。このとき、窒化アルミニニウム(ム/N)層5は
除去してシ曹ットキノ々リヤ型ゲートとなしても、除去
しないで絶縁ゲートとなしてもさしつかえない。
以上説明せるとおり、本発明によれば、ノックァ層を設
けてN!Jのアル々二為つムガリ凰つム砒素(ムZG亀
ム−)よりなる電子供給層からノンP−プの砒化ガリ工
つム(GaAs)よりなるチャンネル層に不純物が拡散
することを防止し、これによって不純物散乱によって二
次元電子ガスの電子移動度の低下が防止されている高電
子移動度トランジスタにおいて、ソース゛Pレイン領域
のコンタクト抵抗も1O−60が1fと低く、総合的に
伝達コンIクタンス等の緒特性のすぐれ先高電子移動度
トランジスタを製造する方法を提供することができる。
【図面の簡単な説明】
第1.!、3.4,516図は本発明の一実施例に係る
高電子移動度トランジスタの製造方法の主要工程(:お
ける基板断面図である。 1・・・クロームP−プされた半絶縁性砒化ガリ晶つム
基板、2・・・ノンドープの砒化ガリエウム単結晶層よ
りなるチャンネル層、3・・・ノンドープのアルミニ暴
ウムガリ為ウム砒素単結晶層よりなる)々ツファ層、4
・・・N型のアルミニュウムガリエウム砒素単結晶層よ
りなる電子供給層、5・・・窒化アル建二為つム層よ抄
なる保護膜、6・・・二酸化シリコンM、7 m s・
・・ソース°ドレイン領域、9.10・・・空格子を多
く含む領域、11・・・ソース・ドレイン電極となる金
/金2ルマニ瓢つム層、12・・・ゲート電極(アルン
二為ウム層)。

Claims (1)

    【特許請求の範囲】
  1. 中絶縁性のガリエウム砒素よりなる基板上に実質的に不
    純物を含有しない砒化ガリエウムの単結晶層よりなるチ
    ャンネル層を形成し、該チャンネル層上に実質的に不純
    物を含有しないアル建二エウムガリ轟つム砒素の単結晶
    層よりなる・壽ツ7ア層を形成し、該79277層上に
    y型のアル2ニエウムガリ為ウム砒素の単結晶層よりな
    る電子供給層を形成し、該電子供給層上に保饅膜を形成
    し、核保傾膜上のソース・ドレイン形成領域以外の領域
    上にイオン注入マスク層を形成し、前記基板の温度を1
    550℃以上に保ちながら前記マスクを使用して前記ソ
    ース・ドレイン形成領域にプロトンを注入し、前記保鏝
    膜を前記ソース・ドレイン形成領埴土から除去し、前記
    ソース・ドレイン形成領縁上にソース・Pレイン電極を
    形成する工程を含むことを特徴とする半導体装置の製造
    方法。
JP15268481A 1981-09-26 1981-09-26 半導体装置の製造方法 Pending JPS5853863A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15268481A JPS5853863A (ja) 1981-09-26 1981-09-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15268481A JPS5853863A (ja) 1981-09-26 1981-09-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5853863A true JPS5853863A (ja) 1983-03-30

Family

ID=15545853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15268481A Pending JPS5853863A (ja) 1981-09-26 1981-09-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5853863A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6180871A (ja) * 1984-09-27 1986-04-24 Nec Corp 半導体装置
JPS61177782A (ja) * 1985-01-28 1986-08-09 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JPS62243369A (ja) * 1986-04-15 1987-10-23 Matsushita Electric Ind Co Ltd GaAs半導体装置の製造方法
US4729000A (en) * 1985-06-21 1988-03-01 Honeywell Inc. Low power AlGaAs/GaAs complementary FETs incorporating InGaAs n-channel gates
US5729030A (en) * 1995-11-06 1998-03-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6180871A (ja) * 1984-09-27 1986-04-24 Nec Corp 半導体装置
JPS61177782A (ja) * 1985-01-28 1986-08-09 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JPH07123164B2 (ja) * 1985-01-28 1995-12-25 エヌ・ベー・フイリツプス・フルーイランペンフアブリケン 半導体装置
US4729000A (en) * 1985-06-21 1988-03-01 Honeywell Inc. Low power AlGaAs/GaAs complementary FETs incorporating InGaAs n-channel gates
JPS62243369A (ja) * 1986-04-15 1987-10-23 Matsushita Electric Ind Co Ltd GaAs半導体装置の製造方法
US5729030A (en) * 1995-11-06 1998-03-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device

Similar Documents

Publication Publication Date Title
JPS6353710B2 (ja)
EP0045181A2 (en) High electron mobility heterojunction semiconductor device and method of manufacturing
JP2764049B2 (ja) 化合物半導体装置の製造方法、化合物半導体装置及び電界効果トランジスタ
JPS5853863A (ja) 半導体装置の製造方法
JPS5851575A (ja) 半導体装置の製造方法
JPS6353711B2 (ja)
JPS6362313A (ja) 半導体装置の製造方法
US5321278A (en) High electron mobility transistor
US5773853A (en) Compound semiconductor device
JPS5851573A (ja) 半導体装置
JPS6354228B2 (ja)
JPH0797567B2 (ja) 薄膜の形成方法
JPH0223626A (ja) 半導体装置の製造方法
JP2708492B2 (ja) 半導体装置の製造方法
JP2514948B2 (ja) 半導体装置の製造方法
JPH02224373A (ja) 化合物半導体素子の製造方法
JPH0289325A (ja) 化合物半導体の構造体及びその形成方法
JPS6329935A (ja) 多層薄膜構造
JPS596054B2 (ja) 半導体素子の製造方法
JP2614490B2 (ja) ヘテロ接合電界効果トランジスタ
JPH03165576A (ja) 量子細線半導体装置およびその製造方法
JPS59110111A (ja) 半導体装置の製造方法
JPH0590602A (ja) 半導体記憶素子およびその製法
JP2633010B2 (ja) 化合物半導体素子の製造方法
JPH0328064B2 (ja)