JPS596054B2 - 半導体素子の製造方法 - Google Patents

Description

【発明の詳細な説明】 本発明はイオン注入法を用いた半導体素子の製造方法に
関する。

マイクロ波領域で用いられる電界効果トランジスター、
特にショットキー ・バリアー ・ゲート電界効果トラ
ンジスター（以下「ＳＢ−ＦＥＴ」という）、磁気−電
気変換に用いられるホール（Ｈａｌｌ）素子等は、従来
クロムまたは酸素を添加した半絶縁性の周期律表第■族
及び第Ｖ族元素からなる化合物半導体（以下「■−Ｖ族
半導体」という）、特にひ化ガリウム（以下「ＧａＡｓ
」という）の単結晶から切り出した基板表面に形成した
エピタキシャル膜を用いて製造されていた。しかしなが
ら、上記半絶縁性■−Ｖ族半導体は、製造にあたつて多
結晶化しやすく、単結晶の収率は高くなかつた。

また、得られた単結晶も結晶欠陥が多く、さらに半導体
素子製造中の熱処理により半絶縁性が失なわれるなどの
欠点があり、該素子の収率の低下の原因となつていた。
本発明者等は、鋭意研究の結果、結晶性の良好なシリコ
ン、硫黄等を添加した■−Ｖ族半導体単結晶、または不
純物を全く添加しない■−Ｖ族単結晶を用いて、イオン
注入法により半導体素子を製造することにより上記の問
題点を解決できるこフ とを見出し本発明に到達したも
のである。

本発明の目的は、高性能の■−Ｖ族半導体素子の新規な
収率の高い製造方法を提供することである。本発明の上
記の目的は、単結晶基板表面上に周５ 期律表第■族及
び第Ｖ族元素からなる化合物半導体エピタキシャル膜を
形成してなるエピタキシャルウェハーを用いて半導体素
子を製造する方法において、前記エピタキシヤル膜の表
面側から前記工ピタキシヤルウエハ一に酸素イオンを（
１００）面に対して直角をなす方向及び（１００）面に
対して直角をなす方向から７〜８（ずれた方向の二方向
から注入して前記エピタキシヤル膜の表面から０．５μ
ｍ以上５μｍ以下の深さに半絶縁性層を形成することに
より達せられる。

−Ｖ族半導体としては、ＧａＡｓ、ひ化インジウム（Ｉ
ｎＡｓ）、アンチモン化インジウム（ＩｎＳｂ）等が例
示されるが、ＧａＡｓがキャリァ移動度が大きいこと、
使用温度範囲が広いこと等の特長を有するため最も好ま
しい。

単結晶基板としては、エピタキシヤル膜の形成に用いら
れる−Ｖ族半導体と同一の結晶欠陥の少ない半導体単結
晶基板を用（・るのが望ましい。

ＧａＡｓを用いる場合はシリコン、テルル、硫黄等を添
加したｎ型、亜鉛を添加したＰ型単結晶基板が適当であ
る。しかしながら、格子定数の差が小さい場合は、エピ
タキシヤル膜とは異なる−Ｖ族半導体、シリコン、ゲル
マニユウムまたはサフアィア等の単結晶基板を用いても
よい。単結晶基板表面の結晶学的面方位は通常（１００
）面または（１００）面と５方以内の傾角をなす面が適
当である。−Ｖ族半導体エピタキシャル膜は通常の液相
または、気相成長法により形成される。

該エピタキシヤル膜が形成された後、イオン注入法によ
り半絶縁性層が形成される。イオン注入装置としては、
通常の装置を用（・ることができる。半絶縁性不純物イ
オンを表面から深（・層まで分布の幅を狭まく注入する
ためには、チヤネリング効果を利用するのが適当である
。ＧａＡｓの場合（１００）面に直角に不純物イオンビ
ームを照射するとよい。さらに、チヤネルからはずれた
方向、例えば（１００）面に対して直角をなす方向から
７〜８０ずれた方向から不純物イオンを注入することに
よつて、エピタキシヤル膜の表面から離れた位置、例え
ば、エピタキシャル膜と単結晶基板との界面近傍に不純
物イオンの分布が最大となるようにして半絶縁性層を形
成する。また不純物イオンの加速電圧を制御することに
より不純物イオンの分布すなわち半絶縁性層の位置を制
御することができる。

不純物イオンのエネルギーは５００〜１０００ＫｅＶの
範囲が適当である。半絶縁性不純物イオンとしては、プ
ロトン好ましくは酸素イオンが用いられる。イオン注入
法により形成される半絶縁性層の深さは不純物の最大分
布を示す位置がエピタキシヤル膜の表面から０．５μｍ
以上１０μｍ以下好ましくは、０．５μｍ以上５μｍ以
下が適当である。また半絶縁性層は単結晶基板とのエピ
タキシャル膜のどちらに形成してもよく、また両方に形
成してもよい。半絶縁性を示すイオンの注入が終了した
後、イオン注入により生成した結晶欠陥を除去するため
にアニーリングが行われる。アニーリングが終了した後
、熱拡散法またはイオン注入法を用いて各種の半導体素
子を製造することができる。本発明方法によれば半絶縁
性層を表面に近い浅い位置に形成することができるため
動作層（Ａｃｔｉｖｅｌａｙｅｒ）の厚さが小さいこと
か要求されるホール素子、ＳＢ−ＦＥＴなどの素子の製
造に適している。さらに、本発明方法は結晶欠陥の少な
い通常のｎ型またはＰ型の−Ｖ族半導体基板を用いるこ
とができるため、不良品の発生が少なくなり、製造され
た半導体素子の性能、例えば雑音指数（ＮＦ）も向上し
、また、半絶縁性層が表面に出ないため、半導体素子製
造にあたつての熱処理により半絶縁性が失なわれること
がないという特長を有している。

以上に記載した通り本発明の産業上の利用価値は極めて
大である。

以下に実施例に基づき本発明をさらに具体的に説明する
。実施例 １ （１００）面に対して〈１１０〉方向に２本傾いた面を
表面とする研摩済みの無添加ＧａＡｓ単結晶基板を石英
製横型エピタキシャル反応器（内径６０ｍｍ、全長８５
０ｍｍ）内に設置した。

水素気流中で基板を７７０℃、金属ガリウム容器を８３
０℃に加熱した。基板及び金属ガリウム容器が上記の温
度に達した後、三塩化ひ素（ＡｓＣｌ３）及びｎ型不純
物として硫黄を導入して、ｎ型不純物濃度８×１０１６
／Ｃｄｆ）ｎ型ＧａＡｓエピタキシヤル層を、厚さ０．
４μｍ成長させた。得られたｎ型ＧａＡｓエピタキシヤ
ルウエハ一全面に６００ＫｅＶに加速した酸素イオンを
該イオンのビーム方向が（１００）面に直角にして、す
なわちチヤネリング効果を利用して注入した。

次に、上記ウエハ一を８Ｖ、〈１１０〉方向に回転させ
て酸素イオンの注入を行なつた。酸素イオンの注入量は
８×１０１４／Ｃｄであつた。また、酸素イオンの濃度
が最大である位置は、上記ウエハーの表面から０，６μ
ｍであつた。上記ウエハ一の全表面に、気相堆積法によ
り窒化シリコン膜を形成し、続いて、ＳＢ−ＦＥＴのド
レイン及びソースの形成予定部分に、硫黄イオンを最初
１０ＫｅＶ続いて１５０ＫｅＶで注入した。

硫黄イオンの注入終了後、−Ｈ記ウエ・・一の全表面を
窒化シリコン膜で被覆して７５０℃で２０分間アニーリ
ングを行なつた。ドレイン及びソース形成予定部のｎ型
不純物濃度は３×１０１７／Ｃｄであつた。次に、フオ
トレジスト・リフト・オフ法を用い、Ｅ−ビームガンに
よりクロム一白金一金合金を蒸着し長さ１μｍ幅３００
Ｉｔｍ厚み０．５μｍのゲートを形成した。ソース及び
ドレインのオートミツクコンメクトは金一ゲルマニウム
合金により形成した。得られたＳＢ−ＦＥＴの特性は、
ピンチ・オフ電圧Ｖｐ−４Ｖ（測定条件ドレイン−ソー
ス間電圧ＶＤＳ＝０Ｖ）、トランスコンダクタンスＧｍ
一２０ｍσ（測定条件ゲート−ソース間電圧ＶＧＳＯＶ
、ドレイン−ソース間電圧ＶＤｓ−２Ｖ）、電流利得帯
域幅積ＦＴ＋２０ＧＨｚ、また雑音指数ＮＦ−５ｄＢ（
１０ＧＨｚ）であつた。

実施例 ２ （１００）面に対して〈１１０〉方向に２．５指傾いた
面を表面とする研摩済みの無添加ＧａＡｓ単結晶基板を
用いて実施例１と同様にして、ｎ型不純物濃度３．８×
１０１６／Ｃｄ厚さ０．４μｍのＧａＡｓエピタキシヤ
ル膜を形成した。

得られたエピタキシヤルウエハ一の全面に、６００Ｋｅ
Ｖに加速した酸素イオンを（１００）面に対して直角に
注入した。

さらに、上記エピタキシャルウエハ一を７し、〈１１０
〉方向に回転させて酸素イオンを注入した。酸素イオン
の濃度が最大である位置は、上記エピタキシヤルウエハ
一のエピタキシャル膜の表面から０．６μｍの位置であ
つた。また酸素イオンの注入量は６×１０１４／Ｃｄで
あつた。得られた酸素イオンを注入したエピタキシヤル
ウエハ一の表面を窒化シリコンで被覆して、７５０′Ｃ
２Ｏ分間アニーリングを行なつた。

その後通常の方法により金−ゲル、ュュゥ．合金を用い
て電極を形成した。得られたホール素子は制御電流１ｍ
Ａ磁束密度１ＫＧａｕｓｓでホール出力電圧４５ｍＶ、
入力抵抗２．８ＫΩであつた。

実施例 ３ 実施例２で用いたものと同様のＧａＡｓ単結晶基板にｎ
型不純物濃度２．９×１０１６／Ｃｄ厚さ０．６μＭｆ
）ＧａＡｓエピタキシヤル膜を気相成長させた。

得られたエピタキシャルウエハ一の全面に８００ＫｅＶ
の酸素イオンを（１００）面に対して直角をなす方向か
ら注入した。

続いて、（１００）面に対して直角をなす方向から７．
５てずれた方向から、８００ＫｅＶの酸素イオンを注入
した。酸素イオン濃度最大の位置はエピタキシャル膜表
面から０．７μｍ１酸素イオンの注入量は７×１０１７
ｃｄであつた。実施例２と同様にしてホール素子を製造
した。

得られたホール素子は、制御電流１ｍＡ磁束密度１ＫＧ
ａｕｓｓで４９ｍＶのホール出力電圧であつた。また入
力抵抗は１．７ＫΩであつた。実施例 ４ エピタキシャル膜の厚さ０．７μＭ．ｎ型不純物濃度２
．６×ＲＯｌ６／Ｃｄとし、注入酸素イオンのエネルギ
ーを１０００ＫｅＶとしたこと以外は実施例３と同様に
して酸素イオンを注入したエピタキシャルウエハ一を製
造した。

Claims (1)

1. 【特許請求の範囲】 １ 単結晶基板表面上に周期律表第III族及び第Ｖ族元
   素からなる化合物半導体エピタキシャル膜を形成してな
   るエピタキシャルウェハーを用いて半導体素子を製造す
   る方法において、前記エピタキシャル膜の表面側から前
   記エピタキシャルウェハーに酸素イオンを（１００）面
   に対して直角をなす方向及び（１００）面に対して直角
   をなす方向から７〜８゜ずれた方向の二方向から注入し
   て前記エピタキシャル膜の表面から０．５μｍ以上５μ
   ｍ以下の深さに半絶縁性層を形成することを特徴とする
   方法。 ２ 半導体素子がショットキー・バリアー・ゲート電界
   効果トランジスターである特許請求の範囲第１項記載の
   方法。 ３ 半導体素子がホール素子である特許請求の範囲第１
   項記載の方法。 ４ 単結晶基板がひ化ガリウム単結晶基板であつて、か
   つ、該基板表面が（１００）面または（１００）面に対
   して５゜以内の角度をなす面である特許請求の範囲第１
   項記載の方法。 ５ 周期律表第III族及び第Ｖ族元素からなる化合物半
   導体がひ化ガリウムである特許請求の範囲第１項記載の
   方法。