JP2768184B2 - 磁電変換素子の製造方法 - Google Patents
磁電変換素子の製造方法Info
- Publication number
- JP2768184B2 JP2768184B2 JP4340457A JP34045792A JP2768184B2 JP 2768184 B2 JP2768184 B2 JP 2768184B2 JP 4340457 A JP4340457 A JP 4340457A JP 34045792 A JP34045792 A JP 34045792A JP 2768184 B2 JP2768184 B2 JP 2768184B2
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- region
- substrate
- magnetoelectric conversion
- conversion element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Hall/Mr Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は化合物半導体磁電変換素
子の製造方法に係り、特に不平衡電圧の均一性改善に適
した絶縁層を具備した磁電変換素子の製造方法に関す
る。
子の製造方法に係り、特に不平衡電圧の均一性改善に適
した絶縁層を具備した磁電変換素子の製造方法に関す
る。
【０００２】
【従来の技術】磁電変換素子（いわゆるホール素子）は
磁界を電気信号に変換する素子である。ホール素子に
は、Ｓｉ、Ｇｅなどの単体半導体の他に、ＧａＡｓ、Ｉ
ｎＳｂなどの III−Ｖ族化合物半導体のホモ接合やヘテ
ロ接合を活性層とする半導体を感磁部として利用する方
法がある（特開昭５９−１３３８５参照）。変換機能を
発揮させるためには活性層に感磁部並びに入出力用電極
の領域を形成する必要がある。その形成方法としては基
板表面上に均一な活性層が形成されている場合には、感
磁部並びに入出力電極となる領域をホトリソグラフィー
によるレジスト材などで保護し、上記領域以外の領域を
エッチング等の方法で取り除くことが行われてきた。ま
た、半絶縁性を示すＧａＡｓ基板を用いた場合、上記領
域以外をレジスト材などで保護し、イオン注入法により
ｎ形特性を示す不純物を打ち込み、レジスト除去後アニ
ール処理を実施し、選択的に活性層を形成することがお
こなわれている。
磁界を電気信号に変換する素子である。ホール素子に
は、Ｓｉ、Ｇｅなどの単体半導体の他に、ＧａＡｓ、Ｉ
ｎＳｂなどの III−Ｖ族化合物半導体のホモ接合やヘテ
ロ接合を活性層とする半導体を感磁部として利用する方
法がある（特開昭５９−１３３８５参照）。変換機能を
発揮させるためには活性層に感磁部並びに入出力用電極
の領域を形成する必要がある。その形成方法としては基
板表面上に均一な活性層が形成されている場合には、感
磁部並びに入出力電極となる領域をホトリソグラフィー
によるレジスト材などで保護し、上記領域以外の領域を
エッチング等の方法で取り除くことが行われてきた。ま
た、半絶縁性を示すＧａＡｓ基板を用いた場合、上記領
域以外をレジスト材などで保護し、イオン注入法により
ｎ形特性を示す不純物を打ち込み、レジスト除去後アニ
ール処理を実施し、選択的に活性層を形成することがお
こなわれている。
【０００３】
【発明が解決しようする課題】基板表面に均一な活性層
が形成されている場合、エッチング等の処理工程プロセ
スが必要である。溶液によって活性層をエッチングする
場合、結晶軸方向に依存してエッチング速度が大きく異
なることが多く、不平衡電圧の均一性（以下不平衡率と
呼ぶ）が悪化する。０磁界時のホール電圧をＶ0 、１ｋ
Ｇの磁界時のホール電圧をＶH とした時、不平衡率Ｖ
（％）はＶ＝１００×Ｖ0 ／ＶH で定義される。また、
プラズマドライエッチング装置等により気体によって活
性層をエッチングする場合、エッチングの進行によりエ
ッチング界面にアンダ−カットと呼ばれるエッチング異
常が発生し、不平衡率が悪化する。更に、溶液もしくは
気体によるエッチングを利用した場合、ウェ−ハ表面上
に凸凹部が形成されるため、汚れの付着などが発生し易
く、製品の信頼性の問題になることが多い。一方、イオ
ン注入法により活性層を選択的に形成する場合は、チャ
ネリングを防ぐため注入イオンとウェ−ハ面とが形成す
るチルト角度あるいはロ−テ−ション角度が必要であ
り、不平衡率は良いとは言えない。また、この方法の場
合注入後アニ−ル処理が必要なため、注入した不純物原
子の拡散現象により不平衡率は更に悪化する。
が形成されている場合、エッチング等の処理工程プロセ
スが必要である。溶液によって活性層をエッチングする
場合、結晶軸方向に依存してエッチング速度が大きく異
なることが多く、不平衡電圧の均一性（以下不平衡率と
呼ぶ）が悪化する。０磁界時のホール電圧をＶ0 、１ｋ
Ｇの磁界時のホール電圧をＶH とした時、不平衡率Ｖ
（％）はＶ＝１００×Ｖ0 ／ＶH で定義される。また、
プラズマドライエッチング装置等により気体によって活
性層をエッチングする場合、エッチングの進行によりエ
ッチング界面にアンダ−カットと呼ばれるエッチング異
常が発生し、不平衡率が悪化する。更に、溶液もしくは
気体によるエッチングを利用した場合、ウェ−ハ表面上
に凸凹部が形成されるため、汚れの付着などが発生し易
く、製品の信頼性の問題になることが多い。一方、イオ
ン注入法により活性層を選択的に形成する場合は、チャ
ネリングを防ぐため注入イオンとウェ−ハ面とが形成す
るチルト角度あるいはロ−テ−ション角度が必要であ
り、不平衡率は良いとは言えない。また、この方法の場
合注入後アニ−ル処理が必要なため、注入した不純物原
子の拡散現象により不平衡率は更に悪化する。
【０００４】
【課題を解決するための手段】そこで本発明者は前記問
題点を解決すべく鋭意研究した結果、基板表面上の均一
な活性層を形成後、感磁部並びに入出力用電極の領域を
ホトリソグラフィーによるレジスト材などで保護し、上
記領域以外の領域にイオン注入法による不純物を注入す
ることにより絶縁層を形成させれば、エッチングやアニ
ールに伴う弊害が除去でき、前記課題が解決されること
を見出し、本発明を完成するに至った。本発明を図を用
いて説明する。図１に本発明の磁電変換素子の平面配置
図を、図２には図１のＡ−Ａ’断面構造図を示す。図
１、図２に示すように、半導体基板４の上に複数の磁電
変換素子１０を形成する。本発明で使用する半導体基板
４は、ＧａＡｓ、ＩｎＰなど通常使用されている半導体
基板が使用できる。感磁部１となる半導体基板表面上の
均一な活性層は、気相エピタキシャル成長法や液相エピ
タキシャル成長法により作製することができる。この
際、均一な活性層は基板とホモ接合を有する半導体や、
ＧａＡｌＡｓやＩｎＧａＡｓのようなヘテロ接合を有す
る半導体のいずれも使用できる。また、イオン注入法に
よる場合は、注入後アニール等の処理により注入不純物
を活性化させたものを用いれば良い。この活性層の厚さ
は磁電変換素子の特性に依存するが、一般的には１０〜
５０００Åのものが用いられる。活性層は半導体基板４
上の全面にわたって形成する。
題点を解決すべく鋭意研究した結果、基板表面上の均一
な活性層を形成後、感磁部並びに入出力用電極の領域を
ホトリソグラフィーによるレジスト材などで保護し、上
記領域以外の領域にイオン注入法による不純物を注入す
ることにより絶縁層を形成させれば、エッチングやアニ
ールに伴う弊害が除去でき、前記課題が解決されること
を見出し、本発明を完成するに至った。本発明を図を用
いて説明する。図１に本発明の磁電変換素子の平面配置
図を、図２には図１のＡ−Ａ’断面構造図を示す。図
１、図２に示すように、半導体基板４の上に複数の磁電
変換素子１０を形成する。本発明で使用する半導体基板
４は、ＧａＡｓ、ＩｎＰなど通常使用されている半導体
基板が使用できる。感磁部１となる半導体基板表面上の
均一な活性層は、気相エピタキシャル成長法や液相エピ
タキシャル成長法により作製することができる。この
際、均一な活性層は基板とホモ接合を有する半導体や、
ＧａＡｌＡｓやＩｎＧａＡｓのようなヘテロ接合を有す
る半導体のいずれも使用できる。また、イオン注入法に
よる場合は、注入後アニール等の処理により注入不純物
を活性化させたものを用いれば良い。この活性層の厚さ
は磁電変換素子の特性に依存するが、一般的には１０〜
５０００Åのものが用いられる。活性層は半導体基板４
上の全面にわたって形成する。
【０００５】次に複数個の素子１０にわけるため、イオ
ン注入法を利用して素子周辺部の活性層を絶縁層２に変
成させる。活性層を設けた基板上の感磁部１並びに入出
力用オーミック電極３の領域以外の領域に対して実施す
るイオン注入種は、Ａｒ・Ｈ・Ｎ・Ｏ・Ｃ・Ｆｅ・Ｃｏ
・Ｃｒの様な各種の元素が利用できる。注入エネルギー
は注入元素によって変わってくるが、活性層の厚さ以上
に注入元素が分布するように設定する。本発明において
は、上記イオン注入後アニール処理を行わない。電極は
活性層とオーミック特性を示す通常のものであればどの
ようなものでも利用できる。このようにすれば、活性層
は絶縁層で区切られて感磁部１が形成され、１枚の半導
体基板４の上に複数の素子１０を具備した素子基板１１
が得られる。素子基板１１はカットラインＣで切断して
複数個の磁電変換素子１０として使用する。個々の素子
１０はイオン注入で得られた絶縁層２を具備している。
本発明によれば不平衡率が改善された磁電変換素子が容
易に得られる。
ン注入法を利用して素子周辺部の活性層を絶縁層２に変
成させる。活性層を設けた基板上の感磁部１並びに入出
力用オーミック電極３の領域以外の領域に対して実施す
るイオン注入種は、Ａｒ・Ｈ・Ｎ・Ｏ・Ｃ・Ｆｅ・Ｃｏ
・Ｃｒの様な各種の元素が利用できる。注入エネルギー
は注入元素によって変わってくるが、活性層の厚さ以上
に注入元素が分布するように設定する。本発明において
は、上記イオン注入後アニール処理を行わない。電極は
活性層とオーミック特性を示す通常のものであればどの
ようなものでも利用できる。このようにすれば、活性層
は絶縁層で区切られて感磁部１が形成され、１枚の半導
体基板４の上に複数の素子１０を具備した素子基板１１
が得られる。素子基板１１はカットラインＣで切断して
複数個の磁電変換素子１０として使用する。個々の素子
１０はイオン注入で得られた絶縁層２を具備している。
本発明によれば不平衡率が改善された磁電変換素子が容
易に得られる。
【０００６】
【作用】本発明において、基板表面上の均一な活性層の
感磁部並びに入出力用電極の領域以外の領域にイオン注
入法による不純物を注入すると、注入損傷により結晶格
子の位置にいる原子が乱され、絶縁層に変成し任意の形
状を有する素子となる。絶縁層の深さは、注入するイオ
ン種と注入エネルギーによって任意に制御できるので、
通常のエッチング法によるより精度また再現性の点で優
れており、軽元素であるか、高エネルギーであるか、あ
るいはその両方を実施することで深い絶縁層が形成でき
る。また、選択注入法のように注入原子を活性化させる
必要がないので、注入領域は熱拡散の影響を受けない。
更に、この注入損傷によって生じた格子の歪みは、オー
ミック接合の形成等のプロセスで使用する４００℃以下
の熱処理雰囲気下では回復せず、良好な絶縁性が保たれ
る。
感磁部並びに入出力用電極の領域以外の領域にイオン注
入法による不純物を注入すると、注入損傷により結晶格
子の位置にいる原子が乱され、絶縁層に変成し任意の形
状を有する素子となる。絶縁層の深さは、注入するイオ
ン種と注入エネルギーによって任意に制御できるので、
通常のエッチング法によるより精度また再現性の点で優
れており、軽元素であるか、高エネルギーであるか、あ
るいはその両方を実施することで深い絶縁層が形成でき
る。また、選択注入法のように注入原子を活性化させる
必要がないので、注入領域は熱拡散の影響を受けない。
更に、この注入損傷によって生じた格子の歪みは、オー
ミック接合の形成等のプロセスで使用する４００℃以下
の熱処理雰囲気下では回復せず、良好な絶縁性が保たれ
る。
【０００７】
【実施例】（実施例１）１枚の基板に複数個の磁電変換
素子を作った。平面配置図を図１に示す。断面構造を図
２に示す。素子形成後１個毎に切断して使用する。ま
ず、比抵抗が約１０7 Ω・ｃｍの面方位（１００）の半
絶縁性ＧａＡｓ基板４に、 イオン注入法によりエネルギ
ー；１５０ＫｅＶ、ドーズ量；４×１０12ｃｍ-2の条件
で29Ｓｉ+ を注入し、ヒ素圧雰囲気下で８００℃、３０
分間アニール処理を実施し、均一な活性層５を形成し
た。次に、感磁部１並びに入出力用電極３の領域をホト
リソグラフィーによるレジスト材で保護し、上記領域以
外の領域に 1Ｈ+ をエネルギー３３ＫｅＶ、ドーズ量５
×１０13ｃｍ-2の条件で注入し絶縁層２を形成した。レ
ジスト材を除去後、電極領域以外をレジスト材で覆い、
ＡｕＧｅ／Ｎｉ／Ａｕ（それぞれの厚さは、１２００Å
／４００Å／８００Å）を蒸着法で形成し、Ｎ2 雰囲気
下４２０℃で６分間アロイングをし、オーミック電極３
を形成した。本方法で得られた素子の特性は、感度１４
ｍＶ／ｍＡ・ＫＧ、不平衡率０．９４％であった。
素子を作った。平面配置図を図１に示す。断面構造を図
２に示す。素子形成後１個毎に切断して使用する。ま
ず、比抵抗が約１０7 Ω・ｃｍの面方位（１００）の半
絶縁性ＧａＡｓ基板４に、 イオン注入法によりエネルギ
ー；１５０ＫｅＶ、ドーズ量；４×１０12ｃｍ-2の条件
で29Ｓｉ+ を注入し、ヒ素圧雰囲気下で８００℃、３０
分間アニール処理を実施し、均一な活性層５を形成し
た。次に、感磁部１並びに入出力用電極３の領域をホト
リソグラフィーによるレジスト材で保護し、上記領域以
外の領域に 1Ｈ+ をエネルギー３３ＫｅＶ、ドーズ量５
×１０13ｃｍ-2の条件で注入し絶縁層２を形成した。レ
ジスト材を除去後、電極領域以外をレジスト材で覆い、
ＡｕＧｅ／Ｎｉ／Ａｕ（それぞれの厚さは、１２００Å
／４００Å／８００Å）を蒸着法で形成し、Ｎ2 雰囲気
下４２０℃で６分間アロイングをし、オーミック電極３
を形成した。本方法で得られた素子の特性は、感度１４
ｍＶ／ｍＡ・ＫＧ、不平衡率０．９４％であった。
【０００８】（実施例２）実施例１と同様の配列で１枚
の基板に複数個の磁電変換素子を作った。まず、鉄（Ｆ
ｅ）を添加した比抵抗が約１０7 Ω・ｃｍの面方位（１
００）の半絶縁性高抵抗ＩｎＰ基板４に、不純物を故意
に添加しないアンドープＩｎＰ層８を約１００ｎｍの厚
さで成長させ、その後アンドープＧａ0.47Ｉｎ0.53Ａｓ
層９を４００ｎｍの厚さで成長させ、ＧａＩｎＡｓとＩ
ｎＰとからなるヘテロ接合を有する均一な活性層を形成
した。次に感磁部１並びに入出力用電極３の領域をホト
リソグラフィーによるレジスト材で保護し、上記領域以
外の領域に40Ａｒ+をエネルギー５０ＫｅＶ、ドーズ量
１×１０13ｃｍ-2の条件で注入し絶縁層２を形成した。
レジスト材を除去後、電極領域以外をレジスト材で覆
い、ＡｕＧｅ／Ｎｉ／Ａｕ（それぞれの厚さは、５００
Å／７５Å／１０００Å）を蒸着法で形成し、Ｎ2 雰囲
気下４２０℃で５分間アロイングをしオーミック電極３
を形成した。断面構造を図３に示す。本方法で得られた
素子の特性は、感度８８ｍＶ／ｍＡ・ＫＧ、不平衡率
２．４％であった。
の基板に複数個の磁電変換素子を作った。まず、鉄（Ｆ
ｅ）を添加した比抵抗が約１０7 Ω・ｃｍの面方位（１
００）の半絶縁性高抵抗ＩｎＰ基板４に、不純物を故意
に添加しないアンドープＩｎＰ層８を約１００ｎｍの厚
さで成長させ、その後アンドープＧａ0.47Ｉｎ0.53Ａｓ
層９を４００ｎｍの厚さで成長させ、ＧａＩｎＡｓとＩ
ｎＰとからなるヘテロ接合を有する均一な活性層を形成
した。次に感磁部１並びに入出力用電極３の領域をホト
リソグラフィーによるレジスト材で保護し、上記領域以
外の領域に40Ａｒ+をエネルギー５０ＫｅＶ、ドーズ量
１×１０13ｃｍ-2の条件で注入し絶縁層２を形成した。
レジスト材を除去後、電極領域以外をレジスト材で覆
い、ＡｕＧｅ／Ｎｉ／Ａｕ（それぞれの厚さは、５００
Å／７５Å／１０００Å）を蒸着法で形成し、Ｎ2 雰囲
気下４２０℃で５分間アロイングをしオーミック電極３
を形成した。断面構造を図３に示す。本方法で得られた
素子の特性は、感度８８ｍＶ／ｍＡ・ＫＧ、不平衡率
２．４％であった。
【０００９】（比較例１）実施例１と同様の配列で１枚
の基板に複数個の磁電変換素子を作った。まず、鉄（Ｆ
ｅ）を添加した比抵抗が約１０7 Ω・ｃｍの面方位（１
００）の半絶縁性ＧａＡｓ基板４に、 イオン注入法によ
りエネルギー；１５０ＫｅＶ、ドーズ量；４×１０12ｃ
ｍ-2の条件で29Ｓｉ+ を注入し、ヒ素圧雰囲気下で８０
０℃、３０分間アニール処理を実施し均一な活性層を形
成した。次に感磁部１並びに入出力用電極３の領域をホ
トリソグラフィーによるレジスト材などで保護し、燐酸
系のエッチング液で０．５μｍエッチングした。レジス
ト材を除去後電極領域以外をレジスト材で覆い、ＡｕＧ
ｅ／Ｎｉ／Ａｕ（それぞれの厚さは、１２００Å／４０
０Å／８００Å）を蒸着法で形成し、Ｎ2 雰囲気下４２
０℃で６分間アロイングをしオーミック電極３を形成し
た。断面構造を図４に示す。本方法で得られた素子の特
性は、感度１４ｍＶ／ｍＡ・ＫＧ、不平衡率５．５％で
あった。
の基板に複数個の磁電変換素子を作った。まず、鉄（Ｆ
ｅ）を添加した比抵抗が約１０7 Ω・ｃｍの面方位（１
００）の半絶縁性ＧａＡｓ基板４に、 イオン注入法によ
りエネルギー；１５０ＫｅＶ、ドーズ量；４×１０12ｃ
ｍ-2の条件で29Ｓｉ+ を注入し、ヒ素圧雰囲気下で８０
０℃、３０分間アニール処理を実施し均一な活性層を形
成した。次に感磁部１並びに入出力用電極３の領域をホ
トリソグラフィーによるレジスト材などで保護し、燐酸
系のエッチング液で０．５μｍエッチングした。レジス
ト材を除去後電極領域以外をレジスト材で覆い、ＡｕＧ
ｅ／Ｎｉ／Ａｕ（それぞれの厚さは、１２００Å／４０
０Å／８００Å）を蒸着法で形成し、Ｎ2 雰囲気下４２
０℃で６分間アロイングをしオーミック電極３を形成し
た。断面構造を図４に示す。本方法で得られた素子の特
性は、感度１４ｍＶ／ｍＡ・ＫＧ、不平衡率５．５％で
あった。
【００１０】（比較例２）実施例１と同様の配列で１枚
の基板に磁電変換複数個の素子を作った。まず、鉄（Ｆ
ｅ）を添加した比抵抗が約１０7 Ω・ｃｍの面方位（１
００）の半絶縁性ＧａＡｓ基板４に、 感磁部１並びに入
出力用電極３の領域以外の領域をホトリソグラフィーに
よるレジスト材などで保護し、イオン注入法によりエネ
ルギー；１５０ＫｅＶ、ドーズ量；４×１０12ｃｍ-2の
条件で、29Ｓｉ+ を注入し、レジスト材除去後、ヒ素圧
雰囲気下で８００℃、３０分間アニール処理を実施し、
部分的に活性層５を形成した。次に電極領域３以外をレ
ジスト材で覆い、ＡｕＧｅ／Ｎｉ／Ａｕ（それぞれの厚
さは、１２００Å／４００Å／８００Å）を蒸着法で形
成し、Ｎ2 雰囲気下４２０℃で６分間アロイングをし、
オーミック電極３を形成した。断面構造を図５に示す。
本方法で得られた素子の特性は、感度１２ｍＶ／ｍＡ・
ＫＧ、不平衡率３．０％であった。
の基板に磁電変換複数個の素子を作った。まず、鉄（Ｆ
ｅ）を添加した比抵抗が約１０7 Ω・ｃｍの面方位（１
００）の半絶縁性ＧａＡｓ基板４に、 感磁部１並びに入
出力用電極３の領域以外の領域をホトリソグラフィーに
よるレジスト材などで保護し、イオン注入法によりエネ
ルギー；１５０ＫｅＶ、ドーズ量；４×１０12ｃｍ-2の
条件で、29Ｓｉ+ を注入し、レジスト材除去後、ヒ素圧
雰囲気下で８００℃、３０分間アニール処理を実施し、
部分的に活性層５を形成した。次に電極領域３以外をレ
ジスト材で覆い、ＡｕＧｅ／Ｎｉ／Ａｕ（それぞれの厚
さは、１２００Å／４００Å／８００Å）を蒸着法で形
成し、Ｎ2 雰囲気下４２０℃で６分間アロイングをし、
オーミック電極３を形成した。断面構造を図５に示す。
本方法で得られた素子の特性は、感度１２ｍＶ／ｍＡ・
ＫＧ、不平衡率３．０％であった。
【００１１】（比較例３）実施例１と同様の配列で１枚
の基板に複数個の磁電変換素子を作った。まず、鉄（Ｆ
ｅ）を添加して比抵抗が約１０7 Ω・ｃｍの面方位（１
００）の半絶縁性高抵抗ＩｎＰ基板４に、不純物を故意
に添加しないアンドープＩｎＰ層８を約１００ｎｍの厚
さで成長させ、その後アンドープＧａ0.47Ｉｎ0.53Ａｓ
層９を４００ｎｍの厚さで成長させ、ＧａＩｎＡｓとＩ
ｎＰとからなるヘテロ接合を有する均一な活性層を形成
した。次に感磁部１並びに入出力用電極３の領域をホト
リソグラフィーによるレジスト材で保護し、塩酸系のエ
ッチング液で４００ｎｍエッチングした。レジスト材を
除去後、電極領域３以外をレジスト材で覆いＡｕＧｅ／
Ｎｉ／Ａｕ（それぞれの厚さは、５００Å／７５Å／１
０００Å）を蒸着法で形成し、Ｎ2 雰囲気下４２０℃で
５分間アロイングをしオーミック電極３を形成した。断
面図を図６に示す。本方法で得られた素子の特性は、感
度８４ｍＶ／ｍＡ・ＫＧ、不平衡率６．８％であった。
の基板に複数個の磁電変換素子を作った。まず、鉄（Ｆ
ｅ）を添加して比抵抗が約１０7 Ω・ｃｍの面方位（１
００）の半絶縁性高抵抗ＩｎＰ基板４に、不純物を故意
に添加しないアンドープＩｎＰ層８を約１００ｎｍの厚
さで成長させ、その後アンドープＧａ0.47Ｉｎ0.53Ａｓ
層９を４００ｎｍの厚さで成長させ、ＧａＩｎＡｓとＩ
ｎＰとからなるヘテロ接合を有する均一な活性層を形成
した。次に感磁部１並びに入出力用電極３の領域をホト
リソグラフィーによるレジスト材で保護し、塩酸系のエ
ッチング液で４００ｎｍエッチングした。レジスト材を
除去後、電極領域３以外をレジスト材で覆いＡｕＧｅ／
Ｎｉ／Ａｕ（それぞれの厚さは、５００Å／７５Å／１
０００Å）を蒸着法で形成し、Ｎ2 雰囲気下４２０℃で
５分間アロイングをしオーミック電極３を形成した。断
面図を図６に示す。本方法で得られた素子の特性は、感
度８４ｍＶ／ｍＡ・ＫＧ、不平衡率６．８％であった。
【００１２】
【発明の効果】本発明の製造方法によって絶縁層を形成
した磁電変換素子は、磁電変換素子の基本特性である感
度を維持したまま不平衡率を低減させることに効果的で
ある。又、本素子は活性層の作製法によらず効果を発揮
し、イオン注入法で活性層が形成された場合、実施例１
の不平衡率０．９４％であるのに対し、比較例１では
５．５％、比較例２では３．０％であり、エピタキシャ
ル成長法で活性層が形成された場合、実施例２の不平衡
率２．４％であるのに対し、比較例３では６．８％であ
り、いずれの場合も効果的なことが判る。更に、絶縁層
を形成する場合でも、イオン注入法を利用すれば工程数
の点でも従来法と大きな違いはない。また、エッチング
で生じるウェ−ハ表面上の凸凹部が形成されることによ
る汚れの付着などの発生がなく、イオン注入後のアニー
ル処理を行わないため選択的に注入した不純物原子の拡
散現象の考慮も不要なので製品の信頼性は一段と向上す
るという効果もある。
した磁電変換素子は、磁電変換素子の基本特性である感
度を維持したまま不平衡率を低減させることに効果的で
ある。又、本素子は活性層の作製法によらず効果を発揮
し、イオン注入法で活性層が形成された場合、実施例１
の不平衡率０．９４％であるのに対し、比較例１では
５．５％、比較例２では３．０％であり、エピタキシャ
ル成長法で活性層が形成された場合、実施例２の不平衡
率２．４％であるのに対し、比較例３では６．８％であ
り、いずれの場合も効果的なことが判る。更に、絶縁層
を形成する場合でも、イオン注入法を利用すれば工程数
の点でも従来法と大きな違いはない。また、エッチング
で生じるウェ−ハ表面上の凸凹部が形成されることによ
る汚れの付着などの発生がなく、イオン注入後のアニー
ル処理を行わないため選択的に注入した不純物原子の拡
散現象の考慮も不要なので製品の信頼性は一段と向上す
るという効果もある。
【図１】本発明の磁電変換素子の平面配置の一例を示す
図である。
図である。
【図２】本発明の実施例１による磁電変換素子の断面構
造図である。
造図である。
【図３】本発明の実施例２による磁電変換素子の断面構
造図である。
造図である。
【図４】比較例１による磁電変換素子の断面構造図であ
る。
る。
【図５】比較例２による磁電変換素子の断面構造図であ
る。
る。
【図６】比較例３による磁電変換素子の断面構造図であ
る。
る。
１ 感磁部 ２ 絶縁層 ３ オーミック電極 ４ 半導体基板 ５ 活性層 ８ ＩｎＰエピタキシャル成長層 ９ ＧａＩｎＡｓエピタキシャル成長層 １０ 素子 １１ 素子基板
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−261044（ＪＰ，Ａ) 特開 昭54−127292（ＪＰ，Ａ) 特開 昭55−48927（ＪＰ，Ａ) 特開 平３−191547（ＪＰ，Ａ) 特開 平２−98941（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 43/14 H01L 21/265
Claims (1)
- 【請求項１】 化合物半導体を感磁部とする磁電変換素
子の製造方法において、半導体基板表面の全面にわたっ
て形成された化合物半導体よりなる活性層の感磁部とな
る領域並びに入出力電極を形成せしめる領域を除く領域
にイオン注入を行い、かつ、該イオン注入後のアニール
処理を行わずに、上記活性層のイオン注入を行った領域
を該イオン注入による損傷を残存させた絶縁層とするこ
とを特徴とする磁電変換素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4340457A JP2768184B2 (ja) | 1992-12-21 | 1992-12-21 | 磁電変換素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4340457A JP2768184B2 (ja) | 1992-12-21 | 1992-12-21 | 磁電変換素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06188477A JPH06188477A (ja) | 1994-07-08 |
| JP2768184B2 true JP2768184B2 (ja) | 1998-06-25 |
Family
ID=18337152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4340457A Expired - Fee Related JP2768184B2 (ja) | 1992-12-21 | 1992-12-21 | 磁電変換素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2768184B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5606021B2 (ja) * | 2009-07-31 | 2014-10-15 | 日置電機株式会社 | 電流センサの製造方法 |
| CN103280524A (zh) * | 2013-05-24 | 2013-09-04 | 李赞军 | 一种GaAs霍尔器件的制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54127292A (en) * | 1978-03-27 | 1979-10-03 | Asahi Chemical Ind | Magnetic sensitive element and method of fabricating same |
| JPS596054B2 (ja) * | 1978-10-04 | 1984-02-08 | 三菱化成ポリテック株式会社 | 半導体素子の製造方法 |
| JP2797337B2 (ja) * | 1988-10-05 | 1998-09-17 | 日本電気株式会社 | 集積化半導体素子の素子間分離方法 |
| JPH03191547A (ja) * | 1989-12-20 | 1991-08-21 | Nec Corp | 半導体装置 |
| JPH04261044A (ja) * | 1990-12-07 | 1992-09-17 | Nippon Telegr & Teleph Corp <Ntt> | 化合物半導体装置の素子分離用高抵抗領域形成法 |
-
1992
- 1992-12-21 JP JP4340457A patent/JP2768184B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06188477A (ja) | 1994-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5244834A (en) | Semiconductor device | |
| US4978938A (en) | Magnetoresistor | |
| US4926154A (en) | Indium arsenide magnetoresistor | |
| JP2768184B2 (ja) | 磁電変換素子の製造方法 | |
| EP0375107B1 (en) | Improved magnetoresistors | |
| JP3223613B2 (ja) | 磁電変換素子及びその製造方法 | |
| US5117543A (en) | Method of making indium arsenide magnetoresistor | |
| JP3172958B2 (ja) | 化合物半導体薄膜の製造方法 | |
| JP3399053B2 (ja) | ヘテロ接合ホール素子 | |
| JP2597774Y2 (ja) | ホール素子 | |
| JPH08274385A (ja) | 磁電変換素子 | |
| JP2597105Y2 (ja) | ホール素子 | |
| JP3404843B2 (ja) | ホール素子の製造方法 | |
| JP3399044B2 (ja) | ホール素子及びその製造方法 | |
| JPH05291644A (ja) | ＧａＡｓホール素子及びその製造方法 | |
| JP3395277B2 (ja) | 磁電変換素子 | |
| JP3287054B2 (ja) | 磁電変換素子 | |
| JPS60136381A (ja) | 半導体装置 | |
| JP2844853B2 (ja) | 半導体装置の製造方法 | |
| JPH05172672A (ja) | 半導体圧電素子 | |
| JPH077194A (ja) | ホール素子 | |
| JPS59167028A (ja) | 化合物半導体集積回路装置の製造方法 | |
| JPH03240281A (ja) | ＧａＡｓホール素子 | |
| JP3287048B2 (ja) | ヘテロ接合磁電変換素子 | |
| JP3404838B2 (ja) | ＧａＩｎＡｓ／ＩｎＰヘテロ接合ホール素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080410 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090410 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100410 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |