JPS63142631A - ヘテロエピタキシャル構造の製造方法 - Google Patents
ヘテロエピタキシャル構造の製造方法Info
- Publication number
- JPS63142631A JPS63142631A JP62294293A JP29429387A JPS63142631A JP S63142631 A JPS63142631 A JP S63142631A JP 62294293 A JP62294293 A JP 62294293A JP 29429387 A JP29429387 A JP 29429387A JP S63142631 A JPS63142631 A JP S63142631A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- manufacturing
- implanted
- buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 125000005842 heteroatom Chemical group 0.000 title 1
- 239000000758 substrate Substances 0.000 claims description 50
- 239000000463 material Substances 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 36
- 239000004065 semiconductor Substances 0.000 claims description 27
- 150000002500 ions Chemical class 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 16
- 150000001875 compounds Chemical class 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 8
- 239000007943 implant Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- 239000013626 chemical specie Substances 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 229910052727 yttrium Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 92
- 239000013078 crystal Substances 0.000 description 21
- 238000002513 implantation Methods 0.000 description 21
- 229910021332 silicide Inorganic materials 0.000 description 15
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 14
- 235000012431 wafers Nutrition 0.000 description 14
- 239000011159 matrix material Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 238000000137 annealing Methods 0.000 description 11
- 229910018999 CoSi2 Inorganic materials 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 229910019001 CoSi Inorganic materials 0.000 description 7
- 241000894007 species Species 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 229910002091 carbon monoxide Inorganic materials 0.000 description 3
- 239000011247 coating layer Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- -1 oxygen ions Chemical class 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910021244 Co2Si Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 241000212342 Sium Species 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 1
- 229910001634 calcium fluoride Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 229910001430 chromium ion Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910001429 cobalt ion Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000002173 high-resolution transmission electron microscopy Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000003746 solid phase reaction Methods 0.000 description 1
- 238000010532 solid phase synthesis reaction Methods 0.000 description 1
- 238000010671 solid-state reaction Methods 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000004627 transmission electron microscopy Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
- C03B25/00—Annealing glass products
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
又里勿光互
本発明はへテロエピタキシャル構造の製作方法と半導体
デバイス及びそのような構造を含む他の製品に係る。
デバイス及びそのような構造を含む他の製品に係る。
溌訓Ｂ褌を児−
半導体デバイス技術の始めから、物理学者はへテロ構造
、すなわち単一の合成結晶中の異なる材料の層の組合せ
を母体とすることを主張してきた。この種の構造に対す
る関心は、そのような構造を含んだデバイスで達成でき
る可能性のある広範囲の特性を生じうるということであ
る。
、すなわち単一の合成結晶中の異なる材料の層の組合せ
を母体とすることを主張してきた。この種の構造に対す
る関心は、そのような構造を含んだデバイスで達成でき
る可能性のある広範囲の特性を生じうるということであ
る。
最近の数年で、この分野においてかなりの進歩が得られ
各種の材料の組合せを生じうる技術が知られている。た
とえば、米国特許第４．５５４，０４５号は材料シリサ
イド／シリコンへテロ構造について、シリサイドは本質
的に単結晶で、下のシリコン基板とはエピタキシャルで
あることを明らかにしている。
各種の材料の組合せを生じうる技術が知られている。た
とえば、米国特許第４．５５４，０４５号は材料シリサ
イド／シリコンへテロ構造について、シリサイドは本質
的に単結晶で、下のシリコン基板とはエピタキシャルで
あることを明らかにしている。
周知の技術は金属シリサイド層から成るヘテロ構造の形
成に技術を限定していない。たとえば、イシワラ（Ｉｓ
ｈｉｔｙａｒａ）ら、アプライド・フィジックス・レタ
ーズ（Ａｐｐｌｉｅｄ 他り佳９Ｌｅｔｔｅｒｓ）第４
０巻、６６−６８頁（１９８２）は、シリコン上にエピ
タキシャル誘電体層すなわちＣａＦ２を成長させる技術
について明らかにしいている。
成に技術を限定していない。たとえば、イシワラ（Ｉｓ
ｈｉｔｙａｒａ）ら、アプライド・フィジックス・レタ
ーズ（Ａｐｐｌｉｅｄ 他り佳９Ｌｅｔｔｅｒｓ）第４
０巻、６６−６８頁（１９８２）は、シリコン上にエピ
タキシャル誘電体層すなわちＣａＦ２を成長させる技術
について明らかにしいている。
ヘテロエピタキシャル構造を成長する従来技術のすべて
は、単結晶基板の表面上に材料を堆積させることを含む
。明らかに、一度エビタキシャル単結晶被覆層が形成さ
れると。
は、単結晶基板の表面上に材料を堆積させることを含む
。明らかに、一度エビタキシャル単結晶被覆層が形成さ
れると。
それは更にヘテロエピタキシャル層を形成するための基
板となる。従って、従来技術は堆積技術の特定の実施例
により形成されるＳｉ／ＣｏＳｉ２／Ｓｉ及びＳｉ／Ｃ
ａＦ２／Ｓｉヘテロ構造を知っている。
板となる。従って、従来技術は堆積技術の特定の実施例
により形成されるＳｉ／ＣｏＳｉ２／Ｓｉ及びＳｉ／Ｃ
ａＦ２／Ｓｉヘテロ構造を知っている。
従来技術はまた特定のへテロ構造、すなわちＳｉ／Ｓｉ
○、／５ｉ（ＳＯＩともよばれる）を形成するいくつか
の技術も知っている。構造的にはＳＯＩは５ｉ０２層が
単結晶層ではなく、事実典型的な場合アモルファスであ
るため、上でよんだヘテロ構造とは根本的に異なる。従
って、Ｓ○工構造はここで用いる用語としてのへテロエ
ピタキシャル構造ではない。ただし２種づけをする技術
を通して、シリコン被覆層の方向はその組合せを形成す
るシリコンウェハと同じ方向にすることはできる。
○、／５ｉ（ＳＯＩともよばれる）を形成するいくつか
の技術も知っている。構造的にはＳＯＩは５ｉ０２層が
単結晶層ではなく、事実典型的な場合アモルファスであ
るため、上でよんだヘテロ構造とは根本的に異なる。従
って、Ｓ○工構造はここで用いる用語としてのへテロエ
ピタキシャル構造ではない。ただし２種づけをする技術
を通して、シリコン被覆層の方向はその組合せを形成す
るシリコンウェハと同じ方向にすることはできる。
Ｓ○エ ヘテロ構造を形成するための １つの具体的な
技術は、シリコン基板中に酸素イオンを注入することを
含む。米国特許第３．８５５，００９号を参照のこと。
技術は、シリコン基板中に酸素イオンを注入することを
含む。米国特許第３．８５５，００９号を参照のこと。
シリコンウェハの主表面を適切に処理した後、酸素イオ
ンが主表面を通してウェハ中に注入される。
ンが主表面を通してウェハ中に注入される。
周知のように、そのようなイオンは母体の比較的狭い表
面領域中にとどまるようになり、浸透の平均深さく酸素
充満層の厚さ）は、イオンのエネルギーに依存する。’
００９特許はＳｉ被覆層中の損傷をアニール除去するた
め、１０００ないし１２００℃の温度で注入したウェハ
を加熱処理し、注人種からＳｉＯ２層を形成させた後、
Ｓｉ被覆層の厚さはＳｉの堆積により増すことを教えて
いる。その後半導体デバイスが周知の方式でエピタキシ
ャルシリコン被覆層中に形成できる。
面領域中にとどまるようになり、浸透の平均深さく酸素
充満層の厚さ）は、イオンのエネルギーに依存する。’
００９特許はＳｉ被覆層中の損傷をアニール除去するた
め、１０００ないし１２００℃の温度で注入したウェハ
を加熱処理し、注人種からＳｉＯ２層を形成させた後、
Ｓｉ被覆層の厚さはＳｉの堆積により増すことを教えて
いる。その後半導体デバイスが周知の方式でエピタキシ
ャルシリコン被覆層中に形成できる。
′００９ 特許はまた埋込みシリコンカーバイド及びシ
リコン窒化物層が、それぞれ炭素又は窒素イオンの注入
により１本質的に同じように形成できることも教えてい
る。シリコンへテロ構造を形成するこの従来技術は、シ
リコンウェハ中への比較的深いイオンの注入を含み、得
られる埋込みシリコン化合物層は非単結晶で、シリコン
母体とは非エピタキシャルである。
リコン窒化物層が、それぞれ炭素又は窒素イオンの注入
により１本質的に同じように形成できることも教えてい
る。シリコンへテロ構造を形成するこの従来技術は、シ
リコンウェハ中への比較的深いイオンの注入を含み、得
られる埋込みシリコン化合物層は非単結晶で、シリコン
母体とは非エピタキシャルである。
最近のいくつかの研究ではシリコン中に比較的重いイオ
ンを注入することが含まれる。
ンを注入することが含まれる。
エム・エフ・コズイキ（Ｍ 、 Ｎ 、Ｋｏｚｉｃｋｉ
）ら、インスティチュート・オブ・フィジックス・コン
ファレンス・シリーズ（Ｉ ｎ ｓ ｔ ｉ ｔ ｕ
ｔ ｅ廷Ｐｈｙｓｉｃｓ Ｃｏｎｆｅｒｅｎｃｅ ５ｅ
ｒｉｅｓ）第６７巻、３節、１３７−１４２頁（１９８
３）を参照のこと。
）ら、インスティチュート・オブ・フィジックス・コン
ファレンス・シリーズ（Ｉ ｎ ｓ ｔ ｉ ｔ ｕ
ｔ ｅ廷Ｐｈｙｓｉｃｓ Ｃｏｎｆｅｒｅｎｃｅ ５ｅ
ｒｉｅｓ）第６７巻、３節、１３７−１４２頁（１９８
３）を参照のこと。
これらの著者はコバルト及びクロムイオンを多結晶シリ
コンに注入することについて報告している。比較的高注
入エネルギー（３５０ＫｅＶ）を用いることにより、２
つのシリコン原子に対し１つの金属原子の平均組成の埋
込み領域が形成された。注入された試料は通常の炉アニ
−＃（９００，９５０又は１０２５℃）又は電子ビーム
アニールした。この技術は均一なエピタキシャル埋込み
層は形成しなかった。エフ・エイチ・サンチェ（Ｆ、Ｈ
。
コンに注入することについて報告している。比較的高注
入エネルギー（３５０ＫｅＶ）を用いることにより、２
つのシリコン原子に対し１つの金属原子の平均組成の埋
込み領域が形成された。注入された試料は通常の炉アニ
−＃（９００，９５０又は１０２５℃）又は電子ビーム
アニールした。この技術は均一なエピタキシャル埋込み
層は形成しなかった。エフ・エイチ・サンチェ（Ｆ、Ｈ
。
Ｓ ａｎｃｈｅｚ）ら：プロシーディング・オブ・ザ・
マテリアル・リサーチ・ソサイアテイ・シンポジウム（
Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ Ｍａｔｅｒｉ
ａｌｓＲｅｓｅａｒｃｈ ５ｏｃｉｅｔｙ Ｓｙｍｐｏ
ｓｉｕｍ Ｌ 第５１巻、４３９−４４４頁（１９８
６）は、単結晶シリコン試料中へのＣｒ、Ｆｅ、Ｃｏ及
びＮｉの注入について明らかにしている。
マテリアル・リサーチ・ソサイアテイ・シンポジウム（
Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ Ｍａｔｅｒｉ
ａｌｓＲｅｓｅａｒｃｈ ５ｏｃｉｅｔｙ Ｓｙｍｐｏ
ｓｉｕｍ Ｌ 第５１巻、４３９−４４４頁（１９８
６）は、単結晶シリコン試料中へのＣｒ、Ｆｅ、Ｃｏ及
びＮｉの注入について明らかにしている。
このように、従来技術は母体とエピタキシャルである埋
込み単結晶層の形成をする注入方法については、何ら知
っていない。更に、従来の注入プロセスにより形成され
るシリサイド層は、粒界、線及び点欠陥及び恐らく２な
いしそれ以上の相の存在により、比較的低導電率である
。比較的導電率が低く、欠陥密度が高いため、そのよう
な従来技術の埋込みシリサイド層は、金属ベーストラン
ジスタのような用途には不適切で、少なくとも多層集積
デバイス中の導電体材料としての有用さを減少させる。
込み単結晶層の形成をする注入方法については、何ら知
っていない。更に、従来の注入プロセスにより形成され
るシリサイド層は、粒界、線及び点欠陥及び恐らく２な
いしそれ以上の相の存在により、比較的低導電率である
。比較的導電率が低く、欠陥密度が高いため、そのよう
な従来技術の埋込みシリサイド層は、金属ベーストラン
ジスタのような用途には不適切で、少なくとも多層集積
デバイス中の導電体材料としての有用さを減少させる。
それに対し、従来技術の堆積法はシリコン上にシリサイ
ド又は他の材料のエピタキシャル層を生成させ、その上
にエピタキシャルシリコンを形成し、エピタキシャルシ
リサイド又は他の材料の埋込み層を形成する。しかし、
これらの堆積プロセスは遅く、きわめて清浄な高真空
条件下でのみ成功することができ（従って、典型的な場
合、製造環境では容易には実施できない）、界面の不純
物を構造中に生じる傾向があり、開始時の材料中の本質
的に全ての不純物をシリサイド中に取り入れることにな
る。
ド又は他の材料のエピタキシャル層を生成させ、その上
にエピタキシャルシリコンを形成し、エピタキシャルシ
リサイド又は他の材料の埋込み層を形成する。しかし、
これらの堆積プロセスは遅く、きわめて清浄な高真空
条件下でのみ成功することができ（従って、典型的な場
合、製造環境では容易には実施できない）、界面の不純
物を構造中に生じる傾向があり、開始時の材料中の本質
的に全ての不純物をシリサイド中に取り入れることにな
る。
金属シリサイド及び恐らく他の材料の埋込み、高品質エ
ピタキシャル単結晶層を含む半導体デバイスのような製
品が重要になる可能性を考えると、高生産性の可能性を
もつ一般に入手しうる装置で、製造環境において実施で
き１本質的に不純物のない界面ができ、開始時の材料中
の少くとも１つの中に存在する不純物が除去できるその
ような埋込み層の形成方法は、本質的に関心がもたれる
。本明細書はそのような方法を明らかにする。
ピタキシャル単結晶層を含む半導体デバイスのような製
品が重要になる可能性を考えると、高生産性の可能性を
もつ一般に入手しうる装置で、製造環境において実施で
き１本質的に不純物のない界面ができ、開始時の材料中
の少くとも１つの中に存在する不純物が除去できるその
ような埋込み層の形成方法は、本質的に関心がもたれる
。本明細書はそのような方法を明らかにする。
、肝１退ｍ義
“メンタキシ−”という用語で第２の材料基体が第１の
材料基体とエピタキシャルであるように本質的に単結晶
の第１の材料内に本質的に単結晶である第２の材料基体
（典型的な場合、薄い層）（第１及び第２の材料はそれ
らの化学的組成が異なる）を直接形成するプロセスを意
味する。メソタキシーは、従ってエピタキシーとは本質
的に異なる。エピタキシーは第１の材料上に第２の材料
層を形成することを指し１層は基板とエピタキシャルで
ある。
材料基体とエピタキシャルであるように本質的に単結晶
の第１の材料内に本質的に単結晶である第２の材料基体
（典型的な場合、薄い層）（第１及び第２の材料はそれ
らの化学的組成が異なる）を直接形成するプロセスを意
味する。メソタキシーは、従ってエピタキシーとは本質
的に異なる。エピタキシーは第１の材料上に第２の材料
層を形成することを指し１層は基板とエピタキシャルで
ある。
″単結晶”基体というのは、ここでは基体全体にわたっ
て本質的に同じ結晶方向をもつ結晶材料の基体である。
て本質的に同じ結晶方向をもつ結晶材料の基体である。
現在の使用法に従い、基体は転位のような欠陥を含んで
も、単結晶と考えられる。
も、単結晶と考えられる。
少くとも２つの結晶格子方向が２つの基体の界面を横切
って連続しているなら、１つの結晶基体はそれと接する
もう１つの結晶基体と“エピタキシャル”である。
って連続しているなら、１つの結晶基体はそれと接する
もう１つの結晶基体と“エピタキシャル”である。
″ヘテロ構造″ということでは、複数の組成的に異なる
領域（典型的な場合組成的に異なる層）から成る構造（
典型的な場合多層構造）をここでは意味する。
領域（典型的な場合組成的に異なる層）から成る構造（
典型的な場合多層構造）をここでは意味する。
１′へテロエピタキシャル″構造は、ここでは少くとも
１つの領域がもう１つの組成的に異なる領域とエピタキ
シャルであるヘテロ構造である。
１つの領域がもう１つの組成的に異なる領域とエピタキ
シャルであるヘテロ構造である。
又尻立！亙
ここでは第１の材料母体中に埋め込まれた第２の材料層
を含むヘテロエピタキシャル構造を形成する（１′メソ
タキシー″とよばれる）新しい方式について述べる。そ
れは単結晶基体中へのイオンの注入と、注入された基体
の適切な熱処理を含む。
を含むヘテロエピタキシャル構造を形成する（１′メソ
タキシー″とよばれる）新しい方式について述べる。そ
れは単結晶基体中へのイオンの注入と、注入された基体
の適切な熱処理を含む。
新しい方法について、ここでは主としてシリコン母体中
の埋込み金属シリサイド（基本的にＣｏＳｉ２．ＣｒＳ
ｉ、、ＴｉＳｉ、およびＮ１５ｌｚ）の形成について述
べるが、他の半導体（たとえばＧｅ）及びＩＶ−Ｖ及び
ＩＩ −ＶＩ半導体のような他の可能な化合物半導体及
び他の種類の母体（たとえば金属又は絶縁体）及び他の
原子性人種（たとえばＳｉ中へのＹ又はＭｇ及び、たと
えばＣＯとＮｉのような注入種の組合せ）も、熱力学的
及び結晶学的にメソタキシーに適していることがわかる
。
の埋込み金属シリサイド（基本的にＣｏＳｉ２．ＣｒＳ
ｉ、、ＴｉＳｉ、およびＮ１５ｌｚ）の形成について述
べるが、他の半導体（たとえばＧｅ）及びＩＶ−Ｖ及び
ＩＩ −ＶＩ半導体のような他の可能な化合物半導体及
び他の種類の母体（たとえば金属又は絶縁体）及び他の
原子性人種（たとえばＳｉ中へのＹ又はＭｇ及び、たと
えばＣＯとＮｉのような注入種の組合せ）も、熱力学的
及び結晶学的にメソタキシーに適していることがわかる
。
従って、最初どの技術について一般的に説明する。
本発明の方法は、主表面を有する単結晶基体（たとえば
半導体ウェハ）を準備すること。
半導体ウェハ）を準備すること。
少くとも１つの（しばしば比較的厚い）化学種のイオン
を、基体の主表面下のあらかじめ決められた平均深さま
で、注人種が比較的多い埋込み層が形成されるよう注入
することを含む。注入に続いて、注入された基体が熱処
理される。注入及び熱処理条件は、埋込み注入種充満層
が第２の材料層に変換されるように選ばれる。第２の材
料は第１の材料とは異なり、注入種を含む本質的に化学
量論的組成の化合物である。条件はまた、得られた埋込
み第２材料層が、本質的に単結晶で第１の材料母体とエ
ピタキシャルであるように選ばれる。第２の材料層及び
第１の材料／第２の材料界面には、本質的に不純物はな
い。
を、基体の主表面下のあらかじめ決められた平均深さま
で、注人種が比較的多い埋込み層が形成されるよう注入
することを含む。注入に続いて、注入された基体が熱処
理される。注入及び熱処理条件は、埋込み注入種充満層
が第２の材料層に変換されるように選ばれる。第２の材
料は第１の材料とは異なり、注入種を含む本質的に化学
量論的組成の化合物である。条件はまた、得られた埋込
み第２材料層が、本質的に単結晶で第１の材料母体とエ
ピタキシャルであるように選ばれる。第２の材料層及び
第１の材料／第２の材料界面には、本質的に不純物はな
い。
このようにして生成したベテロ構造は、次にたとえば電
子、光又は光電子デバイス又は複数のデバイスのような
製品を形成するため、任意の適当な方法で処理すること
ができる。
子、光又は光電子デバイス又は複数のデバイスのような
製品を形成するため、任意の適当な方法で処理すること
ができる。
処理技術は当業者には周知である。たとえば。
ディー・ジェイ・エリオツド（Ｄ 、 Ｊ 、Ｅｌｌｉ
ｏｔ）、″集積回路製作技術″マグローヒル、１９８２
を参照のこと。
ｏｔ）、″集積回路製作技術″マグローヒル、１９８２
を参照のこと。
上の記述にあう技術的に重要なプロセスは存在しないこ
とを知っている。しかし、一般に方法は存在しうる。本
質的に重要であるへテロエピタキシャルＳｉ／金属シリ
サイド／Ｓｉ構造にそれを応用することを考える。重要
である理由は、特にそれが高品質デバイス用途が保障さ
れる本質的に高結晶性あるいは電子的特性をもつ埋込み
シリサイド層を、それが生じうるからである。更に、メ
ソタキシーが可能であることを暗示する従来技術につい
ては何も知らず、メンタキシ−の本発明が実際驚くべき
ことであると考える。
とを知っている。しかし、一般に方法は存在しうる。本
質的に重要であるへテロエピタキシャルＳｉ／金属シリ
サイド／Ｓｉ構造にそれを応用することを考える。重要
である理由は、特にそれが高品質デバイス用途が保障さ
れる本質的に高結晶性あるいは電子的特性をもつ埋込み
シリサイド層を、それが生じうるからである。更に、メ
ソタキシーが可能であることを暗示する従来技術につい
ては何も知らず、メンタキシ−の本発明が実際驚くべき
ことであると考える。
夫１粁
本発明の技術の特徴は、注入機が多い埋込み層が形成さ
れるよう、基板中にイオン（しばしば比較的重い）を注
入することである。
れるよう、基板中にイオン（しばしば比較的重い）を注
入することである。
従来技術は埋込み金属充満層が形成されるよう（先に引
用したコライキーらの論文参照）ＣＯ及びＣｒを多結晶
Ｓｉに高エネルギー注入する例を知っているが、当業者
は一般にイオンによる半導体ターゲットのスパッタリン
グは注入機の得られる濃度が比較的低く限られることを
予想する。たとえば、ゼット・エル・リアウ（Ｚ 、
Ｌ 、 Ｌｉａｕ）ら、ジャーナル・オブ・バキアム・
サイエンス・アンド・テクノロジー（Ｊｏｕｒｎａｌ
ｏｆ Ｖａｃｕｕｍ ５ｃｉｅｎｃｅ ａｎｄＴｅｃｈ
ｎｏｌｏｇｙ）、第１５巻、１６２９−１６３５頁（１
９７８）を参照のこと。また、サンチェ（Ｓａｎｃｈｅ
ｚ）ら（先に引用）の第１図を参照のこと。この図は注
入条件では埋込み層は形成されないことを示している。
用したコライキーらの論文参照）ＣＯ及びＣｒを多結晶
Ｓｉに高エネルギー注入する例を知っているが、当業者
は一般にイオンによる半導体ターゲットのスパッタリン
グは注入機の得られる濃度が比較的低く限られることを
予想する。たとえば、ゼット・エル・リアウ（Ｚ 、
Ｌ 、 Ｌｉａｕ）ら、ジャーナル・オブ・バキアム・
サイエンス・アンド・テクノロジー（Ｊｏｕｒｎａｌ
ｏｆ Ｖａｃｕｕｍ ５ｃｉｅｎｃｅ ａｎｄＴｅｃｈ
ｎｏｌｏｇｙ）、第１５巻、１６２９−１６３５頁（１
９７８）を参照のこと。また、サンチェ（Ｓａｎｃｈｅ
ｚ）ら（先に引用）の第１図を参照のこと。この図は注
入条件では埋込み層は形成されないことを示している。
しかし、我々はそれとは違って、広範囲の予想にもかか
わらず、比較的重い（原子番号〉８、典型的な場合〉２
０）元素が多い埋込み層が、一般に入手しうる注入機を
用いたイオン注入により実際に形成できることを示した
。
わらず、比較的重い（原子番号〉８、典型的な場合〉２
０）元素が多い埋込み層が、一般に入手しうる注入機を
用いたイオン注入により実際に形成できることを示した
。
本発明の技術の別のそして非常に重要な特徴は、所望の
化合物の形成を促進する条件下での、半導体と注入機と
の固相反応で、それが埋め込まれる母体内の埋込み単結
晶エピタキシャルとして、化合物の形成も促進される。
化合物の形成を促進する条件下での、半導体と注入機と
の固相反応で、それが埋め込まれる母体内の埋込み単結
晶エピタキシャルとして、化合物の形成も促進される。
このことは典型的な場合、特に半導体及び化合物の格子
構造及び格子定数が本質的に整合し、格子定数が一般に
約５％以下しか異ならないことを必要とする。
構造及び格子定数が本質的に整合し、格子定数が一般に
約５％以下しか異ならないことを必要とする。
第１図は本発明に従う三層へテロ構造の例を概略的に示
す。それは本質的に単結晶の下部及び上部の第１の材料
（たとえば半導体）層、１０及び１２を示し、それらの
間に本質的に単結晶の化合物層１１が存在する。上で述
べたように、１１は１０及び１２の両方とエピタキシャ
ルである。
す。それは本質的に単結晶の下部及び上部の第１の材料
（たとえば半導体）層、１０及び１２を示し、それらの
間に本質的に単結晶の化合物層１１が存在する。上で述
べたように、１１は１０及び１２の両方とエピタキシャ
ルである。
当業者には容易に認識されるように、デバイスは半導体
上部層１２中に直接形成でき、あるいは１２は工ないし
それ以上の層を形成するための基板を形成する。たとえ
ば、１２の厚さは同じ半導体の基板上にエピタキシャル
半導体層を成長させるため周知の方法で厚くでき、その
後デバイスを最上部層中に形成できる。たとえば、′０
０９特許を参照のこと。他方、もう１つの半導体（例え
ばＧ ａ Ａ ｓ ）のへテロエピタキシャル層を、周
知の技術によりたとえばＳｉ層上に成長でき、デバイス
を最上部層中に形成できる。
上部層１２中に直接形成でき、あるいは１２は工ないし
それ以上の層を形成するための基板を形成する。たとえ
ば、１２の厚さは同じ半導体の基板上にエピタキシャル
半導体層を成長させるため周知の方法で厚くでき、その
後デバイスを最上部層中に形成できる。たとえば、′０
０９特許を参照のこと。他方、もう１つの半導体（例え
ばＧ ａ Ａ ｓ ）のへテロエピタキシャル層を、周
知の技術によりたとえばＳｉ層上に成長でき、デバイス
を最上部層中に形成できる。
イオンの制御された量が、半導体基板の主表面全体又は
主要な一部分中に本質的に均一に注入できること、ある
いは注入はパターン形成された注入層を生じるように（
恐らく異なる領域には異なるドーズ量を用いる）注入を
局部的に行うことは、当業者には認識されよう。後者の
場合、基板上のパターン形成されたマスク又はプログラ
ムされた焦点のあったイオンビームが、パターン形成さ
れた注入を行うために使用できる。更に、注入深さはイ
オンエネルギーに直接関係するから、表面から距離の変
る埋込み化合物領域を生成させることが可能である。た
とえば、このようなことができることは、ＶＬＳＩチッ
プ中に多層の導電体構成を生成させるために用いると有
利である。
主要な一部分中に本質的に均一に注入できること、ある
いは注入はパターン形成された注入層を生じるように（
恐らく異なる領域には異なるドーズ量を用いる）注入を
局部的に行うことは、当業者には認識されよう。後者の
場合、基板上のパターン形成されたマスク又はプログラ
ムされた焦点のあったイオンビームが、パターン形成さ
れた注入を行うために使用できる。更に、注入深さはイ
オンエネルギーに直接関係するから、表面から距離の変
る埋込み化合物領域を生成させることが可能である。た
とえば、このようなことができることは、ＶＬＳＩチッ
プ中に多層の導電体構成を生成させるために用いると有
利である。
ここで、本発明の具体的な実施例、すなわち、Ｓｉ母体
中のＣｏＳｉ、の埋込みエピタキシャル層のメソタキー
による形成について詳細に述べる。周知のように、Ｃｏ
及びＳｉは多数の化合物を形成し、その中のＣｏ２Ｓｉ
。
中のＣｏＳｉ、の埋込みエピタキシャル層のメソタキー
による形成について詳細に述べる。周知のように、Ｃｏ
及びＳｉは多数の化合物を形成し、その中のＣｏ２Ｓｉ
。
ＣｏＳｉ、ＣｏＳｉ、の中の最後のもののみがＳｉと可
能なエピタキシーを作るために必要な結晶構造と格子定
数をもつ。従って、注入条件及び熱処理は、ＣｏＳｉ２
が形成されるように選ばなければならない。他の条件に
ついては以下に述べる。
能なエピタキシーを作るために必要な結晶構造と格子定
数をもつ。従って、注入条件及び熱処理は、ＣｏＳｉ２
が形成されるように選ばなければならない。他の条件に
ついては以下に述べる。
例えば、２００ＫｅＶ、 〜２０μＡ／ｃｍ”走査”Ｃ
ｏ＋ビームを用いた。（１００）及び（１１１）面の両
方のＳｉウェハを基板として用いた。主表面は通常の方
法で前処理し、基板は典型的な場合３００−５００℃の
温度に保たれたステンレススチールブロックにしっかり
と固定した。しかし、基板のある程度のビームによる加
熱は避けられなかった。
ｏ＋ビームを用いた。（１００）及び（１１１）面の両
方のＳｉウェハを基板として用いた。主表面は通常の方
法で前処理し、基板は典型的な場合３００−５００℃の
温度に保たれたステンレススチールブロックにしっかり
と固定した。しかし、基板のある程度のビームによる加
熱は避けられなかった。
注入後、試料は以下で詳細に述べるように熱処理した。
熱処理によって注入されたＣＯの本質的に全部が埋込み
にｏＳｉ２の形成に寄与するから、与えられた厚さの埋
込み層を得るのに必要なドーズを決めることは容易であ
る。たとえば、０．１μｍのＣ０８ｉ２の厚さには、ｃ
ｏの約２．５ ・１０１７／ｃｍ２の注入を必要とする
。
にｏＳｉ２の形成に寄与するから、与えられた厚さの埋
込み層を得るのに必要なドーズを決めることは容易であ
る。たとえば、０．１μｍのＣ０８ｉ２の厚さには、ｃ
ｏの約２．５ ・１０１７／ｃｍ２の注入を必要とする
。
第２図は注入したままの（１００）Ｓｉ基板中のランダ
ム方向及びチャネル（１００）方向のラザフォード・後
方散乱スペクトロスコピー（ＲＢＳ）信号を示す。２０
及び２１はそれぞれ（１００）チャネル及びランダム信
号を示す。そのようなＲＢＳ信号は一般に結晶品質の尺
度として受は入れられている。
ム方向及びチャネル（１００）方向のラザフォード・後
方散乱スペクトロスコピー（ＲＢＳ）信号を示す。２０
及び２１はそれぞれ（１００）チャネル及びランダム信
号を示す。そのようなＲＢＳ信号は一般に結晶品質の尺
度として受は入れられている。
注入条件は基板は名目上３５０°Ｃで、２００Ｋ ｅ
Ｖ、 ３ ・１０”／ａｎ２Ｃｏであった。第２図はＣ
ＯがＳｉ表面下に埋め込まれ；ピークＣＯ濃度は約１１
５ｎｍの深さにおいて、２７．５原子％であることを示
す。第２図はまた、注入したままのＣＯ充満領域はある
程度のＳｉ母体と整合したある程度の結晶秩序（ｘ −
１ｎは約５５％）をもつが、明らかにデバイス製作に適
した材料ではないことも示している。Ｘ□１１はランダ
ム方向に対するチャネリング方向の観測されたＲＢＳ信
号の比の最小値で、結晶品質の標準的な尺度である。
Ｖ、 ３ ・１０”／ａｎ２Ｃｏであった。第２図はＣ
ＯがＳｉ表面下に埋め込まれ；ピークＣＯ濃度は約１１
５ｎｍの深さにおいて、２７．５原子％であることを示
す。第２図はまた、注入したままのＣＯ充満領域はある
程度のＳｉ母体と整合したある程度の結晶秩序（ｘ −
１ｎは約５５％）をもつが、明らかにデバイス製作に適
した材料ではないことも示している。Ｘ□１１はランダ
ム方向に対するチャネリング方向の観測されたＲＢＳ信
号の比の最小値で、結晶品質の標準的な尺度である。
低温アニール（６００℃で１時間）により、ＲＢＳＣｏ
分布にほんのわずかの変化が生じ、結晶品質はほとんど
改善されずにＧｏがある程度再分布したことを示してい
る。
分布にほんのわずかの変化が生じ、結晶品質はほとんど
改善されずにＧｏがある程度再分布したことを示してい
る。
しかし、その後の高温処理（１０００”Ｃで１ｉ２時間
）によって、第３図かられかるような著しい変換が生じ
た。この図で３０及び３１はそれぞれチャネル及びラン
ダム信号をさす。００分布は急激な端部、すなわち、化
学量論的組成の（、ｏＳｉ２に対する特性信号をもち、
チャネル信号は著しく減少した（たとえばＸ ｍ ｌ□
は約１２％（後者は埋込み層が高結晶品質であることを
示す。） 第３図はまた、埋込み層はＳｉ母体とエピタキシャルで
、最上部Ｓｉ層の結晶性は、注入したままの状態に比べ
本質的に改善されたことを示している。破線３１は６０
ｎｍの最上部Ｓｉ層と実効的に無限の厚さのＳｉ底部層
の間にはさまれたＣｏＳｉ２の１１０ｎｍの層に対する
無秩序なＲＢＳスペクトルの計算機シミュレーションに
より得られたもので、測定されたスペクトルとよく一致
している。
）によって、第３図かられかるような著しい変換が生じ
た。この図で３０及び３１はそれぞれチャネル及びラン
ダム信号をさす。００分布は急激な端部、すなわち、化
学量論的組成の（、ｏＳｉ２に対する特性信号をもち、
チャネル信号は著しく減少した（たとえばＸ ｍ ｌ□
は約１２％（後者は埋込み層が高結晶品質であることを
示す。） 第３図はまた、埋込み層はＳｉ母体とエピタキシャルで
、最上部Ｓｉ層の結晶性は、注入したままの状態に比べ
本質的に改善されたことを示している。破線３１は６０
ｎｍの最上部Ｓｉ層と実効的に無限の厚さのＳｉ底部層
の間にはさまれたＣｏＳｉ２の１１０ｎｍの層に対する
無秩序なＲＢＳスペクトルの計算機シミュレーションに
より得られたもので、測定されたスペクトルとよく一致
している。
本発明に従う埋込み層は典型的な場合、同じ試料中の注
入したままのＸ ｍ ｉ□に比べ本質的に小さい（少く
とも５０％小さい） Ｘ、、、、□を有する。
入したままのＸ ｍ ｉ□に比べ本質的に小さい（少く
とも５０％小さい） Ｘ、、、、□を有する。
要するに、第２図及び第３図は示された条件下で、高結
晶性のへテロエピタキシャル構造（Ｓ ｉ／Ｃｏ Ｓ
ｉ、／Ｓ ｉ）がメソタキシーにより生成できることを
示している。他の実験結果もこの結論と一致し、このこ
とを強請している。例えば、断面透過電顕もＣｏＳ ｉ
□領領域母体とエピタキシャルの単結晶材料であること
を示している。Ｓｉ／ＣｏＳｉ、界面の高分解能透過電
顕は、それらが急峻で、エピタキシャルで１本質的にな
めらかであることを示している。（１００）方向の界面
が相射的になめらかであることは、特に興味深い。
晶性のへテロエピタキシャル構造（Ｓ ｉ／Ｃｏ Ｓ
ｉ、／Ｓ ｉ）がメソタキシーにより生成できることを
示している。他の実験結果もこの結論と一致し、このこ
とを強請している。例えば、断面透過電顕もＣｏＳ ｉ
□領領域母体とエピタキシャルの単結晶材料であること
を示している。Ｓｉ／ＣｏＳｉ、界面の高分解能透過電
顕は、それらが急峻で、エピタキシャルで１本質的にな
めらかであることを示している。（１００）方向の界面
が相射的になめらかであることは、特に興味深い。
なぜなら、ｃｏｓｉｚ（及び他のシリサイド）は他の固
相法では（１００）Ｓｉ上に本質的にファセットを発生
させることなく成長できないからである。デバイスは（
１００）Ｓｉ上に最も多く作られるから、従来技術のＳ
ｉ／ Ｃｏ Ｓ ｉ２ヘテロエピタキシャル構造中にフ
ァセットのある界面が存在することは、かなり不利であ
る。本発明の技術は、この欠点が本質的にない。
相法では（１００）Ｓｉ上に本質的にファセットを発生
させることなく成長できないからである。デバイスは（
１００）Ｓｉ上に最も多く作られるから、従来技術のＳ
ｉ／ Ｃｏ Ｓ ｉ２ヘテロエピタキシャル構造中にフ
ァセットのある界面が存在することは、かなり不利であ
る。本発明の技術は、この欠点が本質的にない。
従来技術に付随したもう１つの問題−は、高純度埋込み
層と原始的に清浄な界面を得ることの困難さである。当
業者には認識されるように、不純物が存在すると抵抗が
高くなったり、界面準位が高くなり、それらはそのよう
な材料中に形成したデバイスの動作特性に悪影響をもち
つる。この問題は本発明の技術には存在しない。なぜな
らば、注入技術はビームから好ましい原子種を除く全て
のものを本質的に除くことになるため、界面は決して露
出されないからである。
層と原始的に清浄な界面を得ることの困難さである。当
業者には認識されるように、不純物が存在すると抵抗が
高くなったり、界面準位が高くなり、それらはそのよう
な材料中に形成したデバイスの動作特性に悪影響をもち
つる。この問題は本発明の技術には存在しない。なぜな
らば、注入技術はビームから好ましい原子種を除く全て
のものを本質的に除くことになるため、界面は決して露
出されないからである。
ＲＢＳは埋込み層の品質の量的な情報を生じる唯一の実
験技術ではない。埋込み導電層の抵抗比（ＲＲ，Ｒが抵
抗率でＴが絶対温度であるとき、Ｒ（Ｔ＝３００°Ｋ）
／Ｒ（Ｔ＝４．２°Ｋ）で定義される。）が決められ
、層の構造的完全性、結晶欠陥密度、界面荒さ、化学的
純度及び化学量論的組成からのずれに対する感度のよい
指標として知られ、ＲＲの値が大きいほど高品質材料で
あることを表おす。本発明に従って作られる埋込み金属
層において、ＲＲは典型的な場合本質的に１より大きく
、好ましくは７５である。例えばＳｉ中に埋め込まれ、
本質的に上で述べたようにメソタキシーにより生成した
Ｃｏ５１ｚ層のＲＲは、１５．４８であることがわかり
、 これは従来技術のエピタキシャルＣ０Ｓｉ２薄膜の
それより２倍大きい。
験技術ではない。埋込み導電層の抵抗比（ＲＲ，Ｒが抵
抗率でＴが絶対温度であるとき、Ｒ（Ｔ＝３００°Ｋ）
／Ｒ（Ｔ＝４．２°Ｋ）で定義される。）が決められ
、層の構造的完全性、結晶欠陥密度、界面荒さ、化学的
純度及び化学量論的組成からのずれに対する感度のよい
指標として知られ、ＲＲの値が大きいほど高品質材料で
あることを表おす。本発明に従って作られる埋込み金属
層において、ＲＲは典型的な場合本質的に１より大きく
、好ましくは７５である。例えばＳｉ中に埋め込まれ、
本質的に上で述べたようにメソタキシーにより生成した
Ｃｏ５１ｚ層のＲＲは、１５．４８であることがわかり
、 これは従来技術のエピタキシャルＣ０Ｓｉ２薄膜の
それより２倍大きい。
典型的な場合、メンタキシ−を達成するため、いくつか
のプロセスパラメータを適切に選ばなければならない。
のプロセスパラメータを適切に選ばなければならない。
一般的にその中には注入中の基板温度、イオンエネルギ
ー及びドーズ、アニーリング温度及び時間がある。適切
なパラメータの値は少くともある程度は基板及び注人種
の性質に依存すると予想されるから、一般的には正確な
パラメータを与えることはできない。しかし、Ｓｉ中の
ＣｏＳｉ。
ー及びドーズ、アニーリング温度及び時間がある。適切
なパラメータの値は少くともある程度は基板及び注人種
の性質に依存すると予想されるから、一般的には正確な
パラメータを与えることはできない。しかし、Ｓｉ中の
ＣｏＳｉ。
のメソタキシーの我々の実験に一部基いて、基板はアモ
ルファス化するのを避け、あるいは母体中の注入種の拡
散を助けるため、室温以上（たとえばＳｉの場合３００
−５００℃）に保つのが有利であることがわかった。更
に、イオンエネルギーは埋込み層を形成し、スパッタリ
ングによる注人種の損失を避けるため、比較的高く （
たとえば１００ｋｅＶ）保つ必要があり、イオンドーズ
もアニーリングによって化学量論的組成が達成されるよ
う、十分高い必要がある。更になお、母体中の原子の再
配置とともに、化合物の形成が起こりうるようにアニー
ル温度は十分高く、しかし埋込み化合物層の劣化（たと
えば抵抗の増加によって表わされる）を避けるように、
十分低くなければならない。例えば、Ｓｉ／ＣｏＳｉ２
／ Ｓ ｉ系におイテ、６００−８５０℃の範囲のアニ
ーリングによれば一般的に埋込み層の品質はある程度改
善される（注入したままの状態から約３−４倍ＲＲが増
す）が、８５０−１１００℃の範囲のアニーリング（好
ましくは約１０００℃）によっては遥かに大きな改善が
得られる。約１１００℃以上のアニーリングでは、埋込
み層の品質は劣化する。しかし、少くとも場合によって
は多段階加熱処理、たとえば低温アニールとそれに続く
高温アニールを行うのが有利である可能性がある。
ルファス化するのを避け、あるいは母体中の注入種の拡
散を助けるため、室温以上（たとえばＳｉの場合３００
−５００℃）に保つのが有利であることがわかった。更
に、イオンエネルギーは埋込み層を形成し、スパッタリ
ングによる注人種の損失を避けるため、比較的高く （
たとえば１００ｋｅＶ）保つ必要があり、イオンドーズ
もアニーリングによって化学量論的組成が達成されるよ
う、十分高い必要がある。更になお、母体中の原子の再
配置とともに、化合物の形成が起こりうるようにアニー
ル温度は十分高く、しかし埋込み化合物層の劣化（たと
えば抵抗の増加によって表わされる）を避けるように、
十分低くなければならない。例えば、Ｓｉ／ＣｏＳｉ２
／ Ｓ ｉ系におイテ、６００−８５０℃の範囲のアニ
ーリングによれば一般的に埋込み層の品質はある程度改
善される（注入したままの状態から約３−４倍ＲＲが増
す）が、８５０−１１００℃の範囲のアニーリング（好
ましくは約１０００℃）によっては遥かに大きな改善が
得られる。約１１００℃以上のアニーリングでは、埋込
み層の品質は劣化する。しかし、少くとも場合によって
は多段階加熱処理、たとえば低温アニールとそれに続く
高温アニールを行うのが有利である可能性がある。
メンタキシ−において、埋込み層は最上部半導体層によ
ってあらゆる場合に保護される。
ってあらゆる場合に保護される。
その結果、アニーリング温度は従来技術の堆積法で可能
なものより、高くできる。これは本発明の技術の更に有
利な点である。なぜならば、アニーリング温度が高いほ
ど、一般的に最上部半導体層とともに、埋込み層の品質
が改善されるからである。
なものより、高くできる。これは本発明の技術の更に有
利な点である。なぜならば、アニーリング温度が高いほ
ど、一般的に最上部半導体層とともに、埋込み層の品質
が改善されるからである。
これらの結果のある程度は第１表に含まれるデータで明
らかである。この表は、Ｓｉ／ＣｏＳｉ２／Ｓｉ系に関
するもので、Ｃｏ注入は２００ｋｅＶにおいてである。
らかである。この表は、Ｓｉ／ＣｏＳｉ２／Ｓｉ系に関
するもので、Ｃｏ注入は２００ｋｅＶにおいてである。
第１表中のデータかられかるように、埋込み層の詳細な
特性は、基板の方位に依存する。たとえば、（１００）
方位は約１２％のＸ□１□とＲＲ＞１０をもつ埋込み層
を生じ、（１１１）方位は約７％のＸ ｍ ｌｖとＲＲ
〜７の層を生じる６Ｓｉ中の埋込みＣｏＳｉ２の成長に
は成功しないことがわかっている条件を引用することに
より、上の点を更に説明することにする。
特性は、基板の方位に依存する。たとえば、（１００）
方位は約１２％のＸ□１□とＲＲ＞１０をもつ埋込み層
を生じ、（１１１）方位は約７％のＸ ｍ ｌｖとＲＲ
〜７の層を生じる６Ｓｉ中の埋込みＣｏＳｉ２の成長に
は成功しないことがわかっている条件を引用することに
より、上の点を更に説明することにする。
７７’Ｋ、室温及び２６０℃の注入温度はすべてアモル
ファス８１表面を生じ、あるいは埋め込まれたＣＯの多
い層を形成するのに失敗している。しばしばそのような
低温注入試料を１０００℃で７ニールすると、表面への
Ｃｏの移動が観測された。１・１０１ｒ″、５・１０１
５及び１ ・１０１７／ａｎ”のドースでは我々が用い
たアニール条件では化学量論的組成の層は形成されなか
った。
ファス８１表面を生じ、あるいは埋め込まれたＣＯの多
い層を形成するのに失敗している。しばしばそのような
低温注入試料を１０００℃で７ニールすると、表面への
Ｃｏの移動が観測された。１・１０１ｒ″、５・１０１
５及び１ ・１０１７／ａｎ”のドースでは我々が用い
たアニール条件では化学量論的組成の層は形成されなか
った。
第１図中に描かれた基本的な構造に基く各種のデバイス
応用が考えられる。デバイスの例の概略構造が’００９
特許の第３図に示されており、その特許の４及び５列に
述べられている。メソタキシーはまた、光及び光電子デ
バイスにも有利に用いられる可能性がある。
応用が考えられる。デバイスの例の概略構造が’００９
特許の第３図に示されており、その特許の４及び５列に
述べられている。メソタキシーはまた、光及び光電子デ
バイスにも有利に用いられる可能性がある。
メソタキシーの他の考えられるデバイス応用には、裏面
ゲートを含むＭ ＯＳ Ｆ Ｅ Ｔ又は埋込み接地面を
含むＭＯＳＦＥＴ又は他のデバイスが含まれる。後者の
用途は第４図中に概略的に示されており、その中で領域
４０゜４１及び４２はそれぞれ、たとえばＰ、Ｐ”及び
Ｐ１伝導形で、４３はパターン形成された酸化物、 ４
４は金属部形成領域をさし、４５は金属部を形成した貫
通孔で、それにより埋込み接地面１１がメソタキシーに
より作られる。また、ソース、ドレイン領域及びゲート
への電気的接触を作るための手段も示されている。
ゲートを含むＭ ＯＳ Ｆ Ｅ Ｔ又は埋込み接地面を
含むＭＯＳＦＥＴ又は他のデバイスが含まれる。後者の
用途は第４図中に概略的に示されており、その中で領域
４０゜４１及び４２はそれぞれ、たとえばＰ、Ｐ”及び
Ｐ１伝導形で、４３はパターン形成された酸化物、 ４
４は金属部形成領域をさし、４５は金属部を形成した貫
通孔で、それにより埋込み接地面１１がメソタキシーに
より作られる。また、ソース、ドレイン領域及びゲート
への電気的接触を作るための手段も示されている。
メソタキシーにより、別の半導体中にある半導体層たと
えばＳｉ中のＣｒ Ｓ ｉ ２ を形成し、２つの半導
体は異なる禁制帯をもつことも可能である。そのような
組合せはＭＢＥによってのみ生じることが従来知られて
いたが、ヘテロ接合トランジスタのような有用な電子デ
バイスを作ることができる興味ある特性をもつことが知
られている。更に注入（たとえばＧ ｏ ）により、埋
込みエピタキシャル半導体層の一部を、金属に変換する
ことができ。
えばＳｉ中のＣｒ Ｓ ｉ ２ を形成し、２つの半導
体は異なる禁制帯をもつことも可能である。そのような
組合せはＭＢＥによってのみ生じることが従来知られて
いたが、ヘテロ接合トランジスタのような有用な電子デ
バイスを作ることができる興味ある特性をもつことが知
られている。更に注入（たとえばＧ ｏ ）により、埋
込みエピタキシャル半導体層の一部を、金属に変換する
ことができ。
従来得られていなかったデバイス設計の可能性をもって
いる６更に、複数の原子種を同じ領域中に注入すること
ができる。たとえば、Ｓｉ中にＣｏ及びＮｉを注入する
ことにより、 エピタキシャル三元シリサイドＣｏ。
いる６更に、複数の原子種を同じ領域中に注入すること
ができる。たとえば、Ｓｉ中にＣｏ及びＮｉを注入する
ことにより、 エピタキシャル三元シリサイドＣｏ。
ＮｉニーｘＳｉ２の形成が可能になると期待される。こ
のシリサイドは有利な導電特性をもつことが知られてい
る。
のシリサイドは有利な導電特性をもつことが知られてい
る。
１上五二 通常の技術により清浄化した（１００）方位
Ｓｉウェハを、市販のイオン注入機中の約３５０’Ｃに
保たれたステンレススチールブロックに固着させた。フ
リーマンイオン源からの質量分析した”Ｇｏ＋のビーム
（２００ｋｅＶ、４０μＡ、約１０ μＡ／ａｎ２）を
、Ｓｉウェハの法線から７″ずらして向けた、注入ドー
ズは３・１０１７／ａｎ”であった。
Ｓｉウェハを、市販のイオン注入機中の約３５０’Ｃに
保たれたステンレススチールブロックに固着させた。フ
リーマンイオン源からの質量分析した”Ｇｏ＋のビーム
（２００ｋｅＶ、４０μＡ、約１０ μＡ／ａｎ２）を
、Ｓｉウェハの法線から７″ずらして向けた、注入ドー
ズは３・１０１７／ａｎ”であった。
注入が完了した後、ウェハは真空中（〜１０〜７Ｔｏｒ
ｒ）に６００℃で約１時間係たれ、続いて１０００℃に
おける３０分の真空アニールを行った。このようにして
生じたヘテロ構造は約１１００ｎの厚さの埋込み単結晶
ＣｏＳｉ２層を含み、６０ｎｍの単結晶Ｓｉ上部層を有
した。構造はｘ、ｎｌ、〜１２％及びＲＲ〜１５を有す
るＣｏＳｉ、層とＸ、、Ｔ１−１５％を有するＳｉ上部
層のへテロエピタキシャルである。
ｒ）に６００℃で約１時間係たれ、続いて１０００℃に
おける３０分の真空アニールを行った。このようにして
生じたヘテロ構造は約１１００ｎの厚さの埋込み単結晶
ＣｏＳｉ２層を含み、６０ｎｍの単結晶Ｓｉ上部層を有
した。構造はｘ、ｎｌ、〜１２％及びＲＲ〜１５を有す
るＣｏＳｉ、層とＸ、、Ｔ１−１５％を有するＳｉ上部
層のへテロエピタキシャルである。
第ｕ例： 第工例で述べたのと本質的に同様に、 （ｏ
ｓｉ２層がメンタキシ−により（１１１）方位Ｓｉウェ
ハ中に形成されるが、名目上の注入温度は約３００℃で
、 イオンエネルギーは４００ｋｅＶ、注入ドーズは５
−１０１７／ａｎ”、エピタキシャルＣｏ５１ｚ層の厚
さは約１７０ｎｍで、Ｓｉ上部層のそれは約１３０ｎｍ
であることが異なる。
ｓｉ２層がメンタキシ−により（１１１）方位Ｓｉウェ
ハ中に形成されるが、名目上の注入温度は約３００℃で
、 イオンエネルギーは４００ｋｅＶ、注入ドーズは５
−１０１７／ａｎ”、エピタキシャルＣｏ５１ｚ層の厚
さは約１７０ｎｍで、Ｓｉ上部層のそれは約１３０ｎｍ
であることが異なる。
第■例： Ｃｏ （１，５Ｎ ｌ ｏ、ｓ Ｓｉ２
Ｍが第１例で述べたのと本質的に同様に（１００）方位
Ｓｉウェハ中にメンタキシ−により形成されるが、本質
的に等しい数のＣＯ及びＮｉイオンが順次注入されたこ
とが異なる。得られたエピタキシャル三元シリサイド層
は高導電性を有し、結晶性は良好である。
Ｍが第１例で述べたのと本質的に同様に（１００）方位
Ｓｉウェハ中にメンタキシ−により形成されるが、本質
的に等しい数のＣＯ及びＮｉイオンが順次注入されたこ
とが異なる。得られたエピタキシャル三元シリサイド層
は高導電性を有し、結晶性は良好である。
ｍ： 埋込みエピタキシャルＣｏ５１ｚ層がメソタキ
シーにより、第１例で述べたのと本質的に同様に形成さ
れたが、名目上の注入温度が約５００℃、イオンエネル
ギーが約１．５ＭａＶ、イオンドーズが約７−１０１７
／■２であることが異なる。得られたヘテロエピタキシ
ャル構造のＳｉ上部層中に、ＭＯＳデバイスが通常の技
術により形成され、埋込み層が埋込み接地面として働く
よう、埋込みＣｏ Ｓ ｉ２層に電気的接触を形成する
ことが含まれる。
シーにより、第１例で述べたのと本質的に同様に形成さ
れたが、名目上の注入温度が約５００℃、イオンエネル
ギーが約１．５ＭａＶ、イオンドーズが約７−１０１７
／■２であることが異なる。得られたヘテロエピタキシ
ャル構造のＳｉ上部層中に、ＭＯＳデバイスが通常の技
術により形成され、埋込み層が埋込み接地面として働く
よう、埋込みＣｏ Ｓ ｉ２層に電気的接触を形成する
ことが含まれる。
第Ｖ例： Ｓｉ／ＣｏＳｉ、／Ｓｉ ヘテロエピタ
キシャル構造が本質的に第１例で述べられたように形成
された。Ｓｉ上部層上に、０．５μｍのＳｉエピタキシ
ャル層をＭ Ｂ Ｅにより成長させた。
キシャル構造が本質的に第１例で述べられたように形成
された。Ｓｉ上部層上に、０．５μｍのＳｉエピタキシ
ャル層をＭ Ｂ Ｅにより成長させた。
第■例； ヘテロエピタキシャル構造が第Ｖ例で述べた
のと本質的に同様に形成されたが、Ｓｉ上部層上に０．
５ μｍのＧ ａ Ａ ｓのエピタキシャル層をＭＢＥ
により成長させたことが異なる。
のと本質的に同様に形成されたが、Ｓｉ上部層上に０．
５ μｍのＧ ａ Ａ ｓのエピタキシャル層をＭＢＥ
により成長させたことが異なる。
第■例： （１００）方位Ｇｅウェハを通常のプロ
セスにより清浄化し、第１例で述べたのと本質的に同様
にＣＯを注入するが、名目上の注入温度が１５０℃、イ
オンエネルギーが３００ｋｅＶ、注入したウェハを７５
０℃でアニールすることが異なる。ＣｏＧｅ２の埋込み
エピタキシャル層がこのように形成される。
セスにより清浄化し、第１例で述べたのと本質的に同様
にＣＯを注入するが、名目上の注入温度が１５０℃、イ
オンエネルギーが３００ｋｅＶ、注入したウェハを７５
０℃でアニールすることが異なる。ＣｏＧｅ２の埋込み
エピタキシャル層がこのように形成される。
当業者には明らかなように、本発明の各種の修正及び拡
大が可能である。本発明が技術を進めた指針に基本的に
基くすべての修正及び拡大は、本発明の精神及び視野の
中で適切に考えられる。
大が可能である。本発明が技術を進めた指針に基本的に
基くすべての修正及び拡大は、本発明の精神及び視野の
中で適切に考えられる。
第１図は本発明に従う三層へテロエピタキシャル構造の
例を表わす概略図； 第２図はＣｏ注入Ｓｉ母体についての注入したままのＲ
ＢＳ信号を示す図； 第３図は熱処理後のＣｏ注入Ｓｉ母体のＲＢＳ信号を示
す図；及び 第４図は本発明に従うデバイスの例を示す概略図である
。 ［主要部分の符号の説明］ 基 体・・・・・・・・・・・・・・・・・・・・・・
・・・・・１０．１２単結晶層・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・１１ＦＩＧ、
１ ＦＩＧ、 ２ チャネル
例を表わす概略図； 第２図はＣｏ注入Ｓｉ母体についての注入したままのＲ
ＢＳ信号を示す図； 第３図は熱処理後のＣｏ注入Ｓｉ母体のＲＢＳ信号を示
す図；及び 第４図は本発明に従うデバイスの例を示す概略図である
。 ［主要部分の符号の説明］ 基 体・・・・・・・・・・・・・・・・・・・・・・
・・・・・１０．１２単結晶層・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・１１ＦＩＧ、
１ ＦＩＧ、 ２ チャネル
Claims (1)
- 【特許請求の範囲】 １、ａ）主表面を有する第１の材料の単結晶基体を準備
すること； ｂ）埋込まれた注入種の多い層が生じるよう基体の主表
面下に、あらかじめ決められた平均深さで第１の材料基
体中に少くとも一種類の化学種を注入すること； ｃ）埋込まれた注入種の多い層が第２の材料層に変換さ
れるよう注入された基体を加熱処理し、第２の材料は第
１の材料とは異なる本質的に化学量論的組成で注入され
た化学種を含む化合物で、 ｄ）製品の製作を完了させることを含む第１の材料の基
体及び基体内に埋込まれた第２の材料層を含む製品の製
作方法において、 ｅ）注入及び加熱条件は第２の材料層が、それが埋込ま
れた第１の材料の基体１０、１２とエピタキシャルな本
質的な単結晶層１１であるように選ばれることを特徴と
するヘテロエピタキシャル構造の製造方法 ２、特許請求の範囲第１項に記載された方法において、
第１の材料の基体は半導体基体であることを特徴とする
製造方法 ３、特許請求の範囲第１項に記載された方法において、
イオン注入中基板は室温以上の名目的な温度を有し、イ
オンは少くとも約１００ｋｅＶのエネルギーを有するこ
とを特徴とする製造方法 ４、特許請求の範囲第２項に記載された方法において、
半導体基体がシリコン基体で、化学種はＣｏ、Ｎｉ、Ｃ
ｒ、Ｔｉ、Ｙ及びＭｇから成るグループから選択される
ことを特徴とする製造方法 ５、特許請求の範囲第４項に記載された方法において、
イオン注入中基板は約３００℃から約５００℃の範囲の
名目上の温度を有し、イオンは少くとも約１００ｋｅＶ
のエネルギーを有し、工程ｃ）はイオン注入された基板
を約８００℃ないし１１００℃の範囲の温度に加熱する
ことを特徴とする製造方法 ６、特許請求の範囲第４項に記載された方法において、
第２の材料はＣｏＳｉ＿２、ＮｉＳｉ＿２、ＣｒＳｉ＿
２、ＴｉＳｉ＿２及びＯ＜Ｘ＜１．０であるＣｏ＿ＸＮ
ｉ＿１＿−＿ＸＳｉ＿２から成るグループの１つである
ことを特徴とする製造方法 ７、特許請求の範囲第２項に記載された方法において、
製品は電子デバイスを含み、工程ｄ）は第２の材料層と
電気的接触を作成するための手段を生ずることを特徴と
する製造方法 ８、特許請求の範囲第４項に記載された方法において、
主表面は少くともほぼ（１００）面であることを特徴と
する製造方法 ９、特許請求の範囲第２項に記載された方法において、
半導体基体はＧｅ基体で、化学種はＣｏであることを特
徴とする製造方法 １０、特許請求の範囲第２項に記載された方法において
、工程ｄ）は主表面上に材料をエピタキシャル的に堆積
させることを特徴とする製造方法 １１、特許請求の範囲第１０項に記載された方法におい
て、半導体基体はＳｉ基体で、エピタキシャル的に堆積
させる材料はＳｉ及びＧａＡｓから成るグループから選
ばれることを特徴とする製造方法
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US934160 | 1986-11-24 | ||
| US06/934,160 US4816421A (en) | 1986-11-24 | 1986-11-24 | Method of making a heteroepitaxial structure by mesotaxy induced by buried implantation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63142631A true JPS63142631A (ja) | 1988-06-15 |
| JPH0654770B2 JPH0654770B2 (ja) | 1994-07-20 |
Family
ID=25465066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62294293A Expired - Fee Related JPH0654770B2 (ja) | 1986-11-24 | 1987-11-24 | ヘテロエピタキシャル構造の製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4816421A (ja) |
| EP (1) | EP0271232B1 (ja) |
| JP (1) | JPH0654770B2 (ja) |
| KR (1) | KR920007822B1 (ja) |
| CA (1) | CA1332695C (ja) |
| DE (1) | DE3789361T2 (ja) |
| HK (1) | HK100594A (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4982263A (en) * | 1987-12-21 | 1991-01-01 | Texas Instruments Incorporated | Anodizable strain layer for SOI semiconductor structures |
| US5459346A (en) * | 1988-06-28 | 1995-10-17 | Ricoh Co., Ltd. | Semiconductor substrate with electrical contact in groove |
| JPH02170528A (ja) * | 1988-12-23 | 1990-07-02 | Toshiba Corp | 半導体装置の製造方法 |
| US5075243A (en) * | 1989-08-10 | 1991-12-24 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Fabrication of nanometer single crystal metallic CoSi2 structures on Si |
| US5077228A (en) * | 1989-12-01 | 1991-12-31 | Texas Instruments Incorporated | Process for simultaneous formation of trench contact and vertical transistor gate and structure |
| DE4114162A1 (de) * | 1990-05-02 | 1991-11-07 | Nippon Sheet Glass Co Ltd | Verfahren zur herstellung eines polykristallinen halbleiterfilms |
| US5236872A (en) * | 1991-03-21 | 1993-08-17 | U.S. Philips Corp. | Method of manufacturing a semiconductor device having a semiconductor body with a buried silicide layer |
| US5122479A (en) * | 1991-04-11 | 1992-06-16 | At&T Bell Laboratories | Semiconductor device comprising a silicide layer, and method of making the device |
| US5379712A (en) * | 1991-08-20 | 1995-01-10 | Implant Sciences Corporation | Method of epitaxially growing thin films using ion implantation |
| JP2914798B2 (ja) * | 1991-10-09 | 1999-07-05 | 株式会社東芝 | 半導体装置 |
| DE4136511C2 (de) * | 1991-11-06 | 1995-06-08 | Forschungszentrum Juelich Gmbh | Verfahren zur Herstellung einer Si/FeSi¶2¶-Heterostruktur |
| US5290715A (en) * | 1991-12-31 | 1994-03-01 | U.S. Philips Corporation | Method of making dielectrically isolated metal base transistors and permeable base transistors |
| EP0603461A3 (en) * | 1992-10-30 | 1996-09-25 | Ibm | Formation of 3D-structures comprising silicon silicides. |
| US5666002A (en) * | 1993-06-22 | 1997-09-09 | Kabushiki Kaisha Toshiba | Semiconductor device with wiring layer in tunnel in semiconductor substrate |
| US5792679A (en) * | 1993-08-30 | 1998-08-11 | Sharp Microelectronics Technology, Inc. | Method for forming silicon-germanium/Si/silicon dioxide heterostructure using germanium implant |
| US5563428A (en) * | 1995-01-30 | 1996-10-08 | Ek; Bruce A. | Layered structure of a substrate, a dielectric layer and a single crystal layer |
| KR100441258B1 (ko) * | 1998-09-22 | 2004-07-21 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체장치 및 그 제조방법 |
| TW541598B (en) * | 2002-05-30 | 2003-07-11 | Jiun-Hua Chen | Integrated chip diode |
| US7052939B2 (en) | 2002-11-26 | 2006-05-30 | Freescale Semiconductor, Inc. | Structure to reduce signal cross-talk through semiconductor substrate for system on chip applications |
| FR2922360A1 (fr) * | 2007-10-12 | 2009-04-17 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat de type semi- conducteur sur isolant a plan de masse integre. |
| FR2980636B1 (fr) | 2011-09-22 | 2016-01-08 | St Microelectronics Rousset | Protection d'un dispositif electronique contre une attaque laser en face arriere, et support semiconducteur correspondant |
| US8889541B1 (en) | 2013-05-07 | 2014-11-18 | International Business Machines Corporation | Reduced short channel effect of III-V field effect transistor via oxidizing aluminum-rich underlayer |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60114122A (ja) * | 1983-11-28 | 1985-06-20 | 松下精工株式会社 | 観葉植物等の陳列装置 |
| JPS63114122A (ja) * | 1986-10-27 | 1988-05-19 | Yokogawa Hewlett Packard Ltd | 半導体基板内に導電性領域を製造する方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3855009A (en) * | 1973-09-20 | 1974-12-17 | Texas Instruments Inc | Ion-implantation and conventional epitaxy to produce dielectrically isolated silicon layers |
| US4554045A (en) * | 1980-06-05 | 1985-11-19 | At&T Bell Laboratories | Method for producing metal silicide-silicon heterostructures |
| GB2078441A (en) * | 1980-06-17 | 1982-01-06 | Westinghouse Electric Corp | Forming impurity regions in semiconductor bodies by high energy ion irradiation |
| JPS59150419A (ja) * | 1983-01-31 | 1984-08-28 | Toshiba Corp | 化合物半導体装置の製造方法 |
| JPS59210642A (ja) * | 1983-05-16 | 1984-11-29 | Hitachi Ltd | 半導体装置の製造方法 |
-
1986
- 1986-11-24 US US06/934,160 patent/US4816421A/en not_active Expired - Lifetime
-
1987
- 1987-11-16 DE DE3789361T patent/DE3789361T2/de not_active Expired - Fee Related
- 1987-11-16 EP EP87310087A patent/EP0271232B1/en not_active Expired - Lifetime
- 1987-11-23 KR KR1019870013173A patent/KR920007822B1/ko not_active IP Right Cessation
- 1987-11-24 CA CA000552552A patent/CA1332695C/en not_active Expired - Fee Related
- 1987-11-24 JP JP62294293A patent/JPH0654770B2/ja not_active Expired - Fee Related
-
1994
- 1994-09-22 HK HK100594A patent/HK100594A/xx not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60114122A (ja) * | 1983-11-28 | 1985-06-20 | 松下精工株式会社 | 観葉植物等の陳列装置 |
| JPS63114122A (ja) * | 1986-10-27 | 1988-05-19 | Yokogawa Hewlett Packard Ltd | 半導体基板内に導電性領域を製造する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| HK100594A (en) | 1994-09-30 |
| DE3789361D1 (de) | 1994-04-21 |
| CA1332695C (en) | 1994-10-25 |
| EP0271232B1 (en) | 1994-03-16 |
| US4816421A (en) | 1989-03-28 |
| KR920007822B1 (ko) | 1992-09-17 |
| JPH0654770B2 (ja) | 1994-07-20 |
| KR880006132A (ko) | 1988-07-21 |
| DE3789361T2 (de) | 1994-06-23 |
| EP0271232A1 (en) | 1988-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63142631A (ja) | ヘテロエピタキシャル構造の製造方法 | |
| US4617066A (en) | Process of making semiconductors having shallow, hyperabrupt doped regions by implantation and two step annealing | |
| White et al. | Mesotaxy: Single‐crystal growth of buried CoSi2 layers | |
| US6709903B2 (en) | Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing | |
| US5589407A (en) | Method of treating silicon to obtain thin, buried insulating layer | |
| US4555301A (en) | Formation of heterostructures by pulsed melting of precursor material | |
| JPH0727965B2 (ja) | 埋込みＳｉＯ▲下２▼層を含む装置の製造方法 | |
| JPS5925382B2 (ja) | サフアイア基板上にシリコン層を成長させた半導体装置の製造方法 | |
| JPH05102072A (ja) | ケイ化物層からなる半導体デバイスおよびそのデバイスの製造方法 | |
| Kohlhof et al. | Formation of buried epitaxial Co silicides by ion implantation | |
| US4757030A (en) | Method of making group IV single crystal layers on group III-V substrates using solid phase epitaxial growth | |
| Sealy | Ion implantation doping of semiconductors | |
| Kohlhof et al. | Formation of buried CoSi2 by ion implantation | |
| US4459159A (en) | Method for making semi-insulating substrate by post-process heating of oxygenated and doped silicon | |
| US6861320B1 (en) | Method of making starting material for chip fabrication comprising a buried silicon nitride layer | |
| JPH04233219A (ja) | 半導体デバイスからなる製品の製造方法 | |
| Chen et al. | Effects of Two-Step Annealing on the Epitaxialgrowth of CoSi2 on Silicon | |
| JP2507888B2 (ja) | ヘテロ構造体の製造方法 | |
| JP3273037B2 (ja) | ヘテロ構造半導体多層薄膜の製造方法 | |
| JP2000100744A (ja) | ＧａＡｓを基体とする半導体基板上の酸化物層を含む製品の作製方法 | |
| JPH08335695A (ja) | 化合物半導体装置及びその製造方法 | |
| Zhang et al. | Regrowth behaviour of Si1− xGex/Si structures formed by Ge+ ion implantation and post amorphisation | |
| JP2541456B2 (ja) | 微細構造の作製方法 | |
| Kung et al. | Seed selection through ion channeling to produce uniformly oriented polycrystalline Si films on SiO2 | |
| Reeson et al. | Ion beam synthesis of epitaxial CoSi2 layers and the redistribution of dopants within them |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |