JPS63114122A - 半導体基板内に導電性領域を製造する方法 - Google Patents
半導体基板内に導電性領域を製造する方法Info
- Publication number
- JPS63114122A JPS63114122A JP27160987A JP27160987A JPS63114122A JP S63114122 A JPS63114122 A JP S63114122A JP 27160987 A JP27160987 A JP 27160987A JP 27160987 A JP27160987 A JP 27160987A JP S63114122 A JPS63114122 A JP S63114122A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicide
- silicon
- conductive region
- ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229910021645 metal ion Inorganic materials 0.000 claims abstract description 14
- 229910021332 silicide Inorganic materials 0.000 abstract description 31
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 26
- 229910052710 silicon Inorganic materials 0.000 abstract description 22
- 239000010703 silicon Substances 0.000 abstract description 22
- 239000013078 crystal Substances 0.000 abstract description 13
- 229910052751 metal Inorganic materials 0.000 abstract description 9
- 239000002184 metal Substances 0.000 abstract description 9
- 150000002500 ions Chemical class 0.000 abstract description 8
- 238000005468 ion implantation Methods 0.000 abstract description 4
- 238000010884 ion-beam technique Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 25
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 238000000034 method Methods 0.000 description 8
- 229910021334 nickel silicide Inorganic materials 0.000 description 7
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 239000007943 implant Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910001453 nickel ion Inorganic materials 0.000 description 2
- -1 palladium ions Chemical class 0.000 description 2
- 238000009834 vaporization Methods 0.000 description 2
- 230000008016 vaporization Effects 0.000 description 2
- VEQPNABPJHWNSG-UHFFFAOYSA-N Nickel(2+) Chemical compound [Ni+2] VEQPNABPJHWNSG-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は一般に集積回路の製造方法に関し、更に詳細に
は金属シリサイド（ｍｅｔａｌ−ｓｉｌｉｃｉｄｅ）を
生成する方法に関する。
は金属シリサイド（ｍｅｔａｌ−ｓｉｌｉｃｉｄｅ）を
生成する方法に関する。
金属シリサイドは、単にシリサイドとも知られているが
、シリコンおよび金属の非常に導電性の高い化合物であ
る。シリサイドは集積回路において接触点およびコネク
タとしてしばしば使用される。
、シリコンおよび金属の非常に導電性の高い化合物であ
る。シリサイドは集積回路において接触点およびコネク
タとしてしばしば使用される。
半導体基板上にエピタキシアル・シリサイドを作る従来
の方法は分子線エピタキシアル（Ｍｏｌｅｃｕ−１ａｒ
Ｂｅａｍ Ｅｐｉｔａｘｙ、 Ｍ Ｂ Ｅ）と言われ
ている。ＭＢＥの場合、シリコン・ウェーハは超高真空
（ＵＨＶ）中に設置され、ニッケルのような金属が真空
室内で気化してウェーハの表面と反応し、エピシリサイ
ド層上にエピタキシアル・シリコン層をディポジットさ
せる。
の方法は分子線エピタキシアル（Ｍｏｌｅｃｕ−１ａｒ
Ｂｅａｍ Ｅｐｉｔａｘｙ、 Ｍ Ｂ Ｅ）と言われ
ている。ＭＢＥの場合、シリコン・ウェーハは超高真空
（ＵＨＶ）中に設置され、ニッケルのような金属が真空
室内で気化してウェーハの表面と反応し、エピシリサイ
ド層上にエピタキシアル・シリコン層をディポジットさ
せる。
シリコン／シリサイド／シリコンの層を生成するために
ＭＢＥ技法を利用する場合の問題としては処理が遅く困
難であり且つ経費がかかることが挙げられる。更に、パ
ターンを持つシリサイド層を得たいときには、金属の気
化ステップとシリコンの気化ステップとの間にマスキン
グ及びエツチングするステップを行う必要があり、ＵＨ
Ｖｉ器の停止又は開始のサイクルが要求される。
ＭＢＥ技法を利用する場合の問題としては処理が遅く困
難であり且つ経費がかかることが挙げられる。更に、パ
ターンを持つシリサイド層を得たいときには、金属の気
化ステップとシリコンの気化ステップとの間にマスキン
グ及びエツチングするステップを行う必要があり、ＵＨ
Ｖｉ器の停止又は開始のサイクルが要求される。
上記を考えると、従来技術で得られなかった間題は半導
体基板に埋込みシリサイドを選択的、経済的、且つ効率
的に生成することである。
体基板に埋込みシリサイドを選択的、経済的、且つ効率
的に生成することである。
本願発明の目的は半導体基板内の予め決められた位置に
埋込み導電性領域を生成する方法を提供することにある
。
埋込み導電性領域を生成する方法を提供することにある
。
本願発明では、所望の導電性領域の位置を定めするステ
ップとから構成される。シリコン基板の場合、導電性領
域はニッケル・シリサイドであることが望ましいが、コ
バルト、白金、パラジウム、あるいは他の種類の金属シ
リサイドもいろいろな用途に適している。イオン注入の
深さは金属ビオ上に施したパターン・マスクで決めるこ
とができる。
ップとから構成される。シリコン基板の場合、導電性領
域はニッケル・シリサイドであることが望ましいが、コ
バルト、白金、パラジウム、あるいは他の種類の金属シ
リサイドもいろいろな用途に適している。イオン注入の
深さは金属ビオ上に施したパターン・マスクで決めるこ
とができる。
本発明は半導体基板内に周囲のシリコンの結晶性を維持
しながら導電性領域を容易に且つ安価に形成することが
できる。
しながら導電性領域を容易に且つ安価に形成することが
できる。
また、本発明はエピタキシアルあるいは非エピタキシア
ルのいずれの埋込みシリサイドをも形成することができ
る。
ルのいずれの埋込みシリサイドをも形成することができ
る。
本発明のこれらの、および他の目的と効果とは以下の説
明を読み、図面の各図を調べれば当業者には明らかであ
る。
明を読み、図面の各図を調べれば当業者には明らかであ
る。
第１図を参照すると、ｎ型材料のウェル１２を備えたｐ
型材料の半導体基板１０が示されている。本願発明の方
法によれば、パターン・マスク１４は基板１０の表面上
にマスク１４の開口部１６がウェル１２と位置が合うよ
うに設置される。
型材料の半導体基板１０が示されている。本願発明の方
法によれば、パターン・マスク１４は基板１０の表面上
にマスク１４の開口部１６がウェル１２と位置が合うよ
うに設置される。
金属イオン１８を基板１０の表面に向って加速するには
イオン注入装置を使用する。マスク１４は開口部１６の
ような開口部の他は基板１０の内部にイオン行するので
、その基板１０へのイオン注入はマスク１４の、開口部
１６等の開口部と垂直方向に整列することになる。
イオン注入装置を使用する。マスク１４は開口部１６の
ような開口部の他は基板１０の内部にイオン行するので
、その基板１０へのイオン注入はマスク１４の、開口部
１６等の開口部と垂直方向に整列することになる。
イオン注入の結果、導電性のシリサイド領域２０が基板
１０に形成される。第１図に示す特定の例では、シリサ
イドは金属イオン１８のエネルギを適宜に選定すること
によって基板１０のウェル１２の内部に形成される。後
に一層詳細に説明する通り、基板ｌＯで推進される金属
イオン１８の運動エネルギが大きくなればなるほど、金
属イオンは基板内に深く注入される。注入の深さは基板
１０の結晶構造のを備えたパターン・マスク１４′とと
もに示されている。イオン矢印２２．２４、およｄ２６
で示した金属イオン源はそれぞれシリサイド領域２８．
３０、および３２を形成する。イオン矢印２２．２４、
および２６の長さはそのビームの金属イオンの運動エネ
ルギを表わしている。
１０に形成される。第１図に示す特定の例では、シリサ
イドは金属イオン１８のエネルギを適宜に選定すること
によって基板１０のウェル１２の内部に形成される。後
に一層詳細に説明する通り、基板ｌＯで推進される金属
イオン１８の運動エネルギが大きくなればなるほど、金
属イオンは基板内に深く注入される。注入の深さは基板
１０の結晶構造のを備えたパターン・マスク１４′とと
もに示されている。イオン矢印２２．２４、およｄ２６
で示した金属イオン源はそれぞれシリサイド領域２８．
３０、および３２を形成する。イオン矢印２２．２４、
および２６の長さはそのビームの金属イオンの運動エネ
ルギを表わしている。
したがって、注入する金属イオンのエネルギ・レベルを
変化させることにより基板１０“の内部にいろいろな深
さの導電性シリサイド領域を形成することができる。本
発明の方法は、したがって、例えば、第１図に示したシ
リコン／シリサイド／シリコン構造、または、例えば、
第２図に示したシリコン／シリサイド／−・・−／シリ
サイド／シリコン構造を生成するのに使用することがで
きる。
変化させることにより基板１０“の内部にいろいろな深
さの導電性シリサイド領域を形成することができる。本
発明の方法は、したがって、例えば、第１図に示したシ
リコン／シリサイド／シリコン構造、または、例えば、
第２図に示したシリコン／シリサイド／−・・−／シリ
サイド／シリコン構造を生成するのに使用することがで
きる。
本発明の方法はエピタキシアルまたは非エピタキシアル
のいずれの埋込みシリサイド領域をも生成することがで
きることに注目すべきである。埋込みエビタキシア広ク
リサイ【域は２、リュヶイック・トランジスタのような
能動デバイスの一部とすることができると同時に、埋込
み非エピタキシアル領域は様々なデバイスを接続するた
めに使用することができる。エピタキシアル埋込みシリ
サイド領域を作るには、上述のニッケル、コバルト、白
金、およびパラジウムイオン等の金属イオンを使用して
周囲シリコンの結晶構造と精密に合致する（ｍａ ｔｃ
ｈ） シリサイド結晶構造を形成する。
のいずれの埋込みシリサイド領域をも生成することがで
きることに注目すべきである。埋込みエビタキシア広ク
リサイ【域は２、リュヶイック・トランジスタのような
能動デバイスの一部とすることができると同時に、埋込
み非エピタキシアル領域は様々なデバイスを接続するた
めに使用することができる。エピタキシアル埋込みシリ
サイド領域を作るには、上述のニッケル、コバルト、白
金、およびパラジウムイオン等の金属イオンを使用して
周囲シリコンの結晶構造と精密に合致する（ｍａ ｔｃ
ｈ） シリサイド結晶構造を形成する。
非エピタキシアル埋込みシリサイド領域を作るには、精
密に合致する結晶構造を形成しない他の金属イオンを使
用する。
密に合致する結晶構造を形成しない他の金属イオンを使
用する。
更に、エピタキシアル埋込みシリサイド領域の特性は異
なる種類の金属イオンまたはそれらの組合せを用いて選
定することができる。後に一層詳細に説明するように、
ニッケルとコバルトはエピタキシアル埋込みシリサイド
領域を生成する場合に選択される金属である。ただし、
パラジウムおよび白金を含む他の種類の金属も様々な目
的に適していることがわかっている。
なる種類の金属イオンまたはそれらの組合せを用いて選
定することができる。後に一層詳細に説明するように、
ニッケルとコバルトはエピタキシアル埋込みシリサイド
領域を生成する場合に選択される金属である。ただし、
パラジウムおよび白金を含む他の種類の金属も様々な目
的に適していることがわかっている。
第３Ａ図では、結晶シリコン３４の構造はパラメータ、
ａ＝５．４２４オングストロームの面心立方構造で
ある。第３Ｂ図に、多数のシリコン原子３８とニッケル
原子４０との組合せを含むニッケル・シリサイドの結晶
構造３６を示す。この特定のニッケル・シリサイド化合
物の化学式はＮ１５ｉｚである。ニッケル・シリサイド
結晶構造３６は、結晶シリコン構造３４と同様に、面心
立方構造であり、そのパラメータ、 ａ＝５．４０６
オングストロームで、これは結晶シリコンのパラメータ
に非常に近い。
ａ＝５．４２４オングストロームの面心立方構造で
ある。第３Ｂ図に、多数のシリコン原子３８とニッケル
原子４０との組合せを含むニッケル・シリサイドの結晶
構造３６を示す。この特定のニッケル・シリサイド化合
物の化学式はＮ１５ｉｚである。ニッケル・シリサイド
結晶構造３６は、結晶シリコン構造３４と同様に、面心
立方構造であり、そのパラメータ、 ａ＝５．４０６
オングストロームで、これは結晶シリコンのパラメータ
に非常に近い。
シリコン結晶構造とニッケル・シリサイド結晶構造とが
類似していることからシリコン層とシリサイド層との界
面で非常に良好な一致（ｍａ ｔｃｈ）が得られる。第
４図を参照すると、シリコンＮ２４は界面頭載４６で原
子間の共有結合４８によりシリサイド層４４と接続され
ている。第４図に示す構造はシリコンｊＷ４２とシリサ
イドＮ４４間は真のエピタキシアル界面であり、「Ａ型
」界面と呼ばれる。ただし、シリコンＮ４２のシリコン
原子が第４図に示したシリサイド層４４のニッケル原子
の鏡像と結合する場合には、わずかに形式が異なるエピ
タキシアル界面が形成され、これは「双子」または「Ｂ
型」界面と呼ばれる。Ｂ型界面には積層欠陥が含まれて
おり、そのエネルギ状態はＡ型界面の状態とは異なる。
類似していることからシリコン層とシリサイド層との界
面で非常に良好な一致（ｍａ ｔｃｈ）が得られる。第
４図を参照すると、シリコンＮ２４は界面頭載４６で原
子間の共有結合４８によりシリサイド層４４と接続され
ている。第４図に示す構造はシリコンｊＷ４２とシリサ
イドＮ４４間は真のエピタキシアル界面であり、「Ａ型
」界面と呼ばれる。ただし、シリコンＮ４２のシリコン
原子が第４図に示したシリサイド層４４のニッケル原子
の鏡像と結合する場合には、わずかに形式が異なるエピ
タキシアル界面が形成され、これは「双子」または「Ｂ
型」界面と呼ばれる。Ｂ型界面には積層欠陥が含まれて
おり、そのエネルギ状態はＡ型界面の状態とは異なる。
Ａ型界面またはＢ型界面とを選択することにより、わず
かに異なるデバイス特性を得ることができる。事実、埋
込みシリサイドが基板の一部とＡ型界面を構成し、基板
の他の部分とＢ型界面を構成する構造を本発明により得
ることが可能である。
かに異なるデバイス特性を得ることができる。事実、埋
込みシリサイドが基板の一部とＡ型界面を構成し、基板
の他の部分とＢ型界面を構成する構造を本発明により得
ることが可能である。
第５Ａ図を参照すると、ニッケルイオン、Ｎ＋の２０Ｏ
Ｎｅｗのビームが室温で１．３Ｘ１０”Ｎｉ／ａｎ！（
７）線量密度（ｄｏｓｅ ｄｅｎｓｉｔｙ ｆｌｕｘ）
でシリコン基板に向けて加速され、グラフに示すような
特性を有する埋込みシリサイド層を形成している。これ
らの条件下で、注入ニッケル・イオンのピーク濃度は約
１３００オングストロームで生ずる。第５Ｂ図で、基板
は約５００℃から８５０℃でアニーリングされ、ニッケ
ル濃度曲線を最大値のまわりで鋭くし、これにより界面
を鋭くするとともに、シリコン層とシリサイド層との間
の勾配を小さくしている。
Ｎｅｗのビームが室温で１．３Ｘ１０”Ｎｉ／ａｎ！（
７）線量密度（ｄｏｓｅ ｄｅｎｓｉｔｙ ｆｌｕｘ）
でシリコン基板に向けて加速され、グラフに示すような
特性を有する埋込みシリサイド層を形成している。これ
らの条件下で、注入ニッケル・イオンのピーク濃度は約
１３００オングストロームで生ずる。第５Ｂ図で、基板
は約５００℃から８５０℃でアニーリングされ、ニッケ
ル濃度曲線を最大値のまわりで鋭くし、これにより界面
を鋭くするとともに、シリコン層とシリサイド層との間
の勾配を小さくしている。
本発明に関し幾つかの好ましい実施例を参照して説明し
たが、本発明の各種変形および置換が、前述の説明を読
み図面を調べれば当業者には明らかである。
たが、本発明の各種変形および置換が、前述の説明を読
み図面を調べれば当業者には明らかである。
〔発明の効果〕
本願発明では、半導体基板内に周囲のシリコンの結晶を
維持しながら、導電性領域を容易に、かつ、安価に形成
することが可能である。さらに、本発明では、エピタキ
シアル及び非エピタキシアル埋込みシリサイドのどちら
も形成することができる。
維持しながら、導電性領域を容易に、かつ、安価に形成
することが可能である。さらに、本発明では、エピタキ
シアル及び非エピタキシアル埋込みシリサイドのどちら
も形成することができる。
第１図は、本発明の一実施例である導電性領域の製造方
法の説明図。第２図は、本発明の他の実施例である導電
性領域の製造方法の説明図。第３Ａ及び第３Ｂ図は、各
々、シリコン結晶構造とニッケル・シリサイド結晶構造
の概略図。第４図は、シリコン層とシリサイド層の界面
構造の概略図。第５Ａ図及び第５Ｂ図は、注入されたシ
リサイド層においてアニーリングの影響を説明するため
のグラフ。 １０、１０’ ：半導体基板、１２：ウェル、１４、１
４“：パターン・マスク、１６．１６°：開口部、１８
、２２．２４．２６ ：金属イオン、２０、２８．３０
．３２ ：シリサイド領域、４２：シリコン層、４４：
ニッケル・シリサイド層。
法の説明図。第２図は、本発明の他の実施例である導電
性領域の製造方法の説明図。第３Ａ及び第３Ｂ図は、各
々、シリコン結晶構造とニッケル・シリサイド結晶構造
の概略図。第４図は、シリコン層とシリサイド層の界面
構造の概略図。第５Ａ図及び第５Ｂ図は、注入されたシ
リサイド層においてアニーリングの影響を説明するため
のグラフ。 １０、１０’ ：半導体基板、１２：ウェル、１４、１
４“：パターン・マスク、１６．１６°：開口部、１８
、２２．２４．２６ ：金属イオン、２０、２８．３０
．３２ ：シリサイド領域、４２：シリコン層、４４：
ニッケル・シリサイド層。
Claims (1)
- 半導体基板内に導電性領域を製造する方法において、所
望の前記導電性領域位置を決定する手段と前記所望位置
に金属イオンを注入する手段とを備えることを特徴とす
る半導体基板内に導電性領域を製造する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US92305686A | 1986-10-27 | 1986-10-27 | |
| US923056 | 1986-10-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63114122A true JPS63114122A (ja) | 1988-05-19 |
Family
ID=25448040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27160987A Pending JPS63114122A (ja) | 1986-10-27 | 1987-10-27 | 半導体基板内に導電性領域を製造する方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63114122A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63142631A (ja) * | 1986-11-24 | 1988-06-15 | エイ・ティ・アンド・ティ・コーポレーション | ヘテロエピタキシャル構造の製造方法 |
| US4908334A (en) * | 1989-01-24 | 1990-03-13 | The United States Of America As Represented By The United States Department Of Energy | Method for forming metallic silicide films on silicon substrates by ion beam deposition |
-
1987
- 1987-10-27 JP JP27160987A patent/JPS63114122A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63142631A (ja) * | 1986-11-24 | 1988-06-15 | エイ・ティ・アンド・ティ・コーポレーション | ヘテロエピタキシャル構造の製造方法 |
| US4908334A (en) * | 1989-01-24 | 1990-03-13 | The United States Of America As Represented By The United States Department Of Energy | Method for forming metallic silicide films on silicon substrates by ion beam deposition |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3622382A (en) | Semiconductor isolation structure and method of producing | |
| US7078325B2 (en) | Process for producing a doped semiconductor substrate | |
| US6037640A (en) | Ultra-shallow semiconductor junction formation | |
| US4816421A (en) | Method of making a heteroepitaxial structure by mesotaxy induced by buried implantation | |
| JPH10261592A (ja) | 揮発性化学種を有する半導体材料中の表層欠陥を減少させる方法 | |
| JP2001326352A (ja) | ゲート酸化物の上側表面の窒化物形成により向上した信頼性を有する薄いゲート酸化物を形成してゲート酸化物の上側表面に窒素原子のバリヤを形成する方法及びその結果得られる製品 | |
| US7294561B2 (en) | Internal gettering in SIMOX SOI silicon substrates | |
| JPH05326542A (ja) | 半導体装置及びその製造方法 | |
| US3549432A (en) | Multilayer microelectronic circuitry techniques | |
| US3871067A (en) | Method of manufacturing a semiconductor device | |
| JPH05102072A (ja) | ケイ化物層からなる半導体デバイスおよびそのデバイスの製造方法 | |
| JPH08293465A (ja) | 半導体装置の製造方法 | |
| JPS60128622A (ja) | エツチング法 | |
| US4837174A (en) | Method for producing thin conductive and semi-conductive layers in mono-crystal silicon | |
| JPS63114122A (ja) | 半導体基板内に導電性領域を製造する方法 | |
| US5362659A (en) | Method for fabricating vertical bipolar junction transistors in silicon bonded to an insulator | |
| US6861320B1 (en) | Method of making starting material for chip fabrication comprising a buried silicon nitride layer | |
| JP2006526893A (ja) | サーマルバジェットを低減する接合およびケイ化物の形成 | |
| US5382549A (en) | Method of manufacturing polycrystalline silicon having columnar orientation | |
| US6472287B2 (en) | Manufacturing method of semiconductor with a cleansing agent | |
| US6358823B1 (en) | Method of fabricating ion implanted doping layers in semiconductor materials and integrated circuits made therefrom | |
| JPH05291543A (ja) | 半導体装置の製造方法 | |
| JPH0235457B2 (ja) | Handotaisochinoseizohoho | |
| JP2000100744A (ja) | ＧａＡｓを基体とする半導体基板上の酸化物層を含む製品の作製方法 | |
| JP2004528707A (ja) | Ｓｏｉを形成する方法 |