JP2006526893A - サーマルバジェットを低減する接合およびケイ化物の形成 - Google Patents
サーマルバジェットを低減する接合およびケイ化物の形成 Download PDFInfo
- Publication number
- JP2006526893A JP2006526893A JP2006508444A JP2006508444A JP2006526893A JP 2006526893 A JP2006526893 A JP 2006526893A JP 2006508444 A JP2006508444 A JP 2006508444A JP 2006508444 A JP2006508444 A JP 2006508444A JP 2006526893 A JP2006526893 A JP 2006526893A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- region
- silicide layer
- implantation process
- dopant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 72
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 68
- 230000015572 biosynthetic process Effects 0.000 title description 11
- 238000000034 method Methods 0.000 claims abstract description 99
- 229910052751 metal Inorganic materials 0.000 claims abstract description 82
- 239000002184 metal Substances 0.000 claims abstract description 82
- 238000002513 implantation Methods 0.000 claims abstract description 38
- 239000002019 doping agent Substances 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 239000012535 impurity Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000137 annealing Methods 0.000 claims abstract description 14
- 238000010884 ion-beam technique Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000005280 amorphization Methods 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 239000007790 solid phase Substances 0.000 claims description 4
- 150000002739 metals Chemical class 0.000 claims description 2
- -1 silicide compound Chemical class 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000004913 activation Effects 0.000 description 4
- 238000004377 microelectronic Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002779 inactivation Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
半導体基板（１）の上に金属ケイ化物層（１２，１３，１４，１８，１９）を形成する方法であって、半導体基板（１）は少なくともドーパント領域（５）を含み；ドーパント領域（５）は極浅接合領域を含み；同方法は第１のステップとしてドーパント領域（５）を形成する少なくとも１つの不純物注入処理（IB dopant）を含み；同方法は第２のステップとしてドーパント領域（５）の上に金属ケイ化物層（１２，１３，１８，１９）を形成する少なくとも１つの金属注入処理（IB metal）を含み、さらに同方法は第１および第２のステップより後に実行される第３のステップとしてドーパント領域（５）を活性化し同時に金属ケイ化物層（１２，１３，１４，１８，１９）を形成する低温アニール処理を含む。
Description
本発明は、マイクロエレクトロニクス製造用途に用いる金属ケイ化物の形成ステップを含む半導体デバイスの製造方法に関する。
様々なタイプのマイクロエレクトロニクスデバイス（集積回路）でデバイスの密度や動作速度を上げるため、旧デバイス世代よりチップ面積に占める割合が小さく深さも浅い、ＭＯＳＦＥＴトランジスタ等の構造要素を使用する傾向が新世代デバイスの設計に見られる。
より新しいデバイス世代では、ＭＯＳＦＥＴの接合深さが比較的浅い深さに減少している。典型的には、第１のメタライゼーションレベルで接合部、すなわちソース領域およびドレイン領域の上に電気接続のための導電層を設ける。自己整合形成プロセスによるケイ素化であれば伝導要素の画定が比較的単純であるため、好ましくは金属ケイ化物をメタライゼーションとして使用する。
接合のメタライゼーションの形成中、同時にＭＯＳＦＥＴのゲート伝導領域を同じ導電金属ケイ化物で被覆する。
注入処理を用いて接合部上面に適切な金属を堆積することは、Tsengの米国特許第6,294,434号から知られているが、金属はシリコンを伴うその後のアニール処理中に、注入処理の際、露出している接合領域とゲート領域（ならびに他のケイ素含有領域）において金属ケイ化物に反応する。最初のアニール処理において、接合部およびゲート領域に金属ケイ化物層が得られる。そして、洗浄処理を行い未反応の金属を除去する。最後に、第２のアニール処理を施して金属ケイ化物の抵抗を低減する。
ただし、極浅接合を含むＩＣ設計の場合は、そのような製造プロセスにおけるケイ化物層形成のためのアニール処理が、接合領域のドーパントプロファイルに悪影響を及ぼすことがある。場合によっては（過度の）熱暴露による接合不活性化のリスクが相当なものとなり、そのような設計のＩＣの製造プロセスの生産力に影響が及ぶ。その結果、プロセスウィンドウは典型的に比較的狭くなり、製造すべきデバイスへの悪影響を避けるため細心の注意を払うことが求められる。
本発明の目的は、極浅接合を有するデバイスの性質に悪影響を及ぼさない金属ケイ化物形成ステップを含む、半導体デバイス製造方法を提供することである。
この目的は、第１および第２のステップの後に第３のステップとして、ドーパント領域を活性化すると同時に、金属ケイ化物層を形成する低温アニール処理を実行するように上記方法を構成することを記載した、請求項１の前文で定める処理によって達成する。
本発明においては、固相エピタキシャル再成長により接合領域およびケイ化物領域の活性化を一回のアニール処理で実行する。有利なことに、接合領域の活性化とケイ化物の形成とを同時に行うことで、先行技術におけるケイ化物形成のための付加的アニール処理に伴うサーマルバジェットによる極浅接合領域の不活性化はなくなる。
有利なことに、その単一のプロセスによって、上述のタイプの極浅接合を含むマイクロエレクトロニクスデバイスの、製造プロセスの処理ステップ数が減少する。
さらに本発明では、比較的低いアニール温度によって拡散係数がかなり低くなるため、ケイ化物の侵入度を良好に制御できる。
さらに本発明によれば、ケイ化物形成に用いる金属、好ましくは金属シリサイド等、特に化学量論的ケイ素・金属比が高いケイ化物を形成する金属を自由に選択することができる。
加えて本発明による方法では、接合の伝導型との関係で注入金属を選択することにより、接合の伝導型とドーパントレベルとの関係で、接合ごとに仕事関数を適合させることができる。
さらに本発明は、極浅接合を備えるドーパント領域を含む半導体基板上の半導体デバイスに関し、この半導体デバイスは上で述べた金属ケイ化物層形成方法によって製造する。
本発明を教示する目的で、本発明の方法およびデバイスの好適な実施形態を以下に説明する。本発明の主旨を逸脱することなく、他の代替的な実施形態および等価の実施形態を考案し実用化できることは当業者も認めるところであり、本発明の範囲は専ら添付の請求項によって制限される。
以下、例示を目的とするいくつかの図面を参照しつつ、本発明を説明する。
本発明は、極浅接合とかかる接合を被覆するケイ化物層を備えるマイクロエレクトロニクスデバイスの製造に関する。図１は、本発明の方法による第１のプロセスにおける半導体デバイスの断面を概略的に示す。
第１のプロセスでは、単結晶シリコンウェハまたはシリコンオンインシュレータ基板等の半導体基板１の上で、接合を形成することとなる領域２を作製する。領域２の領域の輪郭を描くマスク３を画定した後には、領域２の事前アモルファス化を実行する。この事前アモルファス化は、イオンビームIB_preによるイオンビーム注入によって行う。イオンビームIB_preを、矢印により概略的に示す。
イオン原料としては、Ｇｅ、ＧｅＦ２、Ｓｉ等を使用してもよい。ただし、重希元素Ａｒ、Ｘｅ等、他の元素を使用してもよい。
事前アモルファス処理の典型的なパラメータについては、例えばＧｅの場合、ビーム加速エネルギーは２ないし３０ｋｅＶ範囲、量は２×１０１４ないし５×１０１５原子／ｃｍ２である。
露出した領域２にイオンビームを照射することにより、領域２における基板材料１の結晶構造はアモルファス状態に変わる。
図２は、本発明による第２のプロセスにおける半導体デバイスの断面を概略的に示す。
ドーパントとして不純物を注入し、ドープ領域４を形成する。注入を実行すべき領域２の輪郭を決めるため、マスク３’を使用する。このドーパント注入処理は、矢印IB_dopantにより概略的に示す。
注入する不純物は、ドープ領域４の所望の伝導型が得られるものを選択する。不純物（例えばＢ、Ａｓ、Ｐ等）は、形成する接合の所望の特性に応じて低いエネルギー（典型的には、５ｋｅＶ未満）および約１×１０１５原子／ｃｍ２の量で注入する。
図３は、本発明による第３のプロセスにおける半導体デバイスの断面を概略的に示す。
第３のプロセスでは、ケイ化物層を形成することとなるケイ素化領域を画定する。ケイ素化すべき領域の輪郭を決めるため、マスク３”を形成する。ケイ素化領域はドープ領域４と重なる領域５であってよく、あるいは第１のプロセスでアモルファス化され第２のドープ領域形成プロセスで露出されなかった領域２を覆う伝導領域６であってもよい。そのような伝導領域６は、ドープ領域４とは別の位置にあってもよい。
また、ケイ素化領域はゲートＧの上の領域９であってもよい。ここでは、ゲート７を、薄いゲート酸化物層１０、ポリＳｉ層部分７およびスペーサ８として概略的に示す。当業者が察するとおり、ポリＳｉ層部分７の上部は、予め第１のプロセスで接合領域２と同時に事前アモルファス化してもよい。
次に、金属ケイ化物（実際に使用する金属により所望の組成を有する）を形成するために選択した金属で、金属注入処理を実行する。矢印IB_metalで概略的に示すように、イオンビーム注入処理を再度実行する。低エネルギー処理の典型的な処理パラメータは、約１ないし約２０ｋｅＶの間のビームエネルギーおよび約１×１０１６ないし５×１０１７原子／ｃｍ２の量である。金属は、所望のケイ化物の特性（固有抵抗、仕事関数、更なる処理との適合性、その他）に応じて選択することができる。好ましくは、所要金属注入量が少なく、同時に同一金属の他の金属ケイ化物変形に比べてシート抵抗が低い、金属シリサイド等の高Ｓｉ：金属比の金属ケイ化物を形成し得る金属を選択してもよい。この金属は、Ｃｏ、Ｎｉ、Ｈｆ、Ｔｉ、Ｍｏ、Ｗまたは適当なケイ素化合物を形成可能な金属から選択できる。
本発明における金属の選択は、半導体基板（例えば、シリコンＳｉ（１００）またはＳｉ（１１１））上でエピタキシャルである金属ケイ化物に限定されない。
本発明において、第２の不純物注入処理および第３の金属注入処理の順序を逆にしてもよいことに留意されたい。
図４は、本発明による第４のプロセス後の半導体デバイスの断面を概略的に示す。
第４のプロセスは、固相エピタキシャル再成長（ＳＰＥＲ）処理を含む。約５５０ないし約７５０℃の比較的低いアニール温度での約１分間の低温アニール処理（例えば、高速熱アニール）で、ドープ領域５，６を半導体基板層１と同じ結晶構造でエピタキシー再成長させる。領域５の下部分では注入される不純物によって伝導型が決まる活性化接合１１が形成され、領域５，６の上部分（表面寄り）ではケイ化物層１２ａ，１２ｂ，１３が形成される。
接合１１の上のケイ化物層は、ゲートＧのスペーサ８に近接するケイ化物層１２ａとして形成しても、あるいはスペーサ８から離れた領域における遠隔ケイ化物層１２ｂとして形成してもよい。接合領域５外にある他の基板領域６に、単一のケイ化物層１３としてケイ化物層を形成してもよい。
同時に、ゲートＧの上層部分９にケイ化物層１４を形成してもよい。
ケイ化物層１２ａ，１２ｂ，１３，１４の画定は、注入ステップ中に用いるマスクにより行う。
さらに、図４に絶縁層１５を示す。
ゲートＧの横にはケイ化物層１２ａと遠隔ケイ化物層１２ｂが示されるが、当業者が察するとおり、ＬＯＣＯＳ、浮遊ゲート／コントロールゲートスタック等、任意の別タイプの構造要素をゲートＧの代わりに想定することもできる。更なる構造要素を設けずに、接合領域内で遠隔ケイ化物層１２ｂを形成してもよい。
図５は、本発明による更なる実施形態の半導体デバイスの断面を概略的に示す。
これまでの図１ないし図４では、ドーパント領域５を形成するための事前画定領域２への不純物注入と、ドーパント領域５または他の領域６上で伝導層１２ａ，１２ｂ，１３を形成する金属注入を、単一の不純物型および１つの金属について説明した。本発明では、複数の不純物注入処理と複数の金属注入処理との組み合わせが可能であることに留意されたい。複数の不純物注入処理により、不純物注入処理毎に異なる不純物を用いて伝導型が相異なるドーパント領域５を形成することができる。このように、伝導型は同じであるが不純物レベルが相異なるドーパント領域５を形成してもよい。それには、不純物注入処理ごとに異なるマスキング層を適用するだけでよい。
同様に、半導体基板の種々の領域で複数の金属注入処理の組み合わせが可能である。この場合も、然るべきマスキングを用いてそれぞれの領域を画定することとなる。さらに、複数の注入処理を組み合わせて、半導体基板上の各領域（例えば、ｐ型のドーパント領域５、ｎ型のドーパント領域５、ゲート伝導領域９、または別の伝導領域６）の状態に応じて各領域が所望の仕事関数を有するように、金属ケイ化物を選択できる。
図５には、第１のケイ化物層１２ａで被覆された第１の伝導型の第１の極浅接合１１と、第２の伝導型の第２の極浅接合１７とを含む例を示す。第２の極浅接合１７は、伝導型が逆の絶縁領域１６中に埋め込まれている。
絶縁領域１６は、固相エピタキシャル再成長を含む、当業者にとって公知の任意の方法で形成してよい。さらに、そのような埋め込み構造は、単一の事前アモルファス化ステップ、複数のドーピング、ならびに接合形成およびケイ化物形成に対応する単一のサーマルバジェットの際に同時に形成できる。
第２の極浅接合１７は、第２のケイ化物層１８で被覆されている。さらに、第３のケイ化物層１９を備える伝導領域を示す。同様に、ゲートＧの上には第４のケイ化物層が存在してもよい（図示せず）。極浅接合１１，１７の各々は、上で述べた特定の伝導型に対応する不純物注入処理で形成する。ケイ化物層１２，１８，１９の各々は、上で述べた特定のケイ化物に対応する金属注入処理で形成する。第４のプロセスでは、接合１１，１７の活性化およびケイ化物層１２，１８，１９の形成をＳＰＥＲ処理で同時に行う。この場合でも、これら複数の注入処理で、遠隔ケイ化物層１２ｂおよび単一のケイ化物層１３を形成してもよい。したがって、遠隔ケイ化物層１２ｂと単一ケイ化物層１３とは、それぞれの金属注入処理によってそれぞれ画定された、複数の異なる金属ケイ化物を備える可能性がある。
最後に、Ａｓイオンを用いたイオンビーム処理（IB_dopant）によってｎ型の伝導性を持つドーパント領域５を作製する場合には、Ａｓイオンビームの自己アモルファス化特性のため、事前アモルファス化処理（IB_pre）を省略できることに留意されたい。この場合、不純物元素を注入するイオンビーム処理は、同時に事前アモルファス処理（IB_pre）として作用する。
１ 半導体基板
７ ポリＳｉ層部分
８ スペーサ
１０ ゲート酸化物層
１１ 接合領域
１２ａ，１２ｂ，１３，１４ 金属ケイ化物層
１５ 絶縁層
７ ポリＳｉ層部分
８ スペーサ
１０ ゲート酸化物層
１１ 接合領域
１２ａ，１２ｂ，１３，１４ 金属ケイ化物層
１５ 絶縁層
Claims (14)
- 半導体基板上に金属ケイ化物層を形成するステップを含む半導体デバイス製造方法であって、
− 前記半導体基板が少なくともドーパント領域を備え；
− 前記ドーパント領域が極浅接合領域を備え；
− 前記方法が第１のステップとして前記ドーパント領域を形成する少なくとも１つの不純物注入処理（IB_dopant）を含み；
− 前記方法が、第２のステップとして前記ドーパント領域上に前記金属ケイ化物層を形成する少なくとも１つの金属注入処理（IB_metal）を含むものであり；
前記方法が、前記第１および前記第２のステップの後に、
− 第３のステップとして、前記ドーパント領域の活性化と前記金属ケイ化物層の形成を同時に行う低温アニール処理を実行するよう構成される、
ことを特徴とする半導体デバイス製造方法。 - 前記方法が、前記第１のステップより先に初期処理として少なくとも前記ドーパント領域および前記伝導領域に対し実行されるイオンビーム（IB_pre）による事前アモルファス化処理を含む、請求項１に記載の方法。
- 前記少なくとも１つの不純物注入処理（IB_dopant）が、第１の不純物を用いて第１の伝導型の接合領域を生成する第１の不純物注入処理を含む、請求項１または２に記載の方法。
- 前記少なくとも１つの不純物注入処理（IB_dopant）が、第２の不純物を用いて第２の伝導型の接合領域を生成する第２の不純物注入処理を含む、請求項３に記載の方法。
- 前記少なくとも１つの不純物注入処理（IB_dopant）が、前記第１の不純物を用いて不純物レベルの異なる前記伝導型の更なる接合領域を生成する第２の不純物注入処理を含む、請求項３に記載の方法。
- 前記金属ケイ化物層を形成する前記少なくとも１つの金属注入処理（IB_metal）が、第１のマスクおよび第１の金属を用いて、前記第１の伝導型の前記接合領域上に第１のケイ化物層を生成する第１の金属注入処理を含む、請求項３、４または５に記載の方法。
- 前記金属ケイ化物層を形成する前記少なくとも１つの金属注入処理（IB_metal）が、第２のマスクと第２の金属を用いて、前記第２の伝導型の前記接合領域上に第２のケイ化物層を生成する第２の金属注入処理を含む、請求項３、４または５に記載の方法。
- 前記金属ケイ化物層を形成する前記少なくとも１つの金属注入処理（IB_metal）が、更なるマスクおよび更なる金属を用いて、前記伝導領域または前記ゲート伝導領域の上に更なるケイ化物層を生成する更なる金属注入処理を含む、請求項３、４または５に記載の方法。
- 前記方法が、前記第２のステップにおいて、伝導層の上に前記金属ケイ化物層を形成する前記少なくとも１つの金属注入処理（IB_metal）を含む、先行する請求項のいずれかに記載の方法。
- 前記方法が、前記第２のステップにおいて、ゲートのゲート伝導領域の上に前記金属ケイ化物層を形成する前記少なくとも１つの金属注入処理（IB_metal）を含む、先行する請求項のいずれかに記載の方法。
- 前記低アニール処理が固相エピタキシャル再成長処理である、先行する請求項のいずれかに記載の方法。
- 前記第１、第２または更なる金属の各々が、前記低温アニール処理中に金属シリサイド化合物を形成可能な、先行する請求項のいずれかに記載の方法。
- 前記接合領域内に配置された別の構造要素に近接する金属ケイ化物層、または前記別の構造要素から離れた前記接合領域内の遠隔金属ケイ化物層、および前記接合領域外の前記伝導領域内の単一金属ケイ化物層の内少なくとも１つとして前記金属ケイ化物層を形成する、先行する請求項のいずれかに記載の方法。
- 少なくともドーパント領域を備える半導体基板上の半導体デバイスであって、前記ドーパント領域は極浅接合領域を備え、先行する請求項のいずれかによる金属ケイ化物層形成方法により前記半導体デバイスを製造する、半導体デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP03101599 | 2003-06-03 | ||
| PCT/IB2004/050753 WO2004107421A1 (en) | 2003-06-03 | 2004-05-19 | Formation of junctions and silicides with reduced thermal budget |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006526893A true JP2006526893A (ja) | 2006-11-24 |
Family
ID=33484012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006508444A Pending JP2006526893A (ja) | 2003-06-03 | 2004-05-19 | サーマルバジェットを低減する接合およびケイ化物の形成 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20060141728A1 (ja) |
| EP (1) | EP1634325A1 (ja) |
| JP (1) | JP2006526893A (ja) |
| KR (1) | KR20060017525A (ja) |
| CN (1) | CN1799125B (ja) |
| TW (1) | TW200507117A (ja) |
| WO (1) | WO2004107421A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8860174B2 (en) | 2006-05-11 | 2014-10-14 | Micron Technology, Inc. | Recessed antifuse structures and methods of making the same |
| US20070262395A1 (en) | 2006-05-11 | 2007-11-15 | Gibbons Jasper S | Memory cell access devices and methods of making the same |
| US8008144B2 (en) | 2006-05-11 | 2011-08-30 | Micron Technology, Inc. | Dual work function recessed access device and methods of forming |
| JP2009277994A (ja) * | 2008-05-16 | 2009-11-26 | Tohoku Univ | コンタクト形成方法、半導体装置の製造方法および半導体装置 |
| US7824986B2 (en) | 2008-11-05 | 2010-11-02 | Micron Technology, Inc. | Methods of forming a plurality of transistor gates, and methods of forming a plurality of transistor gates having at least two different work functions |
| KR101206500B1 (ko) * | 2010-02-26 | 2012-11-29 | 에스케이하이닉스 주식회사 | 반도체 장치의 트랜지스터 제조 방법 |
| US9076730B2 (en) * | 2012-12-12 | 2015-07-07 | Fudan University | Metal silicide thin film, ultra-shallow junctions, semiconductor device and method of making |
| CN103021865B (zh) * | 2012-12-12 | 2016-08-03 | 复旦大学 | 金属硅化物薄膜和超浅结的制作方法 |
| US9202693B2 (en) * | 2013-01-28 | 2015-12-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fabrication of ultra-shallow junctions |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02170528A (ja) * | 1988-12-23 | 1990-07-02 | Toshiba Corp | 半導体装置の製造方法 |
| JPH04357828A (ja) * | 1991-06-04 | 1992-12-10 | Sharp Corp | 半導体装置の製造方法 |
| JPH0817761A (ja) * | 1994-06-30 | 1996-01-19 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH08125182A (ja) * | 1994-10-28 | 1996-05-17 | Nec Corp | 半導体装置の製造方法 |
| JPH09121055A (ja) * | 1995-07-26 | 1997-05-06 | Lg Semicon Co Ltd | 半導体素子の製造方法 |
| JP2001237422A (ja) * | 1999-12-14 | 2001-08-31 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2002141504A (ja) * | 2000-07-12 | 2002-05-17 | Internatl Business Mach Corp <Ibm> | 極浅い接合の形成方法 |
| US6534402B1 (en) * | 2001-11-01 | 2003-03-18 | Winbond Electronics Corp. | Method of fabricating self-aligned silicide |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4745079A (en) * | 1987-03-30 | 1988-05-17 | Motorola, Inc. | Method for fabricating MOS transistors having gates with different work functions |
| US20020045307A1 (en) * | 1997-07-03 | 2002-04-18 | Jorge Kittl | Method of forming a silicide layer using metallic impurities and pre-amorphization |
| US6303479B1 (en) * | 1999-12-16 | 2001-10-16 | Spinnaker Semiconductor, Inc. | Method of manufacturing a short-channel FET with Schottky-barrier source and drain contacts |
| JP3833903B2 (ja) * | 2000-07-11 | 2006-10-18 | 株式会社東芝 | 半導体装置の製造方法 |
| US6335253B1 (en) * | 2000-07-12 | 2002-01-01 | Chartered Semiconductor Manufacturing Ltd. | Method to form MOS transistors with shallow junctions using laser annealing |
| US6294434B1 (en) * | 2000-09-27 | 2001-09-25 | Vanguard International Semiconductor Corporation | Method of forming a metal silicide layer on a polysilicon gate structure and on a source/drain region of a MOSFET device |
| US6506637B2 (en) * | 2001-03-23 | 2003-01-14 | Sharp Laboratories Of America, Inc. | Method to form thermally stable nickel germanosilicide on SiGe |
| KR20020083795A (ko) * | 2001-04-30 | 2002-11-04 | 삼성전자 주식회사 | 자기정렬 실리사이드 기술을 사용하는 모스 트랜지스터의제조방법 |
| JP2003168740A (ja) * | 2001-09-18 | 2003-06-13 | Sanyo Electric Co Ltd | 半導体装置および半導体装置の製造方法 |
| US6867087B2 (en) * | 2001-11-19 | 2005-03-15 | Infineon Technologies Ag | Formation of dual work function gate electrode |
| JP2005101196A (ja) * | 2003-09-24 | 2005-04-14 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| US8193096B2 (en) * | 2004-12-13 | 2012-06-05 | Novellus Systems, Inc. | High dose implantation strip (HDIS) in H2 base chemistry |
-
2004
- 2004-05-19 CN CN2004800153694A patent/CN1799125B/zh not_active Expired - Lifetime
- 2004-05-19 US US10/559,069 patent/US20060141728A1/en not_active Abandoned
- 2004-05-19 JP JP2006508444A patent/JP2006526893A/ja active Pending
- 2004-05-19 WO PCT/IB2004/050753 patent/WO2004107421A1/en active Application Filing
- 2004-05-19 KR KR1020057023012A patent/KR20060017525A/ko not_active Application Discontinuation
- 2004-05-19 EP EP04733884A patent/EP1634325A1/en not_active Withdrawn
- 2004-05-31 TW TW093115533A patent/TW200507117A/zh unknown
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02170528A (ja) * | 1988-12-23 | 1990-07-02 | Toshiba Corp | 半導体装置の製造方法 |
| JPH04357828A (ja) * | 1991-06-04 | 1992-12-10 | Sharp Corp | 半導体装置の製造方法 |
| JPH0817761A (ja) * | 1994-06-30 | 1996-01-19 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH08125182A (ja) * | 1994-10-28 | 1996-05-17 | Nec Corp | 半導体装置の製造方法 |
| JPH09121055A (ja) * | 1995-07-26 | 1997-05-06 | Lg Semicon Co Ltd | 半導体素子の製造方法 |
| JP2001237422A (ja) * | 1999-12-14 | 2001-08-31 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2002141504A (ja) * | 2000-07-12 | 2002-05-17 | Internatl Business Mach Corp <Ibm> | 極浅い接合の形成方法 |
| US6534402B1 (en) * | 2001-11-01 | 2003-03-18 | Winbond Electronics Corp. | Method of fabricating self-aligned silicide |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1799125B (zh) | 2011-04-06 |
| WO2004107421A1 (en) | 2004-12-09 |
| CN1799125A (zh) | 2006-07-05 |
| TW200507117A (en) | 2005-02-16 |
| US20060141728A1 (en) | 2006-06-29 |
| KR20060017525A (ko) | 2006-02-23 |
| EP1634325A1 (en) | 2006-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7358167B2 (en) | Implantation process in semiconductor fabrication | |
| US6184112B1 (en) | Method of forming a MOSFET transistor with a shallow abrupt retrograde dopant profile | |
| US6391731B1 (en) | Activating source and drain junctions and extensions using a single laser anneal | |
| US6410938B1 (en) | Semiconductor-on-insulator device with nitrided buried oxide and method of fabricating | |
| JP2848439B2 (ja) | 半導体装置の製造方法 | |
| US6852610B2 (en) | Semiconductor device and method for manufacturing the same | |
| US20080023732A1 (en) | Use of carbon co-implantation with millisecond anneal to produce ultra-shallow junctions | |
| US5998272A (en) | Silicidation and deep source-drain formation prior to source-drain extension formation | |
| US20070267660A1 (en) | Method and apparatus for forming a semiconductor substrate with a layer structure of activated dopants | |
| US6297117B1 (en) | Formation of confined halo regions in field effect transistor | |
| EP0852394A2 (en) | Method for making very shallow junctions in silicon devices | |
| US6235599B1 (en) | Fabrication of a shallow doped junction having low sheet resistance using multiple implantations | |
| JP2006526893A (ja) | サーマルバジェットを低減する接合およびケイ化物の形成 | |
| US20090079010A1 (en) | Nickel silicide formation for semiconductor components | |
| US20050285191A1 (en) | Semiconductor device and method of fabricating the same | |
| US20070114604A1 (en) | Double-extension formation using offset spacer | |
| JP2007512704A (ja) | シリサイドをソース／ドレインに用いた半導体素子 | |
| JP3737504B2 (ja) | 半導体装置の製造方法 | |
| US20040115889A1 (en) | Ultra shallow junction formation | |
| US20050112830A1 (en) | Ultra shallow junction formation | |
| KR100212010B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JP2005302883A (ja) | 半導体装置の製造方法 | |
| KR100288686B1 (ko) | 반도체 소자 제조 방법 | |
| JP2781989B2 (ja) | 半導体装置の製造方法 | |
| JP3523627B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070517 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090121 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100730 |