JPH0727965B2 - 埋込みＳｉＯ▲下２▼層を含む装置の製造方法 - Google Patents
埋込みＳｉＯ▲下２▼層を含む装置の製造方法Info
- Publication number
- JPH0727965B2 JPH0727965B2 JP62296260A JP29626087A JPH0727965B2 JP H0727965 B2 JPH0727965 B2 JP H0727965B2 JP 62296260 A JP62296260 A JP 62296260A JP 29626087 A JP29626087 A JP 29626087A JP H0727965 B2 JPH0727965 B2 JP H0727965B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- sio
- oxygen
- layer
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910004298 SiO 2 Inorganic materials 0.000 title claims description 44
- 238000000034 method Methods 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims description 46
- 239000001301 oxygen Substances 0.000 claims description 43
- 229910052760 oxygen Inorganic materials 0.000 claims description 43
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 42
- 239000007943 implant Substances 0.000 claims description 32
- 238000010438 heat treatment Methods 0.000 claims description 23
- 238000002513 implantation Methods 0.000 claims description 23
- 238000000137 annealing Methods 0.000 claims description 15
- 150000002500 ions Chemical class 0.000 claims description 8
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 5
- 230000000694 effects Effects 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims 3
- 239000010410 layer Substances 0.000 description 66
- 235000012431 wafers Nutrition 0.000 description 20
- 229910052710 silicon Inorganic materials 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 239000010703 silicon Substances 0.000 description 16
- 239000000463 material Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 238000001228 spectrum Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- -1 oxygen ions Chemical class 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 241001168730 Simo Species 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 238000004627 transmission electron microscopy Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】 本発明の技術分野 本発明は半導体デバイスの制作方法、特に絶縁体上のシ
リコン（SOI）技術及びSOIデバイスに係る。
リコン（SOI）技術及びSOIデバイスに係る。
技術の背景 SOIデバイスは通常のシリコンデバイスに比べ潜在的に
利点（たとえば接合容量の減少、耐放射性の増強）をも
つことが知られている。SOIヘテロ構造を生成するため
のいくつかの技術、特に第１図に概略的に示される型の
Si/SiO2/Siヘテロ構造を生成するためのいくつかの技術
は知られている。そのようなヘテロ構造を生成するため
の周知の技術の中に、酸素の注入技術があり、本明細書
はそのようなヘテロ構造を形成するためのこの特定の技
術（“注入酸素による分離”と呼ばれることがある）に
係る。SIMOX技術については、たとえばピー・エル・エ
フ・ヘメント（P.L.F.Hemment）、マテリアルズ・リサ
ーチ・ソサイアティ・シンポジア（Materials Research
Society Symposia）、プロシーディングズ、第53巻、2
07−221頁（1986）を参照のこと。
利点（たとえば接合容量の減少、耐放射性の増強）をも
つことが知られている。SOIヘテロ構造を生成するため
のいくつかの技術、特に第１図に概略的に示される型の
Si/SiO2/Siヘテロ構造を生成するためのいくつかの技術
は知られている。そのようなヘテロ構造を生成するため
の周知の技術の中に、酸素の注入技術があり、本明細書
はそのようなヘテロ構造を形成するためのこの特定の技
術（“注入酸素による分離”と呼ばれることがある）に
係る。SIMOX技術については、たとえばピー・エル・エ
フ・ヘメント（P.L.F.Hemment）、マテリアルズ・リサ
ーチ・ソサイアティ・シンポジア（Materials Research
Society Symposia）、プロシーディングズ、第53巻、2
07−221頁（1986）を参照のこと。
当業者には一般的に行われているように、SIMOX技術
は、基体内に科学量論的に酸素の多い領域が形成される
ように、シリコン基体（典型的な場合、Siウエハ）中に
十分高ドーズの酸素を注入することを含む。このことに
より、シリコン基体中の酸素の分布は、シリコン原子当
り少なくとも２個の酸素原子という最大濃度に到達する
ことを意味する。典型的な注入ドーズは２×1018酸素原
子cm2である。（エネルギー依存性の）臨界ドーズφＣ
は与えられた注入エネルギーに対し、化学量論的組成の
注入が起こる最小ドーズである。たとえばφＣは200keV
の場合、φＣは約1.4×1018cm-2である。
は、基体内に科学量論的に酸素の多い領域が形成される
ように、シリコン基体（典型的な場合、Siウエハ）中に
十分高ドーズの酸素を注入することを含む。このことに
より、シリコン基体中の酸素の分布は、シリコン原子当
り少なくとも２個の酸素原子という最大濃度に到達する
ことを意味する。典型的な注入ドーズは２×1018酸素原
子cm2である。（エネルギー依存性の）臨界ドーズφＣ
は与えられた注入エネルギーに対し、化学量論的組成の
注入が起こる最小ドーズである。たとえばφＣは200keV
の場合、φＣは約1.4×1018cm-2である。
従来技術の化学量論的組成の注入はSiO2の比較的厚い
（典型的な場合約0.3μｍ又はそれ以上）層と、比較的
薄い（たとえば 約0.1μｍ）シリコンの上部層を生じ
る。いくつかの理由により、低注入ドーズを用いたり、
より薄い埋込み酸化物層を有するSOIウエハを生成でき
ることが望ましいであろう。低ドーズは、それらが一般
にSi基体中に生じる損傷が少く、可能な歩留りを高める
ため望ましい。より薄い酸化物層は、従来技術の（厚
い）埋込み酸化物層を用いたデバイスに比べ、バックバ
イアス分離電圧の低いデバイスを可能にする。
（典型的な場合約0.3μｍ又はそれ以上）層と、比較的
薄い（たとえば 約0.1μｍ）シリコンの上部層を生じ
る。いくつかの理由により、低注入ドーズを用いたり、
より薄い埋込み酸化物層を有するSOIウエハを生成でき
ることが望ましいであろう。低ドーズは、それらが一般
にSi基体中に生じる損傷が少く、可能な歩留りを高める
ため望ましい。より薄い酸化物層は、従来技術の（厚
い）埋込み酸化物層を用いたデバイスに比べ、バックバ
イアス分離電圧の低いデバイスを可能にする。
単に注入ドーズを化学量論的組成注入領域、すなわち酸
素の最大濃度がどこでもシリコン原子当り２個の酸素原
紙以下である注入領域が形成されるφＣ以下に減らすこ
とにより、これらの、所望の結果を得ようとする試みが
なされた。たとえば、ジェイ・ステメノス（J.Stoemeno
s）らアプライド・フィジックス・レターズ（Applied P
hysics Letters）第48（21）巻、1470−1472頁（1986）
を参照のこと。これらの著者は酸素を臨界ドーズ（1.3
×1018cm-2,200keV）より（わずかだけ）低く注入する
ことにより、分散したSiアイランドを有する酸素の多い
層が形成され、そのような試料を1150℃で２時間アニー
ルすると、Siを荒く分散させ、Si/SiO2界面付近のSi上
部層中にSiO2の析出物を生じることを報告している。そ
のようなウエハは一般にデバイス制作には許されない。
ステメノスらはまた、そのようなウエハを1300℃で６時
間アニーリングすると、SiO2析出物を含まないSi上部層
が生じるが、著しい量の分散したSiアイランドを含む埋
込みSiO2層が生じることも報告している。そのようなア
イランドはもし、MOSデバイスがそのようなSOIウエハ中
に形成されると、重畳されたフローティングゲートとし
て働く可能性のあることが知られている。従って、その
ような従来技術のSIMOXウエハは典型的な場合、デバイ
ス制作には許容されない。
素の最大濃度がどこでもシリコン原子当り２個の酸素原
紙以下である注入領域が形成されるφＣ以下に減らすこ
とにより、これらの、所望の結果を得ようとする試みが
なされた。たとえば、ジェイ・ステメノス（J.Stoemeno
s）らアプライド・フィジックス・レターズ（Applied P
hysics Letters）第48（21）巻、1470−1472頁（1986）
を参照のこと。これらの著者は酸素を臨界ドーズ（1.3
×1018cm-2,200keV）より（わずかだけ）低く注入する
ことにより、分散したSiアイランドを有する酸素の多い
層が形成され、そのような試料を1150℃で２時間アニー
ルすると、Siを荒く分散させ、Si/SiO2界面付近のSi上
部層中にSiO2の析出物を生じることを報告している。そ
のようなウエハは一般にデバイス制作には許されない。
ステメノスらはまた、そのようなウエハを1300℃で６時
間アニーリングすると、SiO2析出物を含まないSi上部層
が生じるが、著しい量の分散したSiアイランドを含む埋
込みSiO2層が生じることも報告している。そのようなア
イランドはもし、MOSデバイスがそのようなSOIウエハ中
に形成されると、重畳されたフローティングゲートとし
て働く可能性のあることが知られている。従って、その
ような従来技術のSIMOXウエハは典型的な場合、デバイ
ス制作には許容されない。
一般に、２つの異なる状況を特定することができる。も
し、シリコン基板が臨界値以下のイオン注入中、比較的
低い名目温度（典型的な場合約350℃以下）にあるなら
ば、適当な熱処理によって比較的均一な薄いSiO2層が形
成でき、シリコン上部層の再結晶化が起こりうる。しか
し、これらの条件下において、Si/SiO2界面に隣接した
上部層の領域は、一般に著しい双晶を生じ、ヘテロ構造
をデバイス制作には不適当なものとする。それに対し、
もし臨界値以下の注入中基板が比較的高い名目温度（す
なわち典型的な場合、約350℃以上）にあるなら、その
後の熱処理で一般に分散したSi領域を含む不均一な埋込
みSiO2層を形成し、シリコン上部層はまた典型的な場合
分散した第２の相（SiO2）領域を含む。この例において
も、この方法では典型的な場合デバイス制作に有用なヘ
テロ構造は生じない。
し、シリコン基板が臨界値以下のイオン注入中、比較的
低い名目温度（典型的な場合約350℃以下）にあるなら
ば、適当な熱処理によって比較的均一な薄いSiO2層が形
成でき、シリコン上部層の再結晶化が起こりうる。しか
し、これらの条件下において、Si/SiO2界面に隣接した
上部層の領域は、一般に著しい双晶を生じ、ヘテロ構造
をデバイス制作には不適当なものとする。それに対し、
もし臨界値以下の注入中基板が比較的高い名目温度（す
なわち典型的な場合、約350℃以上）にあるなら、その
後の熱処理で一般に分散したSi領域を含む不均一な埋込
みSiO2層を形成し、シリコン上部層はまた典型的な場合
分散した第２の相（SiO2）領域を含む。この例において
も、この方法では典型的な場合デバイス制作に有用なヘ
テロ構造は生じない。
低ドーズ注入及び比較的薄い埋込みSiO2層を有するSIMO
Xヘテロ構造に付随した潜在的な利点をみると、埋込みS
iO2層にSiアイランドが無く、Si上部層の欠陥密度が比
較的低くデバイス品質をもつSi/SiO2/Siヘテロ構造を信
頼性よく生成する化学量論的組成の（臨界）注入以下の
技術がかなり重要である。本明細書はそのような技術に
ついて明らかにする。
Xヘテロ構造に付随した潜在的な利点をみると、埋込みS
iO2層にSiアイランドが無く、Si上部層の欠陥密度が比
較的低くデバイス品質をもつSi/SiO2/Siヘテロ構造を信
頼性よく生成する化学量論的組成の（臨界）注入以下の
技術がかなり重要である。本明細書はそのような技術に
ついて明らかにする。
本発明の要約 従来技術の臨界以下の注入法の欠点を除ける注入法を発
見した。本発明の方法は臨界以下の注入を含み、更に少
なくとも一度の無秩序化の注入を含み、その後適当な熱
処理が行われ、本質的に均一な比較的薄い埋込みSiO2層
とデバイス級（典型的な場合Xmin＜５％）のSiの上部層
を有するSi/SiO2/Siヘテロ構造を生成することができ
る。
見した。本発明の方法は臨界以下の注入を含み、更に少
なくとも一度の無秩序化の注入を含み、その後適当な熱
処理が行われ、本質的に均一な比較的薄い埋込みSiO2層
とデバイス級（典型的な場合Xmin＜５％）のSiの上部層
を有するSi/SiO2/Siヘテロ構造を生成することができ
る。
広い点で本発明の方法は任意の適当な酸素注入技術によ
り形成されたSi/SiO2/Siヘテロ構造中の埋込みSiO2層に
隣接したシリコン上部層の少なくとも一部を適当な方法
で無秩序化することと、それに続く適当な熱処理を含
む。本発明の方法の詳細は、以下で詳細に述べるよう
に、中でも、酸素注入中の基板温度に依存する。
り形成されたSi/SiO2/Siヘテロ構造中の埋込みSiO2層に
隣接したシリコン上部層の少なくとも一部を適当な方法
で無秩序化することと、それに続く適当な熱処理を含
む。本発明の方法の詳細は、以下で詳細に述べるよう
に、中でも、酸素注入中の基板温度に依存する。
本発明の好ましい実施例において、方法はあらかじめ決
められた結晶方向と主表面を有する単結晶Si基体を準備
すること、Si基板中に酸素の多い層が形成されるよう主
表面を通してSi基体中に臨界ドーズ以下の酸素を注入
し、相対的に低酸素濃度のシリコン上部層をその上に有
するようにすることを含む。更に、実施例は本質的に化
学量論的組成の埋込みSiO2層が酸素の多い層から形成さ
れ、Si上部層の少くともある程度の材料はあらかじめ決
められた結晶方向を有するように、酸素注入Si基体の熱
処理を含む。実施例は更に主表面を通して、Siイオンを
注入することを含み、ドーズはSiO2層／上部層界面付近
の少なくとも上部層材料を本質的に無秩序化するのに有
効で、注入されたSi基体を、デバイス級の上部層材料が
本質的にあらかじめ決められた結晶方向をもち、埋込み
SiO2層／上部層界面付近の欠陥密度が比較的低くなるよ
うに、熱処理することを含む。
められた結晶方向と主表面を有する単結晶Si基体を準備
すること、Si基板中に酸素の多い層が形成されるよう主
表面を通してSi基体中に臨界ドーズ以下の酸素を注入
し、相対的に低酸素濃度のシリコン上部層をその上に有
するようにすることを含む。更に、実施例は本質的に化
学量論的組成の埋込みSiO2層が酸素の多い層から形成さ
れ、Si上部層の少くともある程度の材料はあらかじめ決
められた結晶方向を有するように、酸素注入Si基体の熱
処理を含む。実施例は更に主表面を通して、Siイオンを
注入することを含み、ドーズはSiO2層／上部層界面付近
の少なくとも上部層材料を本質的に無秩序化するのに有
効で、注入されたSi基体を、デバイス級の上部層材料が
本質的にあらかじめ決められた結晶方向をもち、埋込み
SiO2層／上部層界面付近の欠陥密度が比較的低くなるよ
うに、熱処理することを含む。
発明の実施例 第１図は、ここで対称とする型のSOIヘテロ構造（10）
を概略的に示す。SiO2層（11）は単結晶Si基体中に埋込
まれる。Si上部層（12）はデバイスに適した品質をも
ち、本質的にSi基体の最初の格子方向を維持しているこ
とが望ましい。
を概略的に示す。SiO2層（11）は単結晶Si基体中に埋込
まれる。Si上部層（12）はデバイスに適した品質をも
ち、本質的にSi基体の最初の格子方向を維持しているこ
とが望ましい。
第２図は本発明のプロセスの２つの異なる実施例のフロ
ーチャートを組合わせたものである。この中で、左及び
右の分枝は、それぞれ相対的に名目温度が低い場合及び
高い場合の臨界値以下の酸素注入に当てはまる。
ーチャートを組合わせたものである。この中で、左及び
右の分枝は、それぞれ相対的に名目温度が低い場合及び
高い場合の臨界値以下の酸素注入に当てはまる。
当業者には認識されるであろうが、臨界値以下の注入の
前に、基板（典型的な場合（100）面）の主表面を清浄
化するか他の方法により前処理する。そのような技術は
周知であり、ここでは議論しない。注入は適当な真空中
で行うことを認識する必要がある。
前に、基板（典型的な場合（100）面）の主表面を清浄
化するか他の方法により前処理する。そのような技術は
周知であり、ここでは議論しない。注入は適当な真空中
で行うことを認識する必要がある。
たとえば、臨界値以下の注入ドーズは、約３×1017ない
し約７×1017酸素イオン／cm2の範囲が有利であること
を我々は見出した。しかし、この範囲は考えられる限界
ではない。なぜならば、より高い臨界ドーズはしばしば
用いると有利であり、一方より低いドーズでも有用な埋
込みSiO2層を生じる可能性がある。
し約７×1017酸素イオン／cm2の範囲が有利であること
を我々は見出した。しかし、この範囲は考えられる限界
ではない。なぜならば、より高い臨界ドーズはしばしば
用いると有利であり、一方より低いドーズでも有用な埋
込みSiO2層を生じる可能性がある。
現在、好ましい実施例（第２図の左側の分枝に対応）に
おいて、臨界値以下の酸素注入中の名目上の基板温度
は、比較的低く典型的な場合＜350°である。“名目上
の”基板温度というのは、ビームの加熱効果が無い場合
の基板の温度を意味する。たとえば、典型的な場合Siウ
エハは与えられた温度に保たれたステンレススチールブ
ロックに固定される。ブロックの温度は名目上の基板温
度と考えられる。
おいて、臨界値以下の酸素注入中の名目上の基板温度
は、比較的低く典型的な場合＜350°である。“名目上
の”基板温度というのは、ビームの加熱効果が無い場合
の基板の温度を意味する。たとえば、典型的な場合Siウ
エハは与えられた温度に保たれたステンレススチールブ
ロックに固定される。ブロックの温度は名目上の基板温
度と考えられる。
第２図の左側の分枝に示されるように（低温の）臨界値
以下の酸素注入に続いて、酸素の多い注入層から本質的
に化学量論的組成のSiO2が形成されるよう、適当な熱処
理が行われる。そのような熱処理は典型的な場合アモル
ファスSiを再結晶化させる低温アニール（たとえば500
ないし800℃、好ましくは700℃を越えない温度で30分な
いし３時間）を含むと有利である。加熱処理はまた適当
に長い時間、たとえば３時間以上、典型的な場合1200℃
以上の温度の高温アニールも含む。当業者には認識され
るであろうが、アニーリング時間はアニーリング温度に
逆比例する。わずかな実験で典型的な場合、適当な時間
／温度の組合わせを決めるのに十分であろう。現在、上
で述べたように二段階熱処理が好ましいが、他のアニー
リングプログラム（たとえば、温度のゆっくりした傾斜
上昇、高温での浸透又は単純な高温アニール）も有用で
ある可能性がある。
以下の酸素注入に続いて、酸素の多い注入層から本質的
に化学量論的組成のSiO2が形成されるよう、適当な熱処
理が行われる。そのような熱処理は典型的な場合アモル
ファスSiを再結晶化させる低温アニール（たとえば500
ないし800℃、好ましくは700℃を越えない温度で30分な
いし３時間）を含むと有利である。加熱処理はまた適当
に長い時間、たとえば３時間以上、典型的な場合1200℃
以上の温度の高温アニールも含む。当業者には認識され
るであろうが、アニーリング時間はアニーリング温度に
逆比例する。わずかな実験で典型的な場合、適当な時間
／温度の組合わせを決めるのに十分であろう。現在、上
で述べたように二段階熱処理が好ましいが、他のアニー
リングプログラム（たとえば、温度のゆっくりした傾斜
上昇、高温での浸透又は単純な高温アニール）も有用で
ある可能性がある。
当業者には明らかであろうが、熱処理は非酸化条件又は
不活性雰囲気下で行うのが有利である。従来技術は高温
アニール中Si上部層を保護するための手段として、比較
的厚い（たとえば500nm）酸化物キャップ層を形成する
ことを知っている。我々は高温アニール中Si上部層を保
護するための有利な技術を考案した。現在我々が好まし
いと考えるその技術は、アニールを主成分として少なく
とも一種類の不活性ガス（たとえば99％のAr）と、少数
成分（たとえば１％）として酸素を含む雰囲気中で行う
ことを含む。酸素濃度は熱処理中薄い（たとえば20nm）
保護SiO2をゆっくり成長させる効果がある。この薄い保
護層が存在すると、アニーリングを名目上非酸化状態
（真空又は不活性ガム雰囲気）中で行う時しばしば起こ
るSi上部層のへこみと、アニーリングをより高い酸化状
態中で行った時起こる厚い酸化物層の成長の両方を防止
する。
不活性雰囲気下で行うのが有利である。従来技術は高温
アニール中Si上部層を保護するための手段として、比較
的厚い（たとえば500nm）酸化物キャップ層を形成する
ことを知っている。我々は高温アニール中Si上部層を保
護するための有利な技術を考案した。現在我々が好まし
いと考えるその技術は、アニールを主成分として少なく
とも一種類の不活性ガス（たとえば99％のAr）と、少数
成分（たとえば１％）として酸素を含む雰囲気中で行う
ことを含む。酸素濃度は熱処理中薄い（たとえば20nm）
保護SiO2をゆっくり成長させる効果がある。この薄い保
護層が存在すると、アニーリングを名目上非酸化状態
（真空又は不活性ガム雰囲気）中で行う時しばしば起こ
るSi上部層のへこみと、アニーリングをより高い酸化状
態中で行った時起こる厚い酸化物層の成長の両方を防止
する。
第２図の左側の分枝に示されるように、高温アニールの
後、シリコン基体に無秩序化のイオン注入を行う。無秩
序化の注入は約100℃の名目基板温度で行うと有利であ
ることを我々は見出した。典型的な場合、基板は名目上
室温で、基板を約液体窒素温度（77°Ｋ）に冷却した時
も、良好な結果を得た。無秩序化注入中の比較的低い基
板温度は、注入で生じた格子欠陥がなまるのを防止でき
ると信じられるが、ある種の条件下では、約100℃以上
の名目基板温度も許容しうる。
後、シリコン基体に無秩序化のイオン注入を行う。無秩
序化の注入は約100℃の名目基板温度で行うと有利であ
ることを我々は見出した。典型的な場合、基板は名目上
室温で、基板を約液体窒素温度（77°Ｋ）に冷却した時
も、良好な結果を得た。無秩序化注入中の比較的低い基
板温度は、注入で生じた格子欠陥がなまるのを防止でき
ると信じられるが、ある種の条件下では、約100℃以上
の名目基板温度も許容しうる。
たとえば、無秩序化注入中シリコンイオンを注入し、ド
ーズはたとえば３×1014Si/cm2である。現在特に有用な
Siドーズは典型的な場合２×1014ないし１×1015／cm2
の範囲である。臨界値以下の酸素注入及び無秩序化注入
の両方に、それぞれ200keV及び400keVの注入エネルギー
を用いた。しかし、広範囲のエネルギー、たとえば100k
eVないし約2MeVが有用と期待される。更に無秩序化注入
はSi注入である必要はない。たとえばAr又は他の稀ガス
注入はある種の条件下では使用できる可能性がある。
ーズはたとえば３×1014Si/cm2である。現在特に有用な
Siドーズは典型的な場合２×1014ないし１×1015／cm2
の範囲である。臨界値以下の酸素注入及び無秩序化注入
の両方に、それぞれ200keV及び400keVの注入エネルギー
を用いた。しかし、広範囲のエネルギー、たとえば100k
eVないし約2MeVが有用と期待される。更に無秩序化注入
はSi注入である必要はない。たとえばAr又は他の稀ガス
注入はある種の条件下では使用できる可能性がある。
無秩序化注入の機能は、少なくとも埋込みSiO2層との界
面に隣接したシリコン上部層の領域をアモルファス化す
ることであると信じられる。しかし、典型的な場合埋込
みSiO2層との界面に隣接した底部シリコン層の領域も、
アモルファス化される。典型的な場合シリコン基体の主
表面に隣接した部分である最上部Si層の一部は、シリコ
ン上部層の方向性ある単結晶再成長のための種となるよ
う、結晶のまま残るのが望ましい。
面に隣接したシリコン上部層の領域をアモルファス化す
ることであると信じられる。しかし、典型的な場合埋込
みSiO2層との界面に隣接した底部シリコン層の領域も、
アモルファス化される。典型的な場合シリコン基体の主
表面に隣接した部分である最上部Si層の一部は、シリコ
ン上部層の方向性ある単結晶再成長のための種となるよ
う、結晶のまま残るのが望ましい。
好ましい実施例（第２図の左側の分枝）において、必要
な無秩序化注入に続いて、適当な熱処理が行われる。た
とえば、処理は比較的（〜600℃，＞１時間）のアニー
ルを含む。より一般的には、500−800℃（700℃を越え
ないことが好ましい）の範囲のアニーリング温度が有用
と考えられるが、ある種の条件下ではこの範囲外の温度
におけるアニーリングでも、デバイス品質のSi上部層材
料の再成長を起こさせる可能性がある。このアニーリン
グ処理の後、ヘテロ構造はデバイスプロセスで出会う熱
処理に対して安定である。
な無秩序化注入に続いて、適当な熱処理が行われる。た
とえば、処理は比較的（〜600℃，＞１時間）のアニー
ルを含む。より一般的には、500−800℃（700℃を越え
ないことが好ましい）の範囲のアニーリング温度が有用
と考えられるが、ある種の条件下ではこの範囲外の温度
におけるアニーリングでも、デバイス品質のSi上部層材
料の再成長を起こさせる可能性がある。このアニーリン
グ処理の後、ヘテロ構造はデバイスプロセスで出会う熱
処理に対して安定である。
好ましさの程度はやや低いが、本発明のもう一つの実施
例の方法（第２図の右側の分枝）は、比較的高い名目上
の温度（典型的な場合少なくとも約350℃）における酸
素注入と、それに続く上で述べた型の第１の無秩序化注
入を含む。第１の無秩序化注入が完了したのに続き、注
入されたSi基体は現在好ましい実施例について述べたの
と本質的に同様に熱処理される。この熱処理に続いて、
必要に応じて無秩序化注入を行うと有利である。第２の
無秩序化注入の条件は典型的な場合、第１の無秩序化注
入と同様である。必要に応じて行う第２の無秩序化注入
に続いて、一般に現在好ましい実施例について述べた型
の低温アニールが行われる。
例の方法（第２図の右側の分枝）は、比較的高い名目上
の温度（典型的な場合少なくとも約350℃）における酸
素注入と、それに続く上で述べた型の第１の無秩序化注
入を含む。第１の無秩序化注入が完了したのに続き、注
入されたSi基体は現在好ましい実施例について述べたの
と本質的に同様に熱処理される。この熱処理に続いて、
必要に応じて無秩序化注入を行うと有利である。第２の
無秩序化注入の条件は典型的な場合、第１の無秩序化注
入と同様である。必要に応じて行う第２の無秩序化注入
に続いて、一般に現在好ましい実施例について述べた型
の低温アニールが行われる。
適当な熱処理が完了した後、典型的な場合本発明に従う
SOIウエハは周知の方法により、デバイス製作に適した
ものになっている。そのような方法については、例えば
ディー・エイチ・エリオット（D.H.Elliott）、集積回
路製作技術（Integrated Circuit Fabrication Tehnolo
gy）、マグローヒル（1982）を参照のこと。
SOIウエハは周知の方法により、デバイス製作に適した
ものになっている。そのような方法については、例えば
ディー・エイチ・エリオット（D.H.Elliott）、集積回
路製作技術（Integrated Circuit Fabrication Tehnolo
gy）、マグローヒル（1982）を参照のこと。
本発明に従う電子デバイスの例（エンハンスメント型ｎ
−チャネルMOSトランジスタ）が第３図に示されてい
る。ここで層（11）は埋込みSiO2層で、（12）はSi上部
層の一部である。上部層の一部分はｐ形にドープされ、
２つの付属部分はn+である。酸化物領域（31）は（12）
を他のデバイスから分離し、電極様窓を規定し、ゲート
絶縁体となる働きをし、すべて通常の方式による。数字
（32）はソース、ゲート及びドレイン金属接触をさす。
−チャネルMOSトランジスタ）が第３図に示されてい
る。ここで層（11）は埋込みSiO2層で、（12）はSi上部
層の一部である。上部層の一部分はｐ形にドープされ、
２つの付属部分はn+である。酸化物領域（31）は（12）
を他のデバイスから分離し、電極様窓を規定し、ゲート
絶縁体となる働きをし、すべて通常の方式による。数字
（32）はソース、ゲート及びドレイン金属接触をさす。
第１例：（100）面の単結晶Siウエハを通常のプロセス
で浄化し、イオン注入機のターゲット室中のステンレス
スチールブロックに固定した。スチールブロックを名目
上100℃にし、３×1017酸素／cm2を170keVで注入したと
ころ、ほぼガウス分布（最大値の深さ約370nm、半値幅
約180nm）をもつ酸素の多い層が形成された。ウエハは
管状炉に移され、600℃に２時間、アルゴン＋１％酸素
中に1390℃で30分保たれた。アニールの結果、酸素の多
い注入層から約60nmの厚さの酸化物層が形成され、両界
面に双晶Siが生じた。このようにして生じたウエハのRB
Sスペクトルを標準的な手段［2MeV He+，（100）及び
（100）から５°オフ］で得たので、第４図に示す。周
知のように、そのようなスペクトルはスペクトルから導
出された周知の量Xminを含み、薄い結晶層の品質を示す
標準的な尺度である。曲線（40）及び（41）はそれぞれ
ランダム信号及びチャネル信号で、埋込み酸化物層は本
質的に化学量論的組成で、Si上部層の表面に近い部分は
単結晶材料、Si/SiO2界面領域は欠陥密度が高いことを
示している。透過電子顕微鏡によると、欠陥の多い領域
には高密度の双晶のあることが示された。RBSの次に、
ウエハは再び注入機に移され、３×1014シリコン／cm2
（400keV）を注入し、ウエハは名目上液体N2温度におい
た。無秩序化したウエハのRBS信号が第５図に示されて
いる。この図で曲線（50）及び（51）はランダム信号及
びチャネル信号である。SiO2層に隣接したSiのアモルフ
ァス化とアモルファス化した領域がほとんどSi表面まで
延びていることが明らかである。RBSに続いてウエハは
真空中600℃で２時間アニールした。その後のRBSの結果
も第５図に示されている。ここで曲線（52）は第２の低
温アニール後のウエハのチャネル信号である。結晶品
質、特にSi上部層の品質改善が非常に明らかである。特
に、SiO2/Si上部層界面には本質的に欠陥がなく、上部
層はデバイス製作用の品質をもち、Xminは約３％であっ
た。ウエハを電子顕微鏡で調べたところ、埋込みSiO2層
は本質的に連続でSiアイランドが無く、境界は急峻で、
Si上部層中に双晶は無いことが確認された。
で浄化し、イオン注入機のターゲット室中のステンレス
スチールブロックに固定した。スチールブロックを名目
上100℃にし、３×1017酸素／cm2を170keVで注入したと
ころ、ほぼガウス分布（最大値の深さ約370nm、半値幅
約180nm）をもつ酸素の多い層が形成された。ウエハは
管状炉に移され、600℃に２時間、アルゴン＋１％酸素
中に1390℃で30分保たれた。アニールの結果、酸素の多
い注入層から約60nmの厚さの酸化物層が形成され、両界
面に双晶Siが生じた。このようにして生じたウエハのRB
Sスペクトルを標準的な手段［2MeV He+，（100）及び
（100）から５°オフ］で得たので、第４図に示す。周
知のように、そのようなスペクトルはスペクトルから導
出された周知の量Xminを含み、薄い結晶層の品質を示す
標準的な尺度である。曲線（40）及び（41）はそれぞれ
ランダム信号及びチャネル信号で、埋込み酸化物層は本
質的に化学量論的組成で、Si上部層の表面に近い部分は
単結晶材料、Si/SiO2界面領域は欠陥密度が高いことを
示している。透過電子顕微鏡によると、欠陥の多い領域
には高密度の双晶のあることが示された。RBSの次に、
ウエハは再び注入機に移され、３×1014シリコン／cm2
（400keV）を注入し、ウエハは名目上液体N2温度におい
た。無秩序化したウエハのRBS信号が第５図に示されて
いる。この図で曲線（50）及び（51）はランダム信号及
びチャネル信号である。SiO2層に隣接したSiのアモルフ
ァス化とアモルファス化した領域がほとんどSi表面まで
延びていることが明らかである。RBSに続いてウエハは
真空中600℃で２時間アニールした。その後のRBSの結果
も第５図に示されている。ここで曲線（52）は第２の低
温アニール後のウエハのチャネル信号である。結晶品
質、特にSi上部層の品質改善が非常に明らかである。特
に、SiO2/Si上部層界面には本質的に欠陥がなく、上部
層はデバイス製作用の品質をもち、Xminは約３％であっ
た。ウエハを電子顕微鏡で調べたところ、埋込みSiO2層
は本質的に連続でSiアイランドが無く、境界は急峻で、
Si上部層中に双晶は無いことが確認された。
第II例：第２のSOIウエハを第Ｉ例で述べたのと本質的
に同様に準備したが、以下のことが異なる。すなわち、
臨界値以下の酸素注入中の名目上のウエハ温度は500
℃、酸素注入（４×1017酸素／cm2,200keV）に続いて無
秩序化Si注入（名目温度30℃,1×1015／cm2,460keV）を
行い、熱処理後、第２の無秩序化注入（上と同じ条件）
を行い、次に600℃のアニールを行った。このようにし
て形成されたヘテロ構造は、本質的に第Ｉ例で述べたも
のと同様であった。
に同様に準備したが、以下のことが異なる。すなわち、
臨界値以下の酸素注入中の名目上のウエハ温度は500
℃、酸素注入（４×1017酸素／cm2,200keV）に続いて無
秩序化Si注入（名目温度30℃,1×1015／cm2,460keV）を
行い、熱処理後、第２の無秩序化注入（上と同じ条件）
を行い、次に600℃のアニールを行った。このようにし
て形成されたヘテロ構造は、本質的に第Ｉ例で述べたも
のと同様であった。
【図面の簡単な説明】 第１図は本発明に従うSOIヘテロ構造を概略的に示す
図； 第２図は本発明の方法の２つの実施例における主なプロ
セス工程を概略的にフローチャートで示す図； 第３図は本発明に従うSOIウエハ上に形成された半導体
デバイスの例を概略的に示す図； 第４図及び第５図はSOIヘテロ構造の例のラザフォード
後方散乱スペクトロスコピー（RBS）スペクトルを示す
図である。 ［主要部分の符号の説明］ 10…SOIヘテロ構造 11……SiO2層 12……Si上部層
図； 第２図は本発明の方法の２つの実施例における主なプロ
セス工程を概略的にフローチャートで示す図； 第３図は本発明に従うSOIウエハ上に形成された半導体
デバイスの例を概略的に示す図； 第４図及び第５図はSOIヘテロ構造の例のラザフォード
後方散乱スペクトロスコピー（RBS）スペクトルを示す
図である。 ［主要部分の符号の説明］ 10…SOIヘテロ構造 11……SiO2層 12……Si上部層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/265 Ｊ (56)参考文献 特開 昭60−235434（ＪＰ，Ａ) 特開 昭60−213019（ＪＰ，Ａ)
Claims (5)
- 【請求項１】Si基体内に埋め込まれたSiO2層を含む装置
の製造方法であって、 該方法が、 主表面を有する単結晶Si基体を設ける工程； 該主表面を通じてSi基体内に酸素イオンを注入し、埋め
込まれた酸素の多い層をSi基体内に形成する工程であっ
て、該酸素注入が臨界値以下の酸素注入であり、臨界値
以下の酸素注入の際にSi基体が約350℃以下の温度に保
持され； 酸素注入Si基体に対して、1200℃以上の温度でのアニー
リングよりなる第一の加熱処理を行い、酸素の多い層か
ら、埋め込まれたSiO2を形成する工程； 該第一の加熱処理に次いで、Si又は希薄ガスイオンの無
秩序化の注入を行う工程であって、Si基体が無秩序化の
注入の際に約100℃以下に維持され、これにより、該埋
め込まれたSiO2の上部及び下部のSiの少なくとも一部が
実質的に非晶化され；及び SiO2の上部及び下部のSiとともに約500乃至800℃の範囲
の温度で該基体を更に加熱処理し、実質的に同質なSiO2
層を形成する工程よりなることを特徴とする製造方法。 - 【請求項２】Si基体内に埋め込まれたSiO2層を含む装置
の製造方法であって、 該方法が、 主表面を有する単結晶Si基体を設ける工程； 該主表面を通じてSi基体中に酸素イオンを注入し、埋め
込まれた酸素の多い層をSi基体内に形成する工程であっ
て、該酸素注入が臨界値以下の酸素注入であり、臨界値
以下の酸素注入の際にSi基体が約350℃以上の温度で保
持され； Si又は希薄ガスイオンの第一の無秩序化の注入を行う工
程であって、該Si基体が無秩序化の注入の際に約100℃
以下の温度に維持され；及び 約500−800℃の範囲の温度で該Si基体を加熱処理する工
程； 酸素注入Si基体に対して、1200℃以上の温度でのアニー
リングよりなる第一の加熱処理を行い、酸素の多い層か
ら、埋め込まれたSiO2を形成し、SiO2の上部及び下部の
Siとともに処理され、該埋め込まれたSiO2が実質的に同
質なSiO2層を形成する工程； 該アニーリングに次いで、Si又は希薄ガスイオンの第２
の無秩序化の注入を行う工程であって、該Si基体が該無
秩序化の注入の際に約100℃の温度に維持され、それに
より、SiO2層の上部及び下部のSiの少なくとも一部が実
質的に非晶化され；及び 約500−800℃の範囲の温度でSi基体を更に加熱処理する
工程よりなることを特徴とする製造方法。 - 【請求項３】約２×1014乃至約２×1015Si/cm2が、無秩
序化の注入又は少なくとも一の注入の際に注入され、及
びSiイオンが、約0.1MeV乃至約2MeVの範囲のエネルギー
を有することを特徴とする特許請求の範囲第１項又は第
２項記載の製造方法。 - 【請求項４】該加熱処理が、SiO2の相対的に薄い層の低
速成長をもたらすように適合させた環境にSi基体を接触
させることよりなることを特徴とする特許請求の範囲第
１項乃至第３項のいずれかに記載の製造方法。 - 【請求項５】該環境が、主成分としての不活性ガス及び
副次成分としての酸素よりなることを特徴とする特許請
求の範囲第４項記載の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/935,273 US4749660A (en) | 1986-11-26 | 1986-11-26 | Method of making an article comprising a buried SiO2 layer |
| US935273 | 1986-11-26 | ||
| SG26594A SG26594G (en) | 1986-11-26 | 1994-02-21 | Method of making an article comprising a buried SIO2 layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63142655A JPS63142655A (ja) | 1988-06-15 |
| JPH0727965B2 true JPH0727965B2 (ja) | 1995-03-29 |
Family
ID=26663905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62296260A Expired - Lifetime JPH0727965B2 (ja) | 1986-11-26 | 1987-11-26 | 埋込みＳｉＯ▲下２▼層を含む装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4749660A (ja) |
| EP (1) | EP0269349B1 (ja) |
| JP (1) | JPH0727965B2 (ja) |
| DE (1) | DE3787874T2 (ja) |
| HK (1) | HK104994A (ja) |
| SG (1) | SG26594G (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013030773A (ja) * | 2011-07-28 | 2013-02-07 | Soytec | 単結晶の半導体層を支持基板上に転写する方法 |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4897368A (en) * | 1987-05-21 | 1990-01-30 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a polycidegate employing nitrogen/oxygen implantation |
| JPS6432622A (en) * | 1987-07-28 | 1989-02-02 | Mitsubishi Electric Corp | Formation of soi film |
| US5066610A (en) * | 1987-11-20 | 1991-11-19 | Massachusetts Institute Of Technology | Capping technique for zone-melting recrystallization of insulated semiconductor films |
| US5136344A (en) * | 1988-11-02 | 1992-08-04 | Universal Energy Systems, Inc. | High energy ion implanted silicon on insulator structure |
| JP2858434B2 (ja) * | 1989-03-31 | 1999-02-17 | キヤノン株式会社 | 結晶の形成方法および結晶物品 |
| US5196355A (en) * | 1989-04-24 | 1993-03-23 | Ibis Technology Corporation | Simox materials through energy variation |
| US5124174A (en) * | 1989-08-10 | 1992-06-23 | The United States Of America As Represented By The United States Department Of Energy | Process for forming one or more substantially pure layers in substrate material using ion implantation |
| US4976987A (en) * | 1989-08-10 | 1990-12-11 | The United States Of America As Represented By The Department Of Energy | Process for forming one or more substantially pure layers in substrate material using ion implantation |
| JPH0377329A (ja) * | 1989-08-19 | 1991-04-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5053627A (en) * | 1990-03-01 | 1991-10-01 | Ibis Technology Corporation | Apparatus for ion implantation |
| JP3096050B2 (ja) * | 1990-08-09 | 2000-10-10 | 富士通株式会社 | 半導体装置の製造方法 |
| US5137837A (en) * | 1990-08-20 | 1992-08-11 | Hughes Aircraft Company | Radiation-hard, high-voltage semiconductive device structure fabricated on SOI substrate |
| US5288650A (en) * | 1991-01-25 | 1994-02-22 | Ibis Technology Corporation | Prenucleation process for simox device fabrication |
| JP3291510B2 (ja) * | 1992-03-31 | 2002-06-10 | シャープ株式会社 | 半導体装置 |
| IT1255764B (it) * | 1992-05-15 | 1995-11-15 | Enichem | Struttura soi con ossido sottile e profondo ottenuta per impiantazioneionica ad alta energia e successivi trattamenti termici. |
| US5429955A (en) * | 1992-10-26 | 1995-07-04 | Texas Instruments Incorporated | Method for constructing semiconductor-on-insulator |
| JP3036619B2 (ja) * | 1994-03-23 | 2000-04-24 | コマツ電子金属株式会社 | Ｓｏｉ基板の製造方法およびｓｏｉ基板 |
| JP3427114B2 (ja) * | 1994-06-03 | 2003-07-14 | コマツ電子金属株式会社 | 半導体デバイス製造方法 |
| JP3204855B2 (ja) * | 1994-09-30 | 2001-09-04 | 新日本製鐵株式会社 | 半導体基板の製造方法 |
| US5788763A (en) * | 1995-03-09 | 1998-08-04 | Toshiba Ceramics Co., Ltd. | Manufacturing method of a silicon wafer having a controlled BMD concentration |
| US5856235A (en) * | 1995-04-12 | 1999-01-05 | Northrop Grumman Corporation | Process of vacuum annealing a thin film metallization on high purity alumina |
| US5795813A (en) * | 1996-05-31 | 1998-08-18 | The United States Of America As Represented By The Secretary Of The Navy | Radiation-hardening of SOI by ion implantation into the buried oxide layer |
| US6043166A (en) * | 1996-12-03 | 2000-03-28 | International Business Machines Corporation | Silicon-on-insulator substrates using low dose implantation |
| JPH10223551A (ja) * | 1997-02-12 | 1998-08-21 | Nec Corp | Ｓｏｉ基板の製造方法 |
| DE69733471D1 (de) * | 1997-07-03 | 2005-07-14 | St Microelectronics Srl | Verfahren zur Herstellung von Geräten in einem halbleitenden Substrat |
| US5930643A (en) | 1997-12-22 | 1999-07-27 | International Business Machines Corporation | Defect induced buried oxide (DIBOX) for throughput SOI |
| US6486037B2 (en) | 1997-12-22 | 2002-11-26 | International Business Machines Corporation | Control of buried oxide quality in low dose SIMOX |
| US6258693B1 (en) * | 1997-12-23 | 2001-07-10 | Integrated Device Technology, Inc. | Ion implantation for scalability of isolation in an integrated circuit |
| US5939750A (en) * | 1998-01-21 | 1999-08-17 | Advanced Micro Devices | Use of implanted ions to reduce oxide-nitride-oxide (ONO) etch residue and polystringers |
| KR100292818B1 (ko) * | 1998-07-02 | 2001-11-05 | 윤종용 | 모오스트랜지스터제조방법 |
| US6417078B1 (en) * | 2000-05-03 | 2002-07-09 | Ibis Technology Corporation | Implantation process using sub-stoichiometric, oxygen doses at different energies |
| US6846727B2 (en) | 2001-05-21 | 2005-01-25 | International Business Machines Corporation | Patterned SOI by oxygen implantation and annealing |
| US6602757B2 (en) * | 2001-05-21 | 2003-08-05 | International Business Machines Corporation | Self-adjusting thickness uniformity in SOI by high-temperature oxidation of SIMOX and bonded SOI |
| US6855436B2 (en) * | 2003-05-30 | 2005-02-15 | International Business Machines Corporation | Formation of silicon-germanium-on-insulator (SGOI) by an integral high temperature SIMOX-Ge interdiffusion anneal |
| US6541356B2 (en) * | 2001-05-21 | 2003-04-01 | International Business Machines Corporation | Ultimate SIMOX |
| US20020190318A1 (en) | 2001-06-19 | 2002-12-19 | International Business Machines Corporation | Divot reduction in SIMOX layers |
| US6495429B1 (en) * | 2002-01-23 | 2002-12-17 | International Business Machines Corporation | Controlling internal thermal oxidation and eliminating deep divots in SIMOX by chlorine-based annealing |
| US7608927B2 (en) | 2002-08-29 | 2009-10-27 | Micron Technology, Inc. | Localized biasing for silicon on insulator structures |
| US20050170570A1 (en) * | 2004-01-30 | 2005-08-04 | International Business Machines Corporation | High electrical quality buried oxide in simox |
| US7705427B2 (en) * | 2005-11-16 | 2010-04-27 | Stmicroelectronics Sa | Integrated circuit comprising a gradually doped bipolar transistor |
| DE102017212437B3 (de) | 2017-07-20 | 2018-12-20 | Infineon Technologies Ag | Verfahren zum Herstellen einer vergrabenen Hohlraumstruktur |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5331971A (en) * | 1976-09-06 | 1978-03-25 | Nippon Telegr & Teleph Corp <Ntt> | Forming method of metal oxide film or semiconductor oxide film |
| JPS55146936A (en) * | 1979-05-04 | 1980-11-15 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Treatment of semiconductor film |
| JPS55148464A (en) * | 1979-05-08 | 1980-11-19 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Mos semiconductor device and its manufacture |
| JPS5680126A (en) * | 1979-12-05 | 1981-07-01 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Formation of monocrystalline semiconductor |
| US4385937A (en) * | 1980-05-20 | 1983-05-31 | Tokyo Shibaura Denki Kabushiki Kaisha | Regrowing selectively formed ion amorphosized regions by thermal gradient |
| US4412868A (en) * | 1981-12-23 | 1983-11-01 | General Electric Company | Method of making integrated circuits utilizing ion implantation and selective epitaxial growth |
| JPS60213019A (ja) * | 1984-04-09 | 1985-10-25 | Nec Corp | 半導体装置の製造方法 |
| FR2563377B1 (fr) * | 1984-04-19 | 1987-01-23 | Commissariat Energie Atomique | Procede de fabrication d'une couche isolante enterree dans un substrat semi-conducteur, par implantation ionique |
| US4588447A (en) * | 1984-06-25 | 1986-05-13 | Rockwell International Corporation | Method of eliminating p-type electrical activity and increasing channel mobility of Si-implanted and recrystallized SOS films |
| FR2581795B1 (fr) * | 1985-05-10 | 1988-06-17 | Golanski Andrzej | Procede de fabrication d'une couche isolante continue enterree dans un substrat semi-conducteur, par implantation ionique |
| US4676841A (en) * | 1985-09-27 | 1987-06-30 | American Telephone And Telegraph Company, At&T Bell Laboratories | Fabrication of dielectrically isolated devices utilizing buried oxygen implant and subsequent heat treatment at temperatures above 1300° C. |
| JPH077748B2 (ja) * | 1986-07-01 | 1995-01-30 | 富士通株式会社 | 半導体装置の製造方法 |
-
1986
- 1986-11-26 US US06/935,273 patent/US4749660A/en not_active Expired - Lifetime
-
1987
- 1987-11-17 DE DE87310125T patent/DE3787874T2/de not_active Expired - Fee Related
- 1987-11-17 EP EP87310125A patent/EP0269349B1/en not_active Expired - Lifetime
- 1987-11-26 JP JP62296260A patent/JPH0727965B2/ja not_active Expired - Lifetime
-
1994
- 1994-02-21 SG SG26594A patent/SG26594G/en unknown
- 1994-09-29 HK HK104994A patent/HK104994A/xx not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013030773A (ja) * | 2011-07-28 | 2013-02-07 | Soytec | 単結晶の半導体層を支持基板上に転写する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0269349A3 (en) | 1990-08-01 |
| US4749660A (en) | 1988-06-07 |
| HK104994A (en) | 1994-10-07 |
| EP0269349A2 (en) | 1988-06-01 |
| EP0269349B1 (en) | 1993-10-20 |
| SG26594G (en) | 1995-03-17 |
| JPS63142655A (ja) | 1988-06-15 |
| DE3787874D1 (de) | 1993-11-25 |
| DE3787874T2 (de) | 1994-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0727965B2 (ja) | 埋込みＳｉＯ▲下２▼層を含む装置の製造方法 | |
| US4617066A (en) | Process of making semiconductors having shallow, hyperabrupt doped regions by implantation and two step annealing | |
| KR101137155B1 (ko) | 리트로그레이드 탄소 프로파일을 가지는 저결함 ｓｉ：ｃ 층 | |
| US5633174A (en) | Type silicon material with enhanced surface mobility | |
| EP0506416B1 (en) | Manufacturing method of SOI substrate having monocrystal silicon layer on insulating film | |
| US5589407A (en) | Method of treating silicon to obtain thin, buried insulating layer | |
| US5441899A (en) | Method of manufacturing substrate having semiconductor on insulator | |
| JPH01502379A (ja) | 低漏洩ｃｍｏｓ／絶縁基板装置及びその製造方法 | |
| JPS63142631A (ja) | ヘテロエピタキシャル構造の製造方法 | |
| JPS62177909A (ja) | 半導体装置の製造方法 | |
| US5122479A (en) | Semiconductor device comprising a silicide layer, and method of making the device | |
| JPH07101677B2 (ja) | 半導体装置の製造方法 | |
| JPS59920A (ja) | 半導体装置の製造方法 | |
| US6861320B1 (en) | Method of making starting material for chip fabrication comprising a buried silicon nitride layer | |
| JPS62104021A (ja) | シリコン半導体層の形成方法 | |
| JP3287834B2 (ja) | 多結晶半導体薄膜の熱処理方法 | |
| JPH039612B2 (ja) | ||
| KR920002463B1 (ko) | 반도체 소자 제조방법 | |
| US6316337B1 (en) | Production process of SOI substrate | |
| JP3091800B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2943369B2 (ja) | 半導体基板の製造方法 | |
| JP2685384B2 (ja) | 半導体基板の製造法 | |
| CA1299069C (en) | Method of making an article comprising a buried sio _layer, and article produced thereby | |
| JPS6317227B2 (ja) | ||
| JP3384439B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080329 Year of fee payment: 13 |