DE102017212437B3 - Verfahren zum Herstellen einer vergrabenen Hohlraumstruktur - Google Patents

Verfahren zum Herstellen einer vergrabenen Hohlraumstruktur Download PDF

Info

Publication number
DE102017212437B3
DE102017212437B3 DE102017212437.7A DE102017212437A DE102017212437B3 DE 102017212437 B3 DE102017212437 B3 DE 102017212437B3 DE 102017212437 A DE102017212437 A DE 102017212437A DE 102017212437 B3 DE102017212437 B3 DE 102017212437B3
Authority
DE
Germany
Prior art keywords
doped
semiconductor substrate
region
cavity structure
etchant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017212437.7A
Other languages
English (en)
Inventor
Ines Uhlig
Kerstin Kämmer
Norbert Thyssen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102017212437.7A priority Critical patent/DE102017212437B3/de
Priority to US16/029,237 priority patent/US10784147B2/en
Application granted granted Critical
Publication of DE102017212437B3 publication Critical patent/DE102017212437B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Micromachines (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Ein Verfahren (100) zum Herstellen einer vergrabenen Hohlraumstruktur umfasst ein Bereitstellen (110) eines einkristallinen Halbleitersubstrats, ein Erzeugen (120) eines dotierten Volumenbereichs in dem einkristallinen Halbleitersubstrat, wobei der dotierte Volumenbereich für ein erstes Ätzmittel eine erhöhte Ätzrate gegenüber dem angrenzenden, undotierten oder niedriger dotierten Material des einkristallinen Halbleitersubstrats aufweist, ein Bilden (130) einer Zugangsöffnung zu dem dotierten Volumenbereich, und ein Entfernen (140) des dotierten Halbleitermaterials in dem dotierten Volumenbereich mit dem ersten Ätzmittel durch die Zugangsöffnung, um die vergrabene Hohlraumstruktur zu erhalten.

Description

  • Technisches Gebiet
  • Ausführungsbeispiele beziehen sich auf ein Konzept zur Bearbeitung eines Halbleitersubstrats und insbesondere auf ein Konzept zum Herstellen einer vergrabenen Hohlraumstruktur in einem einkristallinen Halbleitersubstrat.
  • Hintergrund
  • Bei der Herstellung von Sensoren auf einem Grundmaterialträger, wie z. B. einem Siliziumwafer, ist häufig eine elektrische und/oder mechanische Entkopplung verschiedener Bereiche des Grundmaterialträgers erforderlich, um eine korrekte Funktionalität der auf dem Grundmaterialträger angeordneten Sensorelemente sicherzustellen. Die Problematik einer notwendigen Entkopplung liegt beispielsweise auch bei einer monolithischen Integration verschiedener Funktionselemente bzw. Halbleiterstrukturen auf demselben Grundmaterialträger vor, wie z. B. bei einem MEMS-Sensor (MEMS = Mikroelektromechanisches System) mit einem ASIC-Steuerchip (ASIC = Application Specific Integrated Circuit).
  • Mechanische und elektrische Entkopplungen unterschiedlicher Bereiche eines Grundmaterialträgers werden bisher beispielsweise erhalten, indem eine lokale Durchätzung bzw. Auftrennung des Grundmaterials durchgeführt wird. Ferner können auch eine lokale oder ganzflächige Dünnung des Grundmaterials zu einer Entkopplung realisiert werden. Eine weitere bekannte Entkopplungsrealisierung ist die Erzeugung lokaler Hohlräume in einem Grundmaterialträger über einen aufwendigen und damit kostenintensiven „Venezia-Prozess“ bzw. SON-Prozess (SON = silicon on nothing). Für den Venezia-Ansatz werden aber sehr hohe Prozesstemperaturen benötigt, so dass die dafür erforderlichen Prozessschritte nur am Anfang der Prozesskette durchgeführt werden können, da später auf dem Grundmaterialträger integrierte Funktionselemente häufig einer solchen thermischen Belastung nicht mehr ausgesetzt werden dürfen. Ein weiterer Nachteil des Venezia-Prozesses ist ein „Absacken“ lokaler Silizium-Oberflächenbereiche. Daher erfordert der Venezia-Ansatz anschließende CMP-Prozessschritte (CMP = Chemical Mechanical Polishing), wobei solche CMP-Schritte filigrane Strukturen in dem Grundmaterialträger beeinträchtigen oder sogar zerstören können.
  • Alternativ kommen zur Bereitstellung einer notwendigen Entkopplung beispielsweise relativ aufwendige Silizium-Rückseitenätzprozesse oder das Verwenden gestapelter und strukturierter SOI-Wafer (SOI = Silicon on Insulator) zum Einsatz.
  • Zusammenfassend lässt sich also feststellen, dass die aktuell verwendeten Entkopplungskonzepte kostenintensiv sind, wegen des Temperaturbudgets nicht frei platzierbar sind und im Einsatz und in der Durchführung wenig flexibel angewendet werden können. Die Mehrfachintegration verschiedenster Funktionsblöcke auf demselben Grundmaterialträger kann damit nur begrenzt und sehr ausgewählt realisiert werden.
  • Es bestehen somit dahin gehende Anforderungen an eine Entkopplungsstruktur in einem Grundmaterialträger und an dessen Herstellungsverfahren, dass aufgrund der möglichst vielseitigen Anwendungsmöglichkeiten eine solche Entkopplungsstruktur sehr spezifisch platzierbar und dessen Herstellungsverfahren möglichst prozesskompatibel und darüber hinaus möglichst kostengünstig durchführbar ist.
  • Die US 4 888 300 A bezieht sich auf eine vergrabene Struktur für die Isolierung von Inseln aus Silizium.
  • Die US 5 232 866 A bezieht sich auf isolierte Schichten unter Verwendung eines Luftdielektrikums.
  • Die US 2011/0049622 A1 bezieht sich auf ein Halbleiterbauelement und auf ein Verfahren zum Herstellen desselben.
  • Die WO 00/48245 A1 bezieht sich auf strukturierte Silizium-auf-Isolator-Bauelemente.
  • Zusammenfassung
  • Es besteht somit ein Bedarf für ein Verfahren, mit dem eine effektive elektrische und/oder mechanische Entkopplung verschiedener Bereiche eines Grundmaterialträgers, wie z. B. eines Siliziumwafers, sehr spezifisch platzierbar ist und dessen Herstellungsverfahren möglichst prozesskompatibel realisiert und ferner kostengünstig durchgeführt werden kann.
  • Ein solcher Bedarf kann durch die Merkmale der nebengeordneten Ansprüche 1, 21, 22 und 23 der vorliegenden Offenbarung erfüllt werden.
  • Ausführungsbeispiele beziehen sich auf Verfahren zum Herstellen einer vergrabenen Hohlraumstruktur, mit folgenden Schritten: Bereitstellen eines einkristallinen Halbleitersubstrats, Erzeugen eines dotierten Volumenbereichs in dem einkristallinen Halbleitersubstrat mittels einer Dotierstoffimplantation, wobei der dotierte Volumenbereich für ein erstes Ätzmittel eine erhöhte Ätzrate gegenüber dem angrenzenden, undotierten oder niedriger dotierten Material des einkristallinen Halbleitersubstrats aufweist, Bilden einer Zugangsöffnung zu dem dotierten Volumenbereich, und Entfernen des dotierten Halbleitermaterials in dem dotierten Volumenbereich mit dem ersten Ätzmittel durch die Zugangsöffnung, um die vergrabene Hohlraumstruktur zu erhalten.
  • Ausführungsbeispiele beziehen sich ferner auf Verfahren, bei dem nach dem Entfernen des dotierten Halbleitermaterials in dem dotierten Volumenbereich in dem einkristallinen Halbleitersubstrat, ein Schritt des epitaktischen Abscheidens einer einkristallinen Halbleiterschicht auf dem ersten Hauptoberflächenbereich des einkristallinen Halbleitersubstrats durchgeführt wird, um eine Dickenerhöhung mit einem zusätzlichen einkristallinen Halbleitermaterial an dem ersten Hauptoberflächenbereich des einkristallinen Halbleitersubstrats zu erhalten. Eine weitere vergrabene Hohlraumstruktur wird dann in dem resultierenden einkristallinen Halbleitersubstrat erzeugt, mit folgenden Schritten: Erzeugen eines weiteren dotierten Volumenbereichs in dem epitaktisch abgeschiedenen einkristallinen Halbleitersubstratmaterial mittels einer weiteren Dotierstoffimplantation, wobei der weitere dotierte Volumenbereich für das erste Ätzmittel einer erhöhte Ätzrate gegenüber dem angrenzenden, undotierten oder niedriger dotierten Material des einkristallinen Halbleitersubstrats aufweist, Öffnen einer Zugangsöffnung zu dem weiteren dotierten Volumenbereich, und Entfernen des dotierten Halbleitermaterials in dem weiteren dotierten Volumenbereich mit dem ersten Ätzmittel durch die Zugangsöffnung, um die weitere vergrabene Hohlraumstruktur in dem resultierenden einkristallinen Halbleitersubstrat zu erhalten.
  • Ausführungsbeispiele beziehen sich somit auf die Kombination einer Implantation eines dotierten Volumenbereichs innerhalb des einkristallinen Halbleitersubstrats, z. B. eines einkristallinen Siliziumsubstrats, und einem nachfolgenden Ätzvorgang des mittels Implantation dotierten Materials des einkristallinen Halbleitersubstrats. In dem dotierten Bereich wird eine Erhöhung der lokalen Ätzrate des Halbleitermaterials, z. B. Silizium, bewirkt, so dass diese mittels Implantation dotierten Bereiche über Zugangsöffnungen oder Kontaktanschlüsse nass- oder trockenchemisch entfernt werden können, um so Hohlräume bzw. vergrabene Hohlraumstrukturen in dem einkristallinen Halbleitersubstrat zu bilden.
  • Figurenliste
  • Einige Ausführungsbeispiele von Vorrichtungen und/oder Verfahren werden nachfolgend beispielhaft unter Bezugnahme auf die beiliegenden Figuren näher beschrieben. Es zeigen:
    • 1 ein prinzipielles Flussdiagramm eines Verfahrens zum Herstellen einer vergrabenen Hohlraumstruktur gemäß einem Ausführungsbeispiel; und
    • 2 ein prinzipielles Flussdiagramm eines Verfahrens zum Herstellen von vergrabenen Hohlraumstrukturen gemäß einem Ausführungsbeispiel.
  • Detaillierte Beschreibung
  • Bevor nachfolgend Ausführungsbeispiele der vorliegenden Erfindung im Detail anhand der Zeichnungen näher erläutert werden, wird darauf hingewiesen, dass identische funktionsgleiche oder gleichwirkende Elemente, Objekte, Funktionsblöcke und/oder Verfahrensschritte in den unterschiedlichen Figuren mit den gleichen Bezugszeichen versehen sind, so dass die in unterschiedlichen Ausführungsbeispielen dargestellte Beschreibung dieser Elemente, Objekte, Funktionsblöcke und/oder Verfahrensschritte (mit gleichen Bezugszeichen) untereinander austauschbar ist bzw. aufeinander angewendet werden kann.
  • Im Folgenden wird nun anhand von 1 ein prinzipielles Flussdiagramm eines Verfahrens 100 zum Herstellen einer vergrabenen Hohlraumstruktur gemäß einem Ausführungsbeispiel dargestellt.
  • Bei Schritt 110 wird zunächst ein einkristallines Halbleitersubstrat 10 bereitgestellt. Das einkristalline Halbleitersubstrat kann beispielsweise als Halbleitermaterial ein einkristallines Silizium (Si), Galliumnitrid (GaN), Siliziumcarbid (SiC) oder auch andere geeignete einkristalline Halbleitermaterialien aufweisen. Das Halbleitersubstrat 10 weist beispielsweise einen ersten Hauptoberflächenbereich bzw. eine Vorderseite 10-1, einen zweiten Hauptoberflächenbereich bzw. eine Rückseite 10-2 und einen den ersten und zweiten Hauptoberflächenbereich 10-1, 10-2 verbindenden Seitenflächenbereich bzw. eine Seitenfläche 10-3 auf.
  • Bei Schritt 120 wird ein dotierter Volumenbereich 20 in dem einkristallinen Halbleitersubstrat 10, z. B. in einem Abstand x1 von dem ersten Hauptoberflächenbereich 10-1 des einkristallinen Halbleitersubstrats, mittels einer Dotierstoffimplantation erzeugt, wobei der dotierte Volumenbereich 20 für ein erstes Ätzmittel eine erhöhte Ätzrate gegenüber dem an den dotierten Volumenbereich 20 angrenzenden, undotierten oder niedriger dotierten Material des einkristallinen Halbleitersubstrats 10 aufweist. Der dotierte Volumenbereich 20 in dem einkristallinen Halbleitersubstrat 10 kann beispielsweise mittels einer Ionenimplantation durch eine optionale Dotierungsmaske 30 erfolgen, wobei die Dotierungsmaske 30 beispielsweise vor dem Implantationsvorgang auf den ersten Hauptoberflächenbereich 10-1 des einkristallinen Halbleitersubstrats 10 aufgebracht werden kann (nicht explizit gezeigt in 1) und nach dem Implantationsvorgang von dem ersten Hauptoberflächenbereich 10-1 des einkristallinen Halbleitersubstrats 10 wieder entfernt werden kann (nicht explizit gezeigt in 1).
  • Optional kann ferner das einkristalline Halbleitersubstrat 10 nach dem Erzeugen 120 des dotierten Volumenbereichs 20 mit dem dotierten Halbleitermaterial in dem einkristallinen Halbleitersubstrat 10 getempert werden, d. h. einer Temperaturbehandlung bzw. einem Anneal ausgesetzt werden, um zumindest den dotierten Volumenbereich 20 oder auch das gesamte einkristalline Halbleitersubstrat 10 auszukristallisieren.
  • Bei dem Verfahren 100 von 1 kann ferner optional nach der obigen Temperaturbehandlung und beispielsweise vor dem Bilden (130) einer Zugangsöffnung (40) zu dem dotierten Volumenbereich (20) eine weiteres einkristallines Halbleitermaterial bzw. eine einkristalline Halbleiterschicht 10A auf der ersten Hauptoberfläche 10-1 des einkristallinen Halbleitersubstrats 10 aufgebracht werden, beispielsweise durch epitaktisches Abscheiden. Dadurch wird eine Dickenerhöhung D10A mit einem weiteren einkristallinen Halbleitermaterial an dem ersten Hauptoberflächenbereich 10-1 des einkristallinen Halbleitersubstrats 10 erreicht. Die Dickenerhöhung D10A in Form der epitaktisch abgeschiedenen Materialdicke kann beispielsweise in einem Bereich von 0,1 µm bis 100µm, von 0,5 - 50 µm oder von 1µm - 30 µm für diese zusätzliche Materialschicht liegen. Das einkristalline Halbleitersubstrat 10 weist also die weitere einkristalline Halbleiterschicht 10A auf.
  • Bei Schritt 130 wird nun eine Zugangsöffnung 40 zu dem dotierten Volumenbereich 20 gebildet bzw. geöffnet. Das Bilden der Zugangsöffnung 40 zu dem dotierten Volumenbereich 20 erfolgt durch das einkristalline Halbleitersubstrat 10 bzw. durch das mit dem weiteren einkristallinen Halbleitermaterial versehene, einkristalline Halbleitersubstrat 10.
  • Bei Schritt 140 wird nun das dotierte Halbleitermaterial in dem dotierten Volumenbereich 20 mit dem ersten Ätzmittel durch die Zugangsöffnung 40 entfernt, um die vergrabene Hohlraumstruktur 50 in dem einkristallinen Halbleitersubstrat 10 zu erhalten.
  • Bei dem Erzeugen 120 des dotierten Volumenbereichs 20 z. B. mittels eines Ionenimplantationsvorgangs wird nun beispielsweise die Implantationsdosis, d. h. die Implantationsdauer und die Implantationsenergie, so gewählt, um ein Dotierungsprofil mit einem Dotierungsmaximum in einer Zieltiefe x1 für die vergrabene Hohlraumstruktur 50 in dem einkristallinen Halbleitersubstrat 10 zu erhalten. Die Zieltiefe kann in einem Abstand bzw. einer Tiefe von 0,01 bis 30 µm, von 0,02 bis 20 µm, von 0,05 bis 10 µm oder von (etwa) 1 bis 5 µm von der Vorderseite 10-1 des einkristallinen Halbleitersubstrats 10 liegen.
  • Ferner kann die Dotierstoffkonzentration in dem dotierten Volumenbereich 20 des einkristallinen Halbleitersubstrats 10 durch den Dotierstoffimplantationsvorgang so gewählt werden, um für das erste Ätzmittel eine ausreichende Ätzselektivität des dotierten Halbleitermaterials in dem dotierten Volumenbereich im Verhältnis zu dem angrenzenden, undotierten oder niedriger dotierten Halbleitermaterial des einkristallinen Halbleitersubstrats 10 zu erhalten. Typische Dotierungen können in einem Bereich von zumindest 1017 oder zumindest 1018 cm-3 bis etwa 1022At/cm-3 liegen.
  • Als Dotierstoff kann beispielsweise Phosphor verwendet werden, um ein phosphordotiertes Siliziummaterial in dem dotierten Volumenbereich 20 des einkristallinen Halbleitersubstrats 10 zu erhalten. Alternative Dotierstoffe können Aluminium, Antimon, Arsen, Bor, Gallium, Germanium, Indium, Kohlenstoff oder Stickstoff etc. aufweisen, wobei die dargestellte Aufzählung von Dotierstoffen nicht als abschließend, sondern nur als beispielhaft anzusehen ist.
  • Gemäß einem weiteren Ausführungsbeispiel kann als Dotierstoff beispielsweise auch Sauerstoff Ox verwendet werden, um den vergrabenen, dotierten Volumenbereich 20 mit einem Siliziumoxidmaterial SiOx zu erhalten. Sobald beispielsweise die vergrabene Hohlraumstruktur 50 in dem einkristallinen Halbleitersubstrat 10 erhalten wurde, kann ferner die vergrabene Hohlraumstruktur 50 „aufgeweitet“ werden, indem der Oberflächenbereich der erhaltenen vergrabenen Hohlraumstruktur oxidiert und anschließend das erhaltene Siliziumoxid-Material rückgeätzt wird, um einen Materialabtrag innerhalb der vergrabenen Hohlraumstruktur zu erhalten. Diese Abfolge des Oxidierens und Rückätzens in der vergrabenen Hohlraumstruktur kann solange durchgeführt bzw. so oft wiederholt werden, bis ein gewünschter Gesamtmaterialabtrag und somit die gewünschte Größe der vergrabenen Hohlraumstruktur 50 erreicht wird.
  • Optional kann ferner das einkristalline Halbleitersubstrat 10 nach dem Erzeugen 120 des dotierten Volumenbereichs 20 mit dem dotierten Halbleitermaterial in dem einkristallinen Halbleitersubstrat 10 getempert werden, d. h. einer Temperaturbehandlung bzw. einem Anneal ausgesetzt werden, um zumindest den dotierten Volumenbereich 20 auszukristallisieren. Bei einer Ionenimplantation werden Fremdatome in Form von Ionen in das Substratmaterial als Dotierstoff bzw. Dotierung eingebracht. Da bei der Ionenimplantation im Allgemeinen in Abhängigkeit von der Masse der implantierten Ionen und der Implantationsdosis „Strahlenschäden“ im Kristallgitter des Halbleitermaterials entstehen, kann das Halbleitersubstrat 10 nach dem Implantationsschritt ausgeheilt werden. Dies geschieht beispielsweise durch einen Hochtemperaturprozess, bei dem die Fremdatome in das Kristallgitter des Halbleitermaterials eingebaut und die Gitterstruktur im Wesentlichen wieder hergestellt wird. Der Ausheilprozess kann beispielsweise durch einen Ofenprozess oder einen RTA-Prozess (RTA = Rapid Thermal Annealing) realisiert werden.
  • Der Schritt 130 des Öffnens bzw. Bildens der Zugangsöffnung 40 zu dem dotierten Volumenbereich 20 in dem einkristallinen Halbleitersubstrat 10 kann auch durchgeführt werden, indem beispielsweise mittels Ionenimplantation ein säulenförmiger Volumenbereich entsprechend der gewünschten Zugangsöffnung 40 zwischen dem dotierten Halbleiterbereich bzw. Volumenbereich 20 und einem Hauptoberflächenbereich, z.B. der Vorderseite 10-1, Rückseite 10-2 oder Seitenfläche 10-3, des einkristallinen Halbleitersubstrats 10 dotiert wird. Man spricht in diesem Fall beispielsweise auch von einer Säulenimplantation für eine säulenförmige Zugangsöffnung 40. Die Zugangsöffnung 40 zu dem dotierten Volumenbereich 20 kann dann beispielsweise wiederum mittels eines Ätzvorgangs gebildet werden.
  • So können gemäß einem Ausführungsbeispiel das dotierte Halbleitermaterial der Zugangsöffnung 40 zu dem dotierten Volumenbereich 20 als auch das Halbleitermaterial des dotierten Volumenbereichs 20 mit dem gleichen, d. h. dem ersten, Ätzmittel entfernt werden.
  • Gemäß einem weiteren Ausführungsbeispiel kann bei dem Schritt des Bildens bzw. Ätzens 130 der Zugangsöffnung 40 ein zweites Ätzmittel verwendet werden, wobei der dotierte Volumenbereich 20 des einkristallinen Halbleitersubstrats 10 dann beispielsweise als eine Ätzstoppschicht für das zweite Ätzmittel wirksam sein kann. Anschließend wird dann das erste Ätzmittel zum Freiätzen des dotierten Volumenbereichs 20 in dem einkristallinen Halbleitersubstrat 10 durch die Zugangsöffnung 40 verwendet.
  • Im Folgenden werden einige beispielhafte Ätzmittel für den Ätzvorgang des dotierten Volumenbereichs 20 als auch der Zugangsöffnung 40 dargestellt, wobei die dargestellte Aufzählung von Ätzmitteln nicht als abschließend, sondern nur als beispielhaft anzusehen ist. Ferner kann der jeweilige Ätzvorgang des dotierten Volumenbereichs 20 bzw. der Zugangsöffnung(en) 40 zu dem dotierten Volumenbereich 20 beispielsweise mittels eines Nassätzvorgangs oder auch mittels eines Plasmaätzvorgangs durchgeführt werden.
  • Als Plasmaätzen wird beispielsweise ein materialabtragendes, plasmaunterstütztes Trockenätzverfahren bezeichnet, bei dem der im Allgemeinen isotrope und aufgrund des chemischen Charakters auch sehr materialselektive Materialabtrag, d. h. das Ätzen, durch eine chemische Reaktion erfolgt.
  • Bei einem nasschemischen Ätzvorgang werden in der flüssigen Phase vorliegende (nasse) Ätzmittel verwendet, bei dem mittels einer chemischen Reaktion des Ätzmittels mit dem abzutragenden Material der Materialabtrag erfolgt.
  • Als erstes bzw. zweites Ätzmittel können beispielsweise folgende Materialien bzw. Precursoren eingesetzt werden.
  • Für ein dotiertes Siliziummaterial in der (zu bildenden) Zugangsöffnung 40 und in dem dotierten Volumenbereich 20 des einkristallinen Halbleitersubstrat 10 können beispielsweise folgende Ätzmittel als erstes Ätzmittel eingesetzt werden:
    Bei einem Nassätzvorgang: HNO3+HF, KOH, EDP oder TMAH
    Bei einem Plasmaätzvorgang: SF6, NF3, Cl2 oder CF4
  • Für ein Siliziumoxidmaterial in der (zu bildenden) Zugangsöffnung 40 und in dem dotierten Volumenbereich 20 des einkristallinen Halbleitersubstrats 10 können beispielsweise folgende Ätzmittel als erstes Ätzmittel eingesetzt werden:
    Bei einem Nassätzvorgang: HF , BOE oder NH4F
    Bei einem Plasmaätzvorgang: CxFy, z.B. C4F8, C5F8, C4F6 oder CHF3
  • Als zweites Ätzmittel bei dem Schritt des Bildens bzw. Ätzens 130 der Zugangsöffnung 40 können beispielsweise folgende Ätzmittel verwendet werden, wobei der dotierte Volumenbereich 20 des einkristallinen Halbleitersubstrats 10 dann beispielsweise als eine Ätzstoppschicht für das zweite Ätzmittel wirksam sein kann.
    Bei einem Plasmaätzvorgang in Silizium: SF6, NF3, CI2 oder CF4
  • Wie in 1 bei Schritt 120 dargestellt ist, kann ein zusammenhängender dotierter Volumenbereich 20 in dem einkristallinen Halbleitersubstrat 10 erzeugt werden. Gleichermaßen ist es möglich, eine Mehrzahl von lateral beabstandeten und z.B. parallel zu dem ersten Hauptoberflächenbereich 10-1 angeordneten, dotierten Volumenbereichen (nicht explizit gezeigt in 1) durch eine entsprechende Strukturierung der Dotierungsmaske 30 in dem einkristallinen Halbleitersubstrat 10 zu erzeugen. Entsprechend kann bei dem Schritt 130 jeweils zumindest eine Zugangsöffnung 40 zu den unterschiedlich dotierten Volumenbereichen 20 in dem einkristallinen Halbleitersubstrat 10 erzeugt werden, um durch diese Zugangsöffnungen 40 dann das dotierte Halbleitermaterial in den dotierten Volumenbereichen mit dem ersten Ätzmittel zu entfernen, um eine Mehrzahl von z.B. in einer Ebene liegender vergrabener Hohlraumstrukturen 50 in dem einkristallinen Halbleitersubstrat 10 zu erzeugen.
  • Gemäß Ausführungsbeispielen kann also die bei dem Schritt 140 des Entfernens des dotierten Halbleitermaterials in dem dotierten Volumenbereich 20 erhaltene vergrabene Hohlraumstruktur 50 als unverfüllte Kavität beibehalten werden, die beispielsweise zur mechanischen und/oder elektrischen Entkopplung bzw. Stressentkopplung oder auch als Fluidleitung (Gas-Pipeline) wirksam sein kann.
  • Bei einem optionalen Schritt 150 in 1 kann nun ferner ein Funktionselement bzw. eine Funktionsstruktur 60 in der vergrabenen Hohlraumstruktur bzw. Kavität 50 eingebracht werden, wobei bei dem Einbringen 150 des Funktionselements eine Schicht oder eine Schichtfolge, z. B. mittels eines ALD-Prozesses (ALD = atomic layer deposition) und/oder eines CVD-Prozesses (CVD = chemical vapor deposition) oder eines anderen geeigneten Schichtaufbringungsprozess, in der vergrabenen Hohlraumstruktur 50 z. B. konform, abgeschieden wird. Durch das Aufbringen mehrerer Schichten für das Funktionselement 60 kann beispielsweise ein Schichtstapel aus unterschiedlichen Materialien als das Funktionselement 60 erhalten werden, der den vergrabenen Hohlraum zumindest teilweise oder auch vollständig verfüllt. Das Funktionselement bzw. die Funktionsstruktur 60 kann eine optische, elektrische, elektromagnetische, magnetische etc. Funktionalität bzw. Eigenschaft aufweisen.
  • Ferner ist es möglich, wie oben beschrieben, mittels unterschiedlicher Schichtaufbringungsprozesse ein oder mehrere Funktionselemente bzw. Funktionsstrukturen 60 in der erhaltenen vergrabenen Hohlraumstruktur 50 bzw. den erhaltenen vergrabenen Hohlraumstrukturen 50 zu bilden. Die Kavität 50 kann also mit unterschiedlichen Materialien zumindest teilweise oder vollständig gefüllt bzw. verfüllt werden. Das Funktionselement 60 kann beispielsweise als ein vergrabener Reflektor wirksam werden, indem ein Material mit einem hohen Reflexionsindex in der vergrabenen Hohlraumstruktur 50 aufgebracht wird. Ferner können vergrabene Metallkontaktleitungen oder andere elektrische Elemente durch entsprechende Schichtaufbringungsprozesse in der vergrabenen Hohlraumstruktur 50 als das Funktionselement 60 erzeugt werden.
  • Bei einem optionalen Schritt 160 in 1 kann nun ferner in dem einkristallinen Halbleitersubstrat 10 beispielsweise angrenzend an den ersten Hauptoberflächenbereich 10-1 oberhalb (bzgl. einer senkrechten Projektion von der Vorderseite in das Halbleitersubstrat) der vergrabenen Hohlraumstruktur(en) 50 ein MEMS-Bauelement 54 gebildet werden, das von dem restlichen Halbleitermaterial des einkristallinen Halbleitersubstrats 10 ausreichend gut elektrisch und/oder mechanisch entkoppelt ist. Ferner kann an der Vorderseite 10-1 des einkristallinen Halbleitersubstrats 10, der sich nicht oberhalb (bzgl. einer senkrechten Projektion von der Vorderseite in das Halbleitersubstrat) der vergrabenen Hohlraumstruktur(en) 50 befindet, eine Schaltungsanordnung oder ASIC 56 gebildet werden, der sich in elektrischen Kontakt z.B. mit dem MEMS-Bauelement und/oder dem Funktionselement 60 befindet, um das MEMS-Bauelement und/oder das Funktionselement 60 auszulesen und/oder anzusteuern.
  • Der optionale Schritt 160 kann beispielsweise zu einem beliebigen Zeitpunkt in der Prozessabfolge des Verfahrens 100 nach dem Schritt 120 des Erzeugens des dotierten Volumenbereichs 20 in dem einkristallinen Halbleitersubstrat 10 durchgeführt werden.
  • Im Folgenden wird nun anhand von 2 ein weiteres Verfahren 200 zum Herstellen einer oder mehrerer weiterer vergrabener Hohlraumstrukturen 52 gemäß einem Ausführungsbeispiel beschrieben.
  • Bei dem Verfahren 200 wird zunächst das anhand von 1 beschriebene Verfahren 100 zum Herstellen einer vergrabenen Hohlraumstruktur 50 in einem einkristallinen Halbleitersubstrat 10 durchgeführt, wie dies anhand von 1 im Vorhergehenden beschrieben wurde. Die obige Beschreibung des Verfahrens 100 mit den Schritten 110, 120, 130, 140 und den optionalen Schritten 150, 160 ist somit vollständig auf das in 2 dargestellte Herstellungsverfahren 200 anwendbar.
  • Bei dem Verfahren 200 von 2 wird nach dem Entfernen des dotierten Halbleitermaterials in dem dotieren Volumenbereich 20 in dem einkristallinen Halbleitersubstrat 10 (entsprechend dem Verfahren 100 von 1) bei einem nachfolgenden Schritt 210 eine einkristalline Halbleiterschicht 10A auf der ersten Hauptoberfläche 10-1 des einkristallinen Halbleitersubstrats aufgebracht, beispielsweise durch epitaktisches Abscheiden. Dadurch wird eine Dickenerhöhung D10A mit einem weiteren einkristallinen Halbleitermaterial an dem ersten Hauptoberflächenbereich 10-1 des einkristallinen Halbleitersubstrats 10 erreicht. Die Dickenerhöhung D10A in Form der Dicke des epitaktisch abgeschiedenen Materials kann beispielsweise in eine Bereich von 0,1 µm bis 100µm, von 0,5 µm - 50 µm oder von 1 µm - 30 µm für die zusätzliche Materialschicht liegen.
  • Das einkristalline Halbleitersubstrat 10, das die vergrabene Hohlraumstruktur(en) 50 aufweist, wird z. B. mit der weiteren einkristallinen Halbleiterschicht 10A versehen. In dem resultierenden einkristallinen Halbleitersubstrat 10 kann nun eine weitere vergrabenen Hohlraumstruktur 52 erzeugt werden, mittels des Schritts 210 des Erzeugens eines weiteren dotierten Volumenbereichs 22 in dem epitaktisch abgeschiedenen einkristallinen Halbleitersubstrat, wobei der weitere dotierte Volumenbereich 22 für das erste Ätzmittel eine erhöhte Ätzrate gegenüber dem angrenzenden, undotierten oder niedriger dotierten Material des einkristallinen Halbleitersubstrats 10 aufweist, mittels eines Schritts 230 des Öffnens bzw. Bildens einer Zugangsöffnung 40 zu dem weiteren dotierten Volumenbereich 22, und mittels eines Schritts 240 des Entfernens des dotierten Halbleitermaterials in dem weiteren dotierten Volumenbereich 22 mit dem ersten Ätzmittel durch die Zugangsöffnung 40, um die weitere vergrabene Hohlraumstruktur 52 in dem resultierenden einkristallinen Halbleitersubstrat 10 zu erhalten.
  • Auf das in 2 dargestellte Herstellungsverfahren 200 mit den Schritten 210, 220, 230, 240 ist die obige Beschreibung des Verfahrens 100 mit den Schritten 110, 120, 130, 140 somit entsprechend anwendbar.
  • Bei Schritt 210 wird zunächst das einkristalline Halbleitersubstrat 10, das zusätzlich die epitaktisch abgeschiedene Halbleiterschicht 10A aufweist, bereitgestellt. Das resultierende Halbleitersubstrat 10 weist den ersten Hauptoberflächenbereich bzw. die Vorderseite 10-1, den zweiten Hauptoberflächenbereich bzw. die Rückseite 10-2 und den Seitenflächenbereich bzw. die Seitenfläche 10-3 auf.
  • Bei Schritt 220 wird ein dotierter Volumenbereich 22 in der epitaktisch abgeschiedenen Halbleiterschicht 10A des einkristallinen Halbleitersubstrat 10, z. B. in einem Abstand x1 von dem ersten Hauptoberflächenbereich 10-1, mittels einer Dotierstoffimplantation erzeugt, wobei der dotierte Volumenbereich 22 für ein erstes Ätzmittel eine erhöhte Ätzrate gegenüber dem an den dotierten Volumenbereich 22 angrenzenden, undotierten oder niedriger dotierten Material des einkristallinen Halbleitersubstrats 10 aufweist. Der dotierte Volumenbereich 22 in dem einkristallinen Halbleitersubstrat 10 kann beispielsweise mittels einer Ionenimplantation durch eine optionale Dotierungsmaske 30 erfolgen, wobei die Dotierungsmaske 30 beispielsweise vor dem Implantationsvorgang auf den ersten Hauptoberflächenbereich 10-1 des einkristallinen Halbleitersubstrats 10 aufgebracht werden kann (nicht explizit gezeigt in 2) und nach dem Implantationsvorgang von dem ersten Hauptoberflächenbereich 10-1 des einkristallinen Halbleitersubstrats 10 wieder entfernt werden kann (nicht explizit gezeigt in 2).
  • Bei Schritt 230 wird nun eine Zugangsöffnung 40 zu dem dotierten Volumenbereich 22 gebildet.
  • Bei Schritt 240 wird nun das dotierte Halbleitermaterial in dem dotierten Volumenbereich 22 mit dem ersten Ätzmittel durch die Zugangsöffnung 40 entfernt, um die weitere vergrabene Hohlraumstruktur 52 in dem einkristallinen Halbleitersubstrat 10 zu erhalten.
  • Bei dem Erzeugen 220 des dotierten Volumenbereichs 22 z. B. mittels eines Ionenimplantationsvorgangs wird nun beispielsweise die Implantationsdosis, d. h. die Implantationsdauer und die Implantationsenergie, so gewählt, um ein Dotierungsprofil mit einem Dotierungsmaximum in einer Zieltiefe x1 für die weitere vergrabene Hohlraumstruktur 52 in dem einkristallinen Halbleitersubstrat 10 zu erhalten. Die Zieltiefe kann in einem Abstand bzw. einer Tiefe von 0,01 bis 30 µm, von 0,02 bis 20 µm, von 0,05 bis 10 µm oder von (etwa) 1 bis 5 µm von der Vorderseite 10-1 des einkristallinen Halbleitersubstrats 10 liegen.
  • Ferner kann die Dotierstoffkonzentration in dem dotierten Volumenbereich 20 des einkristallinen Halbleitersubstrats 10 durch den Dotierstoffimplantationsvorgang so gewählt werden, um für das erste Ätzmittel eine ausreichende Ätzselektivität des dotierten Halbleitermaterials in dem dotierten Volumenbereich im Verhältnis zu dem angrenzenden, undotierten oder niedriger dotierten Halbleitermaterial des einkristallinen Halbleitersubstrats 10 zu erhalten. Typische Dotierungen können in einem Bereich von zumindest 1017 oder zumindest 1018 cm-3 liegen.
  • Als Dotierstoff kann beispielsweise Phosphor verwendet werden, um ein phosphordotiertes Siliziummaterial in dem dotierten Volumenbereich 20 des einkristallinen Halbleitersubstrats 10 zu erhalten. Alternative Dotierstoffe können Aluminium, Antimon, Arsen, Bor, Gallium, Germanium, Indium, Kohlenstoff oder Stickstoff etc. aufweisen.
  • Gemäß einem weiteren Ausführungsbeispiel kann als Dotierstoff beispielsweise auch Sauerstoff Ox verwendet werden, um den vergrabenen, dotierten Volumenbereich 22 mit einem Siliziumoxidmaterial SiOx zu erhalten. Sobald beispielsweise die weitere vergrabene Hohlraumstruktur 52 in dem einkristallinen Halbleitersubstrat 10 erhalten wurde, kann ferner die weitere vergrabene Hohlraumstruktur 52 „aufgeweitet“ werden, indem der Oberflächenbereich der erhaltenen vergrabenen Hohlraumstruktur 52 oxidiert und anschließend das erhaltene Siliziumoxid-Material rückgeätzt wird, um einen Materialabtrag innerhalb der vergrabenen Hohlraumstruktur 52 zu erhalten. Diese Abfolge des Oxidierens und Rückätzens in der vergrabenen Hohlraumstruktur kann solange durchgeführt bzw. so oft wiederholt werden, bis ein gewünschter Gesamtmaterialabtrag und somit die gewünschte Größe der vergrabenen Hohlraumstruktur 52 erreicht wird.
  • Optional kann ferner das einkristalline Halbleitersubstrat 10 nach dem Erzeugen 220 des dotierten Volumenbereichs 22 mit dem dotierten Halbleitermaterial in dem einkristallinen Halbleitersubstrat 10 getempert werden, d. h. einer Temperaturbehandlung bzw. einem Anneal ausgesetzt werden, um zumindest den dotierten Volumenbereich 22 auszukristallisieren.
  • Der Schritt 230 des Öffnens bzw. Bildens der Zugangsöffnung 40 zu dem dotierten Volumenbereich 22 in dem einkristallinen Halbleitersubstrat 10 kann auch durchgeführt werden, indem beispielsweise mittels Ionenimplantation ein säulenförmiger Volumenbereich entsprechend der gewünschten Zugangsöffnung 40 zwischen dem dotierten Halbleiterbereich bzw. Volumenbereich 20 und einem Oberflächenbereich 10-1, 10-2 oder 10-3 des einkristallinen Halbleitersubstrats 10 dotiert wird. Man spricht in diesem Fall beispielsweise auch von einer Säulenimplantation für eine säulenförmige Zugangsöffnung 40. Die Zugangsöffnung 40 zu dem dotierten Volumenbereich 22 kann dann beispielsweise wiederum mittels eines Ätzvorgangs gebildet werden.
  • So können gemäß einem Ausführungsbeispiel das dotierte Halbleitermaterial der Zugangsöffnung 40 zu dem dotierten Volumenbereich 22 als auch das Halbleitermaterial des dotierten Volumenbereichs 22 mit dem gleichen Ätzmittel entfernt werden.
  • Gemäß einem weiteren Ausführungsbeispiel kann bei dem Schritt des Bildens bzw. Ätzens 230 der Zugangsöffnung 40 ein zweites Ätzmittel verwendet werden, wobei der dotierte Volumenbereich 22 des einkristallinen Halbleitersubstrats 10 dann beispielsweise als eine Ätzstoppschicht für das zweite Ätzmittel wirksam sein kann. Anschließend wird dann das erste Ätzmittel zum Freiätzen des dotierten Volumenbereichs 22 in dem einkristallinen Halbleitersubstrat 10 durch die Zugangsöffnung 40 verwendet.
  • Bei den Anhand von 2 dargestellten Ausführungsbeispielen können die bereits im Vorhergehenden bei dem Verfahren 100 von 1 beispielhaft beschriebenen Ätzmittel als das erste bzw. zweite Ätzmittel für den Ätzvorgang des dotierten Volumenbereichs 22 als auch der Zugangsöffnung 40 verwendet werden.
  • Wie in 2 bei Schritt 220 dargestellt ist, kann ein zusammenhängender dotierter Volumenbereich 22 in dem einkristallinen Halbleitersubstrat 10 erzeugt werden. Gleichermaßen ist es möglich, eine Mehrzahl von lateral beabstandeten und z.B. parallel zu dem ersten Hauptoberflächenbereich 10-1 angeordneten, dotierten Volumenbereichen (nicht explizit gezeigt in 2) durch eine entsprechende Strukturierung der Dotierungsmaske 30 in dem einkristallinen Halbleitersubstrat 10 zu erzeugen. Entsprechend kann bei dem Schritt 230 jeweils zumindest eine Zugangsöffnung 40 zu den unterschiedlich dotierten Volumenbereichen 22 in dem einkristallinen Halbleitersubstrat 10 erzeugt werden, um durch diese Zugangsöffnungen 40 dann das dotierte Halbleitermaterial in den dotierten Volumenbereichen 22 mit dem ersten Ätzmittel zu entfernen, um eine Mehrzahl von z.B. in einer Ebene liegender, vergrabener Hohlraumstrukturen 52 in dem einkristallinen Halbleitersubstrat 10 zu erzeugen.
  • Gemäß Ausführungsbeispielen kann also die bei dem Schritt 240 des Entfernens des dotierten Halbleitermaterials in dem dotierten Volumenbereich 22 erhaltene vergrabene Hohlraumstruktur 52 als unverfüllte Kavität beibehalten werden, die beispielsweise zur mechanischen und/oder elektrischen Entkopplung bzw. Stressentkopplung oder auch als Fluidleitung (Gas-Pipeline) wirksam sein kann.
  • Bei einem optionalen Schritt 250 in 2 kann nun ferner ein Funktionselement bzw. eine Funktionsstruktur 62 in der vergrabenen Hohlraumstruktur bzw. Kavität 52 eingebracht werden, wobei bei dem Einbringen 250 des Funktionselements wieder eine Schicht oder eine Schichtfolge, z. B. mittels eines ALD-Prozesses (ALD = atomic layer deposition) und/oder eines CVD-Prozesses (CVD = chemical vapor deposition), in der vergrabenen Hohlraumstruktur 52 z. B. konform, abgeschieden wird. Durch das Aufbringen mehrerer Schichten für das Funktionselement 62 kann beispielsweise ein Schichtstapel aus unterschiedlichen Materialien als das Funktionselement 62 erhalten werden, der den vergrabenen Hohlraum 52 zumindest teilweise oder auch vollständig verfüllt. Das Funktionselement bzw. die Funktionsstruktur 62 kann eine optische, elektrische, elektromagnetische, magnetische etc. Funktionalität bzw. Eigenschaft aufweisen.
  • Ferner ist es möglich, wie oben beschrieben, mittels unterschiedlicher Schichtaufbringungsprozesse ein oder mehrere Funktionselemente bzw. Funktionsstrukturen 62 in der erhaltenen vergrabenen Hohlraumstruktur 52 bzw. den erhaltenen vergrabenen Hohlraumstrukturen 52 zu bilden. Die Kavität 52 kann also mit unterschiedlichen Materialien zumindest teilweise oder vollständig gefüllt bzw. verfüllt werden. Das Funktionselement 62 kann beispielsweise als ein vergrabener Reflektor wirksam werden, indem ein Material mit einem hohen Reflexionsindex in der vergrabenen Hohlraumstruktur 52 aufgebracht wird. Ferner können vergrabene Metallkontaktleitungen oder andere elektrische Elemente durch entsprechende Schichtaufbringungsprozesse in der vergrabenen Hohlraumstruktur 52 als das Funktionselement 62 erzeugt werden.
  • Bei einem optionalen Schritt 260 in 2 kann nun ferner in dem einkristallinen Halbleitersubstrat 10 beispielsweise angrenzend an den ersten Hauptoberflächenbereich 10-1 oberhalb (bzgl. einer senkrechten Projektion von der Vorderseite in das Halbleitersubstrat) der vergrabenen Hohlraumstruktur(en) 52 ein MEMS-Bauelement 54 gebildet werden, das von dem restlichen Halbleitermaterial des einkristallinen Halbleitersubstrats 10 ausreichend gut elektrisch und/oder mechanisch entkoppelt ist. Ferner kann an der Vorderseite 10-1 des einkristallinen Halbleitersubstrats 10, der sich nicht oberhalb (bzgl. einer senkrechten Projektion von der Vorderseite in das Halbleitersubstrat) der vergrabenen Hohlraumstruktur(en) 50 befindet, beispielsweise eine Schaltungsanordnung oder ein ASIC 56 gebildet werden, die/der sich in elektrischen Kontakt z.B. mit dem MEMS-Bauelement 54 und/oder dem Funktionselement 62 befindet, um das MEMS-Bauelement und/oder das Funktionselement 60 auszulesen und/oder anzusteuern.
  • Der optionale Schritt 260 kann beispielsweise zu einem beliebigen Zeitpunkt in der Prozessabfolge des Verfahrens 200 nach dem Schritt 220 des Erzeugens des dotierten Volumenbereichs 22 in dem einkristallinen Halbleitersubstrat 10 durchgeführt werden.
  • Bei der Herstellung eines Sensors bzw. MEMS-Bauelements auf einem Grundmaterialträger, wie z. B. einem einkristallinen Siliziumwafer, kann somit eine elektrische und/oder mechanische Entkopplung verschiedener Bereiche des Grundmaterialträgers erreicht werden, um eine korrekte Funktionalität des auf dem Grundmaterialträger angeordneten Sensorelements und eines davon elektrisch und/oder mechanisch entkoppelten, elektronischen Bauteils, wie beispielsweise bei einer monolithischen Integration verschiedener Funktionselemente bzw. Halbleiterstrukturen auf demselben Grundmaterialträger, wie z. B. bei einem MEMS-Sensor (MEMS = Mikroelektromechanisches System) mit einem ASIC-Steuerchip (ASIC = Application Specific Integrated Circuit).
  • Das im vorhergehenden beschriebene Verfahren 200 zum Herstellen einer oder mehrerer weiterer vergrabener Hohlraumstrukturen 52 in der epitaktisch abgeschiedene Halbleiterschicht 10A des einkristallinen Halbleitersubstrat 10 kann wiederholt durchgeführt werden, um in verschieden Ebenen des resultierenden einkristallinen Halbleitersubstrats 10, das zusätzlich die epitaktisch abgeschiedene(n) Halbleiterschicht(en) 10A aufweist, die vergrabenen Hohlraumstrukturen 52 zu bilden. Dabei können die vergrabenen Hohlraumstrukturen 52 in unterschiedlichen Ebenen beispielsweise übereinander (bzgl. einer senkrechten Projektion von der Vorderseite 10-1 in das Halbleitersubstrat 10) oder auch lateral versetzt zueinander angeordnet sein und auch unterschiedliche Funktionselemente 62 aufweisen.
  • Im Folgenden werden nochmals Ausführungsbeispiele der vorliegenden Offenbarung zusammengefasst dargestellt.
  • Wird beispielsweise davon ausgegangen, dass Silizium als Material für das einkristalline Halbleitersubstrat 10 verwendet wird, können Hohlräume bzw. Kavitäten 50, 52 in dem Silizium-Material 10 gebildet werden, indem eine „gezielte“ Materialänderung, beispielsweise durch Implantation in dem einkristallinen Silizium-Material, das auch als Träger- oder Grundmaterial bezeichnet werden kann, erhalten wird. Diese gezielte Materialänderung bildet eine vergrabene, mittels Implantation dotierte Silizium-Schicht 20, 22 in dem Siliziumsubstrat 10, wobei die dotierte Silizium-Schicht 20, 22 eine erhöhte Ätzrate gegenüber dem benachbarten undotierten oder niedriger-dotierten Silizium-Material aufweist. Der dotierte Bereich 20, 22 wird dann durch nachfolgende Silizium-Lochätzungen angeschlossen, d. h. zugänglich gemacht, und anschließend nasschemisch entfernt.
  • Mittels einer Lackmaske 30 und mit einer vorgegebenen Implantationsdosis werden definierte Silizium-Bereiche 20, 22 in einer bestimmten Tiefe in dem einkristallinen Siliziummaterial 10 implantiert. Diese implantierten bzw. dotierten Siliziumgebiete 20, 22 weisen eine erhöhte Nassätzrate auf. Durch eine, z. B. seitliche, Zugangsöffnung 40 kann schließlich diese dotierte, implantierte Silizium-Schicht 20, 22 nasschemisch und selektiv zu dem umgebenden Silizium-Material entfernt werden, so dass gezielt Hohlräume bzw. Hohlraumstrukturen 50, 52 in dem einkristallinen Silizium-Material 10 erzeugt werden können. Die Zugangsöffnung 40 kann beispielsweise erhalten werden, indem z. B. eine Lochätzung bis zur implantierten Silizium-Schicht 20, 22 durchgeführt wird, oder indem z. B. ein mittels Implantation dotierter, vertikaler Oberflächenanschluss erhalten werden, der eine erhöhte Ätzrate aufweist und gezielt freigeätzt werden kann.
  • Gemäß Ausführungsbeispielen kann ferner eine Herstellungsvariante darin bestehen, Sauerstoff (Ox) zu implantieren, wobei ein sich anschließender Anneal, d.h. ein Ausheilvorgang bzw. eine Temperaturbehandlung, zu einer vergrabenen Siliziumoxid-Schicht (SiOx-Schicht) 20, 22 führt, welche im Anschluss nasschemisch, z. B. mittels HF (HF = Flusssäure) entfernt werden kann. Weiterführend können diese Hohlräume 50, 52 durch einen Wechsel aus einer sich anschließenden Silizium-Oxidation und deren SiOx-Rückätzung aufgeweitet werden.
  • Die gemäß Ausführungsbeispielen erhaltenen vergrabenen Hohlraumstrukturen 50, 52 können als Hohlräume in dem einkristallinen Siliziumsubstrat bestehen bleiben oder mit neuen Materialien gefüllt werden, um eine weitere elektrische, optische, elektromagnetische etc. Funktionalität zu erfüllen. Dies erschließt eine Reihe von unterschiedlichen Anwendungsfeldern für die gebildeten vergrabenen Hohlraumstrukturen.
  • Gemäß Ausführungsbeispielen wird also eine Implantation zur Positionierung der Hohlräume beispielsweise am Anfang der Prozesskette festgelegt, wobei aber das Ausräumen bzw. Freiätzen der implantierten Silizium-Bereiche erst viel später, z. B. nach häufig erforderlichen CMP-Prozessen, in der Prozesskette stattfinden kann. So sind mechanische Beanspruchungen oder thermische Spannungen während der Prozessierung des einkristallinen Silizium-Substrats 10 unkritisch. Insbesondere wird gemäß Ausführungsbeispielen erreicht, dass mit dem Implantationsansatz die Silizium-Oberfläche bzw. Siliziumsubstratoberfläche sowohl über dotierten als auch nicht-dotierten Bereiche planar bleibt.
  • Zusätzliche Ausführungsbeispiele und Aspekte der Erfindung werden beschrieben, die einzeln oder in Kombination mit den hierin beschriebenen Merkmalen und Funktionalitäten verwendet werden können.
  • Gemäß einem ersten Aspekt kann ein Verfahren 100, 200 zum Herstellen einer vergrabenen Hohlraumstruktur 50 folgende Schritte aufweisen: Bereitstellen 110 eines einkristallinen Halbleitersubstrats 10, Erzeugen 120 eines dotierten Volumenbereichs 20 in dem einkristallinen Halbleitersubstrat 10 mittels einer Dotierstoffimplantation, wobei der dotierte Volumenbereich 20 für ein erstes Ätzmittel eine erhöhte Ätzrate gegenüber dem angrenzenden, undotierten oder niedriger dotierten Material des einkristallinen Halbleitersubstrats 10 aufweist, Bilden 130 einer Zugangsöffnung 40 zu dem dotierten Volumenbereich 20, und Entfernen 140 des dotierten Halbleitermaterials in dem dotierten Volumenbereich 20 mit dem ersten Ätzmittel durch die Zugangsöffnung 40, um die vergrabene Hohlraumstruktur 50 zu erhalten.
  • Gemäß einem zweiten Aspekt unter Bezugnahme auf den ersten Aspekt kann das Verfahren 100, 200 ferner folgende Schritte nach dem Erzeugen 120 des dotierten Volumenbereichs 20 aufweisen: Tempern des einkristallinen Halbleitersubstrats 10, um den dotierten Volumenbereich 20 auszukristallisieren, epitaktisches Abscheiden 125 einer einkristallinen Halbleiterschicht 10A auf dem ersten Hauptoberflächenbereich 10-1 des einkristallinen Halbleitersubstrats 10, um eine Dickenerhöhung mit einem zusätzlichen einkristallinen Halbleitermaterial an dem ersten Hauptoberflächenbereich 10-1 des einkristallinen Halbleitersubstrats 10 zu erhalten, und Bilden 130 Der Zugangsöffnung 40 zu dem dotierten Volumenbereich 20 durch das einkristalline Halbleitersubstrat 10 mit dem zusätzlichen einkristallinen Halbleitermaterial.
  • Gemäß einem dritten Aspekt unter Bezugnahme auf den ersten Aspekt kann das Verfahren 100, 200 ferner folgende Schritte aufweisen: Aufbringen einer Dotierungsmaske 30 auf einen ersten Hauptoberflächenbereich 10-1 des einkristallinen Halbleitersubstrats 10 und Erzeugen des dotierten Volumenbereichs 20 in dem einkristallinen Halbleitersubstrat 10 mittels der Dotierstoffimplantation durch die Dotierungsmaske 30.
  • Gemäß einem vierten Aspekt unter Bezugnahme auf den ersten Aspekt kann bei dem Verfahren 100, 200 die Implantationsdosis so gewählt werden, um ein Dotierungsprofil mit einem Dotierungsmaximum in einer Zieltiefe x1 für die vergrabene Hohlraumstruktur 50 in dem einkristallinen Halbleitersubstrat zu erhalten.
  • Gemäß einem fünften Aspekt unter Bezugnahme auf den ersten Aspekt kann bei dem Verfahren 100, 200 die Dotierstoffkonzentration in dem dotierten Volumenbereich 20 des einkristallinen Halbleitersubstrats 10 so gewählt sein, um für das erste Ätzmittel eine ausreichende Ätzselektivität zu dem angrenzenden, undotierten oder niedriger dotierten Halbleitermaterial zu erhalten.
  • Gemäß einem sechsten Aspekt unter Bezugnahme auf den ersten Aspekt kann bei dem Verfahren 100, 200 als Dotierstoff Phosphor, Aluminium, Antimon, Arsen, Bor, Gallium, Germanium, Indium, Kohlenstoff oder Stickstoff verwendet werden, um in dem dotierten Volumenbereich 20 das dotierte Halbleitermaterial zu erhalten.
  • Gemäß einem siebten Aspekt unter Bezugnahme auf den ersten Aspekt kann bei dem Verfahren 100, 200 das Halbleitermaterial Silizium aufweisen, und als Dotierstoff kann Sauerstoff OX verwendet werden, um den vergrabenen Volumenbereich 20 mit einem Siliziumoxid-Material SiOx zu erhalten.
  • Gemäß einem achten Aspekt unter Bezugnahme auf den siebten Aspekt kann das Verfahren 100, 200 ferner folgenden Schritt aufweisen: Aufweiten der vergrabenen Hohlraumstruktur 50 durch Wiederholen folgender Schritte: Oxidieren des Oberflächenbereichs der erhaltenen vergrabenen Hohlraumstruktur, und Rückätzen des erhaltenen Siliziumoxid-Materials, um einen Materialabtrag in der Hohlraumstruktur zu erreichen.
  • Gemäß einem neunten Aspekt unter Bezugnahme auf den ersten Aspekt kann bei dem Verfahren 100, 200 der Schritt des Bildens 130 der Zugangsöffnung 40 zu dem dotierten Volumenbereich 20 folgende Schritte aufweisen: Dotieren eines säulenförmigen Volumenbereichs zwischen dem dotierten Halbleiterbereich 20 und einem Hauptoberflächenbereich 10-1, 10-2, 10-3 des einkristallinen Halbleitersubstrats 10, und Bilden der Zugangsöffnung zu dem dotierten Volumenbereich.
  • Gemäß einem zehnten Aspekt unter Bezugnahme auf den ersten Aspekt können bei dem Verfahren 100, 200 das Halbleitermaterial der Zugangsöffnung 40 zu dem dotierten Volumenbereich 20 und das Halbleitermaterial in dem dotierten Volumenbereich 20 mit dem ersten Ätzmittel entfernt werden.
  • Gemäß einem elften Aspekt unter Bezugnahme auf den neunten Aspekt kann bei dem Verfahren 100, 200 bei dem Schritt des Bildens 130 der Zugangsöffnung 40 ein zweites Ätzmittel verwendet werden, wobei der dotierte Volumenbereich 20 des einkristallinen Halbleitersubstrats 10 als Ätzstoppschicht für das zweite Ätzmittel wirksam sein kann und wobei ferner das erste Ätzmittel zum Freiätzen des dotierten Volumenbereichs 20 in dem einkristallinen Halbleitersubstrat 10 durch die Zugangsöffnung 40 verwendet werden kann.
  • Gemäß einem zwölften Aspekt unter Bezugnahme auf den ersten Aspekt kann bei dem Verfahren als erstes Ätzmittel zumindest ein Material der vorliegenden Gruppe von Materialien verwendet werden, wobei die Gruppe HNO3+HF, KOH, EDP, TMAH, SF6, NF3, CI2, CF4, HF, BOE, NH4F und CxFy aufweist.
  • Gemäß einem dreizehnten Aspekt unter Bezugnahme auf den ersten Aspekt kann bei dem Verfahren das zweite Ätzmittel ein Ätzmittel aus der folgenden Gruppe von Ätzmitteln aufweisen, wobei die Gruppe SF6, NF3, CI2 und CF4 aufweist.
  • Gemäß einem vierzehnten Aspekt unter Bezugnahme auf den ersten Aspekt kann bei dem Verfahren 100, 200 der dotierte Volumenbereich 20 mehrere getrennte, dotierte Volumenbereiche 20, 22 aufweisen.
  • Gemäß einem fünfzehnten Aspekt unter Bezugnahme auf den ersten Aspekt kann das Verfahren 100, 200 ferner folgenden Schritt aufweisen: Einbringen 150 eines Funktionselements 60 in die vergrabene Hohlraumstruktur 50, wobei bei dem Einbringen 150 des Funktionselements 60 eine Schicht oder eine Schichtfolge in der vergrabenen Hohlraumstruktur 50 konform abgeschieden wird.
  • Gemäß einem sechzehnten Aspekt unter Bezugnahme auf den fünfzehnten Aspekt kann bei dem Verfahren 100, 200 durch das Aufbringen mehrerer Schichten ein Schichtstapel aus unterschiedlichen Materialien erhalten werden, der die vergrabene Hohlraumstruktur 50 zumindest teilweise verfüllt.
  • Gemäß einem siebzehnten Aspekt unter Bezugnahme auf den fünfzehnten Aspekt kann bei dem Verfahren 100, 200 das Funktionselement 60 eine optische, elektrische und/oder elektromagnetische Eigenschaft aufweisen.
  • Gemäß einem achtzehnten Aspekt unter Bezugnahme auf den ersten Aspekt kann das Verfahren 200 ferner folgenden Schritt aufweisen: nach dem Entfernen des dotierten Halbleitermaterials in dem dotierten Volumenbereich 20 in dem einkristallinen Halbleitersubstrat 10, epitaktisches Abscheiden 210 einer einkristallinen Halbleiterschicht auf dem ersten Hauptoberflächenbereich 10-1 des einkristallinen Halbleitersubstrats 10, um eine Dickenerhöhung mit einem zusätzlichen einkristallinen Halbleitermaterial an dem ersten Hauptoberflächenbereich 10-1 des einkristallinen Halbleitersubstrats 10 zu erhalten.
  • Gemäß einem neunzehnten Aspekt unter Bezugnahme auf den achtzehnten Aspekt kann bei dem Verfahren 200 eine weitere vergrabene Hohlraumstruktur 52 in dem resultierenden einkristallinen Halbleitersubstrat 10 erzeugt werden, mit folgenden Schritten: Erzeugen 220 eines weiteren dotierten Volumenbereichs 22 in dem epitaktisch abgeschiedenen einkristallinen Halbleitersubstratmaterial 12 mittels einer weiteren Dotierstoffimplantation, wobei der weitere dotierte Volumenbereich 22 für das erste Ätzmittel einer erhöhte Ätzrate gegenüber dem angrenzenden, undotierten oder niedriger dotierten Material des einkristallinen Halbleitersubstrats aufweist, Öffnen 230 einer Zugangsöffnung 40 zu dem weiteren dotierten Volumenbereich 22, und Entfernen 240 des dotierten Halbleitermaterials in dem weiteren dotierten Volumenbereich 22 mit dem ersten Ätzmittel durch die Zugangsöffnung 40, um die weitere vergrabene Hohlraumstruktur 52 in dem resultierenden einkristallinen Halbleitersubstrat 10 zu erhalten.
  • Gemäß einem zwanzigsten Aspekt unter Bezugnahme auf den neunzehnten Aspekt kann das Verfahren 200 ferner folgende Schritte aufweisen: Aufbringen einer Dotierungsmaske 30 auf den ersten Hauptoberflächenbereich 10-1 des einkristallinen Halbleitersubstrats 10, und Erzeugen des weiteren dotierten Volumenbereichs 22 in dem einkristallinen Halbleitersubstrat 10 mittels der weiteren Dotierstoffimplantation durch die weitere Dotierungsmaske 30.
  • Gemäß einem einundzwanzigsten Aspekt unter Bezugnahme auf den neunzehnten Aspekt kann das Verfahren 200 ferner folgenden Schritt aufweisen: Einbringen 250 eines weiteren Funktionselements 62 in die vergrabene Hohlraumstruktur 52, wobei bei dem Einbringen 250 des weiteren Funktionselements 62 eine Schicht oder eine Schichtfolge in der vergrabenen Hohlraumstruktur 52 konform abgeschieden wird.
  • Gemäß einem zweiundzwanzigsten Aspekt unter Bezugnahme auf den ersten Aspekt kann das Verfahren 100, 200 ferner folgende Schritt aufweisen: Bilden 260 eines MEMS-Bauelements in dem einkristallinen Halbleitersubstrat 10 angrenzend an den ersten Hauptoberflächenbereich 10-1 oberhalb der vergrabenen Hohlraumstruktur 50, 52. Obwohl manche Aspekte im Zusammenhang mit einem Verfahren zum Herstellen einer vergrabenen Hohlraumstruktur in einem einkristallinen Halbleitersubstrat beschrieben wurden, versteht es sich, dass diese Aspekte auch eine Beschreibung der entsprechenden Vorrichtung zum Herstellen einer vergrabenen Hohlraumstruktur in einem einkristallinen Halbleitersubstrat darstellen, sodass ein Verfahrensschritt oder ein Merkmal eines Verfahrensschrittes auch als ein entsprechender Block oder ein Bauelement einer entsprechenden Vorrichtung zu verstehen ist. Einige oder alle der Verfahrensschritte können durch einen Hardware-Apparat (oder unter Verwendung eines Hardware-Apparats), wie unter Verwendung eines Mikroprozessors, eines programmierbaren Computers oder einer elektronischen Schaltung durchgeführt werden. Bei einigen Ausführungsbeispielen können einige oder mehrere der wichtigsten Verfahrensschritte durch einen solchen Apparat ausgeführt werden.

Claims (23)

  1. Verfahren (100, 200) zum Herstellen einer vergrabenen Hohlraumstruktur (50), mit folgenden Schritten: Bereitstellen (110) eines einkristallinen Halbleitersubstrats (10), Erzeugen (120) eines dotierten Volumenbereichs (20) in dem einkristallinen Halbleitersubstrat (10) mittels einer Dotierstoffimplantation, wobei der dotierte Volumenbereich (20) für ein erstes Ätzmittel eine erhöhte Ätzrate gegenüber dem angrenzenden, undotierten oder niedriger dotierten Material des einkristallinen Halbleitersubstrats (10) aufweist, Bilden (130) einer Zugangsöffnung (40) zu dem dotierten Volumenbereich (20), wobei ein säulenförmiger Volumenbereich zwischen dem dotierten Halbleiterbereich (20) und einem Hauptoberflächenbereich (10-1, 10-2, 10-3) des einkristallinen Halbleitersubstrats (10) dotiert wird, und wobei der säulenförmige Volumenbereich mittels eines Ätzvorgangs entfernt wird, und Entfernen (140) des dotierten Halbleitermaterials in dem dotierten Volumenbereich (20) mit dem ersten Ätzmittel durch die Zugangsöffnung (40), um die vergrabene Hohlraumstruktur (50) zu erhalten.
  2. Verfahren (100, 200) nach Anspruch 1, ferner mit folgenden Schritten nach dem Erzeugen (120) des dotierten Volumenbereichs (20): Tempern des einkristallinen Halbleitersubstrats (10), um den dotierten Volumenbereich (20) auszukristallisieren, epitaktisches Abscheiden (125) einer einkristallinen Halbleiterschicht (10A) auf dem ersten Hauptoberflächenbereich (10-1) des einkristallinen Halbleitersubstrats (10), um eine Dickenerhöhung mit einem zusätzlichen einkristallinen Halbleitermaterial an dem ersten Hauptoberflächenbereich (10-1) des einkristallinen Halbleitersubstrats (10) zu erhalten, und Bilden (130) der Zugangsöffnung (40) zu dem dotierten Volumenbereich (20) durch das einkristalline Halbleitersubstrat (10) und die Dickenerhöhung mit dem zusätzlichen einkristallinen Halbleitermaterial.
  3. Verfahren (100, 200) nach Anspruch 1 oder 2, ferner mit folgendem Schritt: Aufbringen einer Dotierungsmaske (30) auf einen ersten Hauptoberflächenbereich (10-1) des einkristallinen Halbleitersubstrats (10) und Erzeugen des dotierten Volumenbereichs (20) in dem einkristallinen Halbleitersubstrat (10) mittels der Dotierstoffimplantation durch die Dotierungsmaske (30).
  4. Verfahren (100, 200) nach einem der vorhergehenden Ansprüche, wobei die Implantationsdosis so gewählt wird, um ein Dotierungsprofil mit einem Dotierungsmaximum in einer Zieltiefe (x1) für die vergrabene Hohlraumstruktur (50) in dem einkristallinen Halbleitersubstrat zu erhalten.
  5. Verfahren (100, 200) nach einem der vorhergehenden Ansprüche, wobei die Dotierstoffkonzentration in dem dotierten Volumenbereich (20) des einkristallinen Halbleitersubstrats (10) so gewählt ist, um für das erste Ätzmittel eine ausreichende Ätzselektivität zu dem angrenzenden, undotierten oder niedriger dotierten Halbleitermaterial zu erhalten.
  6. Verfahren (100, 200) nach einem der vorhergehenden Ansprüche, wobei als Dotierstoff Phosphor, Aluminium, Antimon, Arsen, Bor, Gallium, Germanium, Indium, Kohlenstoff oder Stickstoff verwendet wird, um in dem dotierten Volumenbereich (20) das dotierte Halbleitermaterial zu erhalten.
  7. Verfahren (100, 200) nach einem der vorhergehenden Ansprüche, wobei das Halbleitermaterial Silizium aufweist, und wobei als Dotierstoff Sauerstoff Ox verwendet wird, um den vergrabenen Volumenbereich (20) mit einem Siliziumoxid-Material Si-Ox zu erhalten.
  8. Verfahren (100, 200) nach Anspruch 7, ferner mit folgendem Schritt: Aufweiten der vergrabenen Hohlraumstruktur (50) durch Wiederholen folgender Schritte: Oxidieren des Oberflächenbereichs der erhaltenen vergrabenen Hohlraumstruktur, und Rückätzen des erhaltenen Siliziumoxid-Materials, um einen Materialabtrag in der Hohlraumstruktur zu erreichen.
  9. Verfahren (100, 200) nach einem der vorhergehenden Ansprüche, wobei das Halbleitermaterial der Zugangsöffnung (40) zu dem dotierten Volumenbereich (20) und das Halbleitermaterial in dem dotierten Volumenbereich (20) mit dem ersten Ätzmittel entfernt werden.
  10. Verfahren (100, 200) nach einem der vorhergehenden Ansprüche, wobei bei dem Schritt des Bildens (130) der Zugangsöffnung (40) ein zweites Ätzmittel verwendet wird, wobei der dotierte Volumenbereich (20) des einkristallinen Halbleitersubstrats (10) als Ätzstoppschicht für das zweite Ätzmittel wirksam ist und wobei ferner das erste Ätzmittel zum Freiätzen des dotierten Volumenbereichs (20) in dem einkristallinen Halbleitersubstrat (10) durch die Zugangsöffnung (40) verwendet wird.
  11. Verfahren nach einem der vorhergehenden Ansprüche, wobei als erstes Ätzmittel zumindest ein Material der vorliegenden Gruppe von Materialien verwendet wird, wobei die Gruppe HNO3+HF, KOH, EDP, TMAH, SF6, NF3, CI2, CF4, HF, BOE, NH4F und CxFy aufweist.
  12. Verfahren nach einem der vorhergehenden Ansprüche, wobei das zweite Ätzmittel ein Ätzmittel aus der folgenden Gruppe von Ätzmitteln aufweist, wobei die Gruppe SF6, NF3, CI2 und CF4 aufweist.
  13. Verfahren (100, 200) nach einem der vorhergehenden Ansprüche, wobei der dotierte Volumenbereich (20) mehrere getrennte, dotierte Volumenbereiche (20, 22) aufweist.
  14. Verfahren (100, 200) nach einem der vorhergehenden Ansprüche, ferner mit folgendem Schritt: Einbringen (150) eines Funktionselements (60) in die vergrabene Hohlraumstruktur (50), wobei bei dem Einbringen (150) des Funktionselements (60) eine Schicht oder eine Schichtfolge in der vergrabenen Hohlraumstruktur (50) konform abgeschieden wird, wobei das Funktionselement (60) eine optische, elektrische, magnetische und/oder elektromagnetische Eigenschaft aufweist.
  15. Verfahren (100, 200) nach Anspruch 14, wobei durch das Aufbringen mehrerer Schichten ein Schichtstapel aus unterschiedlichen Materialien erhalten wird, der die vergrabene Hohlraumstruktur (50) zumindest teilweise verfüllt.
  16. Verfahren (200) nach einem der vorhergehenden Ansprüche, ferner mit folgendem Schritt: nach dem Entfernen des dotierten Halbleitermaterials in dem dotierten Volumenbereich (20) in dem einkristallinen Halbleitersubstrat (10), epitaktisches Abscheiden (210) einer einkristallinen Halbleiterschicht auf dem ersten Hauptoberflächenbereich (10-1) des einkristallinen Halbleitersubstrats (10), um eine Dickenerhöhung mit einem zusätzlichen einkristallinen Halbleitermaterial an dem ersten Hauptoberflächenbereich (10-1) des einkristallinen Halbleitersubstrats (10) zu erhalten.
  17. Verfahren (200) nach Anspruch 16, wobei eine weitere vergrabene Hohlraumstruktur (52) in dem resultierenden einkristallinen Halbleitersubstrat (10) erzeugt wird, mit folgenden Schritten: Erzeugen (220) eines weiteren dotierten Volumenbereichs (22) in dem epitaktisch abgeschiedenen einkristallinen Halbleitersubstratmaterial (12) mittels einer weiteren Dotierstoffimplantation, wobei der weitere dotierte Volumenbereich (22) für das erste Ätzmittel einer erhöhte Ätzrate gegenüber dem angrenzenden, undotierten oder niedriger dotierten Material des einkristallinen Halbleitersubstrats aufweist, Öffnen (230) einer Zugangsöffnung (40) zu dem weiteren dotierten Volumenbereich (22), und Entfernen (240) des dotierten Halbleitermaterials in dem weiteren dotierten Volumenbereich (22) mit dem ersten Ätzmittel durch die Zugangsöffnung (40), um die weitere vergrabene Hohlraumstruktur (52) in dem resultierenden einkristallinen Halbleitersubstrat (10) zu erhalten.
  18. Verfahren (200) nach Anspruch 17, ferner mit folgendem Schritt: Aufbringen einer Dotierungsmaske (30) auf den ersten Hauptoberflächenbereich (10-1) des einkristallinen Halbleitersubstrats (10), und Erzeugen des weiteren dotierten Volumenbereichs (22) in dem einkristallinen Halbleitersubstrat (10) mittels der weiteren Dotierstoffimplantation durch die weitere Dotierungsmaske (30).
  19. Verfahren (200) nach einem der Ansprüche 17 oder 18, ferner mit folgendem Schritt: Einbringen (250) eines weiteren Funktionselements (62) in die vergrabene Hohlraumstruktur (52), wobei bei dem Einbringen (250) des weiteren Funktionselements (62) eine Schicht oder eine Schichtfolge in der vergrabenen Hohlraumstruktur (52) konform abgeschieden wird.
  20. Verfahren (100, 200) nach einem der vorhergehenden Ansprüche, ferner mit folgendem Schritt: Bilden (260) eines MEMS-Bauelements in dem einkristallinen Halbleitersubstrat (10) angrenzend an den ersten Hauptoberflächenbereich (10-1) oberhalb der vergrabenen Hohlraumstruktur (50, 52).
  21. Verfahren (100, 200) zum Herstellen einer vergrabenen Hohlraumstruktur (50), mit folgenden Schritten: Bereitstellen (110) eines einkristallinen Halbleitersubstrats (10), Erzeugen (120) eines dotierten Volumenbereichs (20) in dem einkristallinen Halbleitersubstrat (10) mittels einer Dotierstoffimplantation, wobei der dotierte Volumenbereich (20) für ein erstes Ätzmittel eine erhöhte Ätzrate gegenüber dem angrenzenden, undotierten oder niedriger dotierten Material des einkristallinen Halbleitersubstrats (10) aufweist, Tempern des einkristallinen Halbleitersubstrats (10), um den dotierten Volumenbereich (20) auszukristallisieren, epitaktisches Abscheiden (125) einer einkristallinen Halbleiterschicht (10A) auf dem ersten Hauptoberflächenbereich (10-1) des einkristallinen Halbleitersubstrats (10), um eine Dickenerhöhung mit einem zusätzlichen einkristallinen Halbleitermaterial an dem ersten Hauptoberflächenbereich (10-1) des einkristallinen Halbleitersubstrats (10) zu erhalten, Bilden (130) der Zugangsöffnung (40) zu dem dotierten Volumenbereich (20) durch das einkristalline Halbleitersubstrat (10) und die Dickenerhöhung mit dem zusätzlichen einkristallinen Halbleitermaterial, und Entfernen (140) des dotierten Halbleitermaterials in dem dotierten Volumenbereich (20) mit dem ersten Ätzmittel durch die Zugangsöffnung (40), um die vergrabene Hohlraumstruktur (50) zu erhalten.
  22. Verfahren (100, 200) zum Herstellen einer vergrabenen Hohlraumstruktur (50), mit folgenden Schritten: Bereitstellen (110) eines einkristallinen Halbleitersubstrats (10), Erzeugen (120) eines dotierten Volumenbereichs (20) in dem einkristallinen Halbleitersubstrat (10) mittels einer Dotierstoffimplantation, wobei der dotierte Volumenbereich (20) für ein erstes Ätzmittel eine erhöhte Ätzrate gegenüber dem angrenzenden, undotierten oder niedriger dotierten Material des einkristallinen Halbleitersubstrats (10) aufweist, Bilden (130) einer Zugangsöffnung (40) zu dem dotierten Volumenbereich (20), Entfernen (140) des dotierten Halbleitermaterials in dem dotierten Volumenbereich (20) mit dem ersten Ätzmittel durch die Zugangsöffnung (40), um die vergrabene Hohlraumstruktur (50) zu erhalten; und Einbringen (150) eines Funktionselements (60) in die vergrabene Hohlraumstruktur (50), wobei bei dem Einbringen (150) des Funktionselements (60) eine Schicht oder eine Schichtfolge in der vergrabenen Hohlraumstruktur (50) konform abgeschieden wird, wobei das Funktionselement (60) eine optische, elektrische, magnetische und/oder elektromagnetische Eigenschaft aufweist.
  23. Verfahren (100, 200) zum Herstellen einer vergrabenen Hohlraumstruktur (50), mit folgenden Schritten: Bereitstellen (110) eines einkristallinen Halbleitersubstrats (10), Erzeugen (120) eines dotierten Volumenbereichs (20) in dem einkristallinen Halbleitersubstrat (10) mittels einer Dotierstoffimplantation, wobei der dotierte Volumenbereich (20) für ein erstes Ätzmittel eine erhöhte Ätzrate gegenüber dem angrenzenden, undotierten oder niedriger dotierten Material des einkristallinen Halbleitersubstrats (10) aufweist, Bilden (130) einer Zugangsöffnung (40) zu dem dotierten Volumenbereich (20), Entfernen (140) des dotierten Halbleitermaterials in dem dotierten Volumenbereich (20) mit dem ersten Ätzmittel durch die Zugangsöffnung (40), um die vergrabene Hohlraumstruktur (50) zu erhalten, und nach dem Entfernen des dotierten Halbleitermaterials in dem dotierten Volumenbereich (20) in dem einkristallinen Halbleitersubstrat (10), epitaktisches Abscheiden (210) einer einkristallinen Halbleiterschicht auf dem ersten Hauptoberflächenbereich (10-1) des einkristallinen Halbleitersubstrats (10), um eine Dickenerhöhung mit einem zusätzlichen einkristallinen Halbleitermaterial an dem ersten Hauptoberflächenbereich (10-1) des einkristallinen Halbleitersubstrats (10) zu erhalten.
DE102017212437.7A 2017-07-20 2017-07-20 Verfahren zum Herstellen einer vergrabenen Hohlraumstruktur Active DE102017212437B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102017212437.7A DE102017212437B3 (de) 2017-07-20 2017-07-20 Verfahren zum Herstellen einer vergrabenen Hohlraumstruktur
US16/029,237 US10784147B2 (en) 2017-07-20 2018-07-06 Method for producing a buried cavity structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017212437.7A DE102017212437B3 (de) 2017-07-20 2017-07-20 Verfahren zum Herstellen einer vergrabenen Hohlraumstruktur

Publications (1)

Publication Number Publication Date
DE102017212437B3 true DE102017212437B3 (de) 2018-12-20

Family

ID=64457863

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017212437.7A Active DE102017212437B3 (de) 2017-07-20 2017-07-20 Verfahren zum Herstellen einer vergrabenen Hohlraumstruktur

Country Status (2)

Country Link
US (1) US10784147B2 (de)
DE (1) DE102017212437B3 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201800006160A1 (it) * 2018-06-08 2019-12-08 Procedimento di fabbricazione di un dispositivo microelettromeccanico avente una struttura sospesa sepolta e relativo dispositivo microelettromeccanico
US11650382B1 (en) * 2021-10-26 2023-05-16 Globalfoundries U.S. Inc. Optical components undercut by a sealed cavity

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4888300A (en) 1985-11-07 1989-12-19 Fairchild Camera And Instrument Corporation Submerged wall isolation of silicon islands
US5232866A (en) 1991-10-23 1993-08-03 International Business Machines Corporation Isolated films using an air dielectric
WO2000048245A1 (en) 1999-02-12 2000-08-17 Ibis Technology Corporation Patterned silicon-on-insulator devices
US20110049622A1 (en) 2009-08-27 2011-03-03 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4749660A (en) 1986-11-26 1988-06-07 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making an article comprising a buried SiO2 layer
DE4006158A1 (de) 1990-02-27 1991-09-12 Fraunhofer Ges Forschung Verfahren zum erzeugen einer isolierten, einkristallinen siliziuminsel
US7625776B2 (en) * 2006-06-02 2009-12-01 Micron Technology, Inc. Methods of fabricating intermediate semiconductor structures by selectively etching pockets of implanted silicon
KR100937599B1 (ko) * 2007-12-17 2010-01-20 한국전자통신연구원 반도체 장치 및 그 형성 방법
US20140110805A1 (en) 2012-10-18 2014-04-24 Infineon Technologies Dresden Gmbh Silicon light trap devices, systems and methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4888300A (en) 1985-11-07 1989-12-19 Fairchild Camera And Instrument Corporation Submerged wall isolation of silicon islands
US5232866A (en) 1991-10-23 1993-08-03 International Business Machines Corporation Isolated films using an air dielectric
WO2000048245A1 (en) 1999-02-12 2000-08-17 Ibis Technology Corporation Patterned silicon-on-insulator devices
US20110049622A1 (en) 2009-08-27 2011-03-03 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
US20190027399A1 (en) 2019-01-24
US10784147B2 (en) 2020-09-22

Similar Documents

Publication Publication Date Title
DE102014204114B4 (de) Transistor mit einer Gateelektrode, die sich rund um ein oder mehrere Kanalgebiete erstreckt, und Verfahren zu seiner Herstellung
DE19528746C1 (de) Verfahren zum Erzeugen einer Siliziumdioxidschicht auf Oberflächenabschnitten einer Struktur
DE102016114912B4 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102011053819A1 (de) Halbleiterbauelemente und Verfahren zu deren Herstellung
WO2011051499A1 (de) Verfahren zur herstellung von silizium-halbleiterscheiben mit einer schicht zur integration von iii-v halbleiterbauelementen
DE102015211873B4 (de) Mikromechanisches System und Verfahren zum Herstellen eines mikromechanischen Systems
DE102015208689B4 (de) Mechanische Stress-Entkopplung in Halbleitervorrichtungen
DE10114036A1 (de) Verfahren zur Herstellung von mikromechanischen Sensoren und damit hergestellte Sensoren
DE102020125660B4 (de) Bosch-tiefenätzung mit hohem seitenverhältnis und halbleitervorrichtung
DE102016219275B3 (de) Technologisches Verfahren zur Verhinderung von vertikalen/ lateralen Inhomogenitäten beim Ätzen von Silizium - Durchkontaktierungen mittels vergrabener Ätzstoppschichten
DE102017212437B3 (de) Verfahren zum Herstellen einer vergrabenen Hohlraumstruktur
DE102019117277A1 (de) Verfahren um Ausbilden dünner Soi-Substrate
DE102015117230B4 (de) Verfahren zum Bilden einer Halbleitervorrichtungsstruktur
DE4320062C2 (de) Verfahren zum Isolieren einzelner Elemente in einem Halbleiterchip
EP0855088B1 (de) Verfahren zum erzeugen einer grabenisolation in einem substrat
DE102014105438B4 (de) Herstellverfahren und integrierter Halbleiterschaltkreis mit Versetzungen
DE102013202458B4 (de) Verfahren zum freilegen einer schicht
DE10207297A1 (de) Verfahren zum Herstellen einer Halbleiter-auf-Isolator-Struktur
DE102016200494A1 (de) Verfahren zum Herstellen eines mehrschichtigen MEMS-Bauelements und entsprechendes mehrschichtiges MEMS-Bauelement
EP1683897A1 (de) Halbleiterscheibe mit einer Halbleiterschicht und einer darunter liegenden elektrisch isolierenden Schicht sowie Verfahren zu deren Herstellung
DE102020103408A1 (de) Wafer-ätzprozess und verfahren davon
DE102012201025B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit lokalen Kontakten
DE102009014507B4 (de) Verfahren zur Bildung eines elektrischen Kontakts zwischen einem Trägerwafer und der Oberfläche einer oberen Siliziumschicht eines Silizium-auf-Isolator-Wafers und elektrische Vorrichtung mit einem solchen elektrischen Kontakt
DE102015114035B4 (de) MEMS-Vorrichtung und Verfahren zur Herstellung einer MEMS-Vorrichtung
DE102016122921A1 (de) Halbleitersubstrate mit vergrabenen Trennschichten und Verfahren zu deren Ausbildung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative