DE102016200494A1 - Verfahren zum Herstellen eines mehrschichtigen MEMS-Bauelements und entsprechendes mehrschichtiges MEMS-Bauelement - Google Patents

Verfahren zum Herstellen eines mehrschichtigen MEMS-Bauelements und entsprechendes mehrschichtiges MEMS-Bauelement Download PDF

Info

Publication number
DE102016200494A1
DE102016200494A1 DE102016200494.8A DE102016200494A DE102016200494A1 DE 102016200494 A1 DE102016200494 A1 DE 102016200494A1 DE 102016200494 A DE102016200494 A DE 102016200494A DE 102016200494 A1 DE102016200494 A1 DE 102016200494A1
Authority
DE
Germany
Prior art keywords
layer
monocrystalline
functional
polycrystalline
mems device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102016200494.8A
Other languages
English (en)
Inventor
Hans Artmann
Arnd Kaelberer
Christian Zielke
Peter Borwin Staffeld
Oliver Breitschaedel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102016200494.8A priority Critical patent/DE102016200494A1/de
Priority to KR1020187023264A priority patent/KR102582992B1/ko
Priority to PCT/EP2016/079252 priority patent/WO2017121535A1/de
Priority to CN201680078844.5A priority patent/CN108463431B/zh
Priority to US16/069,124 priority patent/US10427937B2/en
Priority to TW106101098A priority patent/TWI726972B/zh
Publication of DE102016200494A1 publication Critical patent/DE102016200494A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00642—Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
    • B81C1/0069—Thermal properties, e.g. improve thermal insulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064—Constitution or structural means for improving or controlling the physical properties of a device
    • B81B3/0081—Thermal properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/0038—Processes for creating layers of materials not provided for in groups B81C1/00357 - B81C1/00373
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/005—Bulk micromachining
    • B81C1/00507—Formation of buried layers by techniques other than deposition, e.g. by deep implantation of elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0176—Chemical vapour Deposition
    • B81C2201/0177—Epitaxy, i.e. homo-epitaxy, hetero-epitaxy, GaAs-epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer
    • B81C2201/0195—Transfer of a layer from a carrier wafer to a device wafer the layer being unstructured

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Element Separation (AREA)
  • Pressure Sensors (AREA)

Abstract

Die Erfindung schafft ein Verfahren zum Herstellen eines mehrschichtigen MEMS-Bauelements und ein entsprechendes mehrschichtiges MEMS-Bauelement. Das Verfahren umfasst die Schritte: Bereitstellen eines mehrschichtigen Substrats (1, 2, 3; 1a, 2, 3), welches eine monokristalline Trägerschicht (1; 1a), eine monokristalline Funktionsschicht (3) mit einer Vorderseite (V) und einer Rückseite (R) und eine zwischen der Rückseite (R) und der Trägerschicht (1) liegende Bondschicht (2) aufweist; Aufwachsen einer ersten polykristallinen Schicht (4; 4a; 4b) über der Vorderseite (V) der monokristallinen Funktionsschicht (3); Entfernen der monokristallinen Trägerschicht (1; 1a); und Aufwachsen einer zweiten polykristallinen Schicht (40; 40a; 40b) über der Rückseite (R) der monokristallinen Funktionsschicht (3).

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen eines mehrschichtigen MEMS-Bauelements und ein entsprechendes mehrschichtiges MEMS-Bauelement.
  • Stand der Technik
  • Obwohl auch beliebige mikromechanische Substrate anwendbar sind, werden die vorliegende Erfindung und die ihr zugrundeliegende Problematik anhand von MEMS-Wafersubstraten auf Siliziumbasis erläutert.
  • MEMS-Bauelemente auf Silizium-Basis haben spezielle physikalische und elektrische Eigenheiten.
  • Während die elektrischen Eigenschaften im Wesentlichen von der Dotierung abhängen, sind physikalische Eigenschaften, insbesondere die Wärmeleitfähigkeit, von der kristallinen Beschaffenheit des Siliziums ab. So hat einkristallines (monokristallines) Silizium die höchste Wärmeleitfähigkeit von 148 W/mK.
  • Viele Halbleiterprozesse erfordern das epitaktische Aufwachsen einer Siliziumschicht auf einem Substratwafer oder einer Isolationsschicht wie Oxid oder Nitrid.
  • Während eine Epitaxie auf einer Sillizium-Einkristallschicht zu einem einkristallinen Wachstum führt, funktioniert Epitaxie auf einer amorphen Schicht wie Oxid oder Nitrid nicht direkt. Vielmehr ist hierbei zunächst das Abscheiden eines Seed-Layers erforderlich. Da der Seed-Layer jedoch nicht monokristallin erzeugt werden kann, führt auch die Epitaxie auf Oxid zu einer polykristallinen Siliziumschicht.
  • Somit können Schichtsysteme, wie z.B. ein einkristallines Si/Oxid/polykristallines Si, problemlos hergestellt werden. Die Herstellung eines Schichtsystems polykristallines Silizium/Oxid/einkristallines Silizium/Oxid/ polykristallines Silizium ist durch Epitaxie oder alternativen Abscheidungen nicht möglich.
  • Bekannt ist die Herstellung einer einkristallinen Si-Schicht aus polykristallinem Silizium durch Laser-Rekristallisation (z.B. aus der DE 3587210 T2 oder der EP 0 179 491 B1 ). Hierbei werden aber spezielle Anforderungen an die thermische Wärmeleitfähigkeit der einzelnen Schichten gestellt. Ferner ist die Dickenuniformität durch die Uniformität der polykristallinen Schicht begrenzt.
  • Silizium-Direktbonden ist seit 1986 bekannt (siehe z.B. Applied Physics Letters 48, Nr.1, 1986, S. 78–80). Hierbei werden zwei Wafer unter hohem Druck in Kontakt gebracht. Das Silizium-Direktbonden erlaubt es auch Schichtsysteme, wie z.B. einkristallines Silizium mit polykristallinen-Silizium oder einkristallines Silizium/Oxid mit polykristallinen Silizium sowie einkristallines Silizium/Oxid mit einkristallinen Silizium direkt zu bonden. Mit diesem Verfahren werden auch SOI-Wafer bestehend aus einem monokristallinen Substratwafer, einer Oxidschicht und einer einkristallinen Funktionsschicht geringer Schichtdickenschwankung hergestellt.
  • Eine bekannte Alternative zum Rückdünnen des Silizium-Substrats durch Polieren oder Ätzen bietet das sogenannte Smart-Cut-Verfahren (siehe z.B. US 5 374 564 ). Hierbei wird durch Wasserstoff-lonenimplantation im Substrat an der gewünschten Stelle eine Störungsschicht erzeugt, die bei anschließender Erwärmung zu Rissen führt, wodurch der Wafer in diesem Bereich abgesprengt bzw. gespalten wird.
  • Offenbarung der Erfindung
  • Die Erfindung schafft ein Verfahren zum Herstellen eines mehrschichtigen MEMS-Bauelements nach Anspruch 1 und ein entsprechendes mehrschichtiges MEMS-Bauelement nach Anspruch 11.
  • Bevorzugte Weiterbildungen sind Gegenstand der jeweiligen Unteransprüche.
  • Vorteile der Erfindung
  • Die der vorliegenden Erfindung zugrunde liegende Idee liegt darin, ein Verfahrens bereitzustellen, mit welchem einkristalline Schichten geringer Dickenstreuung (< 1%) in polykristallinen Schichtsystemen integriert werden können. Dabei werden alle einzelnen Schichten durch bekannte Halbleiterprozesse strukturiert. Die Position der einkristallinen Schicht innerhalb eines polykristallinen Schichtstapels ist somit frei wählbar.
  • Kern der Erfindung ist die funktionelle Integration von mindestens einer einkristallinen Schicht zwischen mindestens zwei oder mehr polykristallinen Schichten, wobei die einkristalline Schicht nicht unmittelbar in der Mitte des Schichtstapels platziert wird, d.h. oberhalb und unterhalb der einkristallinen Siliziumschicht können unterschiedliche Anzahl und Dicken von polykristallinen Schichten appliziert sein.
  • Für spezielle Anwendungen bietet die Erfindung den großen Vorteil, eine dünne einkristalline Si-Schicht zwischen zwei polykristallinen Si-Schichten zu betten und somit die gute Wärmeleitfähigkeit (148 W/mK) der eingebetteten Schicht, sowie deren entsprechenden mechanischen Eigenschaften zu kombinieren. Die einkristalline Schicht kann des Weiteren aus angereicherten oder isotopenreinen Silizium-28 bestehen, dessen Wärmeleiteigenschaften nochmals deutlich gesteigert ist.
  • Gemäß einer bevorzugten Weiterbildung wird die Bondschicht nach Entfernen der monokristallinen Trägerschicht entfernt und wird die zweite polykristalline Schicht auf der der Rückseite der monokristallinen Funktionsschicht aufgewachsen.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird die zweite polykristalline Schicht zumindest teilweise auf der Bondschicht aufgewachsen. So lässt sich die Bondschicht als Funktionsschicht verwenden.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird die erste polykristalline Schicht auf der Vorderseite der monokristallinen Funktionsschicht aufgewachsen.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird auf der Vorderseite eine Isolationsschicht gebildet wird die zweite polykristalline Schicht auf der Isolationsschicht aufgewachsen. Die Isolationsschicht kann dann bereichsweise als Opferschicht in einem späteren Stadium dienen.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird die monokristalline Funktionsschicht in mehrere Funktionsbereiche strukturiert, zwischen denen Durchgangslöcher zur Bondschicht gebildet werden, wobei eine Isolationsschicht auf den Funktionsbereichen und in den Durchgangslöchern gebildet wird und wobei ein weiteres Durchgangsloch in der Isolationsschicht zum Freilegen eines Funktionsbereichs an der Vorderseite gebildet wird. So sind eine einfache elektrische Kontaktierung und Isolation möglich.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird die erste polykristalline Schicht auf der Isolationsschicht abgeschieden, und im gleichen Schritt ein monokristalliner Bereich innerhalb der ersten polykristallinen Schicht auf dem freigelegten Funktionsbereich als elektrischer Vorderseiten-Kontaktbereich gebildet. So lässt sich ein Kontaktbereich zusammen mit der ersten polykristallinen Schicht bilden.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird die Bondschicht nach Entfernen der monokristallinen Trägerschicht derart strukturiert, dass ein Funktionsbereich an der Rückseite freigelegt wird, und die zweite polykristalline Schicht wird auf der Bondschicht abgeschieden, und im gleichen Schritt wird ein monokristalliner Bereich innerhalb der zweiten polykristallinen Schicht auf dem freigelegten Funktionsbereich als elektrischer Rückseiten-Kontaktbereich gebildet. So lässt sich ein einfacher Rückseiten-Kontaktbereich ggfs. in Verbindung mit einem Vorderseiten-Kontaktbereich bilden.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird in der monokristallinen Trägerschicht ein Implantations-Schädigungsbereich gebildet wird, wobei die monokristalline Trägerschicht beim Entfernen im Implantations-Schädigungsbereich gespalten wird. Dies erleichtert das Entfernen der Trägerschicht.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist das mehrschichtige Substrat ein SOI-Substrat.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Merkmale und Vorteile der vorliegenden Erfindung werden nachfolgend anhand von Ausführungsformen mit Bezug auf die Figuren erläutert.
  • Es zeigen:
  • 1a)–c) schematische senkrechte Querschnittsansichten zum Erläutern eines Verfahrens zum Herstellen eines mehrschichtigen MEMS-Bauelements und eines entsprechenden mehrschichtigen MEMS-Bauelements gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • 2a)–c) schematische senkrechte Querschnittsansichten zum Erläutern eines Verfahrens zum Herstellen eines mehrschichtigen MEMS-Bauelements und eines entsprechenden mehrschichtigen MEMS-Bauelements gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
  • 3a)–d) schematische senkrechte Querschnittsansichten zum Erläutern eines Verfahrens zum Herstellen eines mehrschichtigen MEMS-Bauelements und eines entsprechenden mehrschichtigen MEMS-Bauelements gemäß einer dritten Ausführungsform der vorliegenden Erfindung; und
  • 4a)–d) schematische senkrechte Querschnittsansichten zum Erläutern eines Verfahrens zum Herstellen eines mehrschichtigen MEMS-Bauelements und eines entsprechenden mehrschichtigen MEMS-Bauelements gemäß einer vierten Ausführungsform der vorliegenden Erfindung.
  • Ausführungsformen der Erfindung
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche bzw. funktionsgleiche Elemente.
  • 1a)–c) sind schematische senkrechte Querschnittsansichten zum Erläutern eines Verfahrens zum Herstellen eines mehrschichtigen MEMS-Bauelements und eines entsprechenden mehrschichtigen MEMS-Bauelements gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
  • In 1a) bezeichnet Bezugszeichen 100 ein SOI (Silicon-on-Insulator)-Substrat, welches eine monokristalline Trägerschicht 1, eine Bondschicht 2 aus Siliziumdioxid und eine monokristalline Funktionsschicht 3 aufweist, welche über die Bondschicht 2 mit der Trägerschicht 1 verbunden ist. Die monokristalline Funktionsschicht 3 weist eine Vorderseite V und eine Rückseite R auf und dient üblicherweise dazu, dass darin passive und/oder aktive mikromechanische Bauelemente ausgebildet werden.
  • Die Trägerschicht 1 weist typischerweise eine Dicke von einigen hundert Mikrometern auf, wohingegen die Funktionsschicht 3 eine Dicke von typischerweise einigen hundert Nanometern bis einigen zehn Mikrometern aufweist.
  • Gemäß 1b) wird auf der Vorderseite V der monokristallinen Funktionsschicht 3 eine polykristalline Siliziumschicht 4 aufgewachsen.
  • In einem darauffolgenden Prozessschritt welcher in 1c) illustriert ist, wird dann die monokristalline Trägerschicht 1 durch Rückdünnen mittels CMP (Chemical Mechanical Polishing) und/oder Rückätzen bis zur Bondschicht 3 aus Siliziumdioxid entfernt. In einem weiteren separaten Ätzschritt wird dann ebenfalls die Bondschicht 2 entfernt.
  • In einem abschließenden Prozessschritt wird dann eine zweite polykristalline Schicht aus Polysilizium 40 auf der Rückseite R der monokristallinen Funktionsschicht 3 aufgewachsen.
  • Somit liegt im Zustand 1c) eine Schichtenfolge vor, bei der die monokristalline Funktionsschicht 3 zwischen den beiden polykristallinen Schichten 4, 40 eingebettet ist.
  • Die polykristallinen Schichten 4, 40 können dabei unterschiedliche Dicken aufweisen, beispielsweise die erste polykristalline Schicht 4 im Bereich von einigen hundert Nanometern bis einigen zehn Mikrometern und die polykristalline Schicht 40 im Bereich von 50–200 Mikrometern.
  • 2a)–c) sind schematische senkrechte Querschnittsansichten zum Erläutern eines Verfahrens zum Herstellen eines mehrschichtigen MEMS-Bauelements und eines entsprechenden mehrschichtigen MEMS-Bauelements gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
  • Bei der zweiten Ausführungsform entspricht der Ausgangszustand gemäß 2a) dem Ausgangszustand gemäß 1a).
  • Im Unterschied zur oben beschriebenen ersten Ausführungsform wird dann gemäß 2b) eine Isolationsschicht 20 aus Siliziumdioxid auf der Vorderseite V der monokristallinen Funktionsschicht 3 abgeschieden. Im Anschluss daran wird eine erste polykristalline Funktionsschicht 4a aus Silizium auf der Isolationsschicht 20 aufgewachsen.
  • Weiter mit Bezug auf 2c) wird bei dieser Ausführungsform lediglich die monokristalline Trägerschicht 1 durch Rückschleifen bzw. Rückätzen entfernt, wohingegen die Bondschicht 2 aus Siliziumdioxid auf der Rückseite der monokristallinen Funktionsschicht 3 belassen wird.
  • In einem darauf folgenden Prozessschritt wird schließlich die zweite polykristalline Schicht 40a aus Silizium auf die Bondschicht 2 aufgewachsen.
  • Im Unterschied zur ersten Ausführungsform ist also hier die monokristalline Funktionsschicht 3 durch die Isolationsschichten 2, 20 von den Polysiliziumschichten 40a, 4 bzw. 4a getrennt.
  • 3a)–d) sind schematische senkrechte Querschnittsansichten zum Erläutern eines Verfahrens zum Herstellen eines mehrschichtigen MEMS-Bauelements und eines entsprechenden mehrschichtigen MEMS-Bauelements gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
  • Gemäß 3a) wird ausgehend vom Prozesszustand gemäß 1a) die monokristalline Funktionsschicht 3 in mehrere Funktionsbereiche 3a, 3b, 3c, 3d strukturiert. Die Funktionsbereiche 3a, 3b, 3c, 3d können beispielsweise spätere Kontaktbereiche oder spätere Sensor- bzw. Aktuatorenbereiche einer entsprechenden mikromechanischen Struktur werden. Beispielsweise lassen sich diese auch in einem (nicht dargestellten) Prozessschritt durch teilweises Entfernen der Bondschicht 2 beweglich machen.
  • Die Funktionsbereiche 3a, 3b, 3c, 3d sind durch Durchgangslöcher K1, K2, K3 getrennt welche sich bis zur Oberseite der Bondschicht 2 erstrecken und diese dementsprechend innerhalb der Durchgangslöcher K1, K2, K3 freilegen.
  • Wir in 3b) dargestellt wird in einem anschließenden Prozessschritt eine Isolationsschicht 20a aus Siliziumdioxid über der Struktur gemäß 1a) abgeschieden und strukturiert. Die Isolationsschicht 20a füllt dabei die Durchgangslöcher k1, k2, k3, wodurch die Funktionsbereiche 3a, 3b, 3c, 3d eingebettet werden. In einem darauf folgenden Strukturierungsschritt wird ein weiteres Durchgangsloch K4 in der Isolationsschicht 20a zum Freilegen des Funktionsbereichs 3c an seiner Vorderseite V gebildet.
  • Im Anschluss daran wird, wie in 3c) gezeigt eine erste polykristalline Schicht 4b auf der Isolationsschicht 20a abgeschieden, wobei im gleichen Prozessschritt ein monokristalliner Bereich 30 innerhalb der ersten polykristallinen Schicht 4b auf dem freigelegten Funktionsbereich 3c als elektrischen Vorderseiten-Kontaktbereich gebildet wird.
  • Schließlich mit Bezug auf 3d) wird wie bei der zweiten Ausführungsform die monokristalline Trägerschicht 1 entfernt und die Bondschicht 2 derart strukturiert, dass der Funktionsbereich 3c an der Rückseite R freigelegt ist. Auf der Bondschicht 2 und dem freigelegen Kontaktbereich 3c wird dann eine zweite polykristalline Siliziumschicht 40d abgeschieden, wobei sich in Analogie zur Vorderseite V ein monokristalliner Bereich 31 auf der Rückseite R des Funktionsbereichs 3c bildet, welcher als elektrischer Rückseiten-Kontaktbereich fungiert.
  • Somit ist der Funktionsbereich 3c vorderseitig und rückseitig kontaktiert wohingegen die Funktionsbereiche 3a, 3b, 3d vollständig in der Isolationsschicht 20a eingebettet sind.
  • Weitere Prozessschritte, welche hier nicht näher dargestellt sind, könnten beispielsweise das oben erwähnte Beweglichmachen gewisser Funktionsbereiche umfassen. Auch nicht dargestellt hier sind weitere Prozessschritte zur elektrischen Anbindung, beispielsweise durch entsprechende Metallkontaktierungen und Leiterbahnen o. ä.
  • 4a)–d) sind schematische senkrechte Querschnittsansichten zum Erläutern eines Verfahrens zum Herstellen eines mehrschichtigen MEMS-Bauelements und eines entsprechenden mehrschichtigen MEMS-Bauelements gemäß einer vierten Ausführungsform der vorliegenden Erfindung.
  • Bei der vierten Ausführungsform wird gemäß 4a) ebenfalls ein SOI-Substrat 100 verwendet, allerdings ist in der monokristallinen Trägerschicht 1a ein Implantations-Schädigungsbereich 1000 gebildet, welcher sich möglichst nahe der Bondschicht 2 befindet. Ein derartiger Implantations-Schädigungsbereich 1000 umfasst eine gestörte Kristallstruktur was sich für einen späteren „smart cut“ ausnutzen lassen kann.
  • Weiter mit Bezug auf 4b) wird auf der monokristallinen Funktionsschicht 3 der ersten polykristallinen Schicht aus Silizium 4 gebildet.
  • Im Anschluss an den in 4b) gezeigten Prozesszustand erfolgt dann eine thermische Behandlung bei hoher Temperatur von typischerweise 1000°C, wobei die monokristalline Trägerschicht 1a im Bereich des Implantations-Schädigungsbereichs 1000 gespalten wird, was zum Prozesszustand gemäß 4c) führt.
  • Weiter mit Bezug auf 4d) wird der Rest der monokristallinen Trägerschicht 1a weggeätzt bzw. weggeschliffen und im Anschluss daran die Bondschicht 2 weggeätzt.
  • Analog zur oben beschriebenen ersten Ausführungsform wird dann die zweite polykristalline Funktionsschicht 40 auf der Rückseite R der monokristalline Funktionsschicht 3 abgeschieden, womit der Prozesszustand gemäß 4d) den Prozesszustand gemäß 1c) entspricht.
  • Selbstverständlich kann dieses Smart-Cut-Verfahren der monokristallinen Trägerschicht 1a bei sämtlichen oben beschriebenen Ausführungsformen angewendet werden.
  • Obwohl die vorliegende Erfindung anhand bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt. Insbesondere sind die genannten Materialien und Topologien nur beispielhaft und nicht auf die erläuterten Beispiele beschränkt.
  • Insbesondere ist die Geometrie der Schichten stark vereinfacht dargestellt, die Erfindung hingegen lässt sich auf wesentlich komplexere Geometrien anwenden.
  • Auch die beispielhaft angeführten Schichten sind nicht auf die erwähnten Schichten beschränkt, sondern können durch beliebige Kombinationen von polykristallinen Schichten und monokristallinen Schichten angewendet werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 3587210 T2 [0008]
    • EP 0179491 B1 [0008]
    • US 5374564 [0010]
  • Zitierte Nicht-Patentliteratur
    • Applied Physics Letters 48, Nr.1, 1986, S. 78–80 [0009]

Claims (15)

  1. Verfahren zum Herstellen eines mehrschichtigen MEMS-Bauelements mit den Schritten: Bereitstellen eines mehrschichtigen Substrats (1, 2, 3; 1a, 2, 3), welches eine monokristalline Trägerschicht (1; 1a), eine monokristalline Funktionsschicht (3) mit einer Vorderseite (V) und einer Rückseite (R) und eine zwischen der Rückseite (R) und der Trägerschicht (1) liegende Bondschicht (2) aufweist; Aufwachsen einer ersten polykristallinen Schicht (4; 4a; 4b) über der Vorderseite (V) der monokristallinen Funktionsschicht (3); Entfernen der monokristallinen Trägerschicht (1; 1a); und Aufwachsen einer zweiten polykristallinen Schicht (40; 40a; 40b) über der Rückseite (R) der monokristallinen Funktionsschicht (3).
  2. Verfahren nach Anspruch 1, wobei die Bondschicht (2) nach Entfernen der monokristallinen Trägerschicht (1) entfernt wird und die zweite polykristalline Schicht (40) auf der der Rückseite (R) der monokristallinen Funktionsschicht (3) aufgewachsen wird.
  3. Verfahren nach Anspruch 1, wobei die zweite polykristalline Schicht (40a) zumindest teilweise auf der Bondschicht (2) aufgewachsen wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste polykristalline Schicht (4) auf der Vorderseite (V) der monokristallinen Funktionsschicht (3) aufgewachsen wird.
  5. Verfahren nach einem der Ansprüche 1 bis 3, wobei auf der Vorderseite (V) eine Isolationsschicht (20) gebildet wird und die zweite polykristalline Schicht (4a) auf der Isolationsschicht (20) aufgewachsen wird.
  6. Verfahren nach einem der Ansprüche 1 bis 3, wobei die monokristalline Funktionsschicht (3) in mehrere Funktionsbereiche (3a–3d) strukturiert wird, zwischen denen Durchgangslöcher (K1–K3) zur Bondschicht (2) gebildet werden, wobei eine Isolationsschicht (20a) auf den Funktionsbereichen (3a–3d) und in den Durchgangslöchern (K1–K3) gebildet wird und wobei ein weiteres Durchgangsloch (K4) in der Isolationsschicht (20a) zum Freilegen eines Funktionsbereichs (3c) an der Vorderseite (V) gebildet wird.
  7. Verfahren nach Anspruch 6, wobei die erste polykristalline Schicht (4b) auf der Isolationsschicht (20a) abgeschieden wird und im gleichen Schritt ein monokristalliner Bereich (30) innerhalb der ersten polykristallinen Schicht (4b) auf dem freigelegten Funktionsbereich (3c) als elektrischer Vorderseiten-Kontaktbereich gebildet wird.
  8. Verfahren nach einem der Ansprüche 3 bis 7, wobei die Bondschicht (2) nach Entfernen der monokristallinen Trägerschicht (1) derart strukturiert wird, dass ein Funktionsbereich (3c) an der Rückseite (R) freigelegt wird, und die zweite polykristalline Schicht (40b) auf der Bondschicht (20) abgeschieden wird und im gleichen Schritt ein monokristalliner Bereich (31) innerhalb der zweiten polykristallinen Schicht (40b) auf dem freigelegten Funktionsbereich (3c) als elektrischer Rückseiten-Kontaktbereich gebildet wird.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei in der monokristallinen Trägerschicht (1a) ein Implantations-Schädigungsbereich (1000) gebildet wird und die monokristalline Trägerschicht (1a) beim Entfernen im Implantations-Schädigungsbereich (1000) gespalten wird.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei das mehrschichtige Substrat (1, 2, 3; 1a, 2, 3) ein SOI-Substrat (100) ist.
  11. Mehrschichtiges MEMS-Bauelement mit: einer ersten polykristallinen Schicht (4; 4a; 4b) über der Vorderseite (V) einer monokristallinen Funktionsschicht (3); und einer zweiten polykristallinen Schicht (40; 40a; 40b) über der Rückseite (R) der monokristallinen Funktionsschicht (3).
  12. Mehrschichtiges MEMS-Bauelement nach Anspruch 11, wobei die monokristalline Funktionsschicht (3) in mehrere Funktionsbereiche (3a–3d) strukturiert ist, zwischen denen Durchgangslöcher (K1–K3) zur Bondschicht (2) gebildet sind, wobei die Isolationsschicht (20a) auf den Funktionsbereichen (3a–3d) und in den Durchgangslöchern (K1–K3) gebildet ist und wobei ein weiteres Durchgangsloch (K4) in der Isolationsschicht (20a) zum Freilegen eines Funktionsbereichs (3c) an der Vorderseite (V) gebildet ist.
  13. Mehrschichtiges MEMS-Bauelement nach Anspruch 12, wobei die erste polykristalline Schicht (4b) auf der Isolationsschicht (20a) gebildet ist und ein monokristalliner Bereich (30) innerhalb der ersten polykristallinen Schicht (4b) auf dem freigelegten Funktionsbereich (3c) als elektrischer Vorderseiten-Kontaktbereich gebildet ist.
  14. Mehrschichtiges MEMS-Bauelement nach einem der Ansprüche 11 bis 13, wobei die Bondschicht (2) derart strukturiert, dass ein Funktionsbereich (3c) an der Rückseite (R) freigelegt ist, und die zweite polykristalline Schicht (40b) auf der Bondschicht (20) gebildet ist und ein monokristalliner Bereich (31) innerhalb der zweiten polykristallinen Schicht (40b) auf dem freigelegten Funktionsbereich (3c) als elektrischer Rückseiten-Kontaktbereich gebildet ist.
  15. Mehrschichtiges MEMS-Bauelement nach einem der Ansprüche 11 bis 14, wobei die erste polykristalline Schicht (4; 4a; 4b), die monokristalline Funktionsschicht (3) und die zweite polykristalline Schicht (40; 40a; 40b) aus Silizium gebildet sind.
DE102016200494.8A 2016-01-15 2016-01-15 Verfahren zum Herstellen eines mehrschichtigen MEMS-Bauelements und entsprechendes mehrschichtiges MEMS-Bauelement Pending DE102016200494A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102016200494.8A DE102016200494A1 (de) 2016-01-15 2016-01-15 Verfahren zum Herstellen eines mehrschichtigen MEMS-Bauelements und entsprechendes mehrschichtiges MEMS-Bauelement
KR1020187023264A KR102582992B1 (ko) 2016-01-15 2016-11-30 다층 mems 부품을 제조하기 위한 방법 및 상응하는 다층 mems 부품
PCT/EP2016/079252 WO2017121535A1 (de) 2016-01-15 2016-11-30 Verfahren zum herstellen eines mehrschichtigen mems-bauelements und entsprechendes mehrschichtiges mems-bauelement
CN201680078844.5A CN108463431B (zh) 2016-01-15 2016-11-30 用于制造多层mems构件的方法和相应的多层mems构件
US16/069,124 US10427937B2 (en) 2016-01-15 2016-11-30 Method for producing a multilayer MEMS component, and corresponding multilayer MEMS component
TW106101098A TWI726972B (zh) 2016-01-15 2017-01-13 用於製造多層ｍｅｍｓ組件的方法及相應的多層ｍｅｍｓ組件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016200494.8A DE102016200494A1 (de) 2016-01-15 2016-01-15 Verfahren zum Herstellen eines mehrschichtigen MEMS-Bauelements und entsprechendes mehrschichtiges MEMS-Bauelement

Publications (1)

Publication Number Publication Date
DE102016200494A1 true DE102016200494A1 (de) 2017-07-20

Family

ID=57442701

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016200494.8A Pending DE102016200494A1 (de) 2016-01-15 2016-01-15 Verfahren zum Herstellen eines mehrschichtigen MEMS-Bauelements und entsprechendes mehrschichtiges MEMS-Bauelement

Country Status (6)

Country Link
US (1) US10427937B2 (de)
KR (1) KR102582992B1 (de)
CN (1) CN108463431B (de)
DE (1) DE102016200494A1 (de)
TW (1) TWI726972B (de)
WO (1) WO2017121535A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017216835B9 (de) * 2017-09-22 2022-06-30 Infineon Technologies Ag MEMS-Bauelement und Herstellungsverfahren für ein MEMS-Bauelement
DE102020114347B3 (de) * 2020-05-28 2021-10-28 Infineon Technologies Ag MEMS-Vorrichtungen mit Federelement und Kammantrieb sowie zugehörige Herstellungsverfahren
US12009267B2 (en) * 2021-03-16 2024-06-11 Nxp B.V. Nanosheet device with different gate lengths in same stack

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0179491B1 (de) 1984-10-25 1993-03-24 Nec Corporation Herstellung einer monokristallinen Schicht aus Silicium durch Rekristallisation
US5374564A (en) 1991-09-18 1994-12-20 Commissariat A L'energie Atomique Process for the production of thin semiconductor material films

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6479315B1 (en) 2000-11-27 2002-11-12 Microscan Systems, Inc. Process for manufacturing micromechanical and microoptomechanical structures with single crystal silicon exposure step
US7075160B2 (en) * 2003-06-04 2006-07-11 Robert Bosch Gmbh Microelectromechanical systems and devices having thin film encapsulated mechanical structures
US7098047B2 (en) * 2003-11-19 2006-08-29 Intel Corporation Wafer reuse techniques
US20060004289A1 (en) * 2004-06-30 2006-01-05 Wei-Cheng Tian High sensitivity capacitive micromachined ultrasound transducer
FR2933683B1 (fr) * 2008-07-09 2010-09-03 Commissariat Energie Atomique Structure mems/nens comportant un ancrage partiellement monocristallin et son procede de fabrication
TWI511917B (zh) * 2012-11-26 2015-12-11 Pixart Imaging Inc 具有低膨脹係數差異之微機電裝置
DE102013204475A1 (de) * 2013-03-14 2014-09-18 Robert Bosch Gmbh Herstellungsverfahren für ein mikromechanisches Bauelement und entsprechendes mikromechanisches Bauelement

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0179491B1 (de) 1984-10-25 1993-03-24 Nec Corporation Herstellung einer monokristallinen Schicht aus Silicium durch Rekristallisation
DE3587210T2 (de) 1984-10-25 1993-07-15 Nippon Electric Co Herstellung einer monokristallinen schicht aus silicium durch rekristallisation.
US5374564A (en) 1991-09-18 1994-12-20 Commissariat A L'energie Atomique Process for the production of thin semiconductor material films

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Applied Physics Letters 48, Nr.1, 1986, S. 78–80

Also Published As

Publication number Publication date
KR102582992B1 (ko) 2023-09-26
US20190016590A1 (en) 2019-01-17
CN108463431B (zh) 2023-02-28
CN108463431A (zh) 2018-08-28
US10427937B2 (en) 2019-10-01
WO2017121535A1 (de) 2017-07-20
TWI726972B (zh) 2021-05-11
TW201725173A (zh) 2017-07-16
KR20180101719A (ko) 2018-09-13

Similar Documents

Publication Publication Date Title
DE60036286T2 (de) Oberflächenbehandlung eines soi substrats mittels eines epitaxie-verfahrens
EP1604390B1 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE19840421C2 (de) Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung
DE69133359T2 (de) Verfahren zur Herstellung eines SOI-Substrats
DE69508816T2 (de) Substrat für integrierte Bauelemente mit einer Dünnschicht und Herstellungsverfahren
DE69331816T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE69710031T2 (de) Verfahren zur Übertragung einer Halbleiterschicht mittels Silizium-auf-Isolator (SOI) Technologie
DE602004013163T2 (de) Verfahren zur Herstellung eines Germanium-On-Insulator-Wafers (GeOI)
WO2011051499A1 (de) Verfahren zur herstellung von silizium-halbleiterscheiben mit einer schicht zur integration von iii-v halbleiterbauelementen
DE102015112648B4 (de) Verfahren zum bilden einer waferstruktur, verfahren zum bilden eines halbleiterbauelements und einer waferstruktur
DE4118593C2 (de) Verfahren zur Herstellung integrierter Vorrichtungen in Silizium- und siliziumfreien Substraten mittels Waferbonding
DE112013004330T5 (de) Pseudosubstrat mit verbesserter Nutzungseffizienz eines Einkristallmaterials
DE102008051494A1 (de) SOI-Substrate mit einer feinen vergrabenen Isolationsschicht
WO2004095552A2 (de) Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur
DE102016200494A1 (de) Verfahren zum Herstellen eines mehrschichtigen MEMS-Bauelements und entsprechendes mehrschichtiges MEMS-Bauelement
DE102012209706B4 (de) Verfahren zur Herstellung von zwei Bauelement-Wafern aus einem einzelnen Basissubstrat durch Anwendung eines gesteuerten Abspaltprozesses
DE102006060887A1 (de) Halbleiteranordnung mit gemischter Orientierung und Verfahren
DE102015204411B4 (de) Transistor und Verfahren zur Herstellung eines Transistors
EP1497855B1 (de) Verfahren zur herstellung einer oder mehrerer einkristalliner schichten mit jeweils unterschiedlicher gitterstruktur in einer ebene einer schichtenfolge
DE19936941A1 (de) Verfahren zur Herstellung dünner Schichten, insbesondere Dünnschichtsolarzellen, auf einem Trägersubstrat
DE102017212437B3 (de) Verfahren zum Herstellen einer vergrabenen Hohlraumstruktur
DE10162983B4 (de) Kontaktfederanordnung zur elektrischen Kontaktierung eines Halbleiterwafers zu Testzwecken sowie Verfahren zu deren Herstellung
DE10223719C1 (de) Schicht-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung
WO2011082857A2 (de) Herstellung eines bauelements
DE112020000367T5 (de) Verfahren zur Herstellung eines Empfängersubstrats einer Halbleiter-auf-Isolator-Struktur für Hochfrequenzanwendungen und Verfahren zur Herstellung einer solchen Struktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed