DE69133359T2 - Verfahren zur Herstellung eines SOI-Substrats - Google Patents

Verfahren zur Herstellung eines SOI-Substrats Download PDF

Info

Publication number
DE69133359T2
DE69133359T2 DE69133359T DE69133359T DE69133359T2 DE 69133359 T2 DE69133359 T2 DE 69133359T2 DE 69133359 T DE69133359 T DE 69133359T DE 69133359 T DE69133359 T DE 69133359T DE 69133359 T2 DE69133359 T2 DE 69133359T2
Authority
DE
Germany
Prior art keywords
porous
substrate
semiconductor layer
layer
porous single
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69133359T
Other languages
English (en)
Other versions
DE69133359D1 (de
Inventor
Takao Ohta-ku Yonehara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of DE69133359D1 publication Critical patent/DE69133359D1/de
Application granted granted Critical
Publication of DE69133359T2 publication Critical patent/DE69133359T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Pressure Sensors (AREA)
  • Glass Compositions (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Bipolar Transistors (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)

Description

  • Hintergrund der Erfindung
  • Technisches Gebiet der Erfindung
  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterelements, insbesondere zur Herstellung eines Halbleiters, der zur Trennung von dielektrischen Materialien oder elektronischen Vorrichtungen, integrierten Schaltungen, die auf einer einkristallinen Halbleiterschicht auf einem isolierenden Material hergestellt wurden, geeignet ist.
  • Verwandter Stand der Technik
  • Die Bildung einer einkristallinen Si-Halbleiterschicht auf einem isolierenden Material ist als Silicium-auf-Isolator-(SOI-) Technologie weit bekannt, und damit eine große Anzahl von Vorteilen, die durch Si-Substrate in der Masse zum Herstellen herkömmlicher Si-integrierten Schaltungen nicht erreicht werden können, durch die Vorrichtung unter Einsatz der SOI-Struktur bewerkstelligt werden kann, sind sehr viele Forschungen vorgenommen worden. Speziell können durch Einsatz der SOI-Struktur die folgenden Vorteile erhalten werden:
    • 1. Eine dielektrische Isolierung kann zum Erreichen eines hohen Integrationsausmaßes leicht gebildet werden;
    • 2. Die Strahlenhärte ist ausgezeichnet;
    • 3. Das Streuvermögen ist vermindert zum Erzielen einer hohen Geschwindigkeit;
    • 4. Der Schritt zum Erzeugen von Töpfen (Well) kann entfallen;
    • 5. Ein Verriegeln kann verhindert werden;
    • 6. Vollständig geleerte Feldeffekttransistoren können durch Dünnfilmerzeugung gefertigt werden.
  • Um die wie oben bezeichneten, vielen Vorteile der Vorrichtungsmerkmale zu realisieren, sind seit über zehn Jahren diesbezüglich Studien gemacht worden über das Verfahren zum Bilden der SOI-Struktur. Die Inhalte sind zum Beispiel in der nachfolgend bezeichneten Literatur zusammengefasst: Spezielle Ausgabe: "Single-crystal silicon on non-single-crystal insulators"; herausgegeben durch G.W. Cullen, Journal of Crystal Growth, Bd. 63, Nr. 3, S. 429–590 (1983).
  • Es ist ebenso seit langem bekannt gewesen, die SOS- (Silicium-auf-Saphir-) Struktur durch Heteroepitaxie von Si auf einem einkristallinen Saphir-Substrat durch die CVD- (chemische Dampfabscheidungs-) Methode zu bilden. Diese war bis zu einem gewissen Ausmaß wie die am meisten ausgereifte SOI-Technik erfolgreich, jedoch wurde eine breite Anwendung gehemmt durch solche Gründe wie einer großen Menge an Kristalldefekten aufgrund von Gitterverschiebungen bei der Grenzfläche zwischen der Si-Schicht und dem Saphir-Substrat, dem Einschluss von Aluminium aus dem Saphir-Substrat in die Si-Schicht, und vor allem den hohen Kosten des Substrats und der Verzögerung bei der Vergrößerung der Größe des Substratwafers. In den vergleichsweise kurz zurückliegenden Jahren sind Versuche unternommen worden, die SOI-Struktur ohne Verwendung eines Saphir-Substrats zu verwirklichen. Solche Versuche können grob in die drei unten gezeigten unterteilt werden.
    • (1) Nach der Oberflächenoxidation eines einkristallinen Si-Substrats wird ein Fenster gebildet, damit das Si-Substrat teilweise exponiert ist, und ein epitaxiales Wachstum wird in Längsrichtung mit dem exponierten Bereich als Keim ausgeführt, um eine einkristalline Si-Schicht auf SiO2 zu bilden. (Dieser Fall ist von einer Abscheidung einer Si-Schicht auf SiO2 begleitet).
    • (2) Durch Verwendung eines einkristallinen Si-Substrats als aktiver Schicht selbst wird SiO2 darunter gebildet. (Dieses Verfahren ist mit keiner Abscheidung einer Si-Schicht begleitet).
    • (3) Nach dem epitaxialen Wachstum von Si auf einem einkristallinen Si-Substrat wird eine Isoliertrennung bewirkt. (Dieses Verfahren ist mit einer Abscheidung einer Si-Schicht begleitet).
  • Als Maßnahmen zur Verwirklichung des obigen Weges (1) sind das Verfahren, bei dem eine einkristalline Si-Schicht direkt gebildet wird zum lateralen epitaxialen Wachstum durch CVD, das Verfahren, bei dem amorphes Si abgeschieden wird und einem Festphasen-Lateralepitaxiewachstum durch Hitzebehandlung unterzogen wird, das Verfahren, bei dem eine amorphe oder polykristalline Si-Schicht konvergent bestrahlt wird mit einem Energiestrahl wie einem Elektronenstrahl, Laserstrahl etc., und eine einkristalline Schicht auf SiO2 durch Schmelzen und Rekristallisation wachsen gelassen wird, sowie das Verfahren, bei dem ein Schmelzbereich zonenweise abgefahren wird durch ein stabförmiges Heizelement (Zonenschmelz- Rekristallisation), bekannt gewesen. Diese Verfahren haben sowohl Vor- als auch Nachteile, wobei sie weiterhin viele Probleme in Hinblick auf die Steuerbarkeit, die Produktivität, die Gleichförmigkeit und die Qualität aufweisen, und keines von diesen sind bis heute industriell angewandt worden. Das CVD-Verfahren erfordert zum Beispiel eine Opfer-Oxidation bei einer flachen Dünnfilmbildung, während die Kristallinität bezüglich des Festphasenwachstumsverfahrens schlecht ist. Auf der anderen Seite sind mit dem Strahlerhitzungsverfahren Probleme im Hinblick auf die Steuerbarkeit der Behandlungsdauer durch das konvergierte Strahlenabtasten, der Art der Überlappung von Strahlen, der Einstellung des Brennpunkts etc. verbunden. Unter diesen ist das Zonenschmelz-Rekristallisationsverfahren das am meisten ausgereifteste, und eine integrierte Schaltung relativ großen Ausmaßes ist versuchsweise gemacht worden, jedoch verbleibt noch eine große Zahl von Kristalldefekten wie Punktdefekten, Liniendefekten, Ebenendefekten (untergrenzflächig) etc., und es wurde keine Vorrichtung hergestellt, die durch Minoritäts-Ladungsträger angetrieben wird.
  • Bezüglich des Verfahrens, welches kein Si-Substrat als Keimung zum epitaxialen Wachstum verwendet, welches das obige Verfahren (2) darstellt, können zum Beispiel die nachfolgenden Verfahren genannt werden.
    • 1. Ein Oxidfilm wird auf einem einkristallinen Si-Substrat mit auf der Oberfläche anisotrop geätzten V-Rillen gebildet, eine polykristalline Si-Schicht wird auf dem Oxidfilm dick abgeschieden im gleichen Ausmaß wie das Si-Substrat, und danach werden durch Polieren von der Rückoberfläche des Si-Substrats einkristalline Si-Bereiche, die durch die Umgebung mit den V-Rillen auf der dicken polykristallinen Si-Schicht dielektrisch getrennt sind, gebildet. Bei diesem Verfahren gibt es, obgleich die Kristallinität gut ist, Probleme im Hinblick auf die Steuerbarkeit und die Produktivität im Schritt des Abscheidens des einige hundert Mikrometer dicken polykristallinen Si sowie in dem Schritt, bei dem das einkristalline Si-Substrat von der Rückseite poliert wird, damit nur die aktive Si-Schicht in getrennter Form zurückgelassen wird.
    • 2. Dieses Verfahren wird als SIMOX (Trennung durch ionenimplantierten Sauerstoff) bezeichnet, bei welchem eine SiO2-Schicht durch Ionenimplantierung von Sauerstoff in das einkristalline Si-Substrat gebildet wird, wobei es eines der am weitesten entwickelten Verfahren darstellt aufgrund guter Übereinstimmung mit dem Si-IC- (integrierte Schaltungs-) Prozess. Zum Bilden der SiO2-Schicht sind jedoch 1018 Ionen/cm2 oder mehr Sauerstoffionen zum Implantieren erforderlich, und die Implantierungsdauer ist unter gleichzeitigem Verlust der Produktivität sehr lang, und die Kosten des Wafers sind ebenso hoch. Ferner verbleiben viele Kristalldefekte, und aus der Sicht des industriellen Standpunkts ist kein ausreichender Qualitätsstandart erreicht worden, der in der Lage wäre, eine Vorrichtung herzustellen, die durch Minoritäts-Ladungsträger angetrieben wird.
    • 3. Es gibt das Verfahren zum Bilden einer SOI-Struktur durch dielektrische Isolierung auf der Basis einer Oxidation von porösem Si. Dies ist ein Verfahren, bei dem eine Si-Schicht vom N-Typ auf der Oberfläche eines einkristallinen Si-Substrats von P-Typ in Form von Inseln mittels Protonen-Ionenimplantierung gebildet wird (Imai et al. J. Crystal Growth, Bd. 63, S. 547 (1983)), oder durch epitaxiales Wachstum und Musterbildung: Nur das Si- Substrat vom P-Typ wird durch Anodisierung in HF-Lösung porös gemacht, damit die Si-Inseln von der Oberfläche umgeben werden; und dann werden die Si-Inseln vom N-Typ durch beschleunigte Oxidation dielektrisch isoliert. In diesem Verfahren wird der isolierte Si-Bereich vor den Vorrichtungsschritten begrenzt, wodurch das Problem entsteht, dass das Ausmaß der Freiheit bei der Gestaltung der Vorrichtung und der Schaltung in einigen Fällen begrenzt ist.
  • Als das oben beschriebene Verfahren (3) besitzt das in der japanischen Patentanmeldungs-Offenlegungsschrift Nr. 56-16464 beschriebene Verfahren die Schritte des Bildens einer einkristallinen Si-Schicht vom N-Typ auf einem Si-Wafer vom P-Typ, des Bereitstellens einer Glasschicht darauf, die ein Oxid einer Vorunreinigung vom N-Typ enthält, und den Schritt des Verbindens, durch Hitzebehandlung, der Glasschicht mit einer auf einem anderen Siliciumwafer ausgestalteten Glasschicht, die das Oxid einer N-Typ-Verunreinigung enthält. Im Anschluss an den Verbindungsschritt wird der Si-Wafer vom P-Typ porös gemacht, und dann wird die poröse Schicht oxidiert, gefolgt von einem Ätzen zum Entfernen der porösen Schicht, wodurch eine SOI-Struktur gebildet wird. Die japanische Patentveröffentlichung Nr. 53-45675 offenbart ebenso ein Verfahren, bei dem ein einkristalliner Siliciumwafer porös gemacht und dann, damit die poröse Schicht bezüglich des Widerstandes größer gemacht wird, oxidiert wird; eine einkristalline Si-Schicht auf der porösen Siliciumschicht gebildet wird; und ein Teil der einkristallinen Si-Schicht porös und bezüglich des Widerstandes größer gemacht wird, um den einkristallinen Si-Bereich zu umgeben, wodurch der einkristalline Si-Bereich getrennt wird.
  • Die in diesen Veröffentlichungen beschriebenen Verfahren schließen alle den Schritt des Oxidierens einer porösen Schicht ein, und weil das Volumen der porösen Schicht durch die Oxidation erhöht wird, kann manchmal ein Einfluss der Fehlbildung auf die einkristalline Si-Schicht ausgeübt werden, und deshalb konnte durch diese Verfahren nicht notwendigerweise eine einkristalline Si-Schicht mit konstant guter Qualität auf dem Isolator gebildet werden.
  • Die US-A-3 997 381 beschreibt ein Verfahren zum Herstellen eines Halbleiterelements, umfassend: Ausgehen von einem einkristallinen Silicium-Muttersubstrat; Bilden einer epitaxialen, einkristallinen Siliciumschicht auf dem Muttersubstrat, wobei die epitaxiale Schicht substantiell unterschiedliche Dotierkonzentrationen aufweist im Vergleich zum Muttersubstrat; Bilden einer Isolierschicht auf dem Muttersubstrat mit der epitaxialen Schicht sowie auf einem Silicium-Trägersubstrat; Verbinden der Mutter- und Trägersubstrate, wodurch die Isolierschichten der Mutter- und Trägersubstrate sich in physikalischem Kontakt befinden und wodurch die epitaxiale Schicht zwischen dem Mutter- und dem Trägersubstrat positioniert ist; Überlappen eines Bereichs des Muttersubstrats; Ätzen des Muttersubstrats durch ein bevorzugtes chemisches Ätzmittel; Messen einer elektrischen Kraft zwischen einem Elektrodenpaar, das in dem chemischen Ätzmittel eingetaucht ist; und Zugeben eines Oxidationsmittels zu dem Ätzmittel als Antwort auf das Messen der elektrischen Kraft zum Einstellen der Ätzeigenschaften des Ätzmittels und zum Beenden des Ätzens, wenn das Entfernen im wesentlichen abgeschlossen ist.
  • In den Materials Letters Bd. 7, Nr. 3 (1988), S. 94–98, wird ein Niederdruck-Dampfphasen-Epitaxiebildungsprozess von Silicium auf porösem Silicium beschrieben. In diesem Verfahren wird eine viel niedrigere Temperatur als bei der herkömmlichen CVD-Epitaxie angewandt. Nach der Voroxidation zum Stabilisieren der porösen Struktur wurden kurz vor dem Epitaxieschritt die Oberflächen des voroxidierten, porösen Siliciums chemisch gereinigt und schließlich thermisch gereinigt bei Temperaturen von unter 860°C. Die vollständige Oxidation der eingebetteten, porösen Siliciumschicht war danach möglich.
  • Im Journal of Applied Physics, Bd. 64, Nr. 10 (1988), S. 4943–4950, wird das Verbinden von oxidierten Siliciumwafern zum Herstellen von SOI beschrieben. Das Verbinden wurde erreicht durch Erhitzen eines Waferpaars in einer inerten Atmosphäre, wobei die hydrophilen Oberflächen aufeinander gerichtet kontaktiert waren.
  • In den Applied Physics Letters Bd. 43, Nr. 3 (1983), S. 263–265, wird ein anderes Verfahren zum Herstellen eines Si-Einkristallfilms auf einem isolierenden Substrat beschrieben. Ein erstes Substrat wurde durch epitaxiales Wachstum von Si auf einem Si-Substrat, dann durch Oxidation des epitaxialen Si-Films und dann durch Abscheidung von Siliciumnitrid- und Siliciumdioxid-Filmen auf der oxidierten Oberfläche des epitaxialen Si-Films durch CVD hergestellt. Ein zweites Substrat wurde thermisch oxidiert, und dann wurde ein Glas speziellen Typs zum Verbinden der beiden Substrate verwendet. Der Si-Wafer des ersten Substrats wurde durch aufeinanderfolgende Polier- und Ätzschritte entfernt, um den epitaxialen Si-Film auf einem isolierenden Substrat zu erhalten.
  • Zusammenfassung der Erfindung
  • Eine Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung eines Halbleiterelements, welches zum Lösen der oben beschriebenen Probleme fähig ist und die oben beschriebenen Bedürfnisse erfüllt, und ein Verfahren zur Herstellung des Elements bereitzustellen.
  • Eine andere Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung eines Halbleiters mit einer einkristallinen Schicht, die bezüglich der Kristallinität wie bei einem einkristallinen SOI-Wafer ausgezeichnet ist, und ein Verfahren zum Herstellen des Elements, welches ebenso im Hinblick auf Produktivität, Gleichförmigkeit, Steuerbarkeit und Ökonomie ausgezeichnet ist, bereitzustellen.
  • Eine weitere Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung eines Halbleiterelements mit ausgezeichneten Eigenschaften, welches eine ausreichende Alternative zu dem teuren SOS oder SIMOX selbst bei der Herstellung von integrierten Schaltungen gemäß der SOI-Struktur in großem Maßstab darstellt, und ein Verfahren zum ökonomischen Herstellen des Elements bereitzustellen.
  • Die vorliegende Erfindung stellt ein Verfahren zur Herstellung eines Halbleiterelements gemäß Anspruch 1 zur Verfügung.
  • Kurzbeschreibung der Zeichnungen
  • 16 sind schematische Darstellungen von Beispielen der Schritte des Verfahrens zum Herstellen eines Halbleiterelements gemäß der Erfindung oder der Bezugsausführungsformen.
  • Beschreibung der bevorzugten Ausführungsformen
  • Halbleiter, die durch das Verfahren gemäß der Erfindung erhalten werden, werden nachfolgend beschrieben.
  • Ein Halbleiterelement der Erfindung umfasst:
    Ein erstes Element mit einer nicht-porösen einkristallinen Halbleiterschicht, die auf einer porösen, einkristallinen Halbleiterschicht ausgestaltet ist, und ein zweites lichtdurchlässiges Element, das ein isolierendes Material ist, das an die Oberfläche der nicht-porösen einkristallinen Halbleiterschicht gebunden ist.
  • Ein anderes Halbleiterelement umfasst:
    Ein erstes Element mit einer nicht-porösen einkristallinen Halbleiterschicht und einer aus einem isolierenden Material aufgebauten Schicht, die in dieser Reihenfolge auf einer porösen, einkristallinen Halbleiterschicht angeordnet sind, und ein zweites lichtdurchlässiges Element, das ein isolierendes Material und an die Oberfläche der aus dem isolierenden Material aufgebauten Schicht gebunden ist.
  • In dem erhaltenen Halbleiterelement beträgt die Dichte der Versetzungsdefekte in der nicht-porösen, einkristallinen Silicium-Halbleiterschicht 2,0 × 104/cm2 oder weniger und die Lebensdauer der Ladungsträger 5,0 × 10–4 s oder länger.
  • Zudem beträgt der Unterschied zwischen dem Maximalwert und dem Minimalwert der Dicke der einkristallinen Silicium-Halbleiterschicht 10% oder weniger in Bezug auf den Maximalwert.
  • Verfahren zur Herstellung des Halbleiterelements der Erfindung werden nachfolgend beschrieben.
  • Ein Verfahren zur Herstellung eines Halbleiterelements umfassend die Schritte: Herstellen eines ersten Elements mit einer porösen einkristallinen Halbleiterschicht und einer nicht porösen einkristallinen Halbleiterschicht, Binden des ersten Elements an ein lichtdurchlässiges zweites Element, das ein isolierendes Material ist, auf solch eine Weise, dass die nicht poröse einkristalline Halbleiterschicht innerhalb der zu erhaltenden Vielschichtstruktur angeordnet wird, und dann selektives Ätzen der porösen einkristallinen Halbleiterschicht.
  • Das Halbleiterelement, welches durch das Verfahren der vorliegenden Erfindung erhalten wird, besitzt eine einkristalline Halbleiterschicht, wobei die Lebensdauer von Ladungsträgern lang ist und Defekte außerordentlich gering sind, auf einem isolierenden Material mit einer ausgezeichneten Gleichförmigkeit der Dicke, und wobei es auf unterschiedliche Halbleitervorrichtungen anwendbar ist. Das durch das Verfahren der vorliegenden Erfindung erhaltene Halbleiterelement ist ebenso fähig zum Ansprechen unter hoher Geschwindigkeit und ist unter hoher Zuverlässigkeit auf Halbleitervorrichtungen anwendbar. Das erhaltene Halbleiterelement kann ebenso eine Alternative für teure SOS oder SIMOX darstellen.
  • Das Verfahren zur Herstellung des Halbleiterelements der vorliegenden Erfindung liefert ein Verfahren, welches hinsichtlich der Produktivität, der Gleichförmigkeit, der Steuerbarkeit und der Ökonomie ausgezeichnet ist zum Erhalt einer Si-Kristallschicht mit einer Kristallinität, die gleich ist zu einkristallinen Wafern auf einem isolierenden Material.
  • Gemäß dem Verfahren zur Herstellung eines Halbleiterelements der vorliegenden Erfindung ist es ferner möglich, Halbleiterelemente zu liefern, bei denen die Vorteile der SOI-Vorrichtung des Stands der Technik realisiert und angewandt werden können.
  • Gemäß der vorliegenden Erfindung kann ebenso eine Verfahren zur Herstellung eines Halbleiterelements geliefert werden, welches eine Alternative für teures SOS oder SIMOX darstellt auch bei der Herstellung von integrierten Schaltungen mit SOI-Struktur im großen Maßstab.
  • Das Verfahren zum Herstellen eines Halbleiterelements der vorliegenden Erfindung, wie es in den Beispielen näher beschrieben wird, macht es möglich, die Behandlung effizient in kurzer Zeit auszuführen, und es ist hinsichtlich der Produktivität und der Ökonomie ausgezeichnet.
  • Unter Bezugnahme auf Silicium als einem Beispiel des Halbleitermaterials wird nun die Erfindung im Detail beschrieben, wobei jedoch das Halbleitermaterial der vorliegenden Erfindung überhaupt nicht auf Silicium beschränkt ist.
  • In einer porösen Si-Schicht werden gemäß einer Beobachtung durch die Transmissionselektronenmikroskopie Poren mit Durchmessern von 600 Ångstrom (10 Å = 1 nm) im Durchschnitt gebildet, und trotz der Tatsache, dass ihre Dichte im Vergleich zu einkristallinem Silicium nur die Hälfte oder weniger beträgt, bleibt die Einkristallinität erhalten. Der Ausdruck Einkristall bezieht sich auf einen kristallinen Feststoff derart, dass bei Beachtung einer optionalen Kristallachse deren Ausrichtung bei jedem Teil der Probe dieselbe ist, und dass bei der in der vorliegenden Erfindung verwendeten porösen Schicht, obgleich diese mit Poren durchsetzt ist, die Kristallachse in dem kristallinen Bereich an jeder Stelle dieselbe Richtung ist, was einkristallin bedeutet. Außerdem ist epitaxiales Wachstum einer einkristallinen Si-Schicht auf der porösen Schicht möglich. Bei einer Temperatur von 1000°C oder höher tritt jedoch eine Umordnung der Atome, die um die inneren Poren herum vorliegen, auf, wodurch die Möglichkeiten eines beschleunigten chemischen Ätzens manchmal beeinträchtigt sein können. Aus diesem Grund kann zum epitaxialen Wachstum der Si-Schicht in der vorliegenden Erfindung geeigneter Weise das Kristallwachstumsverfahren verwendet werden, welches zum Wachstum bei niedriger Temperatur in der Lage ist, wie das Molekularstrahl-Epitaxiewachstum, die Plasma-CVD, das Niederdruck-CVD-Verfahren, die Photo-CVD, das Vorspannungs-Sputterverfahren, das Flüssigphasen-Wachstumsverfahren etc.
  • Da die poröse Schicht eine große Anzahl von darin gebildeten Hohlräumen aufweist, kann ihre Dichte auf die Hälfte oder weniger reduziert werden. Als Ergebnis kann die Oberfläche pro Volumeneinheit (spezifische Oberfläche) beachtlich erhöht werden, und deshalb ist die Geschwindigkeit des chemischen Ätzens im Vergleich zu derjenigen der Ätzgeschwindigkeit gegenüber einer herkömmlichen, nicht-porösen, einkristallinen Schicht merklich beschleunigt. Die vorliegende Erfindung nutzt die beiden oben bezeichneten Eigenschaften eines porös gemachten Halbleiters aus, nämlich die Tatsache, dass die Einkristallinität erhalten bleibt und ein nicht-poröser Halbleiter-Einkristall deshalb epitaxial auf dem porös gemachten Halbleitersubstrat wachsen gelassen werden kann, sowie die Tatsache, dass die Ätzgeschwindigkeit beachtlich schneller ist im Vergleich zu einem nichtporösen Einkristall, wodurch eine nicht-poröse, einkristalline Halbleiterschicht hoher Qualität in kurzer Zeit gebildet werden kann auf einem Substrat, welches eine Oberfläche aus isolierendem Material aufweist.
  • Die poröse Schicht kann aus folgendem Grund leichter auf einer Si-Schicht vom P-Typ als einer Si-Schicht vom N-Typ gebildet werden. Poröses Si wurde zuerst entdeckt durch Uhlir et al. beim wissenschaftlichen Entwickeln eines elektrolytischen Polierens gegenüber Halbleitern 1956 (A. Uhlir, Bell Syst. Tech. J., vol. 35, S. 333 (1956)).
  • Unagami et al. studierten die Auflösungsreaktion von Si bei der Anodisierung und berichteten, dass Positivlöcher für die anodischen Reaktionen von Si in einer HF-Lösung notwendig sind, und die Reaktion läuft wie folgt ab (T. Unagami, J. Electrochem. Soc., vol. 127, S. 476 (1980)) Si + 2HF + (2–n) e+ → SiF2 + 2H+ + ne SiF2 + 2HF → SiF4 + H2 SiF4 + 2HF → H2SiF6 oder Si + 4HF + (4–λ) e+ → SiF4 + 4H+ + λe SiF4 + 2HF → H2SiF6
  • e+ und e geben hier jeweils ein Positivloch und ein Elektron wieder. N und λ sind jeweils die Anzahl von Positivlöchern, die zum Auflösen eines Siliciumatoms notwendig sind, und es ist postuliert worden, dass poröses Silicium gebildet wird, wenn die Bedingung n > 2 oder λ > 4 erfüllt ist.
  • Aus den oben genannten Gründen wird Silicium von P-Typ, in welchem Positivlöcher vorliegen, leichter porös gemacht als Silicium vom N-Typ der entgegengesetzten Charakteristik. Die Selektivität in einer solchen Porenstrukturbildung wurde durch Nagano et al. (Nagano, Nakajima, Yasuno, Ohnaka, Kajiwara; Denshi Tsushin Gakkai Gijutsu Kenkyu Hokoku, vol. 79, SSD 79-9549 (1979)) und Imai, (K. Imai; Solid-State Electronics vol. 24 S. 159 (1981)) verifiziert. In Abhängigkeit von den Bedingungen kann jedoch Silicium vom N-Typ ebenso porös gemacht werden.
  • Unter Bezugnahme auf die Zeichnungen wird die Erfindung nunmehr detaillierter beschrieben.
  • Bezugsausführungsform 1
  • Es erfolgt eine Beschreibung über das Verfahren zum Erhalten eines Halbleitersubstrats, in dem ein Substrat vom P-Typ vollständig porös gemacht wird und eine einkristalline Schicht epitaxial wachsen gelassen wird.
  • Wie in 1A gezeigt wird ein erstes einkristallines Si-Substrat vom P-Typ bereitgestellt, und alles davon wird porös gemacht. Gemäß dem Kristallwachstumsverfahren, das wie oben angegeben zum Niedrigtemperaturwachstum in der Lage ist, wird epitaxiales Wachstum auf der Substratoberfläche, die porös gemacht wurde, bewirkt, um eine einkristalline Dünnfilm-Schicht 22 zu bilden. Das obige Si-Substrat vom P-Typ wird durch die Anodisierungsmethode unter Verwendung einer HF-Lösung porös gemacht. Die poröse Si-Schicht 21 kann in ihrer Dichte variieren in einem Bereich von 1,1 bis 0,6 g/cm3, indem die Konzentration der HF-Lösung von 50 bis 20% variiert wird, verglichen mit der Dichte von 2,33 g/cm3 des einkristallinen Si.
  • Wie in 1B gezeigt, wird durch Bereitstellen eines anderen Si-Substrats 23 und nach dem Erzeugen einer oxidierten Schicht 24 auf dessen Oberfläche das Si-Substrat 23 mit der oxidierten Schicht 24 auf der Oberfläche mit der Oberfläche der einkristallinen Schicht 22 auf dem porösen Si-Substrat 21 verbunden. Wie in 1C gezeigt wird das poröse Si-Substrat 21 vollständig weggeätzt, um eine dünnfilmartige, einkristalline Siliciumschicht 22 zu bilden, die auf der SiO2-Schicht 24 verbleibt. Da die poröse Halbleiterschicht ohne Anwendung einer Oxidationsbehandlung gegenüber der porösen Halbleiterschicht weggeätzt wird, kann das Oxidationsschwellen der porösen Halbleiterschicht verhindert werden, wodurch der Einfluss der Fehlbildung beziehungsweise des Versetzens der epitaxial gewachsenen, einkristallinen Schicht verhindert werden. Gemäß diesem Verfahren wird die einkristalline Si-Schicht 22, hinsichtlich der Kristallinität gleich wie der Siliciumwafer flach und dennoch gleichförmig dünn über dem gesamten Waferbereich mit einer großen Fläche auf der oxidierten Si-Schicht 14, welche ein isolierendes Material darstellt, gebildet. Das so erhaltene Halbleitersubstrat kann geeigneter Weise ebenso zur Herstellung einer isolierend getrennten elektronischen Vorrichtung verwendet werden.
  • Die Dicke der nicht-porösen, kristallinen Halbleiterschicht, die auf dem porösen Halbleitersubstrat zu bilden ist, kann hier nach Wunsch vorzugsweise 50 μm oder weniger, weiter bevorzugt 20 μm oder weniger gemacht werden, um eine Dünnfilm-Halbleitervorrichtung auf der obigen einkristallinen Halbleiterschicht zu bilden.
  • Das Verbinden des obigen nicht-porösen Halbleiter-Einkristalls mit dem isolierende Materialoberflächen aufweisenden Substrat sollte vorzugsweise in einer Atmosphäre aus Stickstoff, einem Inertgas oder einer Gasmischung davon oder in einer Atmosphäre, die ein Inertgas oder Stickstoff enthält, und weiterhin bevorzugt unter erhitztem Zustand ausgeführt werden.
  • Als Ätzmittel zum selektiven Ätzen des obigen, porös gemachten Halbleitersubstrats mit der obigen nichtporösen, einkristallinen Halbleiterschicht, wie sie mit dem Substrat, welches die Oberfläche aus isolierendem Material verbleibend aufweist, verbunden ist, können zum Beispiel Ätzmittel wie wässrige Natriumhydoxid-Lösung, wässrige Kaliumhydroxid-Lösung, gemischte Lösungen aus Fluorwasserstoffsäuren/Salpetersäure/Essigsäure etc. angewandt werden.
  • Das Substrat mit dem isolierenden Material, welches in der vorliegenden Erfindung verwendet werden kann, kann eines sein, welches wenigstens an dessen Oberfläche aus einem isolierenden Material aufgebaut ist, oder eines, bei dem das gesamte Substrat aus einem isolierenden Material aufgebaut ist. Beispiele des Substrats mit der aus einem isolierenden Material aufgebauten Oberfläche können einkristalline oder polykristalline Siliciumsubstrate mit oxidierter Oberfläche, elektroleitfähige oder halbleitende Substrate, die eine Schicht aus einem isolierenden Material wie einem Oxid, einem Nitrid, einem Borid etc. auf der Oberfläche gebildet aufweisen, etc. einschließen. Spezielle Beispiele der Substrate, die vollständig aus einem isolierendem Material aufgebaut sind, können Substrate, die isolierende Materialien wie Quarzglas, gesintertes Aluminiumoxid etc. umfassen, einschließen.
  • Es sei angemerkt, dass in der vorliegenden Bezugsausführungsform 1 ein Beispiel zum Erzeugen einer nicht-porösen, einkristallinen Halbleiterschicht auf einem porösen Halbleitersubstrat gezeigt wurde, jedoch ist die vorliegende Erfindung nicht auf die Form der Bezugsausführungsform 1 wie oben beschrieben beschränkt, sondern ein poröses Halbleitersubstrat mit einer nichtporösen, einkristallinen Halbleiterschicht kann ebenso gebildet werden durch Anwenden einer Porenerzeugungsbehandlung gegenüber einem Substrat, welches eine einkristalline Schicht, die ein Material umfasst, das nur schwierig porös gemacht werden kann (z.B. Silicium vom N-Typ), sowie eine Schicht, die ein Material umfasst, das leicht porös gemacht werden kann (z.B. Silicium vom P-Typ), aufweist.
  • Im Schritt der Entfernung des porösen Halbleitersubstrats durch Ätzen kann das Substrat ebenso mit einem Ätzverhinderungsmaterial, mit Ausnahme des porösen Halbleitersubstrats, während des Ätzens beschichtet sein, so dass die nicht-poröse, einkristalline Halbleiterschicht und das Substrat mit der Oberfläche aus isolierendem Material nicht durch das Ätzmittel nachteilig beeinflusst wird.
  • Die so auf dem isolierenden Material gebildete, nicht-poröse, einkristalline Schicht kann eine solche sein, die in Bezug auf die Lebensdauer von Ladungsträgern durch 5,0 × 10–4 s oder länger definiert ist, merklich weniger Kristalldefekte wie durch Versetzung etc. aufweist und ebenso extrem gering hinsichtlich der Verteilung der Schichtdicke der einkristallinen Halbleiterschicht ist. Speziell wird die Versetzungsdefektdichte 2 × 104/cm2 oder weniger, und im Hinblick auf die Schichtdicke der einkristallinen Halbleiterschicht kann in einem Flächenbereich der einkristallinen Halbleiterschicht von 20 cm2 bis 500 cm2 (2 Inch-Wafer bis 10 Inch-Wafer) der Unterschied zwischen dem Maximalwert und dem Minimalwert der Dicke der einkristallinen Halbleiterschicht auf unter 10% oder weniger, bezogen auf den Maximalwert, gedrückt werden.
  • Andere Bezugsausführungsformen und Bezugsbeispiele werden durch die Beschreibung der Ausführungsformen 2 bis 8 und der Beispiele 1 bis 32 und 48 im Zusammenhang mit den Zeichnungen 1 bis 8 der veröffentlichten Anmeldung EP-A-747 935 veranschaulicht.
  • Ausführungsform 1
  • Wie in 2A gezeigt wird zuerst ein einkristallines Si-Substrat vom P-Typ hergestellt und vollständig porös gemacht. Gemäß unterschiedlicher Wachstumsverfahren wird epitaxiales Wachstum auf der Oberfläche des porös gemachten Substrats 51 zum Erzeugen einer mikrokristallinen Dünnfilmschicht 52 bewegt.
  • Wie in 2B gezeigt wird ein lichtdurchlässiges Substrat 53, welches durch Glas repräsentiert ist, hergestellt, und das lichtdurchlässige Substrat 53 wird mit der Oberfläche der einkristallinen Si-Schicht 52 auf dem porösen Si-Substrat 51 verbunden.
  • Wie in 2B gezeigt wird hier eine Si3N4-Schicht 54 als Anti-Ätzfilm 54 abgeschieden, damit die verbundenen zwei Substrate insgesamt beschichtet sind. Anschließend wird, wie in 2C gezeigt, die Si3N4-Schicht 54 auf der Oberfläche des porösen Siliciumsubstrats entfernt. Das poröse Si-Substrat 51 wird dann vollständig weggeätzt, damit eine einkristalline Siliciumschicht 52, in einen Dünnfilm gebracht, auf dem lichtdurchlässigen Substrat 53 verbleibt, wodurch ein Halbleitersubstrat gebildet wird. 2C zeigt das in der vorliegenden Erfindung erhaltene Halbleitersubstrat.
  • Das so erhaltene Halbleitersubstrat kann ebenso geeigneter Weise aus der Sicht der Herstellung einer elektronischen Vorrichtung, die mit einem lichtdurchlässigen isolierenden Material isolierend getrennt ist, verwendet werden. Der in der vorliegenden Ausführungsform erhaltene Halbleiter besitzt dieselben Leistungsmerkmale wie der in der Bezugsausführungsform 1 Erhaltene.
  • Ausführungsform 2
  • Nun auf 3A bis 3D bezugnehmend wird die Ausführungsform 2 der vorliegenden Erfindung nachstehend im Detail beschrieben.
  • Zuerst wird wie in 3A gezeigt, eine Schicht niedriger Verunreinigungskonzentration 152 durch epitaxiales Wachstum gemäß unterschiedlicher Dünnfilmwachstumsverfahren gebildet. Alternativ wird die Oberfläche des einkristallinen Si-Substrats vom P-Typ 151 einer Ionenimplantierung von Protonen zum Erzeugen einer einkristallinen Schicht vom N-Typ 152 unterworfen.
  • Wie in 3B gezeigt wird als nächstes das einkristalline Si-Substrat 151 von der Rückoberfläche eines porösen Si-Substrats 151 durch die Anodisierungsmethode mit einer HF-Lösung denaturiert. Die poröse Si-Schicht 153 kann in ihrer Dichte im Bereich von 1,1 bis 0,6 g/cm3 durch Variieren der Konzentration der HF-Lösung auf 50 bis 20% variiert werden, verglichen mit der Dichte von einkristallinem Si von 2,33 g/cm3. Die poröse Schicht 153 wird, wie oben beschrieben, auf dem Substrat vom P-Typ 151 gebildet.
  • Wie in 3C gezeigt, wird, nachdem ein lichtdurchlässiges Substrat 154 hergestellt wurde, die Oberfläche der einkristallinen Si-Schicht 152 auf dem porösen Si-Substrat 153 mit dem lichtdurchlässigen Substrat 154 verbunden. Dann wird, wie in 3C gezeigt, eine Si3N4-Schicht etc. als Anti-Ätzfilm 155 abgeschieden, damit die verbundenen zwei Substrate insgesamt beschichtet werden. Anschließend wird, wie in 3D gezeigt, die Si3N4-Schicht 155 auf der Oberfläche des porösen Siliciumsubstrats 153 entfernt. Dann wird das poröse Si-Substrat 153 vollständig weggeätzt, damit die einkristalline Siliciumschicht 152, zu einem Dünnfilm gemacht, auf dem lichtdurchlässigen Substrat 154 verbleibt, wodurch ein Halbleitersubstrat gebildet wird.
  • 3D zeigt das in der vorliegenden Erfindung erhaltene Halbleitersubstrat. Die einkristalline Si-Schicht 152, die in der Kristallinität Siliciumwafern gleich ist, wird auf dem lichtdurchlässigen Substrat 154 flach und gleichfalls gleichförmig zu einer dünnen Schicht gemacht über dem gesamten Waferbereich mit einer großen Fläche.
  • Das so erhaltene Halbleitersubstrat kann ebenso für die Herstellung einer isolationsgetrennten elektronischen Vorrichtung mit einem lichtdurchlässigen isolierenden Material geeigneter Weise verwendet werden. Das in der vorliegenden Ausführungsform erhaltene Halbleitersubstrat bildet ebenso dieselben Leistungsmerkmale wie das in der Bezugsausführungsform 1 Erhaltene.
  • Ausführungsform 3
  • Wie in 4A gezeigt wird zuerst ein einkristallines Si-Substrat vom P-Typ hergestellt und vollständig porös gemacht. Gemäß unterschiedlicher Wachstumsverfahren wird epitaxiales Wachstum auf der Oberfläche des porös gemachten Substrats 61 zum Bilden einer einkristallinen Dünnfilm-Schicht 62 bewirkt.
  • Wie in 4B gezeigt wird ein lichtdurchlässiges Substrat 63, welches durch Glas repräsentiert ist, hergestellt, und das lichtdurchlässige Substrat 63 wird mit der Oberfläche der einkristallinen Si-Schicht 62 auf dem porösen Si-Substrat 61 verbunden.
  • Dann wird das poröse Si-Substrat 61 vollständig geätzt, damit die einkristalline Siliciumschicht 62, zu einen Dünnfilm gefertigt, auf dem lichtdurchlässigen Substrat 63 verbleibt, wodurch ein Halbleitersubstrat gebildet wird.
  • 4C zeigt das in der vorliegenden Erfindung erhaltene Halbleitersubstrat. Dabei wird die einkristalline Si-Schicht 62, die in der Kristallinität mit Siliciumwafern gleich ist, auf dem lichtdurchlässigen Substrat 63 flach und gleichfalls gleichförmig über dem gesamten Waferbereich mit einer großen Fläche zu einer dünnen Schicht gebildet.
  • Der so erhaltene Halbleiter kann, auch aus der Sicht der Herstellung einer elektronischen Vorrichtung, die mit einem lichtdurchlässigen isolierenden Material isolierend getrennt ist, ebenso in geeigneter Weise verwendet werden.
  • Ausführungsform 4
  • Nun auf 5A bis 5D bezugnehmend wird die Ausführungsform 4 der vorliegenden Erfindung nachstehend im Detail beschrieben.
  • Zuerst wird, wie in 5A gezeigt, eine Schicht niedriger Verunreinigungskonzentration 162 durch epitaxiales Wachstum gemäß unterschiedlicher Dünnfilmwachstumsverfahren gebildet. Alternativ wird die Oberfläche des einkristallinen Si-Substrats vom P-Typ 161 einer Ionenimplantierung von Protonen zum Erzeugen einer einkristallinen Schicht vom N-Typ 162 unterworfen.
  • Wie in 5B gezeigt wird als nächstes das einkristalline Si-Substrat 161 von der Rückoberfläche eines porösen Si-Substrats 161 durch die Anodisierungsmethode mit einer HF-Lösung denaturiert. Die poröse Si-Schicht 163 kann in ihrer Dichte im Bereich von 1,1 bis 0,6 g/cm3 durch Variieren der Konzentration der HF-Lösung auf 50 bis 20% variiert werden, verglichen mit der Dichte von einkristallinem Si von 2,33 g/cm3. Die poröse Schicht 163 wird, wie oben beschrieben, auf dem Substrat vom P-Typ 161 gebildet.
  • Wie in 5C gezeigt, wird, nachdem ein lichtdurchlässiges Substrat 164 hergestellt wurde, die Oberfläche der einkristallinen Si-Schicht 152 auf dem porösen Si-Substrat 163 mit dem lichtdurchlässigen Substrat 164 verbunden. Wie in 5C gezeigt wird das poröse Si-Substrat 163 vollständig weggeätzt, damit die einkristalline Siliciumschicht 162, zu einem Dünnfilm gemacht, auf dem lichtdurchlässigen Substrat 164 verbleibt, wodurch ein Halbleitersubstrat gebildet wird.
  • 5D zeigt das in der vorliegenden Erfindung erhaltene Halbleitersubstrat. Die einkristalline Si-Schicht 162, die in der Kristallinität Siliciumwafern gleich ist, wird auf dem lichtdurchlässigen Substrat 164 flach und gleichfalls gleichförmig zu einer dünnen Schicht gemacht über dem gesamten Waferbereich mit einer großen Fläche.
  • Das so erhaltene Halbleitersubstrat kann ebenso für die Herstellung einer isolationsgetrennten elektronischen Vorrichtung mit einem lichtdurchlässigen isolierenden Material geeigneter Weise verwendet werden. Das in der vorliegenden Ausführungsform erhaltene Halbleitersubstrat bildet ebenso dieselben Leistungsmerkmale wie das in der Bezugsausführungsform 1 Erhaltene.
  • Bezugsausführungsform 2
  • Diese Bezugsausführungsform wird unter Bezugnahme auf 6A bis 6F beschrieben. Wie in 6A gezeigt wird zuerst ein poröser Bereich 1301 auf einem Teil eines einkristallinen Si-Substrats 1300 gebildet. Anschließend wird eine einkristalline Si-Dünnfilm-Schicht 1302 gemäß unterschiedlicher Kristallwachstumsverfahren auf dem porösen Bereich 1301 gebildet (6B). Auf der einkristallinen Dünnfilm-Schicht 1302 wird ein oxidierter Film 1303 gebildet (6C).
  • Der oxidierte Film 1305, der auf der Oberfläche eines anderen Si-Substrats 1304 gebildet ist, wird mit dem obigen oxidierten Film 1303 verbunden (6D).
  • Anschließend wird das einkristalline Si-Substrat 1300, welches verbleibt, ohne porös gemacht worden zu sein, durch mechanisches Polieren oder Ätzen entfernt, damit der poröse Bereich 1301 exponiert ist (6E).
  • Der poröse Bereich 1301 wird weggeätzt, um ein Halbleitersubstrat mit einer einkristallinen Si-Dünnfilmschicht auf einem isolierenden Material zu bilden (6F).
  • Wenn ein solcher Schritt angewandt wird, kann die zum Porösmachen des Substrats erforderliche Zeit verkürzt werden, und ebenso kann die Zeit zum Wegätzen des porösen Si-Substrats verkürzt werden, wodurch die Substratbildung hochwirksam bewirkt werden kann.
  • Es ist ebenso möglich, die einkristalline Si-Dünnfilmschicht 1302 direkt mit dem oxidierten Film 1305 ohne Bilden des in 6 gezeigten oxidierten Films 1303 zu verbinden. Für die Ausgestaltung einer erfindungsgemäßen Ausführungsform ist es ebenso möglich, ein isolierendes Substrat wie Glas etc. anstelle des auf dem Si-Substrat 1304 gebildeten oxidierten Films 1305 zu verbinden.
  • Die jeweiligen Schritte der vorstehenden Ausführungsformen können ebenso in der vorliegenden Ausführungsform eingeschlossen sein.
  • Das so erhaltene Halbleitersubstrat besitzt dieselben ausgezeichneten Leistungsmerkmale wie jene des Halbleitersubstrats, welches in den vorstehenden Ausführungsformen erhalten wurde.
  • Beispiel 1
  • Ein einkristallines (100)-Si-Substrat vom P-Typ mit einem Durchmesser von 3 Inch (1 Inch = 25,4 mm) und einer Dicke von 200 μm wurde in einer 50%igen HF-Lösung anodisiert. Die Stromdichte zu diesem Zeitpunkt betrug 100 mA/cm2. Die Geschwindigkeit der Bildung der porösen Struktur betrug zu diesem Zeitpunkt 8,4 μm/min, und das (100)-Si-Substrat vom P-Typ mit einer Gesamtdicke von 200 μm wurde in 24 Minuten porös gemacht.
  • Auf das poröse (100)-Si-Substrat vom P-Typ 51 wurde eine epitaxiale Si-Schicht 52 auf eine Dicke von 0,5 μm durch das MBE-Verfahren wachsen gelassen. Die Abscheidungsbedingungen sind wie folgt:
    Temperatur: 700°C
    Druck: 1 × 10–9 Torr (1 Torr = 133 Pa)
    Wachstumsgeschwindigkeit: 0,1 nm/s.
  • Als nächstes wurde die Oberfläche der epitaxialen Schicht 52 von einem Quarzsubstrat, auf welches ein optisches Polieren angewandt wurde, überlagert, und durch Erhitzen in einer Stickstoffatmosphäre bei 800°C für 0,5 Stunden wurden die beiden Substrate fest miteinander verbunden. Durch das Niederdruck-CVD-Verfahren wurde Si3N4 auf die verbundenen Substrate mit einer Dicke von 0,1 μm aufgeschichtet. Anschließend wurde lediglich der Nitridfilm 54 auf dem porösen Substrat 51 durch reaktives Ionenätzen entfernt. Dann wurde das poröse Si-Substrat 51 durch Verwendung einer Fluorwasserstoffsäure/Salpetersäure/Essigsäure-Lösung (1:3:8) chemisch weggeätzt. Als Ergebnis wurde das porös gemachte Si-Substrat 51 mit der Dicke von 200 μm in zwei Minuten entfernt. Nach dem Entfernen der Si3N4-Schicht 54 konnte ein Substrat mit einer einkristallinen Si-Schicht 52 mit einer Dicke von 0,5 μm auf dem Quarzglas 54 gebildet werden.
  • Als Ergebnis einer Querschnittsbeurteilung durch die Transmissions-Elektronenmikroskopie wurde bestätigt, dass unter Erhalt einer guten Kristallinität kein neuer Kristalldefekt in die Si-Schicht eingeführt wurde.
  • Beispiel 2
  • Ein einkristallines (100)-Si-Substrat vom P-Typ mit einem Durchmesser von 3 Inch und einer Dicke von 200 μm wurde in einer 50%igen HF-Lösung anodisiert. Die Stromdichte zu diesem Zeitpunkt betrug 100 mA/cm2. Die Geschwindigkeit der Bildung der porösen Struktur betrug zu diesem Zeitpunkt 8,4 μm/min, und das (100)-Si-Substrat vom P-Typ mit einer Gesamtdicke von 200 μm wurde in 24 Minuten porös gemacht.
  • Auf das poröse (100)-Si-Substrat vom P-Typ 51 wurde eine epitaxiale Si-Schicht 52 auf eine Dicke von 5 μm gemäß dem Plasma-CVD-Verfahren wachsen gelassen. Die Abscheidungsbedingungen sind wie folgt:
    Gas: SiH4
    Radiofrequenz-Leistung: 100 W
    Temperatur: 800°C
    Druck: 1 × 10–2 Torr
    Wachstumsgeschwindigkeit: 2,5 nm/s.
  • Als nächstes wurde die Oberfläche der epitaxialen Schicht 52 mit einem Glassubstrat, welches, mit einem optischen Polieren versehen, einen Erweichungspunkt um 500°C aufwies, überlagert, und durch Erhitzen in einer Stickstoffatmosphäre bei 450°C für 0,5 Stunden wurden die beiden Substrate fest miteinander verbunden. Durch das Niederdruck-CVD-Verfahren wurde Si3N4 auf die verbundenen Substrate mit einer Dicke von 0,1 μm aufgeschichtet.
  • Anschließend wurde nur der Nitridfilm 54 auf dem porösen Substrat 51 durch reaktives Ionenätzen entfernt. Dann wurde das poröse Si-Substrat durch Anwendung einer 6M KOH-Lösung chemisch weggeätzt. Als Ergebnis wurde das porös gemachte Si-Substrat mit einer Dicke von 200 μm in zwei Minuten entfernt. Nach dem Entfernen der Si3N4-Schicht konnte die einkristalline Schicht 52 mit einer Dicke von 5 μm auf dem niedererweichenden Glassubstrat 53 erhalten werden.
  • Beispiel 3
  • Ein einkristallines (100)-Si-Substrat vom P-Typ mit einem Durchmesser von 3 Inch und einer Dicke von 200 μm wurde in einer 50%igen HF-Lösung anodisiert. Die Stromdichte zu diesem Zeitpunkt betrug 100 mA/cm2. Die Geschwindigkeit der Bildung der porösen Struktur betrug zu diesem Zeitpunkt 8,4 μm/min, und das (100)-Si-Substrat vom P-Typ mit einer Gesamtdicke von 200 μm wurde in 24 Minuten porös gemacht.
  • Auf das poröse (100)-Si-Substrat vom P-Typ 51 wurde eine epitaxiale Si-Schicht auf eine Dicke von 1 μm durch das Vorspannungs-Sputterverfahren wachsen gelassen. Die Abscheidungsbedingungen sind wie folgt:
    RF-Frequenz: 100 MHz
    Radiofrequenz-Leistung: 600 W
    Temperatur: 300°C
    Ar-Gas-Druck: 8 × 10–3 Torr
    Wachstumsdauer: 120 min
    Target-Gleichstrom-Vorspannung: –200 V
    Substrat-Gleichstrom-Vorspannung: +5 V.
  • Als nächstes wurde die Oberfläche der epitaxialen Schicht 52 mit einem Glassubstrat, welches, mit einem optischen Polieren versehen, einen Erweichungspunkt um 500°C aufwies, überlagert, und durch Erhitzen in einer Stickstoffatmosphäre bei 450°C für 0,5 Stunden wurden die beiden Substrate fest miteinander verbunden. Durch das Niederdruck-CVD-Verfahren wurde Si3N4 auf die verbundenen Substrate mit einer Dicke von 0,1 μm aufgeschichtet. Anschließend wurde nur der Nitridfilm 54 auf dem porösen Substrat 51 durch reaktives Ionenätzen entfernt. Dann wurde das poröse Si-Substrat durch Anwendung einer Fluorwasserstoffsäure-Salpetersäure-Essigsäure-Lösung (1:3:8) chemisch weggeätzt. Als Ergebnis wurde das porös gemachte Si-Substrat 51 mit einer Dicke von 200 μm in zwei Minuten entfernt. Nach dem Entfernen der Si3N4-Schicht 54 konnte die einkristalline Schicht 52 mit einer Dicke von 1 μm auf dem niedererweichenden Glassubstrat 53 erhalten werden. Dieselbe Wirkung konnte ebenso erhalten werden, wenn Apiezon-Wachs anstelle von Si3N4 geschichtet war, und die porös gemachte Si-Schicht alleine konnte vollständig entfernt werden.
  • Die Dicke der erhaltenen einkristallinen Si-Schicht wurde ebenso durch Anwenden eines Abtast-Ellipsometers beurteilt. Als Ergebnis wurde gefunden, dass innerhalb der Ebene des 3-Inch-Wafers der Unterschied zwischen dem Maximalwert und dem Minimalwert der Dicke der einkristallinen Si-Schicht, verglichen mit dem Maximalwert der Dicke, auf 5% oder weniger gedrückt wurde. Als Ergebnis einer Draufsichtbeobachtung der einkristallinen Si-Schicht durch ein Transmissions-Elektronenmikroskop wurde gefunden, dass die Versetzungsdefektdichte auf 1 × 103/cm2 oder weniger gedrückt wurde, wodurch bestätigt werden konnte, dass unter Erhalt einer guten Kristallinität kein neuer Kristalldefekt bei dem Bildungsprozess der einkristallinen Si-Schicht eingeführt wurde. Als die Lebensdauer der Minoritätsladungsträger bezüglich der einkristallinen Si-Schicht durch Anwenden der MOS C-t-Methode gemessen wurde, zeigte sich ein hoher Wert von 2,0 × 10–3 s.
  • Beispiel 4
  • Ein einkristallines (100)-Si-Substrat vom P-Typ mit einem Durchmesser von 3 Inch und einer Dicke von 200 μm wurde in einer 50%igen HF-Lösung anodisiert. Die Stromdichte zu diesem Zeitpunkt betrug 100 mA/cm2. Die Geschwindigkeit der Bildung der porösen Struktur betrug zu diesem Zeitpunkt 8,4 μm/min, und das (100)-Si-Substrat vom P-Typ mit einer Gesamtdicke von 200 μm wurde in 24 Minuten porös gemacht.
  • Auf das poröse (100)-Si-Substrat vom P-Typ 51 wurde eine epitaxiale Si-Schicht auf eine Dicke von 10 μm gemäß dem Flüssigphasen-Wachstumsverfahren wachsen gelassen. Die Wachstumsbedingungen sind wie folgt:
    Lösungsmittel: Sn
    Wachstumstemperatur: 900°C
    Wachstumsatmosphäre: H2
    Wachstumsdauer: 20 min.
  • Als nächstes wurde die Oberfläche der epitaxialen Schicht 52 mit einem Glassubstrat, welches, mit einem optischen Polieren versehen, einen Erweichungspunkt um 800°C aufwies, überlagert, und durch Erhitzen in einer Stickstoffatmosphäre bei 750°C für 0,5 Stunden wurden die beiden Substrate fest miteinander verbunden. Durch das Niederdruck-CVD-Verfahren wurde Si3N4 auf die verbundenen Substrate mit einer Dicke von 0,1 μm aufgeschichtet. Anschließend wurde nur der Nitridfilm 54 auf dem porösen Substrat 51 durch reaktives Ionenätzen entfernt. Dann wurde das poröse Si-Substrat durch Anwendung einer Fluorwasserstoffsäure-Salpetersäure-Essigsäure-Lösung (1:3:8) chemisch weggeätzt. Als Ergebnis wurde das porös gemachte Si-Substrat 51 mit einer Dicke von 200 μm in zwei Minuten entfernt. Nach dem Entfernen der Si3N4-Schicht 54 konnte die einkristalline Schicht 52 mit einer Dicke von 10 μm auf dem Glas 53 erhalten werden. Dieselbe Wirkung konnte ebenso erhalten werden, wenn Apiezon-Wachs anstelle von Si3N4 geschichtet war, und die porös gemachte Si-Schicht alleine konnte vollständig entfernt werden.
  • Beispiel 5
  • Ein einkristallines (100)-Si-Substrat vom P-Typ mit einem Durchmesser von 3 Inch und einer Dicke von 200 μm wurde in einer 50%igen HF-Lösung anodisiert. Die Stromdichte zu diesem Zeitpunkt betrug 100 mA/cm2. Die Geschwindigkeit der Bildung der porösen Struktur betrug zu diesem Zeitpunkt 8,4 μm/min, und das (100)-Si-Substrat vom P-Typ mit einer Gesamtdicke von 200 μm wurde in 24 Minuten porös gemacht.
  • Auf dem porösen (100)-Si-Substrat vom P-Typ 51 wurde eine epitaxiale Si-Schicht 52 auf eine Dicke von 1 μm durch das Niederdruck-CVD-Verfahren wachsen gelassen. Die Abscheidungsbedingungen sind wie folgt:
    Quellgas: SiH4 800 Standard-cm3
    Trägergas: H2 150 l/min
    Temperatur: 850°C
    Druck: 1 × 10–2 Torr
    Wachstumsgeschwindigkeit: 3,3 nm/s.
  • Als nächstes wurde die Oberfläche der epitaxialen Schicht 52 mit einem Quarzglassubstrat 53, auf welches ein optisches Polieren angewandt war, überlagert, und durch Erhitzen in einer Stickstoffatmosphäre bei 800°C für 0,5 Stunden wurden die beiden Si-Substrate fest miteinander verbunden.
  • Durch das Niederdruck-CVD-Verfahren wurde Si3N4 auf die verbundenen Substrate mit einer Dicke von 0,1 μm aufgeschichtet. Anschließend wurde nur der Nitridfilm 54 auf dem porösen Substrat 51 durch reaktives Ionenätzen entfernt. Dann wurde das poröse Si-Substrat 51 durch Anwendung einer Fluorwasserstoffsäure-Salpetersäure-Essigsäure-Lösung (1:3:8) chemisch weggeätzt. Als Ergebnis wurde das porös gemachte Si-Substrat 51 mit einer Dicke von 200 μm in zwei Minuten entfernt. Nach dem Entfernen der Si3N4-Schicht konnte die einkristalline Schicht 52 mit einer Dicke von 1 μm auf dem Quarzglassubstrat 53 gebildet werden.
  • Als SiH2Cl2 als Quellgas angewandt wurde, konnten die dem porösen Substrat innewohnenden Charakteristika zum beschleunigten chemischen Ätzen erhalten bleiben, obgleich es erforderlich war, dass die Wachstumstemperatur um einige zehn Grade erhöht wurde.
  • Beispiel 6
  • Auf einem (100)-Si-Substrat vom P-Typ 151 mit einem Durchmesser von 4 Inch und einer Dicke von 300 μm wurde eine epitaxiale Si-Schicht 152 mit einer Dicke von 1 μm durch das CVD-Verfahren wachsen gelassen. Die Abscheidungsbedingungen sind wie folgt:
    Reaktivgas-Flussrate:
    SiH2Cl2 1000 Standard-cm3
    H2 230 l/min.
    Temperatur: 1080°C
    Druck: 80 Torr
    Dauer: 2 min.
  • Das Substrat wurde in einer 50%igen HF-Lösung anodisiert. Die Stromdichte betrug zu diesem Zeitpunkt 100 mA/cm2. Die Geschwindigkeit zur Bildung der porösen Struktur betrug zu diesem Zeitpunkt 8,4 μm/min, und das (100)-Si-Substrat vom P-Typ 151 mit einer Gesamtdicke von 300 μm wurde in 36 Minuten porös gemacht. Wie oben beschrieben wurde bei dieser Anodisierung nur das (100)-Si-Substrat vom P-Typ 151 porös gemacht, und bezüglich der epitaxialen Si-Schicht 152 gab es keine Veränderung. Als nächstes wurde die Oberfläche der epitaxialen Schicht 152 von einem Quarzglassubstrat 154, auf welches ein optisches Polieren angewandt war, überlagert, und durch Erhitzen in einer Stickstoffatmosphäre bei 800°C für 0,5 Stunden wurden die zwei Substrate fest miteinander verbunden. Anschließend wurde Si3N4 auf das verbundene Substrat durch das Niederdruck-CVD-Verfahren auf eine Dicke von 0,1 μm geschichtet. Anschließend wurde der Nitridfilm 155 auf dem porösen Substrat 153 durch reaktives Ionenätzen entfernt. Dann wurde das poröse Si-Substrat durch Verwendung einer Fluorwasserstoffsäure/Salpetersäure/Essigsäure-Lösung (1:3:8) chemisch weggeätzt. Als Ergebnis wurde das porös gemachte Si-Substrat 153 mit der Dicke von 300 μm in 4 Minuten entfernt. Nach dem Entfernen der Si3N4-Schicht 155 konnte ein Substrat mit der einkristallinen Si-Schicht 152 mit einer Dicke von 1 μm auf dem Quarzglassubstrat 154 gebildet werden.
  • Als Ergebnis einer Querschnittsbeobachtung mittels Transmissions-Elektronenmikroskop wurde bestätigt, dass unter Erhalt guter Kristallinität kein neuer Kristalldefekt in die Si-Schicht eingeführt wurde.
  • Beispiel 7
  • Auf einem (100)-Si-Substrat vom P-Typ 151 mit einem Durchmesser von 3 Inch und einer Dicke von 200 μm wurde eine epitaxiale Si-Schicht 152 mit einer Dicke von 0,5 μm durch das CVD-Verfahren wachsen gelassen. Die Abscheidungsbedingungen sind wie folgt:
    Reaktivgas-Flussrate:
    SiH2Cl2 1000 Standard-cm3
    H2 230 l/min.
    Temperatur: 1080°C
    Druck: 80 Torr
    Dauer: 1 min.
  • Das Substrat wurde in einer 50%igen HF-Lösung anodisiert. Die Stromdichte betrug zu diesem Zeitpunkt 100 mA/cm2. Die Geschwindigkeit zur Bildung der porösen Struktur betrug zu diesem Zeitpunkt 8,4 μm/min, und das (100)-Si-Substrat vom P-Typ 151 mit einer Gesamtdicke von 200 μm wurde in 24 Minuten porös gemacht. Bei dieser Anodisierung wurde nur das (100)-Si-Substrat vom P-Typ porös gemacht, und bei der epitaxialen Si-Schicht 152 gab es keine Veränderung.
  • Als nächstes wurde die Oberfläche der epitaxialen Schicht 152 von einem Quarzglassubstrat 154, auf welches ein optisches Polieren angewandt war, überlagert, und durch Erhitzen bei 800°C für 0,5 Stunden wurden die zwei Substrate fest miteinander verbunden. Si3N4 wurde durch das Niederdruck-CVD-Verfahren auf eine Dicke von 0,1 μm auf das verbundene Substrat geschichtet. Anschließend wurde der Nitridfilm 155 auf dem porösen Substrat 153 durch reaktives Ionenätzen entfernt. Dann wurde das poröse Si-Substrat durch Verwendung einer Fluorwasserstoffsäure/Salpetersäure/Essigsäure-Lösung (1:3:8) chemisch weggeätzt. Als Ergebnis wurde das porös gemachte Si-Substrat 153 mit der Dicke von 200 μm in 2 Minuten entfernt. Nach dem Entfernen der Si3N4-Schicht 155 konnte ein Substrat mit der einkristallinen Si-Schicht 152 mit einer Dicke von 0,5 μm auf dem Quarzsiliciumdioxid 154 gebildet werden. Als Ergebnis einer Querschnittsbeobachtung mittels Transmissions-Elektronenmikroskop wurde bestätigt, dass unter Erhalt guter Kristallinität kein neuer Kristalldefekt in die Si-Schicht eingeführt wurde.
  • Beispiel 8
  • Auf einer Oberfläche eines (100)-Si-Substrats vom P-Typ 151 mit einem Durchmesser von 4 Inch und einer Dicke von 300 μm wurde eine Si-Schicht vom N-Typ 152 auf eine Dicke von 1 μm durch das Ionenimplantieren von Protonen in die Oberfläche gebildet. Die Menge an implantiertem H+ betrug 5 × 1015 (Ionen/cm2). Das Substrat wurde in einer 50%igen HF-Lösung anodisiert. Die Stromdichte betrug zu diesem Zeitpunkt 100 mA/cm2. Die Geschwindigkeit zur Bildung der porösen Struktur betrug zu diesem Zeitpunkt 8,4 μm/min, und das (100) Si-Substrat vom P-Typ 151 mit einer Gesamtdicke von 300 μm wurde in 37 Minuten porös gemacht. Bei dieser Anodisierung wurde nur das (100) Si-Substrat vom P-Typ porös gemacht, und bezüglich der epitaxialen Si-Schicht vom N-Typ 152 gab es keine Veränderung. Als nächstes wurde die Oberfläche der epitaxialen Schicht vom N-Typ 152 mit einem optisch polierten Quarzglassubstrat 154 überlagert, und durch Erhitzen in einer Stickstoffatmosphäre bei 800°C für 0,5 Stunden wurden die beiden Substrate fest miteinander verbunden. Durch das Niederdruck-CVD-Verfahren wurde Si3N4 auf die verbundenen Substrate mit einer Dicke von 0,1 μm aufgeschichtet. Anschließend wurde nur der Nitridfilm 155 auf dem porösen Substrat 153 durch reaktives Ionenätzen entfernt. Dann wurde das poröse Si-Substrat durch Anwendung einer Fluorwasserstoffsäure-Salpetersäure-Essigsäure-Lösung (1:3:8) chemisch weggeätzt. Als Ergebnis wurde das porös gemachte Si-Substrat 151 mit einer Dicke von 300 μm in 4 Minuten entfernt. Nach dem Entfernen der Si3N4-Schicht 155 konnte ein Substrat mit der einkristallinen Si-Schicht 152 mit einer Dicke von 1 μm auf dem Quarzglas 154 gebildet werden.
  • Die Dicke der erhaltenen einkristallinen Si-Schicht wurde ebenso durch Anwenden eines Abtast-Ellipsometers beurteilt. Als Ergebnis wurde gefunden, dass innerhalb der Ebene des 4-Inch-Wafers der Unterschied zwischen dem Maximalwert und dem Minimalwert der Dicke der einkristallinen Si-Schicht, verglichen mit dem Maximalwert der Dicke, auf 6% oder weniger gedrückt wurde. Als Ergebnis einer Draufsichtbeobachtung der einkristallinen Si-Schicht durch ein Transmissions-Elektronenmikroskop wurde gefunden, dass die Versetzungsdefektdichte auf 1 × 103/cm2 oder weniger gedrückt wurde, wodurch bestätigt werden konnte, dass unter Erhalt einer guten Kristallinität kein neuer Kristalldefekt bei dem Bildungsprozess der einkristallinen Si-Schicht eingeführt wurde. Als die Lebensdauer der Minoritätsladungsträger bezüglich der einkristallinen Si-Schicht durch Anwenden der MOS C-t-Methode gemessen wurde, zeigte sich ein hoher Wert von 2,0 × 10–3 s.
  • Kurz gesagt kann gemäß der vorliegenden Erfindung zur Herstellung einer kristallinen Si-Schicht, die gleich einem einkristallinen Si-Wafer in der Kristallinität ausgezeichnet ist, ebenso auf einem durch Glas repräsentierten, lichttransparenten Substrat aus isolierendem Material ein Verfahren zum Bilden eines Halbleitersubstrats bereitgestellt werden, welches im Hinblick auf Produktivität, Gleichförmigkeit, Steuerbarkeit und Ökonomie ausgezeichnet ist. Gemäß der vorliegenden Erfindung kann ferner ein Verfahren zur Herstellung eines Halbleitersubstrats bereitgestellt werden, welches im Umfang der Anwendung breit ist und die Vorteile der SOI-Vorrichtung des Stands der Technik verfügbar macht.
  • Beispiel 9
  • Ein einkristallines (100)-Si-Substrat vom P-Typ mit einem Durchmesser von 3 Inch und einer Dicke von 200 μm wurde in einer 50%igen HF-Lösung anodisiert. Die Stromdichte zu diesem Zeitpunkt betrug 100 mA/cm2. Die Geschwindigkeit der Bildung der porösen Struktur betrug zu diesem Zeitpunkt 8,4 μm/min, und das (100) Si-Substrat vom P-Typ mit einer Gesamtdicke von 200 μm wurde in 24 Minuten porös gemacht.
  • Auf das poröse (100)-Si-Substrat vom P-Typ 61 wurde eine epitaxiale Si-Schicht 62 auf eine Dicke von 0,5 μm durch das MBE-Verfahren wachsen gelassen. Die Abscheidungsbedingungen sind wie folgt:
    Temperatur: 700°C
    Druck: 1 × 10–9 Torr
    Wachstumsgeschwindigkeit: 0,1 nm/s.
  • Als nächstes wurde die Oberfläche der epitaxialen Schicht 62 von einem Quarzsubstrat 63, auf welches ein optisches Polieren angewandt wurde, überlagert, und durch Erhitzen in einer Stickstoffatmosphäre bei 800°C für 0,5 Stunden wurden die beiden Substrate fest miteinander verbunden. Dann wurde das poröse Si-Substrat 61 durch Verwendung einer Fluorwasserstoffsäure/Salpetersäure/Essigsäure-Lösung (1:3:8) chemisch weggeätzt. Als Ergebnis wurde das porös gemachte Si-Substrat 61 mit der Dicke von 200 μm in zwei Minuten entfernt. Ein Substrat mit einer einkristallinen Si-Schicht 62 mit einer Dicke von 0,5 μm auf dem Quarzglas 63 konnte erhalten werden. Als Ergebnis einer Querschnittsbeurteilung durch die Transmissions-Elektronenmikroskopie wurde bestätigt, dass unter Erhalt einer guten Kristallinität kein neuer Kristalldefekt in die Si-Schicht eingeführt wurde.
  • Beispiel 10
  • Ein einkristallines (100)-Si-Substrat vom P-Typ mit einem Durchmesser von 3 Inch und einer Dicke von 200 μm wurde in einer 50%igen HF-Lösung anodisiert. Die Stromdichte zu diesem Zeitpunkt betrug 100 mA/cm2. Die Geschwindigkeit der Bildung der porösen Struktur betrug zu diesem Zeitpunkt 8,4 μm/min, und das (100)-Si-Substrat vom P-Typ mit einer Gesamtdicke von 200 μm wurde in 24 Minuten porös gemacht.
  • Auf das poröse (100)-Si-Substrat vom P-Typ 61 wurde eine epitaxiale Si-Schicht 62 auf eine Dicke von 5 μm gemäß dem Plasma-CVD-Verfahren wachsen gelassen. Die Abscheidungsbedingungen sind wie folgt:
    Gas: SiH4
    Radiofrequenz-Leistung: 100 W
    Temperatur: 800°C
    Druck: 1 × 10–2 Torr
    Wachstumsgeschwindigkeit: 2,5 nm/s.
  • Als nächstes wurde die Oberfläche der epitaxialen Schicht 62 mit einem Glassubstrat, welches, mit einem optischen Polieren versehen, einen Erweichungspunkt um 500°C aufwies, überlagert, und durch Erhitzen in einer Stickstoffatmosphäre bei 450°C für 0,5 Stunden wurden die beiden Substrate fest miteinander verbunden. Dann wurde das poröse Si-Substrat 61 durch Anwendung einer 6M KOH-Lösung chemisch weggeätzt. Als Ergebnis wurde das porös gemachte Si-Substrat 61 mit einer Dicke von 200 μm in zwei Minuten entfernt. Ein Substrat mit der einkristalline Schicht 62 mit einer Dicke von 5 μm auf dem niedererweichenden Glas 63 konnte erhalten werden.
  • Beispiel 11
  • Ein einkristallines (100)-Si-Substrat vom P-Typ mit einem Durchmesser von 3 Inch und einer Dicke von 200 μm wurde in einer 50%igen HF-Lösung anodisiert. Die Stromdichte zu diesem Zeitpunkt betrug 100 mA/cm2. Die Geschwindigkeit der Bildung der porösen Struktur betrug zu diesem Zeitpunkt 8,4 μm/min, und das (100)-Si-Substrat vom P-Typ mit einer Gesamtdicke von 200 μm wurde in 24 Minuten porös gemacht.
  • Auf das poröse (100)-Si-Substrat vom P-Typ 61 wurde eine epitaxiale Si-Schicht 62 auf eine Dicke von 1 μm durch das Vorspannungs-Sputterverfahren wachsen gelassen. Die Abscheidungsbedingungen sind wie folgt:
    RF-Frequenz: 100 MHz
    Radiofrequenz-Leistung: 600 W
    Temperatur: 300°C
    Ar-Gas-Druck: 8 × 10–3 Torr
    Wachstumsdauer: 120 min
    Target-Gleichstrom-Vorspannung: –200 V
    Substrat-Gleichstrom-Vorspannung: +5 V.
  • Als nächstes wurde die Oberfläche der epitaxialen Schicht 62 mit einem Glassubstrat 63, welches, mit einem optischen Polieren versehen, einen Erweichungspunkt um 500°C aufwies, überlagert, und durch Erhitzen in einer Stickstoffatmosphäre bei 450°C für 0,5 Stunden wurden die beiden Substrate fest miteinander verbunden. Dann wurde das poröse Si-Substrat 61 durch Anwendung einer 7M NaOH-Lösung chemisch weggeätzt.
  • Wie oben beschrieben ist die chemische Ätzgeschwindigkeit von gewöhnlichem Si-Einkristall in Bezug auf die 7M NaOH-Lösung etwas weniger als 1 μm pro Minute, wohingegen die chemische Ätzgeschwindigkeit der porösen Schicht auf das etwa 100-fache davon beschleunigt ist. Das heißt, das porös gemachte Si-Substrat 61 mit einer Dicke von 200 μm wurde in zwei Minuten entfernt. Ein Substrat mit der einkristallinen Si-Schicht 62 mit einer Dicke von 1,0 μm auf dem Glas mit niedrigem Schmelzpunkt 63 konnte gebildet werden.
  • Die Dicke der erhaltenen einkristallinen Si-Schicht wurde ebenso durch Anwenden eines Abtast-Ellipsometers beurteilt. Als Ergebnis wurde gefunden, dass innerhalb der Ebene des 3-Inch-Wafers der Unterschied zwischen dem Maximalwert und dem Minimalwert der Dicke der einkristallinen Si-Schicht, verglichen, mit dem Maximalwert der Dicke, auf 5% oder weniger gedrückt wurde. Als Ergebnis einer Draufsichtbeobachtung der einkristallinen Si-Schicht durch ein Transmissions-Elektronenmikroskop wurde gefunden, dass die Versetzungsdefektdichte auf 1 × 103/cm2 oder weniger gedrückt wurde, wodurch bestätigt werden konnte, dass unter Erhalt einer guten Kristallinität kein neuer Kristalldefekt bei dem Bildungsprozess der einkristallinen Si-Schicht eingeführt wurde. Als die Lebensdauer der Minoritätsladungsträger bezüglich der einkristallinen Si-Schicht durch Anwenden der MOS C-t-Methode gemessen wurde, zeigte sich ein hoher Wert von 2,0 × 10–3 s.
  • Beispiel 12
  • Ein einkristallines (100)-Si-Substrat vom P-Typ mit einem Durchmesser von 3 Inch und einer Dicke von 200 μm wurde in einer 50%igen HF-Lösung anodisiert. Die Stromdichte zu diesem Zeitpunkt betrug 100 mA/cm2. Die Geschwindigkeit der Bildung der porösen Struktur betrug zu diesem Zeitpunkt 8,4 μm/min, und das (100)-Si-Substrat vom P-Typ mit einer Gesamtdicke von 200 μm wurde in 24 Minuten porös gemacht.
  • Auf das poröse (100)-Si-Substrat vom P-Typ 61 wurde eine epitaxiale Si-Schicht 62 auf eine Dicke von 10 μm gemäß dem Flüssigphasen-Wachstumsverfahren wachsen gelassen. Die Wachstumsbedingungen sind wie folgt:
    Lösungsmittel: Sn
    Wachstumstemperatur: 900°C
    Wachstumsatmosphäre: H2
    Wachstumsdauer: 20 min.
  • Als nächstes wurde die Oberfläche der epitaxialen Schicht 62 mit einem Glassubstrat 63, welches, mit einem optischen Polieren versehen, einen Erweichungspunkt um 800°C aufwies, überlagert, und durch Erhitzen in einer Stickstoffatmosphäre bei 750°C für 0,5 Stunden wurden die beiden Substrate fest miteinander verbunden. Dann wurde das poröse Si-Substrat 61 durch Anwendung einer Fluorwasserstoffsäure-Salpetersäure-Essigsäure-Lösung chemisch weggeätzt. Als Ergebnis wurde das porös gemachte Si-Substrat 61 mit einer Dicke von 200 μm in zwei Minuten entfernt. Ein Substrat mit der einkristallinen Schicht 62 mit einer Dicke von 10 μm auf dem Glas 63 konnte erhalten werden.
  • Beispiel 13
  • Ein einkristallines (100)-Si-Substrat vom P-Typ mit einem Durchmesser von 3 Inch und einer Dicke von 200 μm wurde in einer 50%igen HF-Lösung anodisiert. Die Stromdichte zu diesem Zeitpunkt betrug 100 mA/cm2. Die Geschwindigkeit der Bildung der porösen Struktur betrug zu diesem Zeitpunkt 8,4 μm/min, und das (100)-Si-Substrat vom P-Typ mit einer Gesamtdicke von 200 μm wurde in 24 Minuten porös gemacht.
  • Auf dem porösen (100)-Si-Substrat vom P-Typ 61 wurde eine epitaxiale Si-Schicht auf eine Dicke von 1 μm durch das Niederdruck-CVD-Verfahren wachsen gelassen. Die Abscheidungsbedingungen sind wie folgt:
    Quellgas: SiH4 800 Standard-cm3
    Trägergas: H2 150 l/min
    Temperatur: 850°C
    Druck: 1 × 10–2 Torr
    Wachstumsgeschwindigkeit: 3,3 nm/s.
  • Als nächstes wurde die Oberfläche der epitaxialen Schicht 62 mit einem Quarzglassubstrat 63, auf welches ein optisches Polieren angewandt war, überlagert, und durch Erhitzen in einer Stickstoffatmosphäre bei 800°C für 0,5 Stunden wurden die beiden Si-Substrate fest miteinander verbunden. Dann wurde das poröse Si-Substrat 61 durch Anwendung einer Fluorwasserstoffsäure-Salpetersäure-Essigsäure-Lösung chemisch weggeätzt. Als Ergebnis wurde das porös gemachte Si-Substrat 61 mit einer Dicke von 200 μm in zwei Minuten entfernt. Ein Substrat mit der einkristallinen Schicht 62 mit einer Dicke von 1 μm auf dem Quarzglas 63 konnte gebildet werden. Als SiH2Cl2 als Quellgas angewandt wurde, konnten die dem porösen Substrat innewohnenden Charakteristika zum beschleunigten chemischen Ätzen erhalten bleiben, obgleich es erforderlich war, dass die Wachstumstemperatur um einige zehn Grade erhöht wurde.
  • Beispiel 14
  • Auf einem (100)-Si-Substrat vom P-Typ 161 mit einem Durchmesser von 4 Inch und einer Dicke von 300 μm wurde eine epitaxiale Si-Schicht 162 mit einer Dicke von 1 μm durch das CVD-Verfahren wachsen gelassen. Die Abscheidungsbedingungen sind wie folgt:
    Reaktivgas-Flussrate:
    SiH2Cl2 1000 Standard-cm3
    H2 230 l/min.
    Temperatur: 1080°C
    Druck: 80 Torr
    Dauer: 2 min.
  • Das Substrat wurde in einer 50%igen HF-Lösung anodisiert. Die Stromdichte betrug zu diesem Zeitpunkt 100 mA/cm2. Die Geschwindigkeit zur Bildung der porösen Struktur betrug zu diesem Zeitpunkt 8,4 μm/min, und das (100) Si-Substrat vom P-Typ 161 mit einer Gesamtdicke von 300 μm wurde in 37 Minuten porös gemacht. Bei dieser Anodisierung wurde nur das (100)-Si-Substrat vom P-Typ 161 porös gemacht, und bezüglich der epitaxialen Si-Schicht 162 gab es keine Veränderung. Als nächstes wurde die Oberfläche der epitaxialen Schicht von einem optisch polierten Quarzglassubstrat 164 überlagert, und durch Erhitzen in einer Stickstoffatmosphäre bei 800°C für 0,5 Stunden wurden die zwei Substrate fest miteinander verbunden. Dann wurde das poröse Si-Substrat 163 durch Verwendung einer Fluorwasserstoffsäure/Salpetersäure/Essigsäure-Lösung (1:3:8) chemisch weggeätzt. Als Ergebnis wurde das porös gemachte Si-Substrat 163 mit der Dicke von 300 μm in 4 Minuten entfernt. Ein Substrat mit der einkristallinen Si-Schicht 162 mit einer Dicke von 1 μm auf dem Quarzglassubstrat 164 konnte gebildet werden.
  • Die Dicke der erhaltenen einkristallinen Si-Schicht wurde ebenso durch Anwenden eines Abtast-Ellipsometers beurteilt. Als Ergebnis wurde gefunden, dass innerhalb der Ebene des 4-Inch-Wafers der Unterschied zwischen dem Maximalwert und dem Minimalwert der Dicke der einkristallinen Si-Schicht, verglichen mit dem Maximalwert der Dicke, auf 7% oder weniger gedrückt wurde. Als Ergebnis einer Draufsichtbeobachtung der einkristallinen Si-Schicht durch ein Transmissions-Elektronenmikroskop wurde gefunden, dass die Versetzungsdefektdichte auf 1 × 103/cm2 oder weniger gedrückt wurde, wodurch bestätigt werden konnte, dass unter Erhalt einer guten Kristallinität kein neuer Kristalldefekt bei dem Bildungsprozess der einkristallinen Si-Schicht eingeführt wurde. Als die Lebensdauer der Minoritätsladungsträger bezüglich der einkristallinen Si-Schicht durch Anwenden der MOS C-t-Methode gemessen wurde, zeigte sich ein hoher Wert von 2,0 × 10–3 s.
  • Beispiel 15
  • Auf einem (100)-Si-Substrat vom P-Typ 161 mit einem Durchmesser von 3 Inch und einer Dicke von 200 μm wurde eine epitaxiale Si-Schicht 162 mit einer Dicke von 0,5 μm durch das CVD-Verfahren wachsen gelassen. Die Abscheidungsbedingungen sind wie folgt:
    Reaktivgas-Flussrate:
    SiH2Cl2 1000 Standard-cm3
    H2 230 l/min.
    Temperatur: 1080°C
    Druck: 80 Torr
    Dauer: 1 min.
  • Das Substrat wurde in einer 50%igen HF-Lösung anodisiert. Die Stromdichte betrug zu diesem Zeitpunkt 100 mA/cm2. Die Geschwindigkeit zur Bildung der porösen Struktur betrug zu diesem Zeitpunkt 8,4 μm/min, und das (100)-Si-Substrat vom P-Typ 161 mit einer Gesamtdicke von 200 μm wurde in 24 Minuten porös gemacht. Bei dieser Anodisierung wurde nur das (100)-Si-Substrat vom P-Typ 161 porös gemacht, und bei der epitaxialen Si-Schicht 162 gab es keine Veränderung.
  • Als nächstes wurde die Oberfläche der epitaxialen Schicht 162 von einem optisch polierten Quarzglassubstrat 164 überlagert, und durch Erhitzen bei 800°C für 0,5 Stunden wurden die zwei Substrate fest miteinander verbunden. Dann wurde das poröse Si-Substrat 163 durch Verwendung einer Fluorwasserstoffsäure/Salpetersäure/Essigsäure-Lösung chemisch weggeätzt. Als Ergebnis wurde das porös gemachte Si-Substrat mit der Dicke von 200 μm in 2 Minuten entfernt. Eine einkristalline Si-Schicht mit einer Dicke von 0,5 μm auf dem Glassubstrat konnte gebildet werden. Als Ergebnis einer Querschnittsbeobachtung mittels Transmissions-Elektronenmikroskop wurde bestätigt, dass unter Erhalt guter Kristallinität kein neuer Kristalldefekt in die Si-Schicht eingeführt wurde.
  • Beispiel 16
  • Auf einer Oberfläche eines (100)-Si-Substrats vom P-Typ 161 mit einem Durchmesser von 3 Inch und einer Dicke von 200 μm wurde eine Si-Schicht vom N-Typ 162 auf eine Dicke von 1 μm durch das Ionenimplantieren von Protonen in die Oberfläche gebildet. Die Menge an implantiertem H+ betrug 5 × 1015 (Ionen/cm2). Das Substrat wurde in einer 50%igen HF-Lösung anodisiert. Die Stromdichte betrug zu diesem Zeitpunkt 100 mA/cm2. Die Geschwindigkeit zur Bildung der porösen Struktur betrug zu diesem Zeitpunkt 8,4 μm/min, und das (100) Si-Substrat vom P-Typ 161 mit einer Gesamtdicke von 200 μm wurde in 24 Minuten porös gemacht. Bei dieser Anodisierung wurde nur das (100)-Si-Substrat vom P-Typ 161 porös gemacht, und bezüglich der epitaxialen Si-Schicht vom N-Typ 162 gab es keine Veränderung. Als nächstes wurde die Oberfläche der epitaxialen Schicht vom N-Typ 162 von einem optisch polierten Quarzglassubstrat 164 überlagert, und durch Erhitzen bei 800°C für 0,5 Stunden wurden die beiden Substrate fest miteinander verbunden. Dann wurde das poröse Si-Substrat 163 durch Anwendung einer Fluorwasserstoffsäure/Salpetersäure/Essigsäure-Lösung (1:3:8) chemisch weggeätzt. Als Ergebnis wurde das porös gemachte Si-Substrat 163 mit einer Dicke von 200 μm in 4 Minuten entfernt. Eine einkristalline Si-Schicht 162 mit einer Dicke von 1 μm auf dem Glassubstrat 164 konnte gebildet werden. Als Ergebnis einer Querschnittsbeobachtung mittels Transmissions-Elektronenmikroskop wurde bestätigt, dass unter Erhalt guter Kristallinität kein neuer Kristalldefekt in die Si-Schicht eingeführt wurde.

Claims (20)

  1. Verfahren zur Herstellung eines Halbleiterelements umfassend die Schritte: Herstellen eines ersten Elements mit einer porösen einkristallinen Halbleiterschicht (51, 153, 61, 163, 1301) und einer nicht porösen einkristallinen Halbleiterschicht (52, 152, 62, 162, 1300), Binden des ersten Elements an ein lichtdurchlässiges zweites Element (53, 154, 63, 164, 1304), das ein isolierendes Material ist, auf solch eine Weise, dass die nicht poröse einkristalline Halbleiterschicht (52, 152, 62, 162, 1300) innerhalb der zu erhaltenden Vielschichtstruktur angeordnet wird, und dann selektives Ätzen der porösen einkristallinen Halbleiterschicht (51, 153, 61, 163, 1301).
  2. Verfahren zur Herstellung eines Halbleiterelements nach Anspruch 1, wobei der einkristalline Halbleiter Silicium umfasst.
  3. Verfahren zur Herstellung eines Halbleiterelements nach Anspruch 1, wobei die poröse einkristalline Halbleiterschicht (51, 153, 61, 163, 1301) vom P-Typ ist.
  4. Verfahren zur Herstellung eines Halbleiterelements nach Anspruch 1, wobei die nicht poröse einkristalline Halbleiterschicht (52, 152, 62, 162, 1300) eine Dicke von 50 μm oder weniger aufweist.
  5. Verfahren zur Herstellung eines Halbleiterelements nach Anspruch 1, wobei der Bindungsschritt in einer stickstoffhaltigen Atmosphäre durchgeführt wird.
  6. Verfahren zur Herstellung eines Halbleiterelements nach Anspruch 1, wobei der Bindungsschritt eine Hitzebehandlung einschließt.
  7. Verfahren zur Herstellung eines Halbleiterelements nach Anspruch 1, wobei die nicht poröse einkristalline Halbleiterschicht (52, 152, 62, 162, 1300) durch epitaxiales Wachstum gebildet wird.
  8. Verfahren zur Herstellung eines Halbleiterelements nach Anspruch 1, wobei die nicht poröse einkristalline Halbleiterschicht (52, 152, 62, 162, 1300) gemäß einem Verfahren ausgewählt aus dem Molekularstrahl-Epitaxieverfahren, dem Plasma-CVD-Verfahren, dem Niederdruck-CVD-Verfahren, dem Photo-CVD-Verfahren, dem Flüssigphasen-Wachstumsverfahren oder dem Vorspannungs-Sputterverfahren gebildet wird.
  9. Verfahren zur Herstellung eines Halbleiterelements nach Anspruch 1, wobei die poröse einkristalline Halbleiterschicht (51, 153, 61, 163, 1301) erhalten wird, indem eine nicht poröse einkristalline Halbleiterschicht durch anodische Behandlung porös ausgebildet wird.
  10. Verfahren zur Herstellung eines Halbleiterelements nach Anspruch 9, wobei die anodische Behandlung in einer HF-Lösung durchgeführt wird.
  11. Verfahren zur Herstellung eines Halbleiterelements nach Anspruch 1, wobei die nicht poröse einkristalline Halbleiterschicht (52, 152, 62, 162, 1300) intrinsisch oder vom N-Typ ist.
  12. Verfahren zur Herstellung eines Halbleiterelements nach Anspruch 11, wobei das Silicium vom N-Typ durch Protonenimplantation oder epitaxiales Wachstum gebildet wird.
  13. Verfahren zur Herstellung eines Halbleiterelements nach Anspruch 1, wobei das lichtdurchlässige zweite Element ein Glas umfasst.
  14. Verfahren zur Herstellung eines Halbleiterelements nach Anspruch 13, wobei das Glas ein Quarzglas ist.
  15. Verfahren zur Herstellung eines Halbleiterelements nach Anspruch 1, wobei das selektive Ätzen der porösen einkristallinen Halbleiterschicht (51, 153, 61, 163, 1301) in einem Zustand durchgeführt wird, in dem das erste und zweite Element, die miteinander verbunden sind, mit einem Anti-Ätzmaterial (54, 155) bedeckt sind.
  16. Verfahren zur Herstellung eines Halbleiterelements nach Anspruch 15, wobei das Anti-Ätzmaterial (54, 155) Siliciumnitrid ist.
  17. Verfahren zur Herstellung eines Halbleiterelements nach Anspruch 15, wobei das Anti-Ätzmaterial (54, 155) Apiezonwachs ist.
  18. Verfahren zur Herstellung eines Halbleiterelements nach einem der Ansprüche 1 bis 17, wobei das erste Element mit einer porösen einkristallinen Halbleiterschicht (51, 61) und einer nicht porösen einkristallinen Halbleiterschicht (52, 62) gebildet wird, indem eine nicht poröse einkristalline Halbleiterschicht porös ausgebildet wird, um die poröse einkristalline Halbleiterschicht (51, 61) zu bilden, und die nicht poröse einkristalline Halbleiterschicht (52, 62) auf der porösen einkristallinen Halbleiterschicht (51, 61) gebildet wird.
  19. Verfahren zur Herstellung eines Halbleiterelements nach einem der Ansprüche 1 bis 17, wobei das erste Element mit einer porösen einkristallinen Halbleiterschicht (153, 163) und einer nicht porösen einkristallinen Halbleiterschicht (152, 162) durch die Schritte gebildet wird: Bilden einer zweiten einkristallinen Halbleiterschicht (152, 162) eines zweiten elektrisch leitfähigen Typs auf einer ersten einkristallinen Halbleiterschicht (151, 161) eines ersten elektrisch leitfähigen Typs, und Porösmachen der ersten einkristallinen Halbleiterschicht (151, 161), um die poröse einkristalline Halbleiterschicht (153, 163) zu bilden.
  20. Verfahren zur Herstellung eines Halbleiterelements nach einem der Ansprüche 1 bis 17, wobei das erste Element hergestellt wird, indem ein nicht poröses einkristallines Halbleitersubstrat teilweise porös gemacht wird, um eine poröse einkristalline Halbleiterschicht (1301) auf einer ersten nicht porösen einkristallinen Halbleiterschicht (1300) zu bilden, und indem eine zweite nicht poröse einkristalline Halbleiterschicht (1302) auf der porösen einkristallinen Halbleiterschicht (1301) gebildet wird, wobei der Bindungsschritt durchgeführt wird, indem die Oberfläche der zweiten nicht porösen einkristallinen Halbleiterschicht (1302) auf eine isolierende Schicht (1305) des zweiten Elements (1304) gebunden und die erste nicht poröse einkristalline Halbleiterschicht (1300) entfernt wird, bevor die poröse einkristalline Halbleiterschicht (1301) durch Ätzen entfernt wird.
DE69133359T 1990-08-03 1991-08-02 Verfahren zur Herstellung eines SOI-Substrats Expired - Fee Related DE69133359T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP20654890 1990-08-03
JP20654890 1990-08-03

Publications (2)

Publication Number Publication Date
DE69133359D1 DE69133359D1 (de) 2004-03-11
DE69133359T2 true DE69133359T2 (de) 2004-12-16

Family

ID=16525210

Family Applications (2)

Application Number Title Priority Date Filing Date
DE69133359T Expired - Fee Related DE69133359T2 (de) 1990-08-03 1991-08-02 Verfahren zur Herstellung eines SOI-Substrats
DE69133004T Expired - Lifetime DE69133004T2 (de) 1990-08-03 1991-08-02 Verfahren zur Herstellung eines Halbleiterkörpers

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE69133004T Expired - Lifetime DE69133004T2 (de) 1990-08-03 1991-08-02 Verfahren zur Herstellung eines Halbleiterkörpers

Country Status (10)

Country Link
US (2) US5371037A (de)
EP (3) EP0688048A3 (de)
KR (1) KR950014609B1 (de)
CN (1) CN1056940C (de)
AT (2) ATE259098T1 (de)
CA (1) CA2048339C (de)
DE (2) DE69133359T2 (de)
MY (1) MY141499A (de)
SG (1) SG59963A1 (de)
TW (1) TW334578B (de)

Families Citing this family (340)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2061264C (en) * 1991-02-15 1999-11-16 Kiyofumi Sakaguchi Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
US6171512B1 (en) 1991-02-15 2001-01-09 Canon Kabushiki Kaisha Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
CA2069038C (en) * 1991-05-22 1997-08-12 Kiyofumi Sakaguchi Method for preparing semiconductor member
DE69233314T2 (de) * 1991-10-11 2005-03-24 Canon K.K. Verfahren zur Herstellung von Halbleiter-Produkten
DE69232432T2 (de) 1991-11-20 2002-07-18 Canon Kk Verfahren zur Herstellung einer Halbleiteranordnung
EP1251556B1 (de) * 1992-01-30 2010-03-24 Canon Kabushiki Kaisha Herstellungsverfahren für Halbleitersubstrat
JP3214631B2 (ja) * 1992-01-31 2001-10-02 キヤノン株式会社 半導体基体及びその作製方法
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JP3250673B2 (ja) * 1992-01-31 2002-01-28 キヤノン株式会社 半導体素子基体とその作製方法
JP3191061B2 (ja) * 1992-01-31 2001-07-23 キヤノン株式会社 半導体装置及び液晶表示装置
DE4417154C2 (de) * 1993-05-20 1998-07-02 Gold Star Electronics Dünnfilmtransistor und Verfahren zu deren Herstellung
JPH0799295A (ja) * 1993-06-07 1995-04-11 Canon Inc 半導体基体の作成方法及び半導体基体
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
TW330313B (en) * 1993-12-28 1998-04-21 Canon Kk A semiconductor substrate and process for producing same
US7148119B1 (en) 1994-03-10 2006-12-12 Canon Kabushiki Kaisha Process for production of semiconductor substrate
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
JP3293736B2 (ja) 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
JP3352340B2 (ja) 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
US20030087503A1 (en) * 1994-03-10 2003-05-08 Canon Kabushiki Kaisha Process for production of semiconductor substrate
US6107213A (en) * 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
US6103598A (en) * 1995-07-13 2000-08-15 Canon Kabushiki Kaisha Process for producing semiconductor substrate
CN1076861C (zh) * 1995-07-21 2001-12-26 佳能株式会社 半导体衬底及其制造方法
SG60012A1 (en) * 1995-08-02 1999-02-22 Canon Kk Semiconductor substrate and fabrication method for the same
JP3250722B2 (ja) * 1995-12-12 2002-01-28 キヤノン株式会社 Soi基板の製造方法および製造装置
JP3250721B2 (ja) * 1995-12-12 2002-01-28 キヤノン株式会社 Soi基板の製造方法
TW374196B (en) * 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
US8018058B2 (en) * 2004-06-21 2011-09-13 Besang Inc. Semiconductor memory device
US8058142B2 (en) * 1996-11-04 2011-11-15 Besang Inc. Bonded semiconductor structure and method of making the same
US20050280155A1 (en) * 2004-06-21 2005-12-22 Sang-Yun Lee Semiconductor bonding and layer transfer method
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
SG55413A1 (en) * 1996-11-15 1998-12-21 Method Of Manufacturing Semico Method of manufacturing semiconductor article
US6054363A (en) * 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
EP0851513B1 (de) * 1996-12-27 2007-11-21 Canon Kabushiki Kaisha Herstellungsverfahren eines Halbleiter-Bauelements und Herstellungsverfahren einer Solarzelle
US6756289B1 (en) 1996-12-27 2004-06-29 Canon Kabushiki Kaisha Method of producing semiconductor member and method of producing solar cell
CA2231625C (en) * 1997-03-17 2002-04-02 Canon Kabushiki Kaisha Semiconductor substrate having compound semiconductor layer, process for its production, and electronic device fabricated on semiconductor substrate
CA2232796C (en) * 1997-03-26 2002-01-22 Canon Kabushiki Kaisha Thin film forming process
SG63832A1 (en) 1997-03-26 1999-03-30 Canon Kk Substrate and production method thereof
SG71094A1 (en) * 1997-03-26 2000-03-21 Canon Kk Thin film formation using laser beam heating to separate layers
US6382292B1 (en) * 1997-03-27 2002-05-07 Canon Kabushiki Kaisha Method and apparatus for separating composite member using fluid
JP3492142B2 (ja) 1997-03-27 2004-02-03 キヤノン株式会社 半導体基材の製造方法
US5981400A (en) * 1997-09-18 1999-11-09 Cornell Research Foundation, Inc. Compliant universal substrate for epitaxial growth
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
US6306729B1 (en) 1997-12-26 2001-10-23 Canon Kabushiki Kaisha Semiconductor article and method of manufacturing the same
US6413874B1 (en) 1997-12-26 2002-07-02 Canon Kabushiki Kaisha Method and apparatus for etching a semiconductor article and method of preparing a semiconductor article by using the same
US6418999B1 (en) * 1997-12-26 2002-07-16 Cannon Kabushiki Kaisha Sample separating apparatus and method, and substrate manufacturing method
US6171982B1 (en) 1997-12-26 2001-01-09 Canon Kabushiki Kaisha Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same
JP4323577B2 (ja) 1997-12-26 2009-09-02 キヤノン株式会社 分離方法および半導体基板の製造方法
JP4075021B2 (ja) * 1997-12-26 2008-04-16 ソニー株式会社 半導体基板の製造方法および薄膜半導体部材の製造方法
JP3501642B2 (ja) * 1997-12-26 2004-03-02 キヤノン株式会社 基板処理方法
SG71903A1 (en) 1998-01-30 2000-04-18 Canon Kk Process of reclamation of soi substrate and reproduced substrate
US6417108B1 (en) 1998-02-04 2002-07-09 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
TW437078B (en) 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
US6540861B2 (en) * 1998-04-01 2003-04-01 Canon Kabushiki Kaisha Member separating apparatus and processing apparatus
JP3697106B2 (ja) 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
US6388290B1 (en) 1998-06-10 2002-05-14 Agere Systems Guardian Corp. Single crystal silicon on polycrystalline silicon integrated circuits
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6423614B1 (en) * 1998-06-30 2002-07-23 Intel Corporation Method of delaminating a thin film using non-thermal techniques
US6180497B1 (en) 1998-07-23 2001-01-30 Canon Kabushiki Kaisha Method for producing semiconductor base members
TW444266B (en) 1998-07-23 2001-07-01 Canon Kk Semiconductor substrate and method of producing same
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6335269B1 (en) 1998-09-04 2002-01-01 Canon Kabushiki Kaisha Semiconductor substrate and method for producing the same
EP0996145A3 (de) * 1998-09-04 2000-11-08 Canon Kabushiki Kaisha Verfahren zur Herstellung von Halbleitersubstraten
JP2000349264A (ja) 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
US6417069B1 (en) 1999-03-25 2002-07-09 Canon Kabushiki Kaisha Substrate processing method and manufacturing method, and anodizing apparatus
US6375738B1 (en) 1999-03-26 2002-04-23 Canon Kabushiki Kaisha Process of producing semiconductor article
US6410436B2 (en) 1999-03-26 2002-06-25 Canon Kabushiki Kaisha Method of cleaning porous body, and process for producing porous body, non-porous film or bonded substrate
US6326279B1 (en) 1999-03-26 2001-12-04 Canon Kabushiki Kaisha Process for producing semiconductor article
EP1039513A3 (de) 1999-03-26 2008-11-26 Canon Kabushiki Kaisha Verfahren zur Herstellung einer SOI-Scheibe
EP1187183A4 (de) * 1999-04-16 2009-01-14 Tokyo Electron Ltd Herstellung eines halbleiterteiles und zugehörige fertigungsstrasse
JP2001015721A (ja) 1999-04-30 2001-01-19 Canon Inc 複合部材の分離方法及び薄膜の製造方法
US6653209B1 (en) 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
TW587332B (en) 2000-01-07 2004-05-11 Canon Kk Semiconductor substrate and process for its production
CN1119830C (zh) * 2000-04-27 2003-08-27 中国科学院上海冶金研究所 一种器件转移方法
US6635552B1 (en) * 2000-06-12 2003-10-21 Micron Technology, Inc. Methods of forming semiconductor constructions
JP2002050749A (ja) 2000-07-31 2002-02-15 Canon Inc 複合部材の分離方法及び装置
JP2002075917A (ja) * 2000-08-25 2002-03-15 Canon Inc 試料の分離装置及び分離方法
US6429070B1 (en) * 2000-08-30 2002-08-06 Micron Technology, Inc. DRAM cell constructions, and methods of forming DRAM cells
JP2002110949A (ja) 2000-09-28 2002-04-12 Canon Inc Soiの熱処理方法及び製造方法
US6660606B2 (en) 2000-09-29 2003-12-09 Canon Kabushiki Kaisha Semiconductor-on-insulator annealing method
JP2002110688A (ja) 2000-09-29 2002-04-12 Canon Inc Soiの熱処理方法及び製造方法
JP2002353423A (ja) * 2001-05-25 2002-12-06 Canon Inc 板部材の分離装置及び処理方法
JP2002353081A (ja) 2001-05-25 2002-12-06 Canon Inc 板部材の分離装置及び分離方法
JP2003017667A (ja) * 2001-06-29 2003-01-17 Canon Inc 部材の分離方法及び分離装置
JP2003017668A (ja) * 2001-06-29 2003-01-17 Canon Inc 部材の分離方法及び分離装置
US7011864B2 (en) * 2001-09-04 2006-03-14 Tokyo Electron Limited Film forming apparatus and film forming method
US6783862B2 (en) * 2001-12-13 2004-08-31 International Business Machines Corporation Toughness, adhesion and smooth metal lines of porous low k dielectric interconnect structures
US20030230778A1 (en) * 2002-01-30 2003-12-18 Sumitomo Mitsubishi Silicon Corporation SOI structure having a SiGe Layer interposed between the silicon and the insulator
US6649492B2 (en) 2002-02-11 2003-11-18 International Business Machines Corporation Strained Si based layer made by UHV-CVD, and devices therein
TWI300589B (de) * 2002-07-17 2008-09-01 Univ Nat Chiao Tung
JP2004056046A (ja) * 2002-07-24 2004-02-19 Disco Abrasive Syst Ltd Soi基板の加工方法
US7608927B2 (en) * 2002-08-29 2009-10-27 Micron Technology, Inc. Localized biasing for silicon on insulator structures
JP2004103600A (ja) * 2002-09-04 2004-04-02 Canon Inc 基板及びその製造方法
EP1396883A3 (de) * 2002-09-04 2005-11-30 Canon Kabushiki Kaisha Substrat und Herstellungsverfahren dafür
JP2004103855A (ja) * 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103946A (ja) * 2002-09-11 2004-04-02 Canon Inc 基板及びその製造方法
US20040124088A1 (en) * 2002-12-26 2004-07-01 Canon Kabushiki Kaisha Processing apparatus
US20100133695A1 (en) * 2003-01-12 2010-06-03 Sang-Yun Lee Electronic circuit with embedded memory
FR2851846A1 (fr) * 2003-02-28 2004-09-03 Canon Kk Systeme de liaison et procede de fabrication d'un substrat semi-conducteur
JP2004335662A (ja) * 2003-05-06 2004-11-25 Canon Inc 部材及び部材の製造方法
TWI244774B (en) * 2003-05-06 2005-12-01 Canon Kk Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor
JP2004335642A (ja) * 2003-05-06 2004-11-25 Canon Inc 基板およびその製造方法
US20050124137A1 (en) * 2003-05-07 2005-06-09 Canon Kabushiki Kaisha Semiconductor substrate and manufacturing method therefor
JP2005005509A (ja) * 2003-06-12 2005-01-06 Canon Inc 薄膜トランジスタ及びその製造方法
US8071438B2 (en) * 2003-06-24 2011-12-06 Besang Inc. Semiconductor circuit
US20100190334A1 (en) * 2003-06-24 2010-07-29 Sang-Yun Lee Three-dimensional semiconductor structure and method of manufacturing the same
JP2005070360A (ja) * 2003-08-22 2005-03-17 Sony Corp 電気回路基板
US20050132332A1 (en) * 2003-12-12 2005-06-16 Abhay Sathe Multi-location coordinated test apparatus
JP2005183845A (ja) * 2003-12-22 2005-07-07 Canon Inc 多孔質シリコン領域を有する部材、及び、シリコンを含む部材の製造方法
JP4416547B2 (ja) * 2004-03-22 2010-02-17 キヤノン株式会社 評価方法
JP2005347301A (ja) * 2004-05-31 2005-12-15 Canon Inc 基板の作製方法
JP2005347302A (ja) * 2004-05-31 2005-12-15 Canon Inc 基板の製造方法
JP4771510B2 (ja) * 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法
WO2006012544A2 (en) * 2004-07-22 2006-02-02 The Board Of Trustees Of The Leland Stanford Junior University Germanium substrate-type materials and approach therefor
KR100601976B1 (ko) * 2004-12-08 2006-07-18 삼성전자주식회사 스트레인 실리콘 온 인슐레이터 구조체 및 그 제조방법
US20060194441A1 (en) * 2005-02-25 2006-08-31 Sakae Koyata Method for etching a silicon wafer and method for performing differentiation between the obverse and the reverse of a silicon wafer using the same method
US8367524B2 (en) * 2005-03-29 2013-02-05 Sang-Yun Lee Three-dimensional integrated circuit structure
US20110143506A1 (en) * 2009-12-10 2011-06-16 Sang-Yun Lee Method for fabricating a semiconductor memory device
US7262112B2 (en) * 2005-06-27 2007-08-28 The Regents Of The University Of California Method for producing dislocation-free strained crystalline films
KR100707166B1 (ko) * 2005-10-12 2007-04-13 삼성코닝 주식회사 GaN 기판의 제조방법
JP2007297657A (ja) * 2006-04-28 2007-11-15 Canon Inc 吸着パット及び基板処理装置
JP5171016B2 (ja) * 2006-10-27 2013-03-27 キヤノン株式会社 半導体部材、半導体物品の製造方法、その製造方法を用いたledアレイ
JP2008135690A (ja) * 2006-10-30 2008-06-12 Denso Corp 半導体力学量センサおよびその製造方法
JP5463017B2 (ja) * 2007-09-21 2014-04-09 株式会社半導体エネルギー研究所 基板の作製方法
JP2009094144A (ja) * 2007-10-04 2009-04-30 Canon Inc 発光素子の製造方法
JP5248994B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5248995B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
US7781308B2 (en) * 2007-12-03 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5572307B2 (ja) * 2007-12-28 2014-08-13 株式会社半導体エネルギー研究所 光電変換装置の製造方法
US7868374B2 (en) * 2008-02-21 2011-01-11 International Business Machines Corporation Semitubular metal-oxide-semiconductor field effect transistor
US7951656B2 (en) * 2008-06-06 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8338218B2 (en) * 2008-06-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device module and manufacturing method of the photoelectric conversion device module
JP5700617B2 (ja) * 2008-07-08 2015-04-15 株式会社半導体エネルギー研究所 Soi基板の作製方法
SG160302A1 (en) * 2008-09-29 2010-04-29 Semiconductor Energy Lab Method for manufacturing semiconductor substrate
US8048773B2 (en) * 2009-03-24 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US8148728B2 (en) 2009-10-12 2012-04-03 Monolithic 3D, Inc. Method for fabrication of a semiconductor device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
JP5706670B2 (ja) 2009-11-24 2015-04-22 株式会社半導体エネルギー研究所 Soi基板の作製方法
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
KR101134819B1 (ko) 2010-07-02 2012-04-13 이상윤 반도체 메모리 장치의 제조 방법
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
KR101430635B1 (ko) * 2010-10-06 2014-08-18 한국전자통신연구원 하전입자빔 생성에 사용되는 타겟 구조체, 그 제조 방법 및 이를 이용한 의료 기구
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US9437758B2 (en) 2011-02-21 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
JP2013058562A (ja) 2011-09-07 2013-03-28 Semiconductor Energy Lab Co Ltd 光電変換装置
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9136134B2 (en) 2012-02-22 2015-09-15 Soitec Methods of providing thin layers of crystalline semiconductor material, and related structures and devices
JP6199323B2 (ja) * 2012-02-29 2017-09-20 ソレクセル、インコーポレイテッド 効率的化合物の半導体太陽電池のための構造及び方法
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US9768056B2 (en) * 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
CN106463702B (zh) 2014-04-09 2020-02-21 康宁公司 用于锂离子电池阳极的方法和材料
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
CN115942752A (zh) 2015-09-21 2023-04-07 莫诺利特斯3D有限公司 3d半导体器件和结构
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
DE102019114328B4 (de) * 2018-05-31 2022-03-03 Rohm Co. Ltd Halbleitersubstratstruktur und leistungshalbleitervorrichtung
CN110943066A (zh) * 2018-09-21 2020-03-31 联华电子股份有限公司 具有高电阻晶片的半导体结构及高电阻晶片的接合方法
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
CN113889432A (zh) * 2020-07-01 2022-01-04 中芯集成电路(宁波)有限公司上海分公司 绝缘体上半导体结构的制造方法
CN116759296B (zh) * 2023-08-17 2023-12-19 成都高投芯未半导体有限公司 一种晶圆背面工艺的防离子污染的加工方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3997381A (en) * 1975-01-10 1976-12-14 Intel Corporation Method of manufacture of an epitaxial semiconductor layer on an insulating substrate
US4001864A (en) * 1976-01-30 1977-01-04 Gibbons James F Semiconductor p-n junction solar cell and method of manufacture
US4082570A (en) * 1976-02-09 1978-04-04 Semicon, Inc. High intensity solar energy converter
SE409553B (sv) * 1976-10-04 1979-08-27 Aga Ab Sett vid fraktionering av en gasblandning under utnyttjande av minst tva beddar
JPS5516464A (en) * 1978-07-21 1980-02-05 Nec Corp Method of forming wafer for semiconductor device
US4380865A (en) * 1981-11-13 1983-04-26 Bell Telephone Laboratories, Incorporated Method of forming dielectrically isolated silicon semiconductor materials utilizing porous silicon formation
US4459181A (en) * 1982-09-23 1984-07-10 Eaton Corporation Semiconductor pattern definition by selective anodization
JP2505736B2 (ja) * 1985-06-18 1996-06-12 キヤノン株式会社 半導体装置の製造方法
JPH0828470B2 (ja) * 1986-11-07 1996-03-21 キヤノン株式会社 半導体メモリ装置
CA1321121C (en) * 1987-03-27 1993-08-10 Hiroyuki Tokunaga Process for producing compound semiconductor and semiconductor device using compound semiconductor obtained by same
US4939101A (en) * 1988-09-06 1990-07-03 General Electric Company Method of making direct bonded wafers having a void free interface
JPH03104276A (ja) * 1989-09-19 1991-05-01 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
ATE217447T1 (de) 2002-05-15
DE69133359D1 (de) 2004-03-11
US5371037A (en) 1994-12-06
EP0469630B1 (de) 2002-05-08
EP0469630A3 (en) 1994-11-23
EP0747935A3 (de) 1997-10-01
MY141499A (en) 2010-05-14
CN1056940C (zh) 2000-09-27
EP0469630A2 (de) 1992-02-05
KR950014609B1 (ko) 1995-12-11
TW334578B (en) 1998-06-21
DE69133004T2 (de) 2002-10-02
SG59963A1 (en) 1999-02-22
CA2048339C (en) 1997-11-25
EP0747935A2 (de) 1996-12-11
EP0688048A2 (de) 1995-12-20
CN1061871A (zh) 1992-06-10
EP0747935B1 (de) 2004-02-04
DE69133004D1 (de) 2002-06-13
EP0688048A3 (de) 1996-02-28
ATE259098T1 (de) 2004-02-15
US6150031A (en) 2000-11-21
CA2048339A1 (en) 1992-02-04

Similar Documents

Publication Publication Date Title
DE69133359T2 (de) Verfahren zur Herstellung eines SOI-Substrats
DE69631233T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE69728355T2 (de) Verfahren zur Herstellung eines Halbleitergegenstands
DE69333294T2 (de) Halbleiteranordnung und Verfahren zu seiner Herstellung
DE69333619T2 (de) Herstellungsverfahren für Halbleitersubstrate
DE69728022T2 (de) Vefahren zum Herstellen eines Halbleiterartikels unter Verwendung eines Substrates mit einer porösen Halbleiterschicht
DE102008051494B4 (de) Verfahren zum Herstellen der SOI-Substrate mit einer feinen vergrabenen Isolationsschicht
DE19840421C2 (de) Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung
DE69233314T2 (de) Verfahren zur Herstellung von Halbleiter-Produkten
DE69333078T2 (de) Halbleiterwafer mit geringer Oberflächenrauhigkeit und Halbleiterbauelement
DE69628505T2 (de) Halbleitendes Substrat und dessen Herstellungsverfahren
DE69629094T2 (de) Verfahren zur Herstellung eines SOI-Substrates
DE69432784T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE69728950T2 (de) Verfahren zur Herstellung eines Halbleitergegenstands
DE69332960T2 (de) Halbleiteranordnung
DE69826053T2 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
DE60125952T2 (de) Verfahren für die herstellung eines halbleiterartikels mittels graduellem epitaktischen wachsen
DE4229628C2 (de) Halbleitereinrichtung mit Stapelstruktur und Verfahren zur Herstellung einer solchen
JP3112121B2 (ja) 半導体基材の作製方法および半導体部材
US5277748A (en) Semiconductor device substrate and process for preparing the same
DE19806842A1 (de) Laminatsubstrat aus Halbleiterwafern, die miteinander ohne Kontakt zwischen Isolierschicht und Halbleiterschicht verbunden sind, und Verfahren zur Herstellung
EP0475378A1 (de) Verfahren zur Herstellung von Substraten für elektronische, elektrooptische und optische Bauelemente
WO2011051499A1 (de) Verfahren zur herstellung von silizium-halbleiterscheiben mit einer schicht zur integration von iii-v halbleiterbauelementen
DE10209989A1 (de) Ein fortschrittliches Kondensator-Array-Zellen-Layout für DRAM-Grabenkondensatorstrukturen mit kleinen Durchmessern mittels SOI-Technologie
DE19936941B4 (de) Verfahren zur Herstellung dünner Schichten, insbesondere Dünnschichtsolarzellen, auf einem Trägersubstrat

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee