DE102019114328B4 - Halbleitersubstratstruktur und leistungshalbleitervorrichtung - Google Patents

Halbleitersubstratstruktur und leistungshalbleitervorrichtung Download PDF

Info

Publication number
DE102019114328B4
DE102019114328B4 DE102019114328.4A DE102019114328A DE102019114328B4 DE 102019114328 B4 DE102019114328 B4 DE 102019114328B4 DE 102019114328 A DE102019114328 A DE 102019114328A DE 102019114328 B4 DE102019114328 B4 DE 102019114328B4
Authority
DE
Germany
Prior art keywords
sic
group
substrate
layer
epitaxial growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019114328.4A
Other languages
English (en)
Other versions
DE102019114328A1 (de
Inventor
Takuji Maekawa
Mitsuru Morimoto
Makoto Takamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018104672A external-priority patent/JP2019210161A/ja
Priority claimed from JP2018104673A external-priority patent/JP2019210162A/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of DE102019114328A1 publication Critical patent/DE102019114328A1/de
Application granted granted Critical
Publication of DE102019114328B4 publication Critical patent/DE102019114328B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Halbleitersubstratstruktur (1), die Folgendes aufweist:- ein Substrat (10); und- eine Epitaxiewachstumsschicht (12), die an das Substrat (10) gebondet ist,- wobei das Substrat (10) und die Epitaxiewachstumsschicht (12) über eine Bondgrenzflächenschicht (14) gebondet sind,- wobei die Bondgrenzflächenschicht (14) wenigstens einen oder mehrere Typen eines amorphen Materials aufweist, der/die aus einer Gruppe ausgewählt ist/sind, die Siliciumcarbid, Galliumnitrid, Silicium, Aluminiumnitrid und Galliumoxid aufweist, und wobei eine Seite der Bondgrenzflächenschicht (14) an das Substrat (10) gebondet ist und die andere Seite der Bondgrenzflächenschicht (14) an die Epitaxiewachstumsschicht (12) gebondet ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung betrifft eine Halbleitersubstratstruktur und eine Leistungshalbleitervorrichtung.
  • HINTERGRUND
  • In letzter Zeit ziehen Siliciumcarbid(SiC)-Halbleiter, die eine hohe Stehspannung („withstand voltage“), einen großen Strom, einen geringen Ein-Widerstand, eine hohe Effizienz, einen geringen Leistungsverbrauch, eine hohe Schaltgeschwindigkeit oder dergleichen realisieren können, Aufmerksamkeit auf sich, weil sie eine breitere Bandlückenenergie und eine höhere Elektrisches-Feld-Stehspannung-Leistungsfähigkeit als Si-Halbleiter und GaAs-Halbleiter aufweisen. Da SiC die Erzeugung von Kohlenstoffdioxidgas (CO2) aufgrund seiner Leistungsfähigkeit bezüglich eines niedrigen Leistungsverbrauches reduzieren kann, zieht es auch Aufmerksamkeit hinsichtlich Umweltschutz auf sich.
  • In den letzten Jahren wurden die SiC-Vorrichtungen auf zum Beispiel verschiedene Anwendungsgebiete, wie etwa Klimaanlagen, Solarleistungserzeugungssysteme, Automobilsysteme, Zug-/Fahrzeugsysteme und dergleichen, angewandt.
  • Verfahren zum Bilden eines SiC-Wafers schließen zum Beispiel ein Verfahren zum Bilden einer SiC-Epitaxiewachstumsschicht auf einem einkristallinen SiC-Substrat durch ein Sublimationsverfahren unter Verwendung eines Chemische-Gasphasenabscheidung(CVD)-Verfahrens, ein Verfahren zum Bonden eines einkristallinen SiC-Substrats durch ein Sublimationsverfahren auf ein polykristallines CVD-Substrat aus SiC und Bilden einer SiC-Epitaxiewachstumsschicht auf dem einkristallinen SiC-Substrat durch das CVD-Verfahren und dergleichen ein.
  • [Dokumente der verwandten Technik]
  • [Patentdokument]
    • [Patentdokument 1] JP 6 206 786 B2
    • [Patentdokument 2] JP 5 628 530 B2
  • US 5 371 037 A beschreibt gemäß ihrer Zusammenfassung ein Verfahren zur Herstellung eines Halbleiterelements durch Bilden eines Elements mit einem nicht-porösen monokristallinen Halbleiterbereich auf einem porösen monokristallinen Halbleiterbereich, Verbinden der isolierenden Oberfläche eines Elements mit der Oberfläche des nicht-porösen monokristallinen Halbleiterbereichs und anschließendes Entfernen des porösen monokristallinen Halbleiterbereichs durch Ätzen.
  • DE 10 2017 127 169 A1 beschreibt gemäß ihrer Zusammenfassung ein Verfahren zum Herstellen eines Halbleiterbauelements und ein Halbleiterbauelement. Das Verfahren umfasst Bilden einer Graphenschicht an einer ersten Seite eines Siliciumcarbidsubstrats , die mindestens neben der ersten Seite einer ersten Defektdichte von höchstens 500/cm hat. Eine Akzeptorschicht wird an der Graphenschicht angebracht, um einen Waferstapel zu bilden, wobei die Akzeptorschicht Siliciumcarbid mit einer zweiten Defektdichte aufweist, die höher als die erste Defektdichte ist. Der Waferstapel wird entlang einer Spaltfläche im Siliciumcarbidsubstrat getrennt, um einen Bauelementwafer zu bilden, der die Graphenschicht und eine Siliziumcarbidspaltschicht an der Graphenschicht umfasst. Eine epitaktische Siliciumcarbidschicht, die sich zu einer Oberseite des Bauelementwafers erstreckt, wird auf der Siliziumcarbidsplitschicht gebildet. Der Bauelementwafer wird an der Oberseite weiterbearbeitet.
  • Das Dokument US 2004 / 0 029 359 A1 betrifft ein weiteres Substrat-Herstellungsverfahren.
  • Bisher war es notwendig, eine Halbleitervorrichtung, die SiC verwendet, sequenziell zu fertigen, weil die Epitaxiewachstumsschicht auf dem Substrat gebildet wurde.
  • Da die SiC-Epitaxiewachstumsschicht die Kristallstruktur des darunterliegenden einkristallinen SiC-Substrats übernimmt, ist das einkristalline SiC-Substrat mit einer guten Kristallqualität wünschenswert. Infolgedessen gibt es Charakteristiken, die notwendig sind, damit Substrate epitaktisch gewachsen werden, wie etwa nahe bzw. enge („close“) Gitterkonstanten und nahe bzw.enge („close“) Wärmeausdehnungskoeffizienten, und Substrate mit hoher Qualität, wie etwa das einkristalline Substrat, waren notwendig.
  • KURZDARSTELLUNG
  • Manche Ausführungsformen der vorliegenden Offenbarung stellen eine Halbleitersubstratstruktur, die dazu in der Lage ist, Beschränkungen hinsichtlich Materialien zu beseitigen, eine Kostenreduzierung zu erreichen und gewünschte physikalische Eigenschaften zu erreichen, und eine Leistungshalbleitervorrichtung einschließlich der Halbleitersubstratstruktur bereit.
  • Währenddessen ist es, wenn ein einkristalliner Wafer und ein poröses Stütz- bzw. Trägersubstrat gebondet werden, aufgrund des Einflusses von Vertiefungen und internen Kavitäten in der Oberfläche des Stützsubstrats schwierig, eine flache Oberfläche für das Stützsubstrat zu erhalten. Dementsprechend kann keine ausreichende Bondfestigkeit erhalten werden. Daher wurde ein Verfahren zum Kühlen und Fixieren eines Bondmittels oder eines geschmolzenen Materials an der Grenzfläche zwischen dem einkristallinen Wafer und dem porösen Stützsubstrat und zum Polieren des Bondmittels oder des geschmolzenen Materials entwickelt. Jedoch ist das Bonden in einer Hochtemperaturatmosphäre, in der das Bondmittel zersetzt wird, schwierig. Es ist ferner schwierig, ein Material als das geschmolzene Material zu nutzen, welches nicht einfach eine stabile Flüssigphase bildet.
  • Ferner stellen manche Ausführungsformen der vorliegenden Offenbarung eine Halbleitersubstratstruktur mit einer stabilen Bondfestigkeit und einer hohen Zuverlässigkeit, selbst in einer Hochtemperaturumgebung, und eine Leistungshalbleitervorrichtung einschließlich der Halbleitersubstratstruktur bereit.
  • Gemäß einer Ausführungsform der vorliegenden Offenbarung ist eine Halbleitersubstratstruktur gemäß Anspruch 1 bereitgestellt, die Folgendes aufweist: ein Substrat; und eine Epitaxiewachstumsschicht, die an das Substrat gebondet ist, wobei das Substrat und die Epitaxiewachstumsschicht über eine Bondgrenzflächenschicht gebondet sind, und wobei die Bondgrenzflächenschicht wenigstens einen oder mehrere Typen eines amorphen Materials aufweist, der/die aus einer Gruppe ausgewählt ist/sind, die Siliciumcarbid, Galliumnitrid, Silicium, Aluminiumnitrid und Galliumoxid aufweist, und wobei eine Seite der Bondgrenzflächenschicht (14) an das Substrat (10) gebondet ist und die andere Seite der Bondgrenzflächenschicht (14) an die Epitaxiewachstumsschicht (12) gebondet ist.
  • Gemäß noch einer anderen Ausführungsform der vorliegenden Offenbarung ist eine Leistungshalbleitervorrichtung bereitgestellt, die die Halbleitersubstratstruktur gemäß Anspruch 1 aufweist, und wenigstens eines oder mehreres, ausgewählt aus einer Gruppe, die SiC-Schottky-Barriere-Dioden, SiC-MOSFETs, SiC-Bipolartransistoren, SiC-Dioden, SiC-Thyristoren und SiC-Bipolartransistoren mit isoliertem Gate aufweist.
  • Figurenliste
    • 1A ist eine schematische Querschnittsansicht einer Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird, und 1B ist eine andere schematische Querschnittsansicht der Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird.
    • 2A ist eine andere schematische Querschnittsansicht der Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird, und 2B ist noch eine andere schematische Querschnittsansicht einer Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird.
    • 3A ist eine andere schematische Querschnittsansicht der Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird, und 3B ist noch eine andere schematische Querschnittsansicht der Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird.
    • 4A ist eine erklärende Ansicht eines Prozesses zum Herstellen einer Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird, und 4B ist eine erklärende Ansicht eines Prozesses zum Herstellen einer Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird.
    • 5A und 5B sind erklärende Ansichten einer Halbleitersubstratstruktur gemäß einer grundlegenden Technik, wobei 5A eine schematische Querschnittsansicht einer Konfiguration ist, bei der ein polykristalliner Körper auf einem einkristallinen Körper angeordnet ist, und 5B eine schematische Querschnittsansicht einer idealen Konfiguration ist, bei der der einkristalline Körper und der polykristalline Körper gebondet sind.
    • 6 ist eine erklärende Ansicht eines Verfahrens zum Herstellen einer Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird, und ist eine schematische Querschnittsansicht eines polykristallinen SiC-Körpers.
    • 7 ist eine erklärende Ansicht eines Verfahrens zum Herstellen einer Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird, und ist eine schematische Querschnittsansicht eines Prozesses zum Bilden einer Oberflächenrauigkeitsverbesserungsschicht auf dem polykristallinen SiC-Körper.
    • 8 ist eine erklärende Ansicht eines Verfahrens zum Herstellen einer Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird, und ist eine schematische Querschnittsansicht eines Prozesses zum Bonden einer SiC-Epitaxiewachstumsschicht über die Oberflächenrauigkeitsverbesserungsschicht auf den polykristallinen SiC-Körper.
    • 9 ist eine schematische Querschnittsansicht der Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird.
    • 10A ist eine andere schematische Querschnittsansicht der Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird, und 10B ist noch eine andere schematische Querschnittsansicht der Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird.
    • 11A ist eine andere schematische Querschnittsansicht der Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird, und 11B ist noch eine andere schematische Querschnittsansicht der Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die Technik angewandt wird.
    • 12A bis 12F sind Veranschaulichungen einer Raumtemperaturbondung, die auf das Verfahren zum Herstellen einer Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung anwendbar ist, auf die die vorliegende Technik angewandt wird, und wobei 12A eine schematische Ansicht eines ersten mit Fremdstoffen bedeckten Substrats ist, 12B eine schematische Ansicht eines zweiten mit Fremdstoffen bedeckten Substrats ist, 12C eine schematische Ansicht eines Ätzprozesses auf einer Oberfläche des ersten mit Fremdstoffen bedeckten Substrats ist, 12D eine schematische Ansicht eines Ätzprozesses auf einer Oberfläche des zweiten mit Fremdstoffen bedeckten Substrats ist, 12E eine schematische Ansicht eines Prozesses ist, in dem freie („dangling“) Bindungen zwischen einer gereinigten ersten aktiven Substratoberfläche und einer gereinigten zweiten aktiven Substratoberfläche gebildet werden, und 12F eine schematische Ansicht eines Prozesses ist, in dem die erste aktive Substratoberfläche und die zweite aktive Substratoberfläche durch das Raumtemperaturbonden gebondet werden.
    • 13 ist eine erklärende Ansicht eines Diffusionsbondverfahrens, das auf das Verfahren zum Herstellen einer Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung anwendbar ist, auf die die vorliegende Technik angewandt wird.
    • 14A bis 14C sind Veranschaulichungen des Diffusionsbondverfahrens, das auf das Verfahren zum Herstellen einer Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung anwendbar ist, auf die die vorliegende Technik angewandt wird, und wobei 14A eine schematische Ansicht eines Zustands ist, in dem ein Bondmittel auf einem Substrat angeordnet ist, 14B eine schematische Ansicht eines Zustands ist, in dem ein Druckbeaufschlagung/Erwärmung-Prozess in dem Zustand aus 14A durchgeführt wird, um eine Diffusionsbondung mit Hohlräumen zu bilden, und 14C eine schematische Ansicht eines Zustands ist, in dem der Druckbeaufschlagung/Erwärmung-Prozess durchgeführt wird, um eine Diffusionsbondung ohne Hohlräume zu bilden.
    • 15A bis 15C sind Veranschaulichungen eines Festphasendiffusionsbondverfahrens, das auf das Verfahren zum Herstellen einer Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung anwendbar ist, auf die die vorliegende Technik angewandt wird, und wobei 15A eine schematische Ansicht eines Zustands ist, in dem ein Bondmittel über eine Einfügungsmetallschicht auf dem Substrat angeordnet ist, 15B eine schematische Ansicht eines Zustands ist, in dem ein Druckbeaufschlagung/Erwärmung-Prozess in dem Zustand aus 15A durchgeführt wird, um eine Festphasendiffusionsbondung zu bilden, und 15C eine schematische Ansicht eines Zustands ist, in dem der Druckbeaufschlagung/Erwärmung-Prozess weiter durchgeführt wird, um eine Festphasendiffusionsbondung zu bilden.
    • 16A und 16C sind Veranschaulichungen eines Festphasendiffusionsbondverfahrens, das auf das Verfahren zum Herstellen einer Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung anwendbar ist, auf die die vorliegende Technik angewandt wird, und wobei 16A eine schematische Ansicht eines Zustands ist, in dem ein Bondmittel über eine Einfügungsmetallschicht auf dem Substrat angeordnet ist, 16B eine schematische Ansicht eines Zustands ist, in dem ein Druckbeaufschlagung/Erwärmung-Prozess in dem Zustand aus 16A durchgeführt wird, um eine Festphasendiffusionsbondung zu bilden, und 16C eine schematische Ansicht eines Zustands ist, in dem der Druckbeaufschlagung/Erwärmung-Prozess weiter durchgeführt wird, um eine Festphasendiffusionsbondung zu bilden.
    • 17A und 17B sind erklärende Ansichten eines kristallinen Zustands von Keramiken, wobei 17A eine schematische Ansicht eines polykristallinen Körpers ist und 17B eine schematische Ansicht eines amorphen nichtkristallinen Festkörpers ist.
    • 18 ist eine schematische Ansicht einer Einrichtung zum Herstellen eines polykristallinen Körpers (gesinterten SiC-Körpers) der Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird.
    • 19 ist eine schematische Querschnittsansicht der Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird.
    • 20 ist eine schematische Querschnittsstrukturansicht der Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird.
    • 21 ist eine schematische Vogelperspektivenansicht eines Graphitsubstrats, das auf die Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung anwendbar ist, auf die die vorliegende Technik angewandt wird.
    • 22A und 22B sind Beispiele für ein Graphitsubstrat, das auf die Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung anwendbar ist, auf die die vorliegende Technik angewandt wird, wobei 22A eine schematische Vogelperspektivenansicht des Graphitsubstrats in XY-Orientierung ist, und 22B eine schematische Vogelperspektivenansicht des Graphitsubstrats in XZ-Orientierung ist.
    • 23 ist eine schematische Querschnittsansicht einer Schottky-Barriere-Diode, die unter Verwendung der Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung hergestellt wird, auf die die vorliegende Technik angewandt wird.
    • 24 ist eine schematische Querschnittsansicht eines Graben-Gate-Typ-MOSFET, der unter Verwendung der Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung hergestellt wird, auf die die vorliegende Technik angewandt wird.
    • 25 ist eine schematische Querschnittsansicht eines Planar-Gate-Typ-MOSFET, der unter Verwendung der Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung hergestellt wird, auf die die vorliegende Technik angewandt wird.
    • 26A ist eine schematische Vogelperspektivenansicht der Halbleitersubstratstruktur (Wafer) gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird, und 26B ist eine schematische Vogelperspektivenansicht der Halbleitersubstratstruktur (Wafer) gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird (ein Beispiel, das eine Bondgrenzflächenschicht aufweist).
    • 27 ist eine schematische Querschnittsansicht einer Schottky-Barriere-Diode, die unter Verwendung der Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung hergestellt wird, auf die die vorliegende Technik angewandt wird.
    • 28 ist eine schematische Querschnittsansicht eines Graben-Gate-Typ-MOSFET, der unter Verwendung der Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung hergestellt wird, auf die die vorliegende Technik angewandt wird.
    • 29 ist eine schematische Querschnittsansicht eines Planar-Gate-Typ-MOSFET, der unter Verwendung der Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung hergestellt wird, auf die die vorliegende Technik angewandt wird.
    • 30A ist eine schematische Vogelperspektivenansicht einer Halbleitersubstratstruktur (Wafer) gemäß einem Vergleichsbeispiel und 30B ist eine schematische Vogelperspektivenansicht der Halbleitersubstratstruktur (Wafer) gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird.
    • 31A ist eine schematische Vogelperspektivenansicht einer Einheitszelle („unit cell“) eines 4H-SiC-Kristalls, die auf das SiC-Epitaxiesubstrat der Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung anwendbar ist, auf die die vorliegende Technik angewandt wird, 31B ist eine schematische Konfigurationsansicht eines zweischichtigen Teils des 4H-SiC-Kristalls, und 31C ist eine schematische Konfigurationsansicht eines vierschichtigen Teils des 4H-SiC-Kristalls.
    • 32 ist eine schematische Konfigurationsansicht einer Einheitszelle des 4H-SiC-Kristalls, der in 31A veranschaulicht ist, wie von direkt oberhalb der (0001)-Ebene gesehen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Eine schematische Querschnittsstruktur einer Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird, ist wie in 1A veranschaulicht und eine andere schematische Querschnittsstruktur der Halbleitersubstratstruktur ist wie in 1B veranschaulicht.
  • Wie in 1A veranschaulicht, weist eine Halbleitersubstratstruktur 1 gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird, ein Substrat (SUB) 10 und eine Epitaxiewachstumsschicht 12 auf, die an das Substrat 10 gebondet ist, und das Substrat 10 und die Epitaxiewachstumsschicht 12 sind durch eine Raumtemperaturbondung gebondet. Hier weist das Raumtemperaturbonden wenigstens einen oder mehrere Typen auf, der/die aus einem Oberflächenaktivierungsbonden, einem Plasmaaktivierungsbonden und einem Atomdiffusionsbonden ausgewählt ist/sind.
  • Das Substrat 10 und die Epitaxiewachstumsschicht 12 können auch durch eine Diffusionsbondung gebondet sein. Bei den Beispielen aus 1A und 1B ist ein Beispiel für eine SiC-Epitaxiewachstumsschicht (SiC-epi) als die Epitaxiewachstumsschicht 12 veranschaulicht. Bei dem Beispiel aus 1B ist ein Beispiel für einen gesinterten SiC-Körper als das Substrat 10 veranschaulicht.
  • Die Epitaxiewachstumsschicht 12 kann wenigstens einen oder mehrere Typen aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Gruppe-IV-Elementhalbleiter, Gruppe-III-V-Verbindungshalbleiter und Gruppe II-VI-Verbindungshalbleiter aufweist.
  • Die Epitaxiewachstumsschicht 12 kann auch wenigstens einen oder mehrere Typen aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Siliciumcarbid, Galliumnitrid, Silicium, Aluminiumnitrid und Galliumoxid aufweist.
  • Des Weiteren kann das Substrat 10 wenigstens einen oder mehrere Typen aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die einen gesinterten Körper, BN, AIN, Al2O3, Ga2O3, Diamant, Kohlenstoff und Graphit aufweist. Hier kann der gesinterte Körper wenigstens einen oder mehrere Typen gesinterter Körper aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Gruppe-IV-Elementhalbleiter, Gruppe-III-V-Verbindungshalbleiter und Gruppe II-VI-Verbindungshalbleiter aufweist. Ferner kann der gesinterte Körper wenigstens einen oder mehrere Typen gesinterter Körper aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Siliciumcarbid, Galliumnitrid, Silicium, Aluminiumnitrid und Galliumoxid aufweist.
  • Noch eine andere schematische Querschnittsstruktur der Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird, ist wie in 2A veranschaulicht und noch eine andere schematische Querschnittsstruktur der Halbleitersubstratstruktur ist wie in 2B veranschaulicht. Bei den Beispielen aus 2A und 2B ist ein Beispiel für eine SiC-Epitaxiewachstumsschicht (SiC-epi) als die Epitaxiewachstumsschicht 12 veranschaulicht. Ein Beispiel für einen gesinterten SiC-Körper 10SB ist als das Substrat 10 veranschaulicht. Des Weiteren ist bei dem Beispiel aus 2A der gesinterte SiC-Körper 10SB auf einem Stützsubstrat 10SU angeordnet.
  • Das Stützsubstrat 10SU kann wenigstens einen oder mehrere Typen aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die einen gesinterten Körper, BN, AIN, Al2O3, Ga2O3, Diamant, Kohlenstoff und Graphit aufweist. Hier kann der gesinterte Körper, der das Stützsubstrat 10SU darstellt, wenigstens einen oder mehrere Typen gesinterter Körper aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Gruppe-IV-Elementhalbleiter, Gruppe-III-V-Verbindungshalbleiter und Gruppe II-VI-Verbindungshalbleiter aufweist. Ferner kann der gesinterte Körper wenigstens einen oder mehrere Typen gesinterter Körper aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Siliciumcarbid, Galliumnitrid, Silicium, Aluminiumnitrid und Galliumoxid aufweist.
  • Des Weiteren weist das Substrat 10, wie in 2B veranschaulicht einen gesinterten Körper auf und das Substrat 10 und die Epitaxiewachstumsschicht 12 können über eine Bondgrenzflächenschicht 14 gebondet sein. Der gesinterte Körper kann wenigstens einen oder mehrere Typen gesinterter Körper aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Gruppe-IV-Elementhalbleiter, Gruppe-III-V-Verbindungshalbleiter und Gruppe II-VI-Verbindungshalbleiter aufweist. Ferner kann der gesinterte Körper wenigstens einen oder mehrere Typen gesinterter Körper aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Siliciumcarbid, Galliumnitrid, Silicium, Aluminiumnitrid und Galliumoxid aufweist. Bei dem Beispiel aus 2B sind der gesinterte SiC-Körper 10SB und die SiC-Epitaxiewachstumsschicht (SiC-epi) 12 über die Bondgrenzflächenschicht (AIL) 14 gebondet.
  • Wenn eine Raumtemperaturbondung verwendet wird, wird eine Oberflächenrauigkeit Ra der Substratoberfläche auf 1 nm oder weniger festgelegt. Infolgedessen wird die Dicke der Bondgrenzflächenschicht (AIL) 14 mit einer unterschiedlichen Zusammensetzung bzw. Zusammensetzungsgradienten auf etwa 1 nm bis 10 µm festgelegt.
  • Wenn ein Diffusionsbonden verwendet wird, kann die Oberflächenrauigkeit der Substratoberfläche in Abhängigkeit von einem Material und einer Bondtemperatur grob sein. Die Dicke der Bondgrenzflächenschicht (AIL) 14 mit einem unterschiedlichen Zusammensetzungsgradienten durch Atomdiffusion beträgt, um die Atomdiffusion zu verwenden, näherungsweise 1 nm bis 10 µm.
  • Noch eine andere schematische Querschnittsstruktur der Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird, ist wie in 3A veranschaulicht und noch eine andere schematische Querschnittsstruktur der Halbleitersubstratstruktur ist wie in 3B veranschaulicht. Bei dem Beispiel aus 3A sind der gesinterte SiC-Körper 10SB und die SiC-Epitaxiewachstumsschicht 12 über amorphes SiC als eine Bondgrenzflächenschicht 14S gebondet. Bei dem Beispiel aus 3B sind der gesinterte SiC-Körper 10SB und die SiC-Epitaxiewachstumsschicht 12 über eine Metallschicht als eine Bondgrenzflächenschicht 14M gebondet. Hier betragen die Dicken der Bondgrenzflächenschichten 14S und 14M zum Beispiel etwa 1 nm bis etwa 10 µm.
  • Die Bondgrenzflächenschicht kann wenigstens einen oder mehrere Typen eines amorphen Materials aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Gruppe-IV-Elementhalbleiter, Gruppe-III-V-Verbindungshalbleiter und Gruppe II-VI-Verbindungshalbleiter aufweist.
  • Die Bondgrenzflächenschicht kann auch wenigstens einen oder mehrere Typen eines amorphen Materials aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Siliciumcarbid, Galliumnitrid, Silicium, Aluminiumnitrid und Galliumoxid aufweist.
  • Wie in 3A veranschaulicht, kann die Bondgrenzflächenschicht 14S amorphes SiC aufweisen.
  • Wie in 3B veranschaulicht, kann des Weiteren die Bondgrenzflächenschicht 14M eine Metallschicht aufweisen.
  • Hier kann die Metallschicht wenigstens einen oder mehrere Typen aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die AI, Co, Ni, Nb, Mo, Ru, Rh, Pd, Ag, Ta, W, Re, Os, Ir, Pt und Au aufweist.
  • Außerdem weist, wie in 3A und 3B veranschaulicht, das Substrat 10 einen gesinterten Siliciumcarbidkörper auf, weist die Epitaxiewachstumsschicht 12 eine SiC-Epitaxiewachstumsschicht (SiC-epi) auf und können der gesinterte Siliciumcarbidkörper 10SB und die SiC-Epitaxiewachstumsschicht (SiC-epi) 12 über die Bondgrenzflächenschicht 14 gebondet sein.
  • Gemäß der vorliegenden Ausführungsform ist es möglich, eine Halbleitersubstratstruktur, die dazu in der Lage ist, Beschränkungen hinsichtlich Materialien zu beseitigen, eine Kostenreduzierung zu erreichen und gewünschte physikalische Eigenschaften zu erlangen, und eine Leistungshalbleitervorrichtung einschließlich der Halbleitersubstratstruktur bereitzustellen.
  • Gemäß der Halbleitersubstratstruktur der vorliegenden Ausführungsform ist es, weil das willkürliche Substrat und die SiC-Epitaxiewachstumsschicht unter Verwendung einer Raumtemperaturbondtechnik oder einer Diffusionsbondtechnik aneinander gebondet sind, anstatt die SiC-Epitaxiewachstumsschicht auf dem einkristallinen SiC-Substrat zu bilden, möglich, den Umfang an Kombinationen der Epitaxiewachstumsschicht und des Substrats zu erweitern.
  • Gemäß der Halbleitersubstratstruktur der vorliegenden Ausführungsform kann zum Beispiel ein kostengünstiges SiC-Polykristallsubstrat oder ein Kohlenstoffsubstrat anstelle eines teuren einkristallinen SiC-Substrats als ein Substratmaterial verwendet werden.
  • Des Weiteren ist es gemäß der Halbleitersubstratstruktur der vorliegenden Ausführungsform möglich, weil die Kombination des Substrats mit den gewünschten Eigenschaften und der SiC-Epitaxiewachstumsschicht möglich ist, die Eigenschaften der Leistungshalbleitervorrichtung zu verbessern. Weil der Wärmeausdehnungskoeffizient, die Wärmeleitfähigkeit, die elektrische Leitfähigkeit und die mechanischen Eigenschaften nach Wunsch kombiniert werden können, ist es insbesondere möglich, die Schalteigenschaften, die Wärmebeständigkeit und die mechanische Zuverlässigkeit der Leistungshalbleitervorrichtung zu verbessern.
  • Außerdem ist es gemäß der Halbleitersubstratstruktur und der Leistungshalbleitervorrichtung einschließlich der Halbleitersubstratstruktur der vorliegenden Ausführungsform möglich, weil das willkürliche Substrat und die abgeschlossene SiC-Epitaxiewachstumsschicht unter Verwendung der Raumtemperaturbondtechnik oder der Diffusionsbondtechnik aneinander gebondet werden, die Periode eines Herstellungsprozesses zu verkürzen. Weil das willkürliche Substrat und die abgeschlossene SiC-Epitaxiewachstumsschicht kombiniert werden können, ist es ferner möglich, die Herstellungsausbeute zu verbessern.
  • (Verfahren zum Herstellen der Halbleitersubstratstruktur)
  • Ein Verfahren zum Herstellen der Halbleitersubstratstruktur 1 gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird, ist wie in 4A und 4B veranschaulicht.
    • (a) Zuerst wird, wie in 4A veranschaulicht, ein gesinterter SiC-Körper 10SB gebildet.
    • (b) Als Nächstes wird eine SiC-Epitaxiewachstumsschicht 12 getrennt von dem gesinterten SiC-Körper 10SB vorbereitet und, wie in 4B veranschaulicht, werden der gesinterte SiC-Körper 10SB und die SiC-Epitaxiewachstumsschicht 12 durch eine Raumtemperaturbondung aneinander gebondet. Der gesinterte SiC-Körper 10SB und die SiC-Epitaxiewachstumsschicht 12 können auch durch eine Diffusionsbondung gebondet werden.
  • Außerdem sind eine schematische Querschnittsstruktur einer Halbleitersubstratstruktur gemäß einer anderen Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird, und einer Konfiguration, bei der ein polykristalliner Körper auf einem einkristallinen Körper angeordnet ist, wie in 5A veranschaulicht. Des Weiteren ist eine schematische Querschnittsstruktur einer idealen Konfiguration, bei der der einkristalline Körper und der polykristalline Körper gebondet sind, wie in 5B veranschaulicht.
  • 5A und 5B veranschaulichen Beispiele, bei denen der einkristalline Körper eine SiC-Epitaxiewachstumsschicht (SiC-epi) 12 ist und der polykristalline Körper ein gesinterter SiC-Körper (SiCSB) 10SB ist. Der polykristalline SiC-Körper 10SB weist mehrere Hohlräume 13 und mehrere polykristalline SiC-Körner 15 auf. Obwohl ein Beispiel, das eine im Wesentlichen kreisförmige Struktur aufweist, in 1A und 1B als die Form der Hohlräume veranschaulicht ist, ist sie nicht auf diese Form beschränkt, sondern kann beliebige andere verschiedene Formen, wie etwa eine elliptische Form, annehmen.
  • In dem polykristallinen SiC-Körper 10SB, wie in 5A veranschaulicht, ist es, weil es Vertiefungen und interne Hohlräume in seiner Oberfläche gibt, schwierig, die Oberflächenrauigkeit zu reduzieren, selbst wenn der einkristalline Körper und der polykristalline Körper direkt gebondet sind. Daher ist es schwierig, eine ideale Halbleitersubstratstruktur zu erhalten, wie in 5B veranschaulicht, und ist die Bondfestigkeit ebenfalls gering.
  • Bei dem Verfahren zum Herstellen einer Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird, ist die schematische Querschnittsstruktur des polykristallinen SiC-Körpers 10SB wie in 6 veranschaulicht.
  • Eine schematische Querschnittsstruktur eines Prozesses zum Bilden einer Oberflächenrauigkeitsverbesserungsschicht 16R auf dem polykristallinen SiC-Körper 10SB ist wie in 7 veranschaulicht.
  • Eine schematische Querschnittsstruktur eines Prozesses zum Bonden einer SiC-Epitaxiewachstumsschicht 12 über die Oberflächenrauigkeitsverbesserungsschicht 16R auf den polykristallinen SiC-Körper 10SB ist wie in 8 veranschaulicht.
  • Eine schematische Querschnittsstruktur der Halbleitersubstratstruktur 1 gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird, ist wie in 9 veranschaulicht.
  • Bei dem Verfahren zum Herstellen einer Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird, wird die Oberfläche des gesinterten SiC-Körpers 10SB mit der Oberflächenrauigkeitsverbesserungsschicht 16R bedeckt, die einen durch zum Beispiel ein Chemische-Gasphasenabscheidung(CVD)-Verfahren gebildeten CVD-Film aufweist, und die Oberflächenrauigkeit Ra der Bondoberfläche ist auf zum Beispiel 1 nm oder weniger festgelegt. Als eine Technik zum Festlegen der Oberflächenrauigkeit Ra auf 1 nm oder weniger kann eine Chemisch-Mechanisches-Polieren(CMP)-Technik oder eine Mechanisches-Polieren(MP)-Technik angewandt werden.
  • Wie in 7 veranschaulicht, kann eine Oberfläche, von der die Hohlräume 13 in der Oberflächenrauigkeitsverbesserungsschicht 16R nicht freigelegt sind, gebildet werden, indem die Vertiefungen in der Oberfläche des gesinterten SiC-Körpers 10SB mit der Oberflächenrauigkeitsverbesserungsschicht 16R vergraben werden und die Oberfläche der Oberflächenrauigkeitsverbesserungsschicht 16R poliert wird.
  • Wie in 9 veranschaulicht, weist die Halbleitersubstratstruktur 1 gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird, das Substrat 10SB, die Oberflächenrauigkeitsverbesserungsschicht 16R, die auf dem Substrat 10SB angeordnet ist, und den einkristallinen Körper 12, der durch die Raumtemperaturbondung über die Oberflächenrauigkeitsverbesserungsschicht 16R an das Substrat 10SB gebondet ist, auf. Hier weist das Raumtemperaturbonden wenigstens einen oder mehrere Typen auf, der/die aus einem Oberflächenaktivierungsbonden, einem Plasmaaktivierungsbonden und einem Atomdiffusionsbonden ausgewählt ist/sind.
  • Das Substrat 10SB und der einkristalline Körper 12 können auch diffusionsgebondet sein.
  • Wenn das Raumtemperaturbonden verwendet wird, wird die Oberflächenrauigkeit Ra der Substratoberfläche auf 1 nm oder weniger festgelegt. Infolgedessen wird die Dicke der Oberflächenrauigkeitsverbesserungsschicht 16R mit einer unterschiedlichen Zusammensetzung auf etwa 1 nm bis 10 µm festgelegt.
  • Wenn das Diffusionsbonden verwendet wird, kann die Oberflächenrauigkeit der Substratoberfläche in Abhängigkeit von einem Material und einer Bondtemperatur grob sein. Die Dicke der Oberflächenrauigkeitsverbesserungsschicht 16R mit einem unterschiedlichen Zusammensetzungsgradienten durch Atomdiffusion beträgt, um die Atomdiffusion zu verwenden, näherungsweise 1 nm bis etwa 10 µm.
  • Der einkristalline Körper 12 kann ein einkristalliner Wafer oder eine Epitaxiewachstumsschicht sein.
  • Des Weiteren kann der einkristalline Körper 12 wenigstens einen oder mehrere Typen aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Gruppe-IV-Elementhalbleiter, Gruppe-III-V-Verbindungshalbleiter und Gruppe II-VI-Verbindungshalbleiter aufweist.
  • Der einkristalline Körper 12 kann auch wenigstens einen oder mehrere Typen aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Siliciumcarbid, Galliumnitrid, Silicium, Aluminiumnitrid und Galliumoxid aufweist.
  • Außerdem kann das Substrat 10SB wenigstens einen oder mehrere Typen aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die einen gesinterten Körper, BN, AIN, Al2O3, Ga2O3, Diamant, Kohlenstoff und Graphit aufweist. Hier kann der gesinterte Körper wenigstens einen oder mehrere Typen gesinterter Körper aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Gruppe-IV-Elementhalbleiter, Gruppe-III-V-Verbindungshalbleiter und Gruppe II-VI-Verbindungshalbleiter aufweist. Ferner kann der gesinterte Körper wenigstens einen oder mehrere Typen gesinterter Körper aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Siliciumcarbid, Galliumnitrid, Silicium, Aluminiumnitrid und Galliumoxid aufweist.
  • Die Oberflächenrauigkeitsverbesserungsschicht 16R kann einen durch ein CVD-Verfahren gebildeten CVD-Film aufweisen.
  • Die Oberflächenrauigkeitsverbesserungsschicht 16R kann auch einen durch ein Sol-Gel-Verfahren oder ein Eintauchverfahren gebildeten Film aufweisen.
  • Außerdem kann die Oberflächenrauigkeitsverbesserungsschicht 16R den gleichen Typ von Material wie das Substrat 10SB aufweisen.
  • Des Weiteren kann der einkristalline Körper 12 den gleichen Typ von Material wie die Oberflächenrauigkeitsverbesserungsschicht 16R aufweisen.
  • Außerdem kann die Oberflächenrauigkeitsverbesserungsschicht 16R eine Metallschicht aufweisen.
  • Hier kann die Metallschicht wenigstens einen oder mehrere Typen aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die AI, Co, Ni, Nb, Mo, Ru, Rh, Pd, Ag, Ta, W, Re, Os, Ir, Pt und Au aufweist.
  • Ferner kann die Oberflächenrauigkeitsverbesserungsschicht 16R wenigstens einen oder mehrere Typen eines amorphen Materials aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Gruppe-IV-Elementhalbleiter, Gruppe-III-V-Verbindungshalbleiter und Gruppe II-VI-Verbindungshalbleiter aufweist.
  • Ferner kann die Oberflächenrauigkeitsverbesserungsschicht 16R wenigstens einen oder mehrere Typen eines amorphen Materials aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Siliciumcarbid, Galliumnitrid, Silicium, Aluminiumnitrid und Galliumoxid aufweist.
  • Ferner kann die Dicke der Oberflächenrauigkeitsverbesserungsschicht 16R 1 nm oder mehr betragen.
  • Bei der Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird, kann, weil die Oberflächenrauigkeitsverbesserungsschicht durch eine chemische Reaktion ohne Verwenden eines Bondmittels oder eines geschmolzenen Materials verwendet wird, die Oberflächenrauigkeitsverbesserungsschicht aus dem gleichen Typ von Material wie das Substratmaterial gefertigt werden.
  • Bei der Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird, kann ein Material verwendet werden, das bei hoher Temperatur stabil ist. Zum Beispiel kann SiC verwendet werden, weil es nicht geschmolzen oder zersetzt wird, selbst bei Hochtemperaturhalbleiterprozessen.
  • Bei der Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird, ist es, weil gleiche Materialien wie die zu bondenden Materialien verwendet werden, möglich, einen Unterschied des Wärmeausdehnungskoeffizienten, der elektrischen Leitfähigkeit, der Wärmeleitfähigkeit und der mechanischen Eigenschaften und eine Notwendigkeit des Anpassens von diesen zu beseitigen und Eigenschaften zu verbessern, wodurch eine Entwicklungszeit verkürzt wird und eine Zuverlässigkeit verbessert wird.
  • Eine schematische Querschnittsstruktur der Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird, ist wie in 10A veranschaulicht und eine andere schematische Querschnittsstruktur der Halbleitersubstratstruktur ist wie in 10B veranschaulicht.
  • In den Beispielen aus 10A und 10B ist ein Beispiel veranschaulicht, bei dem die Epitaxiewachstumsschicht 12 eine SiC-Epitaxiewachstumsschicht ist und das Substrat 10SB ein gesinterter SiC-Körper 10SB ist. Des Weiteren ist bei dem Beispiel aus 10A der gesinterte SiC-Körper 10SB auf dem Stützsubstrat 10SU angeordnet.
  • Das Stützsubstrat 10SU kann wenigstens einen oder mehrere Typen aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die einen gesinterten Körper, BN, AIN, Al2O3, Ga2O3, Diamant, Kohlenstoff und Graphit aufweist. Hier kann der gesinterte Körper, der das Stützsubstrat 10SU darstellt, einen oder mehrere Typen gesinterter Körper aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Gruppe-IV-Elementhalbleiter, Gruppe-III-V-Verbindungshalbleiter und Gruppe II-VI-Verbindungshalbleiter aufweist. Ferner kann der gesinterte Körper wenigstens einen oder mehrere Typen gesinterter Körper aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Siliciumcarbid, Galliumnitrid, Silicium, Aluminiumnitrid und Galliumoxid aufweist.
  • Des Weiteren sind, wie in 10A und 10B veranschaulicht, das Substrat 10SB und die Epitaxiewachstumsschicht 12 durch die Raumtemperaturbondung oder Diffusionsbondung über die Oberflächenrauigkeitsverbesserungsschicht (SRI) 16R gebondet.
  • Bei der Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird, können der polykristalline SiC-Körper und die SiC-Epitaxiewachstumsschicht über die Oberflächenrauigkeitsverbesserungsschicht gebondet sein und eine stabile Bondung kann selbst in einer Hochtemperaturumgebung gebildet werden, in der das Bondmittel zersetzt wird.
  • Eine andere schematische Querschnittsstruktur einer Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird, ist wie in 11A veranschaulicht und noch eine andere schematische Querschnittsstruktur der Halbleitersubstratstruktur ist wie in 11B veranschaulicht.
  • Bei dem Beispiel aus 11A sind der gesinterte SiC-Körper 10SB und die SiC-Epitaxiewachstumsschicht (SiC-epi) 12 durch die Raumtemperatur- oder Diffusionsbondung über eine amorphe SiC-Schicht 16RS als die Oberflächenrauigkeitsverbesserungsschicht gebondet. Bei dem Beispiel aus 11B sind der gesinterte SiC-Körper 10SB und die SiC-Epitaxiewachstumsschicht 12 durch die Raumtemperatur- oder Diffusionsbondung über eine Metallschicht 16RM als die Oberflächenrauigkeitsverbesserungsschicht gebondet.
  • Hier kann die Metallschicht wenigstens einen oder mehrere Typen aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die AI, Co, Ni, Nb, Mo, Ru, Rh, Pd, Ag, Ta, W, Re, Os, Ir, Pt und Au aufweist.
  • (Raumtemperaturbondtechnik)
  • Die Raumtemperaturbondtechnik weist eine Oberflächenaktivierungsbondtechnik, eine Plasmaaktivierungsbondtechnik, eine Atomdiffusionsbondtechnik und dergleichen auf. Die Raumtemperaturbondtechnik ist eine Technik, die eine Zwischenatombondung bei Raumtemperatur bildet, indem Oxide und adsorbierte Moleküle auf einer festen Oberfläche durch einen Sputter-Effekt unter Verwendung eines Hochgeschwindigkeitsatomstrahls oder dergleichen in einem Vakuumzustand entfernt werden, um die Oberfläche zu aktivieren, und die aktiven Oberflächen dann in Kontakt miteinander gebracht werden. Bei der Raumtemperaturbondtechnik ist die Bondoberfläche eine Oberfläche, die in einem Vakuumzustand verarbeitet wird, um die Oberflächenatome in einen aktiven Zustand zu bringen, in dem die chemische Bondung einfach zu bilden ist. Die Raumtemperaturbondtechnik verbindet direkt freie Bindungen (Dangling Bonds) der Oberflächenatome durch Entfernen der Oberflächenschicht, die das Bonden stört, um eine stärkere Bondung zu bilden. Viele Materialien können bei einer Raumtemperatur durch Verwenden der Raumtemperaturbondtechnik gebondet wird.
  • Die Halbleitermaterialien können auf zum Beispiel Homo-Bonden von Si, SiC, GaAs, InP, GaP, InAs oder dergleichen und Hetero-Bonden zwischen diesen Materialien angewandt werden. Ein einkristallines Oxid kann auf Si/LiNbO3, Si/LiTaO3, Si/Gd3Ga5O12, Si/Al2O3 (Saphir) oder dergleichen angewandt werden. Das Metall kann auf ein Volumenmaterial, eine Folie, oder einen Bump oder dergleichen aus Au, Pt, Ag, Cu, AI, Sn, Pb, Zn und Lot angewandt werden. Außerdem können Au, Pt, Cu und AI auf Filmmaterialien oder dergleichen, die auf dem Substrat vorbereitet werden, angewandt werden. Ferner kann die Metall/Keramik-Struktur auf Heteromaterialbonden von AI, wie etwa Al/Al2O3, Al/Siliciumnitrid, Al/SiC, AI/AIN oder dergleichen angewandt werden.
  • Die Raumtemperaturbondtechnik erfordert, dass die Bondoberfläche auf der atomaren Ebene sauber und glatt ist. Daher kann die Oberflächenrauigkeit Ra der zu bondenden Oberfläche bei manchen Ausführungsformen zum Beispiel 1 nm oder weniger betragen. Als eine Technik zum Festlegen der Oberflächenrauigkeit Ra auf zum Beispiel 1 nm oder weniger kann eine CMP-Technik oder eine MP-Technik angewandt werden. Außerdem kann eine Hochgeschwindigkeitsatomstrahlbestrahlungstechnik mit Argon, bei der ein lonenstrahl neutralisiert wird, oder dergleichen angewandt werden.
  • Für die Entfernung der Oberflächenschicht kann zum Beispiel Sputter-Ätzen durch einen lonenstrahl, Plasma oder dergleichen angewandt werden. Die Oberfläche nach dem Sputter-Ätzen befindet sich in einem Zustand, in dem sie auch einfach mit umgebenden Gasmolekülen reagiert. Ein inertes Gas, wie etwa Argon, wird für den lonenstrahl verwendet und der Prozess wird in einer Vakuumkammer durchgeführt, die zu einem Hochvakuum entleert wird. Die Oberfläche, von der die Atome mit den freien Bindungen nach dem Sputter-Ätzen freigelegt sind, befindet sich in einem aktiven Zustand, in dem die Bindungsfestigkeit mit anderen Atomen groß ist, und eine starke Bondung kann bei der Raumtemperatur erhalten werden, indem sie verbunden werden.
  • Bei der Beschreibung des Raumtemperaturbondens, das auf das Verfahren zum Herstellen einer Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung anwendbar ist, auf die die vorliegende Technik angewandt wird, ist ein erstes Substrat 200, das mit einer Fremdstoffschicht 200C bedeckt ist, schematisch in 12A veranschaulicht und ein zweites Substrat 300, das mit einer Fremdstoffschicht 300C bedeckt ist, ist schematisch in 12B veranschaulicht.
  • Ein Ätzprozess der ersten Substratoberfläche, die mit der Fremdstoffschicht 200C bedeckt ist, ist schematisch in 12C veranschaulicht und ein Ätzprozess der zweiten Substratoberfläche, die mit der Fremdstoffschicht 300C bedeckt ist, ist schematisch in 12D veranschaulicht. Hier wird der Ätzprozess durch eine Hochgeschwindigkeitsatomstrahlbestrahlung von einem Hochgeschwindigkeitsargonionenstrahlgenerator 400 durchgeführt.
  • Ferner ist ein Zustand, in dem freie Bindungen BD zwischen der gereinigten ersten aktiven Substratoberfläche und der gereinigten zweiten aktiven Substratoberfläche gebildet werden, schematisch wie in 12E veranschaulicht. Der Prozess, in dem die erste aktive Substratoberfläche und die zweite aktive Substratoberfläche durch die Raumtemperaturbondung gebondet werden, ist schematisch wie in 12F veranschaulicht. Hier werden die Prozesse aus 12C bis 12F alle in einem Hochvakuumzustand durchgeführt.
  • Hier kann das erste Substrat zum Beispiel die Epitaxiewachstumsschicht 12 der Halbleitersubstratstruktur 1 gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird, sein und kann das zweite Substrat zum Beispiel das Substrat 10 der Halbleitersubstratstruktur 1 gemäß einer Ausführungsform der vorliegenden Offenbarung sein, auf die die vorliegende Technik angewandt wird.
  • Bei der Raumtemperaturbondtechnik wird die Bondgrenzflächenschicht zwischen der gereinigten ersten aktiven Substratoberfläche und der gereinigten zweiten aktiven Substratoberfläche angeordnet und die erste aktive Substratoberfläche und die zweite aktive Substratoberfläche können auch durch die Raumtemperaturbondung über die Bondgrenzflächenschicht gebondet werden. Als die Bondgrenzflächenschicht kann, wie in 3A veranschaulicht, die amorphe SiC-Schicht 14S angewandt werden und kann, wie in 3B veranschaulicht, die Metallschicht 14M angewandt werden.
  • Bei der Raumtemperaturbondtechnik wird die Oberflächenrauigkeitsverbesserungsschicht zwischen der gereinigten ersten aktiven Substratoberfläche und der gereinigten zweiten aktiven Substratoberfläche angeordnet und die erste aktive Substratoberfläche und die zweite aktive Substratoberfläche können auch durch die Raumtemperaturbondung über die Oberflächenrauigkeitsverbesserungsschicht gebondet werden. Die Oberflächenrauigkeitsverbesserungsschicht kann einen durch ein CVD-Verfahren gebildeten CVD-Film aufweisen. Die Oberflächenrauigkeitsverbesserungsschicht kann auch den gleichen Typ von Material wie das Substrat aufweisen. Die zu bondenden Schichten können den gleichen Typ von Material wie die Oberflächenrauigkeitsverbesserungsschicht aufweisen. Ferner kann als die Oberflächenrauigkeitsverbesserungsschicht die amorphe SiC-Schicht angewandt werden oder kann die Metallschicht angewandt werden.
  • Gemäß dem Verfahren zum Herstellen einer Halbleitersubstratstruktur einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird, kann, weil der Schaden an der Bondgrenzfläche klein ist, die Produktivität mit einer hohen Ausbeute erhalten werden.
  • (Diffusionsbondtechnik)
  • Die Diffusionsbondtechnik ist eine Technik, die Basismaterialien unter Verwendung von Diffusion von Atomen, die an einer Bondoberfläche erzeugt werden, bondet, indem die Basismaterialien in nahen Kontakt zueinander gebracht werden und die selbigen unter einer Temperaturbedingung, die gleich einem oder niedriger als ein Schmelzpunkt der Basismaterialien ist, mit Druck zu einem solchen Ausmaß beaufschlagt werden, dass plastische Verformung so weit wie möglich nicht auftritt.
  • Eine erklärende Ansicht eines Diffusionsbondverfahrens, das auf das Verfahren zum Herstellen einer Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung anwendbar ist, auf die die vorliegende Technik angewandt wird, ist wie in 13 veranschaulicht.
  • Wenn das Diffusionsbonden durchgeführt wird, werden die zu bondenden Materialien erwärmt und mit Druck beaufschlagt, indem die Materialien in einer kontrollierten Atmosphäre, wie etwa Vakuum oder einem inerten Gas, in nahen Kontakt zueinander gebracht werden. Eine Erwärmungstemperatur TH beträgt zum Beispiel etwa 200 bis 350 Grad C und ein Druckbeaufschlagungsdruck P beträgt zum Beispiel etwa 10 bis 80 MPa.
  • Bei dem Beispiel aus 13 ist ein Beispiel veranschaulicht, bei dem der polykristalline SiC-Körper 10SB und die SiC-Epitaxiewachstumsschicht 12 durch Erwärmen und Druckbeaufschlagen diffusionsgebondet sind. Bei dem Beispiel aus 13 ist ein Beispiel mit Hohlräumen VD an der Bondgrenzfläche veranschaulicht.
  • Bei der Beschreibung des Diffusionsbondverfahrens, das auf das Verfahren zum Herstellen einer Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung anwendbar ist, auf die die vorliegende Technik angewandt wird, ist eine Konfiguration, bei der der polykristalline SiC-Körper 10SB als das Substrat angewandt wird und die SiC-Epitaxiewachstumsschicht 12 als ein Bondmittel auf dem polykristallinen SiC-Körper 10SB angeordnet ist, schematisch wie in 14A veranschaulicht. Der polykristalline SiC-Körper 10SB weist mehrere polykristalline SiC-Körner 15 auf.
  • Eine Konfiguration, bei der ein Druckbeaufschlagung/Erwärmung-Prozess in der Konfiguration aus 14A durchgeführt wird, ist schematisch wie in 14B veranschaulicht und eine Konfiguration, bei der der Druckbeaufschlagung/Erwärmung-Prozess ferner in der Konfiguration aus 14B durchgeführt wird und das Diffusionsbonden durchgeführt wird, ist schematisch wie in 14C veranschaulicht. 14B ist ein Beispiel, bei dem die Hohlräume VD an der Diffusionsbondgrenzfläche gebildet sind und 14C ist ein Beispiel, bei dem eine Diffusionsbondung ohne Hohlräume gebildet ist. Wie in 14A bis 14C veranschaulicht, werden bei der Diffusionsbondung die Hohlräume in dem Bondteil mit fortschreitendem Bonden beseitigt.
  • Bei dem Diffusionsbonden können das Substrat und das Bondmittel auch über die Bondgrenzflächenschicht gebondet werden. Als die Bondgrenzflächenschicht kann, wie in 3A veranschaulicht, die amorphe SiC-Schicht 14S angewandt werden und kann, wie in 3B veranschaulicht, die Metallschicht 14M angewandt werden.
  • Bei dem Diffusionsbonden kann eine Metallschicht zwischen den Bondoberflächen sandwichartig dazwischenliegen, um eine Bondung zu fördern. Diese Metallschicht wird als eine Einfügungsmetallschicht bezeichnet werden.
  • Bei dem Diffusionsbonden können das Substrat und das Bondmittel auch über die Oberflächenrauigkeitsverbesserungsschicht 16R gebondet werden. Als die Oberflächenrauigkeitsverbesserungsschicht 16R kann, wie in 11A veranschaulicht, die amorphe SiC-Schicht 16RS zwischen den Bondoberflächen angewandt werden, um eine Bondung zu fördern, und kann, wie in 11B veranschaulicht, die Metallschicht 16RM angewandt werden. Diese Metallschicht 16RM wird als eine Einfügungsmetallschicht bezeichnet werden.
  • Bei der Beschreibung eines Festphasendiffusionsbondverfahrens, das auf das Verfahren zum Herstellen einer Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung anwendbar ist, auf die die vorliegende Technik angewandt wird, ist eine Konfiguration, bei der das Bondmittel auf dem Substrat über die Einfügungsmetallschicht 14M angeordnet ist, schematisch wie in 15A veranschaulicht. Der polykristalline SiC-Körper 10SB wird als das Substrat angewandt und die SiC-Epitaxiewachstumsschicht 12 wird als das Bondmittel angewandt.
  • Eine Konfiguration, bei der der Druckbeaufschlagung/Erwärmung-Prozess in der Konfiguration aus 15A durchgeführt wird, um die Festphasendiffusionsbondung zu bilden, ist schematisch wie in 15B veranschaulicht und eine Konfiguration, bei der der Druckbeaufschlagung/Erwärmung-Prozess ferner in der Konfiguration aus 15B durchgeführt wird, um die Festphasendiffusionsbondung durchzuführen, ist schematisch wie in 15C veranschaulicht. Bei dem Festphasendiffusionsbonden wird die Einfügungsmetallschicht 14M in einem Festphasenzustand gebondet.
  • Außerdem ist bei der Beschreibung des Festphasendiffusionsbondverfahrens, das auf das Verfahren zum Herstellen einer Halbleitersubstratstruktur gemäß einer anderen Ausführungsform der vorliegenden Offenbarung anwendbar ist, auf die die vorliegende Technik angewandt wird, eine Konfiguration, bei der ein Bondmittel auf dem Substrat über die Einfügungsmetallschicht 16RM angeordnet ist, schematisch wie in 16A veranschaulicht. Der polykristalline SiC-Körper 10SB wird als das Substrat angewandt und die SiC-Epitaxiewachstumsschicht 12 wird als das Bondmittel angewandt.
  • Eine Konfiguration, bei der der Druckbeaufschlagung/Erwärmung-Prozess in der Konfiguration aus 16A durchgeführt wird, um die Festphasendiffusionsbondung zu bilden, ist schematisch wie in 16B veranschaulicht und eine Konfiguration, bei der der Druckbeaufschlagungs- und Erwärmungsprozess ferner in der Konfiguration aus 16B durchgeführt werden, um die Festphasendiffusionsbondung zum Fortfahren durchzuführen, ist schematisch wie in 16C veranschaulicht. Bei dem Festphasendiffusionsbonden wird die Einfügungsmetallschicht 16RM in einem Festphasenzustand gebondet.
  • Bei dem Diffusionsbonden und dem Festphasendiffusionsbonden werden die Reinigung und Haftung an der Bondoberfläche während des Bondprozesses gefördert und werden die Reinigung und Haftung gleichzeitig durchgeführt. Sowohl der Reinigungsprozess als auch der Haftungsprozess bei dem Diffusionsbonden liegen in dem Diffusionsphänomen begründet.
  • Wenn die amorphe SiC-Schicht 14S als die Bondgrenzflächenschicht angewandt wird oder die amorphe SiC-Schicht 16RS als die Oberflächenrauigkeitsverbesserungsschicht angewandt wird, wird hier, weil die amorphe SiC-Schicht geschmolzen wird, um eine Bondung zu bilden, eine Flüssigphasendiffusionsbondung oder eine transiente Flüssigphasendiffusionsbondung (TLP) gebildet.
  • (Kristalliner Zustand von Keramiken)
  • Bei einer erklärenden Ansicht des kristallinen Zustands von Keramiken ist ein Beispiel für einen polykristallinen Körper schematisch wie in 17A veranschaulicht und ist ein Beispiel für einen amorphen Festkörper schematisch wie in 17B veranschaulicht. Hier ist der kristalline Zustand des polykristallinen SiC-Körpers ein kristalliner Festkörper und ist schematisch auf die gleiche Weise wie in 17A veranschaulicht, während der kristalline Zustand des amorphen SiC ein amorpher Festkörper ist und schematisch wie in 17B veranschaulicht ist.
  • (Einrichtung zum Herstellen eines gesinterten SiC-Körpers)
  • Eine Einrichtung 500 zum Herstellen eines polykristallinen Körpers (gesinterten SiC-Körpers) der Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird, ist schematisch wie in 18 veranschaulicht. Ein Innenbereich 500A der Einrichtung 500 zum Herstellen des polykristallinen Körpers (gesinterten SiC-Körpers) wird durch eine Vakuumatmosphäre von etwa einigen Pa oder mit einem Ar/N2-Gas substituiert.
  • Die Einrichtung 500 zum Herstellen des polykristallinen Körpers (gesinterten SiC-Körpers) setzt ein Festkörperkompressionssinterverfahren durch Heißpressen-Sintern (HP) ein. Eine Sinterform, die aus Graphit (Graphitmatrize) 900 gefertigt ist und mit einem Pulver oder festen polykristallinen SiC-Körpermaterial 940 gefüllt ist, wird erwärmt, während sie mit Druck beaufschlagt wird. Ein Thermoelement- oder ein Strahlungsthermometer 920 ist in der Graphitmatrize 900 gelagert.
  • Die Graphitmatrize 900 ist über Graphit-Bunches bzw. Graphit-Stempel (bunches bzw. punches) 800A und 800B und Graphitabstandshalter 700A und 700B mit den Pressschäften 600A und 600B verbunden. Das polykristalline SiC-Körpermaterial 940 wird durch eine Druckbeaufschlagung zwischen den Pressschäften 600A und 600B mit Druck beaufschlagt und erwärmt. Die Erwärmungstemperatur beträgt zum Beispiel etwa 200 bis 350 Grad C und der Druckbeaufschlagungsdruck P beträgt zum Beispiel etwa 50 MPa bei dem Maximum. Zum Beispiel kann auch Funkenplasmasintern (SPS) außer dem Heißpressen-Sintern (HP) angewandt werden.
  • Gemäß der Einrichtung 500 zum Herstellen eines polykristallinen Körpers (gesinterten SiC-Körpers) der Halbleitersubstratstruktur einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird, kann, weil der Erwärmungsbereich begrenzt ist, der Temperaturanstieg und das Kühlen schneller (einige Minuten bis einige Stunden) als die Atmosphärenerwärmung, wie etwa in einem elektrischen Ofen, durchgeführt werden. Der dichte gesinterte SiC-Körper, bei dem ein Kornwachstum unterdrückt wird, kann durch die Druckbeaufschlagung und den schnellen Temperaturanstieg hergestellt werden. Zudem kann die Einrichtung 500 nicht nur auf Sintern, sondern auch auf Sinterbonden und Sintern eines porösen Körpers und dergleichen angewandt werden.
  • (Graphitsubstrat)
  • Die Halbleitersubstratstruktur 1 gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird, weist ein Graphitsubstrat 10GF und die Epitaxiewachstumsschicht 12 auf, die an das Graphitsubstrat 10GF, wie in 19 veranschaulicht, gebondet ist, wobei das Graphitsubstrat 10GF und die Epitaxiewachstumsschicht 12 durch die Raumtemperaturbondung gebondet sind. Hier weist das Raumtemperaturbonden wenigstens einen oder mehrere Typen auf, der/die aus einem Oberflächenaktivierungsbonden, einem Plasmaaktivierungsbonden und einem Atomdiffusionsbonden ausgewählt ist/sind.
  • Das Graphitsubstrat 10GF und die Epitaxiewachstumsschicht 12 können auch durch die Diffusionsbondung gebondet sein.
  • Die Epitaxiewachstumsschicht 12 kann wenigstens einen oder mehrere Typen aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Gruppe-IV-Elementhalbleiter, Gruppe-III-V-Verbindungshalbleiter und Gruppe II-VI-Verbindungshalbleiter aufweist.
  • Die Epitaxiewachstumsschicht 12 kann auch wenigstens einen oder mehrere Typen aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Siliciumcarbid, Galliumnitrid, Silicium, Aluminiumnitrid und Galliumoxid aufweist.
  • Des Weiteren kann das Substrat 10 wenigstens einen oder mehrere Typen aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die einen gesinterten Körper, BN, AIN, Al2O3, Ga2O3, Diamant, Kohlenstoff und Graphit aufweist. Hier kann der gesinterte Körper wenigstens einen oder mehrere Typen gesinterter Körper aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Gruppe-IV-Elementhalbleiter, Gruppe-III-V-Verbindungshalbleiter und Gruppe II-VI-Verbindungshalbleiter aufweist. Der gesinterte Körper kann auch wenigstens einen oder mehrere Typen gesinterter Körper aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Siliciumcarbid, Galliumnitrid, Silicium, Aluminiumnitrid und Galliumoxid aufweist.
  • Das Graphitsubstrat 10GF und die Siliciumcarbidepitaxiewachstumsschicht 12 können auch über die Bondgrenzflächenschicht 14 gebondet sein.
  • Wenn das Raumtemperaturbonden verwendet wird, wird die Oberflächenrauigkeit Ra einer Oberfläche des Graphitsubstrats 10GF auf 1 nm oder weniger festgelegt. Infolgedessen wird die Dicke der Bondgrenzflächenschicht (AIL) 14 mit einer unterschiedlichen Zusammensetzung auf etwa 1 nm bis 10 µm festgelegt.
  • Wenn die Diffusionsbondung verwendet wird, kann die Oberflächenrauigkeit in Abhängigkeit von einem Material und einer Bondtemperatur grob sein. Die Dicke der Bondgrenzflächenschicht (AIL) 14 mit einem unterschiedlichen Zusammensetzungsgradienten durch Atomdiffusion beträgt, um die Atomdiffusion zu verwenden, näherungsweise 1 nm bis 10 µm.
  • Ferner kann die Bondgrenzflächenschicht 14 eine Metallschicht aufweisen.
  • Hier kann die Metallschicht wenigstens einen oder mehrere Typen aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die AI, Co, Ni, Nb, Mo, Ru, Rh, Pd, Ag, Ta, W, Re, Os, Ir, Pt und Au aufweist.
  • Die Bondgrenzflächenschicht 14 kann wenigstens einen oder mehrere Typen eines amorphen Materials aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Gruppe-IV-Elementhalbleiter, Gruppe-III-V-Verbindungshalbleiter und Gruppe II-VI-Verbindungshalbleiter aufweist.
  • Die Bondgrenzflächenschicht kann auch wenigstens einen oder mehrere Typen eines amorphen Materials aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Siliciumcarbid, Galliumnitrid, Silicium, Aluminiumnitrid und Galliumoxid aufweist.
  • (Graphitsubstrat)
  • Des Weiteren weist die Halbleitersubstratstruktur 1 gemäß einer anderen Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird, das Graphitsubstrat 10GF, die Oberflächenrauigkeitsverbesserungsschicht 16R, die darauf angeordnet ist, und einen einkristallinen Körper 12, der durch die Raumtemperaturbondung über die Oberflächenrauigkeitsverbesserungsschicht 16R an das Graphitsubstrat 10GF gebondet ist, auf, wie in 20 veranschaulicht ist. Hier weist das Raumtemperaturbonden wenigstens einen oder mehrere Typen auf, der/die aus einem Oberflächenaktivierungsbonden, einem Plasmaaktivierungsbonden und einem Atomdiffusionsbonden ausgewählt ist/sind.
  • Das Graphitsubstrat 10GF und der einkristalline Körper 12 können auch durch die Diffusionsbondung gebondet sein.
  • Wenn das Raumtemperaturbonden verwendet wird, wird die Oberflächenrauigkeit Ra der Oberfläche des Graphitsubstrats 10GF auf 1 nm oder weniger festgelegt. Infolgedessen wird die Dicke der Oberflächenrauigkeitsverbesserungsschicht 16R mit einer unterschiedlichen Zusammensetzung auf etwa 1 nm bis 10 µm festgelegt.
  • Wenn die Diffusionsbondung verwendet wird, kann die Oberflächenrauigkeit in Abhängigkeit von einem Material und einer Bondtemperatur grob sein. Die Dicke der Oberflächenrauigkeitsverbesserungsschicht 16R mit einem unterschiedlichen Zusammensetzungsgradienten durch Atomdiffusion beträgt, um die Atomdiffusion zu verwenden, näherungsweise 1 nm bis etwa 10 µm.
  • Der einkristalline Körper 12 kann ein einkristalliner Wafer oder eine Epitaxiewachstumsschicht sein.
  • Der einkristalline Körper 12 kann auch wenigstens einen oder mehrere Typen aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Gruppe-IV-Elementhalbleiter, Gruppe-III-V-Verbindungshalbleiter und Gruppe II-VI-Verbindungshalbleiter aufweist.
  • Außerdem kann der einkristalline Körper 12 wenigstens einen oder mehrere Typen aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Siliciumcarbid, Galliumnitrid, Silicium, Aluminiumnitrid und Galliumoxid aufweist.
  • Des Weiteren kann das Substrat 10SB wenigstens einen oder mehrere Typen aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die einen gesinterten Körper, BN, AIN, Al2O3, Ga2O3, Diamant, Kohlenstoff und Graphit aufweist. Hier kann der gesinterte Körper wenigstens einen oder mehrere Typen gesinterter Körper aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Gruppe-IV-Elementhalbleiter, Gruppe-III-V-Verbindungshalbleiter und Gruppe II-VI-Verbindungshalbleiter aufweist. Der gesinterte Körper kann auch wenigstens einen oder mehrere Typen gesinterter Körper aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Siliciumcarbid, Galliumnitrid, Silicium, Aluminiumnitrid und Galliumoxid aufweist.
  • Die Oberflächenrauigkeitsverbesserungsschicht 16R kann einen durch ein CVD-Verfahren gebildeten CVD-Film aufweisen.
  • Die Oberflächenrauigkeitsverbesserungsschicht 16R kann auch einen durch ein Sol-Gel-Verfahren oder ein Eintauchverfahren gebildeten Film aufweisen.
  • Ferner kann die Oberflächenrauigkeitsverbesserungsschicht 16R den gleichen Typ von Material wie das Graphitsubstrat 10GF aufweisen.
  • Der einkristalline Körper 12 kann den gleichen Typ von Material wie die Oberflächenrauigkeitsverbesserungsschicht 16R aufweisen.
  • Hier kann die Oberflächenrauigkeitsverbesserungsschicht 16R eine Metallschicht aufweisen.
  • Die Metallschicht kann wenigstens einen oder mehrere Typen von Schichten aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die AI, Co, Ni, Nb, Mo, Ru, Rh, Pd, Ag, Ta, W, Re, Os, Ir, Pt und Au aufweist.
  • Ferner kann die Oberflächenrauigkeitsverbesserungsschicht 16R wenigstens einen oder mehrere Typen eines amorphen Materials aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Gruppe-IV-Elementhalbleiter, Gruppe-III-V-Verbindungshalbleiter und Gruppe II-VI-Verbindungshalbleiter aufweist.
  • Die Oberflächenrauigkeitsverbesserungsschicht 16R kann auch wenigstens einen oder mehrere Typen eines amorphen Materials aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Siliciumcarbid, Galliumnitrid, Silicium, Aluminiumnitrid und Galliumoxid aufweist.
  • Das Graphitsubstrat 10GF, das auf die Halbleitersubstratstruktur 1 gemäß einer Ausführungsform der vorliegenden Offenbarung anwendbar ist, auf die die vorliegende Technik angewandt wird, weist eine laminierte Struktur aus Graphitlagen GS1·GS2·GS3·...·GSn auf, wie in 21 veranschaulicht ist. Die Graphitlagen GS1·GS2 GS3 ... GSn jeweiliger Ebenen von n Schichten weisen mehrere kovalente Bindungen eines hexagonalen Systems in einer laminierten Kristallstruktur auf und die Graphitlagen GS1·GS2·GS3·...·GSn der jeweiligen Ebenen sind durch eine Van-der-Waals-Kraft verbunden.
  • Das Graphitsubstrat 10GF, das aus einem kohlenstoffbasierten anisotropen Wärmetransfermaterial gefertigt ist, ist ein geschichteter kristalliner Körper mit einer hexagonalen Netzwerkstruktur aus Kohlenstoffatomen und weist auch eine anisotrope Wärmeleitung auf und die in 21 veranschaulichten Graphitlagen GS1·GS2·GS3·...·GSn weisen eine größere Wärmeleitfähigkeit (höhere Wärmeleitfähigkeit) als jene der Z-Achse-Dickenrichtung mit Bezug auf die Kristallebenenrichtung (in der XY-Ebene) auf.
  • Eine schematische Vogelperspektivenansicht des Graphitsubstrats 10GF (XY) der XY-Orientierung, das ein Beispiel für das Graphitsubstrat 10GF ist, das auf die Halbleitersubstratstruktur 1 gemäß einer Ausführungsform der vorliegenden Offenbarung anwendbar ist, auf die die vorliegende Technik angewandt wird, ist wie in 22A veranschaulicht und eine schematische Vogelperspektivenansicht des Graphitsubstrats 10GF (XZ) der XZ-Orientierung ist wie in 22B veranschaulicht.
  • In dem Graphitsubstrat 10GF können zwei Typen von Graphitsubstraten 10GF (XY) und 10GF (XZ) mit unterschiedlichen Orientierungen verwendet werden.
  • Das Graphitsubstrat 10GF weist das Graphitsubstrat 10GF (XY) mit der XY-Orientierung (erste Orientierung) mit einer höheren Wärmeleitfähigkeit in der Oberflächenrichtung als in der Dickenrichtung und das Graphitsubstrat 10GF (XZ) mit der XZ-Orientierung (zweite Orientierung) mit einer höheren Wärmeleitfähigkeit in der Dickenrichtung als in der Oberflächenrichtung auf. Wie in 22A veranschaulicht, weist das Graphitsubstrat 10GF (XY) mit der XY-Orientierung eine Wärmeleitfähigkeit von zum Beispiel X=1.500 (W/mK), Y=1.500 (W/mK) und Z=5 (W/mK) auf. Andererseits weist, wie in 22B veranschaulicht, das Graphitsubstrat 10GF (XZ) mit der XZ-Orientierung eine Wärmeleitfähigkeit von zum Beispiel X=1.500 (W/mK), Y=5 (W/mK) und Z=1.500 (W/mK) auf. Außerdem weisen die Graphitplatten 10GF (XY) und 10GF (XZ) beide eine Dichte von 2,2 (g/cm3) auf.
  • Die Halbleitersubstratstruktur 1 gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die oben beschriebene vorliegende Technik angewandt wird, kann zum Beispiel zum Herstellen verschiedener SiC-Halbleitervorrichtungen verwendet werden. Als Beispiele für diese sind unten eine SiC-Schottky-Barriere-Diode (SBD), ein SiC-Graben-Gate(T)-Typ-Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) und ein SiC-Planar-Gate-Typ-MOSFET veranschaulicht.
  • (SiC-SBD)
  • Eine SiC-SBD 21, die unter Verwendung der Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung hergestellt ist, auf die die vorliegende Technik angewandt wird, weist die Halbleitersubstratstruktur 1 auf, die den gesinterten SiC-Körper 10SB und die SiC-Epitaxiewachstumsschicht 12 aufweist, wie in 23 veranschaulicht ist. Der gesinterte SiC-Körper 10SB und die SiC-Epitaxiewachstumsschicht 12 sind durch die Raumtemperaturbondung oder eine Diffusionsbondung gebondet. Die Bondgrenzflächenschicht 14 kann auch zwischen dem gesinterten SiC-Körper 10SB und der SiC-Epitaxiewachstumsschicht 12 dazwischenliegen.
  • Der gesinterte SiC-Körper 10SB ist zu einem n+-Typ (dessen Fremdstoffdichte zum Beispiel etwa 1×1018cm-3 bis etwa 1×102cm-3 beträgt) dotiert und die SiC-Epitaxiewachstumsschicht 12 ist zu einem n--Typ (dessen Fremdstoffdichte zum Beispiel etwa 5×1014cm-3 bis etwa 5×1016 cm -3 beträgt) dotiert.
  • Die SiC-Epitaxiewachstumsschicht 12 kann auch aus einem beliebigen von 4H-SiC, 6H-SiC, 2H-SiC oder 3C-SiC gefertigt sein.
  • Ferner kann beliebiges von BN, AIN, Al2O3, Ga2O3, Diamant, Kohlenstoff oder Graphit anstelle des gesinterten SiC-Körpers 10SB enthalten sein.
  • Als der n-Typ-Dotierungsfremdstoff kann zum Beispiel Stickstoff (N), Phosphor (P), Arsen (As) oder dergleichen angewandt werden.
  • Als der p-Typ-Dotierungsfremdstoff kann zum Beispiel TMA oder dergleichen angewandt werden.
  • Die hintere Oberfläche des gesinterten SiC-Körpers 10SB weist eine Kathodenelektrode 22 auf, so dass sie seinen gesamten Bereich bedeckt, und die Kathodenelektrode 22 ist mit einem Kathodenanschluss K verbunden.
  • Außerdem weist eine Oberfläche 100 (zum Beispiel (0001)-Si-Ebene) der SiC-Epitaxiewachstumsschicht 12 ein Kontaktloch 24 zum Freilegen eines Teils der SiC-Epitaxiewachstumsschicht 12 als ein aktives Gebiet 23 auf und ein Feldisolationsfilm 26 ist in einem Feldgebiet 25 gebildet, das das aktive Gebiet 23 umgibt.
  • Der Feldisolationsfilm 26 besteht aus Siliciumoxid (SiO2), kann aber auch aus einem anderen Isolationsmaterial, wie etwa Siliciumnitrid (SiN) gefertigt sein. Eine Anodenelektrode 27 ist auf dem Feldisolationsfilm 26 gebildet und die Anodenelektrode 27 ist mit einem Anodenanschluss A verbunden.
  • Eine p-Typ-Übergangsabschlusserweiterung(JTE: Junction Termination Extension)-Struktur 28 ist nahe der Oberfläche 100 (Oberflächenschichtteil) der SiC-Epitaxiewachstumsschicht 12 gebildet, so dass sie sich in Kontakt mit der Anodenelektrode 27 befindet. Die JTE-Struktur 28 ist entlang dem Umriss des Kontaktlochs 24 gebildet, so dass sie sich über dem Innenbereich und außerhalb des Kontaktlochs 24 des Feldisolationsfilms 26 erstreckt.
  • (SiC-TMOSFET)
  • Ein Graben-Gate-Typ-MOSFET 31, der unter Verwendung der Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung hergestellt ist, auf die die vorliegende Technik angewandt wird, weist die Halbleitersubstratstruktur 1 auf, die den gesinterten SiC-Körper 10SB und die SiC-Epitaxiewachstumsschicht 12 aufweist, wie in 24 veranschaulicht ist. Der gesinterte SiC-Körper 10SB und die SiC-Epitaxiewachstumsschicht 12 sind durch die Raumtemperaturbondung oder die Diffusionsbondung gebondet. Die Bondgrenzflächenschicht 14 kann auch zwischen dem gesinterten SiC-Körper 10SB und der SiC-Epitaxiewachstumsschicht 12 dazwischenliegen.
  • Der gesinterte SiC-Körper 10SB ist zu einem n+-Typ (dessen Fremdstoffdichte zum Beispiel etwa 1×1018cm-3 bis etwa 1×1021cm-3 beträgt) dotiert und die SiC-Epitaxiewachstumsschicht 12 ist zu einem n--Typ (dessen Fremdstoffdichte zum Beispiel etwa 5×1014cm-3 bis etwa 5×1016 cm -3 beträgt) dotiert.
  • Ferner kann die SiC-Epitaxiewachstumsschicht 12 aus einem beliebigen von 4H-SiC, 6H-SiC, 2H-SiC oder 3C-SiC gefertigt sein.
  • Ferner kann beliebiges von BN, AIN, Al2O3, Ga2O3, Diamant, Kohlenstoff oder Graphit anstelle des gesinterten SiC-Körpers 10SB enthalten sein.
  • Als der n-Typ-Dotierungsfremdstoff kann zum Beispiel Stickstoff (N), Phosphor (P), Arsen (As) oder dergleichen angewandt werden.
  • Als der p-Typ-Dotierungsfremdstoff kann zum Beispiel TMA oder dergleichen angewandt werden.
  • Eine hintere Oberfläche ((000-1)-Ebene (C-Ebene)) des gesinterten SiC-Körpers 10SB weist eine Drain-Elektrode 32 auf, so dass sie seinen gesamten Bereich bedeckt, wobei die Drain-Elektrode 32 mit einem Drain-Anschluss D verbunden ist.
  • Ein Körpergebiet 33 des p-Typs (dessen Fremdstoffdichte zum Beispiel etwa 1×1016cm-3 bis etwa 1×1019cm-3 beträgt) ist nahe der Oberfläche 100 ((0001)-Si-Ebene) (Oberflächenschichtteil) der SiC-Epitaxiewachstumsschicht 12 gebildet. In der SiC-Epitaxiewachstumsschicht 12 ist ein Teil auf der Seite des gesinterten SiC-Körpers 10SB mit Bezug auf das Körpergebiet 33 ein n--Typ-Drain-Gebiet 34 (12), wobei der Zustand der SiC-Epitaxiewachstumsschicht so beibehalten wird, wie er ist.
  • Ein Gate-Graben 35 ist in der SiC-Epitaxiewachstumsschicht 12 gebildet. Der Gate-Graben 35 dringt in das Körpergebiet 33 von der Oberfläche 100 der SiC-Epitaxiewachstumsschicht 12 ein, so dass der tiefste Teil davon das Drain-Gebiet 34 erreicht.
  • Ein Gate-Isolationsfilm 36 ist auf der Innenoberfläche des Gate-Grabens 35 und der Oberfläche 100 der SiC-Epitaxiewachstumsschicht 12 gebildet, so dass die gesamte Innenoberfläche des Gate-Grabens 35 bedeckt ist. Dann wird eine Gate-Elektrode 37 in dem Gate-Graben 35 vergraben, indem der Innenbereich des Gate-Isolationsfilms 36 mit zum Beispiel Polysilicium gefüllt wird. Ein Gate-Anschluss G ist mit der Gate-Elektrode 37 verbunden.
  • Ein n+-Typ-Source-Gebiet 38, das einen Teil der Seitenoberfläche des Gate-Grabens 35 bildet, ist in dem Oberflächenschichtteil des Körpergebiets 33 gebildet.
  • Außerdem ist ein Körperkontaktgebiet 39 des p+-Typs (dessen Fremdstoffdichte zum Beispiel etwa 1×1018cm-3 bis etwa 1×1021cm-3 beträgt), das in das Source-Gebiet 38 von der Oberfläche 100 der SiC-Epitaxiewachstumsschicht 12 eindringt und mit dem Körpergebiet 33 verbunden ist, in der SiC-Epitaxiewachstumsschicht 12 gebildet.
  • Ein Zwischenschichtisolationsfilm 40, der aus SiO2 gefertigt ist, ist auf der SiC-Epitaxiewachstumsschicht 12 gebildet. Eine Source-Elektrode 42 ist durch ein Kontaktloch 41, das in dem Zwischenschichtisolationsfilm 40 gebildet ist, mit dem Source-Gebiet 38 und dem Körperkontaktgebiet 39 verbunden. Ein Source-Anschluss S ist mit der Source-Elektrode 42 verbunden.
  • Durch Anlegen einer vorbestimmten Spannung (einer Spannung gleich oder höher als eine Gate-Schwellenspannung) an die Gate-Elektrode 37, während eine vorbestimmte Potentialdifferenz zwischen der Source-Elektrode 42 und der Drain-Elektrode 32 (zwischen der Source und dem Drain) erzeugt wird, kann ein Kanal nahe einer Grenzfläche mit dem Gate-Isolationsfilm 36 in dem Körpergebiet 33 durch ein elektrisches Feld von der Gate-Elektrode 37 gebildet werden. Dementsprechend kann ermöglicht werden, dass ein elektrischer Strom zwischen der Source-Elektrode 42 und der Drain-Elektrode 32 fließt, und kann der SiC-TMOSFET 31 eingeschaltet werden.
  • (SiC-Planar-Gate-Typ-MOSFET)
  • Ein Planar-Gate-Typ-MOSFET 51, der unter Verwendung der Halbleitersubstratstruktur 1 gemäß einer Ausführungsform der vorliegenden Offenbarung hergestellt ist, auf die die vorliegende Technik angewandt wird, weist die Halbleitersubstratstruktur 1 auf, die den gesinterten SiC-Körper 10SB und die SiC-Epitaxiewachstumsschicht 12 aufweist, wie in 25 veranschaulicht ist. Der gesinterte SiC-Körper 10SB und die SiC-Epitaxiewachstumsschicht 12 sind durch die Raumtemperaturbondung oder die Diffusionsbondung gebondet. Die Bondgrenzflächenschicht 14 kann auch zwischen dem gesinterten SiC-Körper 10SB und der SiC-Epitaxiewachstumsschicht 12 dazwischenliegen.
  • Der gesinterte SiC-Körper 10SB ist zu einem n+-Typ (dessen Fremdstoffdichte zum Beispiel etwa 1×1018cm-3 bis etwa 1×1021cm-3 beträgt) dotiert und die SiC-Epitaxiewachstumsschicht 12 ist zu einem n--Typ (dessen Fremdstoffdichte zum Beispiel etwa 5×1014cm-3 bis etwa 5×1016 cm -3 beträgt) dotiert.
  • Des Weiteren kann die SiC-Epitaxiewachstumsschicht 12 aus einem beliebigen von 4H-SiC, 6H-SiC, 2H-SiC oder 3C-SiC gefertigt sein.
  • Ferner kann beliebiges von BN, AIN, Al2O3, Ga2O3, Diamant, Kohlenstoff oder Graphit anstelle des gesinterten SiC-Körpers 10SB enthalten sein.
  • Als der n-Typ-Dotierungsfremdstoff kann zum Beispiel Stickstoff (N), Phosphor (P), Arsen (As) oder dergleichen angewandt werden.
  • Als der p-Typ-Dotierungsfremdstoff kann zum Beispiel TMA oder dergleichen angewandt werden.
  • Eine Drain-Elektrode 52 ist auf der hinteren Oberfläche ((000-1)-Ebene (C-Ebene)) des gesinterten SiC-Körpers 10SB gebildet, so dass sie seinen gesamten Bereich bedeckt, wobei ein Drain-Anschluss D mit der Drain-Elektrode 52 verbunden ist.
  • Ein Körpergebiet 53 des p-Typs (dessen Fremdstoffdichte zum Beispiel etwa 1×1016cm-3 bis etwa 1×1019cm-3 beträgt) ist in einer Wannenform nahe der Oberfläche 100 ((0001)-Si-Ebene) (Oberflächenschichtteil) der SiC-Epitaxiewachstumsschicht 12 gebildet. In der SiC-Epitaxiewachstumsschicht 12 ist ein Teil auf der Seite des SiC-Substrats 2 mit Bezug auf das Körpergebiet 53 ein n--Typ-Drain-Gebiet 54 (12), wobei der Zustand nach dem Epitaxiewachstum so beibehalten wird, wie er ist.
  • In dem Oberflächenschichtteil des Körpergebiets 53 ist ein n+-Typ-Source-Gebiet 55 so gebildet, dass es von der Peripherie des Körpergebiets 53 beabstandet ist.
  • Ein Körperkontaktgebiet 56 des p+-Typs (dessen Fremdstoffdichte zum Beispiel etwa 1×1018cm-3 bis etwa 1×1021cm-3 beträgt) ist innerhalb des Source-Gebiets 55 gebildet. Das Körperkontaktgebiet 56 dringt in das Source-Gebiet 55 in der Tiefenrichtung ein und ist mit dem Körpergebiet 53 verbunden.
  • Ein Gate-Isolationsfilm 57 ist auf der Oberfläche 100 der SiC-Epitaxiewachstumsschicht 12 gebildet. Der Gate-Isolationsfilm 57 bedeckt einen Teil des Körpergebiets 53, das das Source-Gebiet 55 umgibt (einen Peripherieteil des Körpergebiets 53), und einen Außenperipherierand des Source-Gebiets 55.
  • Eine Gate-Elektrode 58, die zum Beispiel aus Polysilicium gefertigt ist, ist auf dem Gate-Isolationsfilm 57 gebildet. Die Gate-Elektrode 58 ist dem Peripherieteil des Körpergebiets 53 mit dem Gate-Isolationsfilm 57 dazwischen zugewandt. Ein Gate-Anschluss G ist mit der Gate-Elektrode 58 verbunden.
  • Ein Zwischenschichtisolationsfilm 59, der aus SiO2 gefertigt ist, ist auf der SiC-Epitaxiewachstumsschicht 12 gebildet. Eine Source-Elektrode 61 ist durch das Kontaktloch 60, das in dem Zwischenschichtisolationsfilm 59 gebildet ist, mit dem Source-Gebiet 55 und dem Körperkontaktgebiet 56 verbunden. Ein Source-Anschluss S ist mit der Source-Elektrode 61 verbunden.
  • Durch Anlegen einer vorbestimmten Spannung (einer Spannung gleich oder höher als eine Gate-Schwellenspannung) an die Gate-Elektrode 58, während eine vorbestimmte Potentialdifferenz zwischen der Source-Elektrode 61 und der Drain-Elektrode 52 (zwischen der Source und dem Drain) erzeugt wird, kann ein Kanal nahe einer Grenzfläche mit dem Gate-Isolationsfilm 57 in dem Körpergebiet 53 durch ein elektrisches Feld von der Gate-Elektrode 58 gebildet werden. Dementsprechend kann ermöglicht werden, dass ein elektrischer Strom zwischen der Source-Elektrode 61 und der Drain-Elektrode 52 fließt, und kann der Planar-Gate-Typ-MOSFET 51 eingeschaltet werden.
  • Obwohl diese Ausführungsform oben beschrieben wurde, kann die vorliegende Offenbarung auch in anderen Formen implementiert werden.
  • Obwohl dies nicht gezeigt ist, kann eine Vertikaltypvorrichtungsstruktur zum Beispiel unter Verwendung der Halbleitersubstratstruktur 1 gemäß einer Ausführungsform der vorliegenden Offenbarung hergestellt werden, auf die die vorliegende Technik angewandt wird. Das heißt, es kann eine Vertikaltypleistungshalbleitervorrichtung gebildet werden, die ein Substrat, eine Epitaxiewachstumsschicht, die durch die Raumtemperaturbondung oder Diffusionsbondung an das Substrat gebondet ist, und eine erste Metallelektrode, die auf der Substratoberfläche angeordnet ist, die einer Bondoberfläche zwischen dem Substrat und der Epitaxiewachstumsschicht zugewandt ist, aufweist.
  • Des Weiteren kann eine Vertikaltypleistungshalbleitervorrichtung gebildet werden, die ferner eine zweite Metallelektrode aufweist, die auf der Oberfläche der Epitaxiewachstumsschicht angeordnet ist, die der Bondoberfläche zwischen dem Substrat und der Epitaxiewachstumsschicht zugewandt ist.
  • Außerdem kann zum Beispiel eine Horizontaltypvorrichtungsstruktur ebenfalls unter Verwendung der Halbleitersubstratstruktur 1 gemäß der Ausführungsform der vorliegenden Offenbarung hergestellt werden, auf die die vorliegende Technik angewandt wird. Das heißt, es kann eine Horizontaltypleistungshalbleitervorrichtung gebildet werden, die ein Substrat, eine Epitaxiewachstumsschicht, die durch die Raumtemperaturbondung oder Diffusionsbondung an das Substrat gebondet ist, und eine zweite Metallelektrode, die auf der einer Bondoberfläche zugewandten Oberfläche der Epitaxiewachstumsschicht zwischen dem Substrat und der Epitaxiewachstumsschicht angeordnet ist, aufweist.
  • Auch bei der zuvor genannten Vertikaltyp- oder Horizontaltypleistungshalbleitervorrichtung kann die Epitaxiewachstumsschicht wenigstens einen oder mehrere Typen aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Gruppe-IV-Elementhalbleiter, Gruppe-III-V-Verbindungshalbleiter und Gruppe II-VI-Verbindungshalbleiter aufweist. Ferner kann die Epitaxiewachstumsschicht auch wenigstens einen oder mehrere Typen aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Siliciumcarbid, Galliumnitrid, Silicium, Aluminiumnitrid und Galliumoxid aufweist.
  • Ferner kann bei der zuvor genannten Vertikaltyp- oder Horizontaltypleistungshalbleitervorrichtung das Substrat wenigstens einen oder mehrere Typen aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die einen gesinterten Körper, BN, AIN, Al2O3, Ga2O3, Diamant, Kohlenstoff und Graphit aufweist. Ferner kann der gesinterte Körper wenigstens einen oder mehrere Typen gesinterter Körper aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Gruppe-IV-Elementhalbleiter, Gruppe-III-V-Verbindungshalbleiter und Gruppe II-VI-Verbindungshalbleiter aufweist. Der gesinterte Körper kann auch wenigstens einen oder mehrere Typen gesinterter Körper aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Siliciumcarbid, Galliumnitrid, Silicium, Aluminiumnitrid und Galliumoxid aufweist.
  • Obwohl dies nicht gezeigt ist, kann zum Beispiel ein MOS-Kondensator ebenfalls unter Verwendung der Halbleitersubstratstruktur 1 gemäß einer Ausführungsform der vorliegenden Offenbarung hergestellt werden, auf die die vorliegende Technik angewandt wird. Bei dem MOS-Kondensator kann die Ausbeute und Zuverlässigkeit verbessert werden.
  • Obwohl dies nicht gezeigt ist, kann zudem ein Bipolartransistor ebenfalls unter Verwendung der Halbleitersubstratstruktur 1 gemäß einer Ausführungsform der vorliegenden Offenbarung hergestellt werden, auf die diese Technik angewandt wird. Außerdem kann die Halbleitersubstratstruktur 1 gemäß der Ausführungsform auch zum Herstellen einer SiC-pn-Diode, eines SiC-Bipolartransistors mit isoliertem Gate (SiC-IGBT), eines SiC-Komplementär-MOSFET und dergleichen verwendet werden.
  • Eine Vogelperspektivenansicht der Halbleitersubstratstruktur (Wafer) 1 gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird, weist das Substrat 10 und die Epitaxiewachstumsschicht 12 auf, die an das Substrat 10, wie in 26A veranschaulicht, gebondet ist, wobei das Substrat 10 und die Epitaxiewachstumsschicht durch die Raumtemperaturbondung gebondet sind. Hier weist das Raumtemperaturbonden wenigstens einen oder mehrere Typen auf, der/die aus einem Oberflächenaktivierungsbonden, einem Plasmaaktivierungsbonden und einem Atomdiffusionsbonden ausgewählt ist/sind.
  • Das Substrat 10 und die Epitaxiewachstumsschicht 12 können auch durch die Diffusionsbondung gebondet sein.
  • Wenn das Raumtemperaturbonden verwendet wird, wird die Oberflächenrauigkeit Ra der Substratoberfläche auf 1 nm oder weniger festgelegt. Infolgedessen wird die Dicke der Bondgrenzflächenschicht (AIL) 14 mit einer unterschiedlichen Zusammensetzung auf etwa 1 nm bis 10 µm festgelegt.
  • Wenn das Diffusionsbonden verwendet wird, kann die Oberflächenrauigkeit der Substratoberfläche in Abhängigkeit von einem Material und einer Bondtemperatur grob sein. Die Dicke der Bondgrenzflächenschicht (AIL) 14 mit einem unterschiedlichen Zusammensetzungsgradienten durch Atomdiffusion beträgt, um die Atomdiffusion zu verwenden, näherungsweise 1 nm bis 10 µm.
  • Die Epitaxiewachstumsschicht 12 kann wenigstens einen oder mehrere Typen aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Gruppe-IV-Elementhalbleiter, Gruppe-III-V-Verbindungshalbleiter und Gruppe II-VI-Verbindungshalbleiter aufweist.
  • Die Epitaxiewachstumsschicht 12 kann wenigstens einen oder mehrere Typen aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Siliciumcarbid, Galliumnitrid, Silicium, Aluminiumnitrid und Galliumoxid aufweist.
  • Ferner kann die SiC-Epitaxiewachstumsschicht aus einem beliebigen von 4H-SiC, 6H-SiC, 2H-SiC oder 3C-SiC gefertigt sein.
  • Das Substrat 10 kann wenigstens einen oder mehrere Typen aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die einen gesinterten Körper, BN, AIN, Al2O3, Ga2O3, Diamant, Kohlenstoff und Graphit aufweist.
  • Hier kann der gesinterte Körper wenigstens einen oder mehrere Typen gesinterter Körper aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Gruppe-IV-Elementhalbleiter, Gruppe-III-V-Verbindungshalbleiter und Gruppe II-VI-Verbindungshalbleiter aufweist. Ferner kann der gesinterte Körper wenigstens einen oder mehrere Typen gesinterter Körper aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Siliciumcarbid, Galliumnitrid, Silicium, Aluminiumnitrid und Galliumoxid aufweist.
  • Die SiC-Epitaxiewachstumsschicht 12 kann zum Beispiel aus 4H-SiC bestehen und kann einen OFF-Winkel von weniger als 4 Grad aufweisen.
  • Die Dicke des Substrats (gesinterten SiC-Körpers) 10 beträgt zum Beispiel etwa 200 µm bis etwa 500 µm und die Dicke der SiC-Epitaxiewachstumsschicht 12 beträgt zum Beispiel etwa 4 µm bis etwa 100 µm.
  • Eine schematische Vogelperspektivenansicht (ein Beispiel, das die Bondgrenzflächenschicht beinhaltet) der Halbleitersubstratstruktur (Wafer) 1 gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird, weist das Substrat 10 und die Epitaxiewachstumsschicht 12 auf, die an das Substrat 10, wie in 26B veranschaulicht, gebondet ist, wobei das Substrat und die Epitaxiewachstumsschicht über die Bondgrenzflächenschicht 14 gebondet sind.
  • Hier kann die Bondgrenzflächenschicht 14 eine Metallschicht aufweisen.
  • Hier kann die Metallschicht wenigstens einen oder mehrere Typen aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die AI, Co, Ni, Nb, Mo, Ru, Rh, Pd, Ag, Ta, W, Re, Os, Ir, Pt und Au aufweist.
  • Die Bondgrenzflächenschicht 14 kann wenigstens einen oder mehrere Typen eines amorphen Materials aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Gruppe-IV-Elementhalbleiter, Gruppe-III-V-Verbindungshalbleiter und Gruppe II-VI-Verbindungshalbleiter aufweist.
  • Ferner kann die Bondgrenzflächenschicht auch wenigstens einen oder mehrere Typen eines amorphen Materials aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Siliciumcarbid, Galliumnitrid, Silicium, Aluminiumnitrid und Galliumoxid aufweist.
  • (SiC-Epitaxiewafer)
  • Die SiC-Epitaxiewachstumsschicht 12 kann zum Beispiel aus 4H-SiC bestehen und kann einen OFF-Winkel von weniger als 4 Grad aufweisen. Die Dicke des Substrats (gesinterten SiC-Körpers) 10 beträgt zum Beispiel etwa 200 µm bis etwa 500 µm und die Dicke der SiC-Epitaxiewachstumsschicht 12 beträgt zum Beispiel etwa 4 µm bis etwa 100 µm.
  • (SiC-SBD)
  • Des Weiteren weist eine SiC-SBD 21, die unter Verwendung der Halbleitersubstratstruktur gemäß einer anderen Ausführungsform der vorliegenden Offenbarung hergestellt ist, auf die die vorliegende Technik angewandt wird, die Halbleiterstruktur 1 auf, die den gesinterten SiC-Körper 10SB und die SiC-Epitaxiewachstumsschicht 12 aufweist, wie in 27 veranschaulicht ist. Die Oberflächenrauigkeitsverbesserungsschicht 16R ist zwischen dem gesinterten SiC-Körper 10SB und der SiC-Epitaxiewachstumsschicht 12 enthalten. Bei diesem Beispiel werden die Beschreibungen der gleichen technischen Merkmale und Konfigurationen im Vergleich zu 23 ausgelassen und unten werden nur unterschiedliche technische Merkmale oder Konfigurationen oder neu hinzugefügte technische Merkmale oder Konfigurationen beschrieben.
  • (SiC-TMOSFET)
  • Der Graben-Gate-Typ-MOSFET 31, der unter Verwendung der Halbleitersubstratstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung hergestellt ist, auf die die vorliegende Technik angewandt wird, weist die Halbleitersubstratstruktur 1 auf, die den gesinterten SiC-Körper 10SB und die SiC-Epitaxiewachstumsschicht 12 aufweist, wie in 28 veranschaulicht ist. Die Oberflächenrauigkeitsverbesserungsschicht 16R ist zwischen dem gesinterten SiC-Körper 10SB und der SiC-Epitaxiewachstumsschicht 12 enthalten. Nachfolgend werden bei der vorliegenden Ausführungsform die Beschreibungen der gleichen technischen Merkmale und Konfigurationen ausgelassen und werden unten nur im Vergleich zu 24 unterschiedliche technische Merkmale und Konfigurationen oder neu hinzugefügte technische Merkmale und Konfigurationen beschrieben.
  • (SiC-Planar-Gate-Typ-MOSFET)
  • Der Planar-Gate-Typ-MOSFET 51, der unter Verwendung der Halbleitersubstratstruktur 1 gemäß einer Ausführungsform der vorliegenden Offenbarung hergestellt ist, auf die die vorliegende Technik angewandt wird, weist die Halbleitersubstratstruktur 1 auf, die den gesinterten SiC-Körper 10SB und die SiC-Epitaxiewachstumsschicht 12 aufweist, wie in 29 veranschaulicht ist. Die Oberflächenrauigkeitsverbesserungsschicht 16R ist zwischen dem gesinterten SiC-Körper 10SB und der SiC-Epitaxiewachstumsschicht 12 enthalten. Nachfolgend wird bei der vorliegenden Ausführungsform die Beschreibung der gleichen technischen Merkmale und Konfigurationen ausgelassen und werden unten nur im Vergleich zu 25 unterschiedliche technische Merkmale und Konfigurationen oder neu hinzugefügte technische Merkmale und Konfigurationen beschrieben.
  • Obwohl diese Ausführungsform oben beschrieben wurde, kann die vorliegende Offenbarung in anderen Formen implementiert werden.
  • Obwohl dies nicht gezeigt ist, kann eine Vertikaltypvorrichtungsstruktur zum Beispiel auch unter Verwendung der Halbleitersubstratstruktur 1 gemäß einer Ausführungsform der vorliegenden Offenbarung hergestellt werden, auf die die vorliegende Technik angewandt wird. Das heißt, sie weist ein Substrat, eine auf dem Substrat angeordnete Oberflächenrauigkeitsverbesserungsschicht, einen einkristallinen Körper, der über die Oberflächenrauigkeitsverbesserungsschicht durch die Raumtemperaturbondung oder Diffusionsbondung an das Substrat gebondet ist, und eine erste Metallelektrode auf, die auf der Oberfläche des Substrats angeordnet ist, die einer Bondoberfläche zwischen dem Substrat und dem einkristallinen Körper zugewandt ist. Eine Vertikaltypleistungshalbleitervorrichtung kann ebenfalls gebildet werden.
  • Ferner kann eine Vertikaltypleistungshalbleitervorrichtung gebildet werden, die ferner eine zweite Metallelektrode aufweist, die auf der Oberfläche des einkristallinen Körpers angeordnet ist, die der Bondoberfläche zwischen dem Substrat und dem einkristallinen Körper zugewandt ist.
  • Außerdem kann zum Beispiel eine Horizontaltypvorrichtungsstruktur unter Verwendung der Halbleitersubstratstruktur 1 gemäß der Ausführungsform der vorliegenden Offenbarung hergestellt werden, auf die die vorliegende Technik angewandt wird. Das heißt, eine Horizontaltypleistungshalbleitervorrichtungsstruktur kann gebildet werden, die ein Substrat, eine auf dem Substrat angeordnete Oberflächenrauigkeitsverbesserungsschicht, einen einkristallinen Körper, der über die Oberflächenrauigkeitsverbesserungsschicht durch die Raumtemperaturbondung oder Diffusionsbondung an das Substrat gebondet ist, und eine zweite Metallelektrode aufweist, die auf der Oberfläche des einkristallinen Körpers angeordnet ist, die einer Bondoberfläche zwischen dem Substrat und dem einkristallinen Körper zugewandt ist.
  • Ferner kann bei der zuvor genannten Vertikaltyp- oder Horizontaltypleistungshalbleitervorrichtung der einkristalline Körper wenigstens einen oder mehrere Typen aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Gruppe-IV-Elementhalbleiter, Gruppe-III-V-Verbindungshalbleiter und Gruppe II-VI-Verbindungshalbleiter aufweist. Ferner kann der einkristalline Körper wenigstens einen oder mehrere Typen aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Siliciumcarbid, Galliumnitrid, Silicium, Aluminiumnitrid und Galliumoxid aufweist.
  • Ferner kann bei der zuvor genannten Vertikal- oder Horizontaltypleistungshalbleitervorrichtung das Substrat wenigstens einen oder mehrere Typen aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die einen gesinterten Körper, BN, AlN, Al2O3, Ga2O3, Diamant, Kohlenstoff und Graphit aufweist. Ferner kann der gesinterte Körper wenigstens einen oder mehrere Typen gesinterter Körper aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Gruppe-IV-Elementhalbleiter, Gruppe-III-V-Verbindungshalbleiter und Gruppe Il-Vl-Verbindungshalbleiter aufweist. Ferner kann der gesinterte Körper wenigstens einen oder mehrere Typen gesinterter Körper aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Siliciumcarbid, Galliumnitrid, Silicium, Aluminiumnitrid und Galliumoxid aufweist.
  • Obwohl dies nicht gezeigt ist, kann zum Beispiel ein MOS-Kondensator ebenfalls unter Verwendung der Halbleitersubstratstruktur 1 gemäß einer Ausführungsform der vorliegenden Offenbarung hergestellt werden, auf die die vorliegende Technik angewandt wird. Bei dem MOS-Kondensator kann die Ausbeute und Zuverlässigkeit verbessert werden.
  • Obwohl dies nicht gezeigt ist, kann zudem ein Bipolartransistor ebenfalls unter Verwendung der Halbleitersubstratstruktur 1 gemäß einer Ausführungsform der vorliegenden Offenbarung hergestellt werden, auf die diese Technik angewandt wird. Außerdem kann die Halbleitersubstratstruktur 1 gemäß einer Ausführungsform der vorliegenden Offenbarung auch zum Herstellen einer SiC-pn-Diode, eines SiC-Bipolartransistors mit isoliertem Gate (SiC-IGBT), eines SiC-Komplementär-MOSFET und dergleichen verwendet werden.
  • Eine schematische Vogelperspektivenansicht einer Halbleitersubstratstruktur (Wafer) gemäß einem Vergleichsbeispiel weist das Substrat 10 und die Epitaxiewachstumsschicht 12, die an das Substrat 10 gebondet ist, auf, wie in 30A veranschaulicht ist.
  • Eine schematische Vogelperspektivenansicht der Halbleitersubstratstruktur (Wafer) gemäß einer Ausführungsform der vorliegenden Offenbarung, auf die die vorliegende Technik angewandt wird, weist das Substrat 10, die Oberflächenrauigkeitsverbesserungsschicht 16R, die auf dem Substrat 10 angeordnet ist, und die Epitaxiewachstumsschicht 12, die über das Substrat 10 durch die Raumtemperaturbondung und die Oberflächenrauigkeitsverbesserungschicht 16 R an das Substrat 10 gebondet ist, auf, wie in 30B veranschaulicht ist. Hier weist das Raumtemperaturbonden wenigstens einen oder mehrere Typen auf, der/die aus einem Oberflächenaktivierungsbonden, einem Plasmaaktivierungsbonden und einem Atomdiffusionsbonden ausgewählt ist/sind.
  • Ferner können das Substrat 10 und die Epitaxiewachstumsschicht 12 auch durch die Diffusionsbondung gebondet sein.
  • Wenn das Raumtemperaturbonden verwendet wird, wird die Oberflächenrauigkeit Ra der Substratoberfläche auf 1 nm oder weniger festgelegt. Infolgedessen wird die Dicke der Oberflächenrauigkeitsverbesserungsschicht 16R mit einer unterschiedlichen Zusammensetzung auf etwa 1 nm bis 10 µm festgelegt.
  • Wenn das Diffusionsbonden verwendet wird, kann die Oberflächenrauigkeit in Abhängigkeit von einem Material und einer Bondtemperatur grob sein. Die Dicke der Oberflächenrauigkeitsverbesserungsschicht 16R beträgt näherungsweise 1 nm bis 10 µm.
  • Die Epitaxiewachstumsschicht 12 kann wenigstens einen oder mehrere Typen aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Gruppe-IV-Elementhalbleiter, Gruppe-III-V-Verbindungshalbleiter und Gruppe II-VI-Verbindungshalbleiter aufweist.
  • Die Epitaxiewachstumsschicht 12 kann wenigstens einen oder mehrere Typen aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Siliciumcarbid, Galliumnitrid, Silicium, Aluminiumnitrid und Galliumoxid aufweist.
  • Die SiC-Epitaxiewachstumsschicht kann auch aus einem beliebigen von 4H-SiC, 6H-SiC, 2H-SiC oder 3C-SiC gefertigt sein.
  • Das Substrat 10 kann wenigstens einen oder mehrere Typen aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die einen gesinterten Körper, BN, AlN, Al2O3, Ga2O3, Diamant, Kohlenstoff und Graphit aufweist.
  • Hier kann der gesinterte Körper wenigstens einen oder mehrere Typen gesinterter Körper aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Gruppe-IV-Elementhalbleiter, Gruppe-III-V-Verbindungshalbleiter und Gruppe II-VI-Verbindungshalbleiter aufweist.
  • Ferner kann der gesinterte Körper auch wenigstens einen oder mehrere Typen gesinterter Körper aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Siliciumcarbid, Galliumnitrid, Silicium, Aluminiumnitrid und Galliumoxid aufweist.
  • Die Oberflächenrauigkeitsverbesserungsschicht 16R kann einen durch ein CVD-Verfahren gebildeten CVD-Film aufweisen.
  • Die Oberflächenrauigkeitsverbesserungsschicht 16R kann einen durch ein Sol-Gel-Verfahren oder ein Eintauchverfahren gebildeten Film aufweisen.
  • Ferner kann die Oberflächenrauigkeitsverbesserungsschicht 16R den gleichen Typ von Material wie das Substrat 10SB aufweisen.
  • Die SiC-Epitaxiewachstumsschicht 12 kann den gleichen Typ von Material wie die Oberflächenrauigkeitsverbesserungsschicht 16R aufweisen.
  • Hier kann die Oberflächenrauigkeitsverbesserungsschicht 16R eine Metallschicht aufweisen.
  • Die Metallschicht kann wenigstens einen oder mehrere Typen aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Al, Co, Ni, Nb, Mo, Ru, Rh, Pd, Ag, Ta, W, Re, Os, Ir, Pt und Au aufweist.
  • Ferner kann die Oberflächenrauigkeitsverbesserungsschicht 16R wenigstens einen oder mehrere Typen eines amorphen Materials aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Gruppe-IV-Elementhalbleiter, Gruppe-III-V-Verbindungshalbleiter und Gruppe II-VI-Verbindungshalbleiter aufweist.
  • Ferner kann die Oberflächenrauigkeitsverbesserungsschicht 16R auch wenigstens einen oder mehrere Typen eines amorphen Materials aufweisen, der/die aus einer Gruppe ausgewählt ist/sind, die Siliciumcarbid, Galliumnitrid, Silicium, Aluminiumnitrid und Galliumoxid aufweist.
  • Die SiC-Epitaxiewachstumsschicht 12 kann zum Beispiel aus 4H-SiC bestehen und kann einen OFF-Winkel von weniger als 4 Grad aufweisen.
  • Die Dicke des Substrats (gesinterten SiC-Körpers) 10 beträgt zum Beispiel etwa 200 µm bis etwa 500 µm und die Dicke der SiC-Epitaxiewachstumsschicht 12 beträgt zum Beispiel etwa 4 µm bis etwa 100 µm.
  • (Beispiel für die Kristallstruktur)
  • Eine schematische Vogelperspektivenansicht einer Einheitszelle eines 4H-SiC-Kristalls, der auf die SiC-Epitaxiewachstumsschicht 12 anwendbar ist, ist wie in 31A veranschaulicht, eine schematische Konfiguration eines zweischichtigen Teils des 4H-SiC-Kristalls ist wie in 31B veranschaulicht und eine schematische Konfiguration eines vierschichtigen Teils des 4H-SiC-Kristalls ist wie in 31C veranschaulicht.
  • Ferner ist eine schematische Konfiguration der Einheitszelle der 4H-SiC-Kristallstruktur, die in 31A veranschaulicht ist, wie von direkt oberhalb der (0001)-Ebene gesehen, wie in 32 veranschaulicht.
  • Wie in 31A bis 31C veranschaulicht, kann die Kristallstruktur 4H-SiC näherungsweise ein Hexagonalsystem sein und vier C-Atome sind mit einem Si-Atom verbunden. Die vier C-Atome befinden sich an vier Ecken eines regelmäßigen Tetraeders, wobei ein Si-Atom in seinem Zentrum angeordnet ist. Unter diesen vier C-Atomen befindet sich ein C-Atom in einer [0001]-Achsenrichtung mit Bezug auf das Si-Atom und die anderen drei C-Atome befinden auf der Seite einer [000-1]-Achse mit Bezug auf das Si-Atom. In 31A beträgt der OFF-Winkel θ zum Beispiel etwa 4 Grad oder weniger.
  • Die [0001]-Achse und die [000-1]-Achse sind entlang der axialen Richtung eines hexagonalen Prismas und die Ebene (obere Oberfläche des hexagonalen Prismas) mit der [0001]-Achse als eine Normalengerade ist die (0001)-Ebene (Si-Ebene). Andererseits ist die Ebene (untere Oberfläche des hexagonalen Prismas) mit der [000-1]-Achse als eine Normalengerade die (000-1)-Ebene (C-Ebene).
  • Zusätzlich sind die Richtungen, die senkrecht zu der [0001]-Achse sind und durch nichtangrenzende Ecken des hexagonalen Prismas, wie von direkt oberhalb der (0001)-Ebene gesehen, hindurchlaufen, eine a1-Achse [2-1-10], eine a2-Achse [-12-10] bzw. eine a3-Achse [-1-120].
  • Wie in 32 veranschaulicht, ist die Richtung, die durch die Ecke zwischen der a1-Achse und der a2-Achse hindurchläuft, eine [11-20]-Achse, ist die Richtung, die durch die Ecke zwischen der a2-Achse und der a3-Achse hindurchläuft, eine [-2110]-Achse, und ist die Richtung, die durch die Ecke zwischen der a3-Achse und der a1-Achse hindurchläuft, eine [1-210]-Achse.
  • Die Achsen, die um einen Winkel von 30° mit Bezug auf die jeweiligen Achsen auf beiden Seiten davon zwischen den jeweiligen sechs Achsen, die durch die jeweiligen Ecken des hexagonalen Prismas hindurchlaufen, geneigt sind und normal zu den jeweiligen Seitenoberflächen des hexagonalen Prismas sind, sind sequenziell eine [10-10]-Achse, eine [1-100]-Achse, eine [0-110]-Achse, eine [-1010]-Achse, eine [-1100]-Achse bzw. eine [01-10]-Achse in einer Richtung im Uhrzeigersinn von zwischen der a1-Achse und der [11-20]-Achse. Die jeweiligen Ebenen normal zu diesen Achsen (Seitenoberflächen des hexagonalen Prismas) sind Kristallebenen senkrecht zu der (0001)-Ebene und der (000-1)-Ebene.
  • Die Leistungshalbleitervorrichtung, die die Halbleitersubstratstruktur gemäß der vorliegenden Ausführungsform aufweist, kann beliebige von SiC-basierten, Si-basierten, GaN-basierten, AIN-basierten, galliumoxidbasierten IGBTs, Dioden, MOSFETs und Thyristoren aufweisen.
  • Die Leistungshalbleitervorrichtung, die die Halbleitersubstratstruktur gemäß der vorliegenden Ausführungsform aufweist, kann eine Konfiguration beliebiger eines Eins-in-Eins-Moduls, Zwei-in-Eins-Moduls, Vier-in-Eins-Moduls, Sechs-in-Eins-Moduls, Sieben-in-Eins-Moduls, Acht-in-Eins-Moduls, Zwölf-in-Eins-Moduls oder Vierzehn-in-Eins-Moduls aufweisen.
  • Gemäß der vorliegenden Ausführungsform ist es möglich, eine Halbleitersubstratstruktur, die eine stabile Grenzflächenstruktur selbst bei einer hohen Temperatur aufweist, und eine Leistungshalbleitervorrichtung einschließlich der Halbleitersubstratstruktur bereitzustellen.
  • Gemäß der vorliegenden Ausführungsform ist es möglich, eine Halbleitersubstratstruktur, die dazu in der Lage ist, eine Beschränkung hinsichtlich Materialien zu beseitigen, eine Kostenreduzierung zu erreichen und gewünschte physikalische Eigenschaften zu erlangen, und eine Leistungshalbleitervorrichtung einschließlich der Halbleitersubstratstruktur bereitzustellen.
  • Gemäß der Halbleitersubstratstruktur der vorliegenden Ausführungsform ist es möglich, den Umfang an Kombinationen einer Epitaxiewachstumsschicht und eines Substrats zu erweitern, um ein willkürliches Substrat und eine SiC-Epitaxiewachstumsschicht unter Verwendung der Raumtemperaturbondtechnik oder der Diffusionstechnik zu bonden, anstatt eine SiC-Epitaxiewachstumsschicht auf einem einkristallinen SiC-Substrat zu bilden.
  • Gemäß der Halbleitersubstratstruktur der vorliegenden Ausführungsform ist es möglich, zum Beispiel ein kostengünstiges polykristallines SiC-Substrat oder ein Kohlenstoffsubstrat anstelle eines teuren einkristallinen SiC-Substrats als ein Substratmaterial zu verwenden.
  • Ferner ist es gemäß der Halbleitersubstratstruktur der vorliegenden Ausführungsform möglich, weil die Kombination des Substrats und der SiC-Epitaxiewachstumsschicht mit gewünschten Eigenschaften möglich ist, die Eigenschaften der Leistungshalbleitervorrichtung zu verbessern. Weil der Wärmeausdehnungskoeffizient, die Wärmeleitfähigkeit, die elektrische Leitfähigkeit und die mechanischen Eigenschaften nach Wunsch kombiniert werden können, ist es insbesondere möglich, die Schalteigenschaften, Wärmebeständigkeit und mechanische Zuverlässigkeit der Leistungshalbleitervorrichtung zu verbessern.
  • Ferner sind gemäß der Halbleitersubstratstruktur und der Leistungshalbleitervorrichtung einschließlich der Halbleitersubstratstruktur der vorliegenden Ausführungsform, ein willkürliches Substrat und eine abgeschlossene SiC-Epitaxiewachstumsschicht unter Verwendung der Raumtemperaturbondtechnik oder einer Diffusionsbondtechnik aneinander gebondet, wodurch es ermöglicht wird, eine Prozessperiode zu verkürzen. Weil das willkürliche Substrat und die abgeschlossene SiC-Epitaxiewachstumsschicht kombiniert werden können, ist es außerdem möglich, die Herstellungsausbeute zu verbessern.
  • <Bevorzugte Ausführungsformen der vorliegenden Offenbarung>
  • Nachfolgend sind bevorzugte Ausführungsformen der vorliegenden Offenbarung beschrieben.
  • (Ergänzungsanmerkung 1)
  • Gemäß einer Ausführungsform der vorliegenden Offenbarung ist eine Halbleitersubstratstruktur bereitgestellt, die Folgendes aufweist: ein Substrat; und eine Epitaxiewachstumsschicht, die an das Substrat gebondet ist, wobei das Substrat und die Epitaxiewachstumsschicht durch eine Raumtemperaturbondung oder eine Diffusionsbondung gebondet sind.
  • (Ergänzungsanmerkung 2)
  • Die Struktur aus Ergänzungsanmerkung 1, wobei die Epitaxiewachstumsschicht wenigstens eines oder mehreres aufweist, ausgewählt aus einer Gruppe, die Gruppe-IV-Elementhalbleiter, Gruppe-III-V-Verbindungshalbleiter und Gruppe II-VI-Verbindungshalbleiter aufweist.
  • (Ergänzungsanmerkung 3)
  • Die Struktur aus Ergänzungsanmerkung 1, wobei die Epitaxiewachstumsschicht wenigstens eines oder mehreres aufweist, ausgewählt aus einer Gruppe, die Siliciumcarbid, Galliumnitrid, Silicium, Aluminiumnitrid und Galliumoxid aufweist.
  • (Ergänzungsanmerkung 4)
  • Die Struktur aus Ergänzungsanmerkung 1, wobei das Substrat wenigstens eines oder mehreres aufweist, ausgewählt aus einer Gruppe, die einen gesinterten Körper, BN, AlN, Al2O3, Ga2O3, Diamant, Kohlenstoff und Graphit aufweist.
  • (Ergänzungsanmerkung 5)
  • Die Struktur aus Ergänzungsanmerkung 4, wobei der gesinterte Körper wenigstens einen oder mehrere Typen gesinterter Körper aufweist, ausgewählt aus einer Gruppe, die Gruppe-IV-Elementhalbleiter, Gruppe-III-V-Verbindungshalbleiter und Gruppe II-VI-Verbindungshalbleiter aufweist.
  • (Ergänzungsanmerkung 6)
  • Die Struktur aus Ergänzungsanmerkung 4, wobei der gesinterte Körper wenigstens einen oder mehrere Typen gesinterter Körper aufweist, ausgewählt aus einer Gruppe, die Siliciumcarbid, Galliumnitrid, Silicium, Aluminiumnitrid und Galliumoxid aufweist.
  • (Ergänzungsanmerkung 7)
  • Die Struktur aus Ergänzungsanmerkung 1, wobei das Substrat einen gesinterten Körper aufweist und das Substrat und die Epitaxiewachstumsschicht über eine Bondgrenzflächenschicht gebondet sind.
  • (Ergänzungsanmerkung 8)
  • Die Struktur aus Ergänzungsanmerkung 7, wobei der gesinterte Körper wenigstens einen oder mehrere Typen gesinterter Körper aufweist, ausgewählt aus einer Gruppe, die Gruppe-IV-Elementhalbleiter, Gruppe-III-V-Verbindungshalbleiter und Gruppe II-VI-Verbindungshalbleiter aufweist.
  • (Ergänzungsanmerkung 9)
  • Die Struktur aus Ergänzungsanmerkung 7, wobei der gesinterte Körper wenigstens einen oder mehrere Typen gesinterter Körper aufweist, ausgewählt aus einer Gruppe, die Siliciumcarbid, Galliumnitrid, Silicium, Aluminiumnitrid und Galliumoxid aufweist.
  • (Ergänzungsanmerkung 10)
  • Die Struktur aus Ergänzungsanmerkung 7, wobei die Bondgrenzflächenschicht eine Metallschicht aufweist.
  • (Ergänzungsanmerkung 11)
  • Die Struktur aus Ergänzungsanmerkung 10, wobei die Metallschicht wenigstens einen oder mehrere Typen aufweist, der/die aus einer Gruppe ausgewählt ist/sind, die AI, Co, Ni, Nb, Mo, Ru, Rh, Pd, Ag, Ta, W, Re, Os, Ir, Pt und Au aufweist.
  • (Ergänzungsanmerkung 12)
  • Die Struktur aus Ergänzungsanmerkung 7, wobei die Bondgrenzflächenschicht wenigstens einen oder mehrere Typen eines amorphen Materials aufweist, der/die aus einer Gruppe ausgewählt ist/sind, die Gruppe-IV-Elementhalbleiter, Gruppe-III-V-Verbindungshalbleiter und Gruppe II-VI-Verbindungshalbleiter aufweist.
  • (Ergänzungsanmerkung 13)
  • Die Struktur aus Ergänzungsanmerkung 7, wobei die Bondgrenzflächenschicht wenigstens einen oder mehrere Typen eines amorphen Materials aufweist, der/die aus einer Gruppe ausgewählt ist/sind, die Siliciumcarbid, Galliumnitrid, Silicium, Aluminiumnitrid und Galliumoxid aufweist.
  • (Ergänzungsanmerkung 14)
  • Gemäß einer anderen Ausführungsform der vorliegenden Offenbarung ist eine Leistungshalbleitervorrichtung bereitgestellt, die Folgendes aufweist: die Halbleitersubstratstruktur aus Ergänzungsanmerkung 1; und wenigstens eines oder mehreres, ausgewählt aus einer Gruppe, die SiC-Schottky-Barriere-Dioden, SiC-MOSFETs, SiC-Bipolartransistoren, SiC-Dioden, SiC-Thyristoren und SiC-Bipolartransistoren mit isoliertem Gate aufweist.
  • (Ergänzungsanmerkung 15)
  • Gemäß einer anderen Ausführungsform der vorliegenden Offenbarung ist eine Leistungshalbleitervorrichtung bereitgestellt, die Folgendes aufweist: ein Substrat; eine Epitaxiewachstumsschicht, die durch eine Raumtemperaturbondung oder eine Diffusionsbondung an das Substrat gebondet ist; und eine erste Metallelektrode, die auf einer einer Bondoberfläche zugewandten Oberfläche des Substrats zwischen dem Substrat und der Epitaxiewachstumsschicht angeordnet ist.
  • (Ergänzungsanmerkung 16)
  • Die Vorrichtung aus Ergänzungsanmerkung 15, die ferner eine zweite Metallelektrode aufweist, die auf einer der Bondoberfläche zugewandten Oberfläche der Epitaxiewachstumsschicht zwischen dem Substrat und der Epitaxiewachstumsschicht angeordnet ist.
  • (Ergänzungsanmerkung 17)
  • Gemäß einer anderen Ausführungsform der vorliegenden Offenbarung ist eine Leistungshalbleitervorrichtung bereitgestellt, die Folgendes aufweist: die Halbleitersubstratstruktur nach Anspruch 1; und eine zweite Metallelektrode, die auf einer einer Bondoberfläche zugewandten Oberfläche der Epitaxiewachstumsschicht zwischen dem Substrat und der Epitaxiewachstumsschicht angeordnet ist.
  • [Andere Ausführungsformen]
  • Obwohl manche Ausführungsformen oben beschrieben wurden, versteht es sich, dass die Aussagen und Zeichnungen, die Teile der vorliegenden Offenbarung bilden, veranschaulichend und nicht begrenzend sind. Verschiedene alternative Ausführungsformen, Beispiele und Betriebstechniken werden einem Fachmann aus der Offenbarung ersichtlich.
  • Dementsprechend weist die vorliegende Ausführungsform verschiedene Ausführungsformen und dergleichen auf, die hier nicht beschrieben sind.
  • Die Halbleitersubstratstruktur und die Leistungshalbleitervorrichtung einschließlich der Halbleitersubstratstruktur der vorliegenden Ausführungsform können für verschiedene Halbleitermodultechniken verwendet werden, wie etwa IGBT-Module, Diodenmodule, MOS-Module (Si, SiC, GaN, AlN und Galliumoxid) und dergleichen, und können auf einen weiten Bereich von Anwendungsgebieten angewandt werden, wie etwa Leistungsmodule für Wechselrichterschaltkreise, die Elektromotoren antreiben, die als Leistungsquellen für Elektrofahrzeuge (einschließlich Hybridfahrzeugen), Züge, Industrieroboter und dergleichen verwendet werden, oder Leistungsmodule für Wechselrichterschaltkreise, die elektrische Leistung, die durch andere Leistungsgeneratoren (insbesondere private Leistungsgeneratoren), wie etwa Solarzellen und Windleistungsgeneratoren, erzeugt wird, in elektrische Leistung einer kommerziellen Leistungsquelle umwandeln.
  • Gemäß der vorliegenden Offenbarung bei manchen Ausführungsformen ist es möglich, eine Halbleitersubstratstruktur, die dazu in der Lage ist, Beschränkungen hinsichtlich Materialien zu beseitigen, eine Kostenreduzierung zu erreichen und gewünschte physikalische Eigenschaften zu erlangen, und eine Leistungshalbleitervorrichtung einschließlich der Halbleitersubstratstruktur bereitzustellen.
  • Außerdem ist es möglich, eine Halbleitersubstratstruktur mit einer stabilen Bondfestigkeit und einer hohen Zuverlässigkeit, selbst in einer Hochtemperaturumgebung, und eine Leistungshalbleitervorrichtung einschließlich der Halbleitersubstratstruktur bereitzustellen.
  • Bezugszeichenliste
    • 1
    Halbleitersubstratstruktur
    10
    Substrat
    10GF
    Graphitsubstrat
    10SB
    gesinterter SiC-Körper (polykristalliner SiC-Körper)
    12
    einkristalliner Körper (einkristalliner Wafer, SiC-Epitaxiewachstumsschicht)
    14
    Bondgrenzflächenschicht
    14S
    Bondgrenzflächenschicht (amorphe SiC-Schicht)
    13
    Hohlräume
    16R
    Oberflächenrauigkeitsverbesserungsschicht
    16RS
    Oberflächenrauigkeitsverbesserungsschicht (amorphe SiC-Schicht)
    14M
    Bondgrenzflächenschicht (Metallschicht)
    16RM
    Oberflächenrauigkeitsverbesserungsschicht (Metallschicht)
    21
    Leistungshalbleitervorrichtung (SiC-SBD)
    31
    Leistungshalbleitervorrichtung (SiC-TMOSFET)
    51
    Leistungshalbleitervorrichtung (SiC-MOSFET)
    500
    Einrichtung zum Herstellen des polykristallinen Körpers (gesinterten SiC-Körpers)
    940
    polykristallines SiC-Körpermaterial
    GS (GS1, GS2, GS3, ..., GSn)
    Graphitlage
    S
    Source-Anschluss
    D
    Drain-Anschluss
    G
    Gate-Anschluss
    A
    Anodenanschluss
    K
    Kathodenanschluss

Claims (11)

  1. Halbleitersubstratstruktur (1), die Folgendes aufweist: - ein Substrat (10); und - eine Epitaxiewachstumsschicht (12), die an das Substrat (10) gebondet ist, - wobei das Substrat (10) und die Epitaxiewachstumsschicht (12) über eine Bondgrenzflächenschicht (14) gebondet sind, - wobei die Bondgrenzflächenschicht (14) wenigstens einen oder mehrere Typen eines amorphen Materials aufweist, der/die aus einer Gruppe ausgewählt ist/sind, die Siliciumcarbid, Galliumnitrid, Silicium, Aluminiumnitrid und Galliumoxid aufweist, und wobei eine Seite der Bondgrenzflächenschicht (14) an das Substrat (10) gebondet ist und die andere Seite der Bondgrenzflächenschicht (14) an die Epitaxiewachstumsschicht (12) gebondet ist.
  2. Struktur (1) nach Anspruch 1, wobei die Epitaxiewachstumsschicht (12) wenigstens eines oder mehreres aufweist, ausgewählt aus einer Gruppe, die Gruppe-IV-Elementhalbleiter, Gruppe-III-V-Verbindungshalbleiter und Gruppe II-VI-Verbindungshalbleiter aufweist.
  3. Struktur (1) nach Anspruch 1, wobei die Epitaxiewachstumsschicht (12) wenigstens eines oder mehreres aufweist, ausgewählt aus einer Gruppe, die Siliciumcarbid, Galliumnitrid, Silicium, Aluminiumnitrid und Galliumoxid aufweist.
  4. Struktur (1) nach Anspruch 1, wobei das Substrat (10) wenigstens eines oder mehreres aufweist, ausgewählt aus einer Gruppe, die einen gesinterten Körper, BN, AlN, Al2O3, Ga2O3, Diamant, Kohlenstoff und Graphit aufweist.
  5. Struktur (1) nach Anspruch 4, wobei der gesinterte Körper wenigstens einen oder mehrere Typen gesinterter Körper aufweist, ausgewählt aus einer Gruppe, die Gruppe-IV-Elementhalbleiter, Gruppe-III-V-Verbindungshalbleiter und Gruppe II-VI-Verbindungshalbleiter aufweist.
  6. Struktur (1) nach Anspruch 4, wobei der gesinterte Körper wenigstens einen oder mehrere Typen gesinterter Körper aufweist, ausgewählt aus einer Gruppe, die Siliciumcarbid, Galliumnitrid, Silicium, Aluminiumnitrid und Galliumoxid aufweist.
  7. Struktur (1) nach Anspruch 1, wobei das Substrat (10) einen gesinterten Körper aufweist.
  8. Struktur (1) nach Anspruch 7, wobei der gesinterte Körper wenigstens einen oder mehrere Typen gesinterter Körper aufweist, ausgewählt aus einer Gruppe, die Gruppe-IV-Elementhalbleiter, Gruppe-III-V-Verbindungshalbleiter und Gruppe II-VI-Verbindungshalbleiter aufweist.
  9. Struktur (1) nach Anspruch 7, wobei der gesinterte Körper wenigstens einen oder mehrere Typen gesinterter Körper aufweist, ausgewählt aus einer Gruppe, die Siliciumcarbid, Galliumnitrid, Silicium, Aluminiumnitrid und Galliumoxid aufweist.
  10. Struktur (1) nach Anspruch 7, wobei die Bondgrenzflächenschicht (14) weiterhin wenigstens einen oder mehrere Typen eines amorphen Materials aufweist, der/die aus einer Gruppe ausgewählt ist/sind, die Gruppe-IV-Elementhalbleiter, Gruppe-III-V-Verbindungshalbleiter und Gruppe II-VI-Verbindungshalbleiter aufweist.
  11. Leistungshalbleitervorrichtung, die Folgendes aufweist: die Halbleitersubstratstruktur (1) nach Anspruch 1; und wenigstens eines oder mehreres, ausgewählt aus einer Gruppe, die SiC-Schottky-Barriere-Dioden, SiC-MOSFETs, SiC-Bipolartransistoren, SiC-Dioden, SiC-Thyristoren und SiC-Bipolartransistoren mit isoliertem Gate aufweist.
DE102019114328.4A 2018-05-31 2019-05-28 Halbleitersubstratstruktur und leistungshalbleitervorrichtung Active DE102019114328B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018104672A JP2019210161A (ja) 2018-05-31 2018-05-31 半導体基板構造体及びパワー半導体装置
JP2018-104672 2018-05-31
JP2018104673A JP2019210162A (ja) 2018-05-31 2018-05-31 半導体基板構造体及びパワー半導体装置
JP2018-104673 2018-05-31

Publications (2)

Publication Number Publication Date
DE102019114328A1 DE102019114328A1 (de) 2019-12-05
DE102019114328B4 true DE102019114328B4 (de) 2022-03-03

Family

ID=68576465

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019114328.4A Active DE102019114328B4 (de) 2018-05-31 2019-05-28 Halbleitersubstratstruktur und leistungshalbleitervorrichtung

Country Status (3)

Country Link
US (1) US11004938B2 (de)
CN (2) CN110648977B (de)
DE (1) DE102019114328B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019116228B4 (de) 2019-06-14 2023-09-28 centrotherm international AG Verfahren zur Herstellung einer Halbleitervorrichtung sowie eine Halbleitervorrichtung
CN112038408B (zh) * 2020-09-04 2021-11-23 西安电子科技大学 基于碳化硅衬底的垂直氮化铝金属氧化物半导体场效应晶体管及制备方法
CN112038411B (zh) * 2020-09-04 2021-11-30 西安电子科技大学 基于碳化硅衬底的垂直氮化铝pn结二极管及制备方法
CN112038414B (zh) * 2020-09-04 2021-11-30 西安电子科技大学 基于碳化硅衬底的垂直氮化铝肖特基二极管及制备方法
US11929294B2 (en) 2020-09-30 2024-03-12 Nichia Corporation Composite substrate and method of producing the composite substrate, and semiconductor device comprising the composite substrate
US11462402B2 (en) * 2020-10-21 2022-10-04 Cornell University Suboxide molecular-beam epitaxy and related structures

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371037A (en) 1990-08-03 1994-12-06 Canon Kabushiki Kaisha Semiconductor member and process for preparing semiconductor member
US20040029359A1 (en) 2000-11-27 2004-02-12 Fabrice Letertre Methods for fabricating a substrate
JP5628530B2 (ja) 2010-02-10 2014-11-19 株式会社ブリヂストン 貼り合わせ基板用支持基板およびその製造方法
JP6206786B2 (ja) 2014-07-10 2017-10-04 株式会社サイコックス 半導体基板および半導体基板の製造方法
DE102017127169A1 (de) 2017-11-17 2019-05-23 Infineon Technologies Ag Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54140662A (en) 1978-04-21 1979-11-01 Tenryu Industries Armmsupporting seat with back capable of being turned up and down
JPS5628530A (en) 1979-08-16 1981-03-20 Pioneer Electronic Corp Terminal equipment in two-way data communication system having transmission signal level automatic control mechanism
JPS58198287A (ja) 1982-05-14 1983-11-18 Hitachi Ltd 培養槽插入物の交換装置
JPS626786A (ja) 1985-07-03 1987-01-13 Toyoda Mach Works Ltd レ−ザ加工機の冷却装置
US7148119B1 (en) * 1994-03-10 2006-12-12 Canon Kabushiki Kaisha Process for production of semiconductor substrate
US5763344A (en) * 1994-12-01 1998-06-09 Kabushiki Kaisha Toshiba Aluminum nitride sintered body and method of manufacturing the same
SG71094A1 (en) * 1997-03-26 2000-03-21 Canon Kk Thin film formation using laser beam heating to separate layers
JP4346151B2 (ja) * 1998-05-12 2009-10-21 株式会社東芝 高熱伝導性窒化けい素焼結体およびそれを用いた回路基板並びに集積回路
EP1065734B1 (de) * 1999-06-09 2009-05-13 Kabushiki Kaisha Toshiba Bond-typ Halbleitersubstrat, lichtemittierendes Halbleiterbauelement und Herstellungsverfahren
JP2014022711A (ja) * 2012-07-23 2014-02-03 Mtec:Kk 化合物半導体
WO2014038693A1 (ja) * 2012-09-07 2014-03-13 京セラ株式会社 デバイスの製造方法
JP6185474B2 (ja) * 2012-09-07 2017-08-23 京セラ株式会社 複合基板およびその製造方法
JP7197085B2 (ja) 2016-12-22 2022-12-27 花王株式会社 リグニン含有組成物の製造方法
JP6998175B2 (ja) 2016-12-26 2022-01-18 サンアロマー株式会社 ポリプロピレン系樹脂組成物及び射出圧縮成形体
US11257733B2 (en) * 2017-03-31 2022-02-22 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device including heat-dissipating metal multilayer having different thermal conductivity, and method for manufacturing same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371037A (en) 1990-08-03 1994-12-06 Canon Kabushiki Kaisha Semiconductor member and process for preparing semiconductor member
US20040029359A1 (en) 2000-11-27 2004-02-12 Fabrice Letertre Methods for fabricating a substrate
JP5628530B2 (ja) 2010-02-10 2014-11-19 株式会社ブリヂストン 貼り合わせ基板用支持基板およびその製造方法
JP6206786B2 (ja) 2014-07-10 2017-10-04 株式会社サイコックス 半導体基板および半導体基板の製造方法
DE102017127169A1 (de) 2017-11-17 2019-05-23 Infineon Technologies Ag Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement

Also Published As

Publication number Publication date
US20190371894A1 (en) 2019-12-05
CN116093034A (zh) 2023-05-09
DE102019114328A1 (de) 2019-12-05
CN110648977B (zh) 2023-05-09
US11004938B2 (en) 2021-05-11
CN110648977A (zh) 2020-01-03

Similar Documents

Publication Publication Date Title
DE102019114328B4 (de) Halbleitersubstratstruktur und leistungshalbleitervorrichtung
DE102015112649B4 (de) Verfahren zum bilden eines halbleiterbauelements und halbleiterbauelement
US11107893B2 (en) Method for forming a semiconductor device and a semiconductor device
DE112017001788B4 (de) Halbleitereinheit, Verfahren zur Herstellung derselben und Leistungswandler
DE112020003654T5 (de) Halbleitersubstrat, Halbleitervorrichtung und Verfahren zur Herstellung
DE102015112648B4 (de) Verfahren zum bilden einer waferstruktur, verfahren zum bilden eines halbleiterbauelements und einer waferstruktur
DE60033829T2 (de) SiC-HALBLEITERSCHEIBE, SiC-HALBLEITERBAUELEMENT SOWIE HERSTELLUNGSVERFAHREN FÜR EINE SiC-HALBLEITERSCHEIBE
DE102015111453B4 (de) Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements
DE102011054035A1 (de) Ein Verfahren zum Herstellen eines Verbundwafers mit einem Graphitkern und ein Verbundwafer mit einem Graphitkern
DE112017007060T5 (de) Leistungshalbleitereinheit
JP2022177017A (ja) 半導体基板構造体の製造方法及び半導体基板構造体
DE102016114949A1 (de) Verfahren zur Herstellung einer Wafer-Vorlage
DE112019007477T5 (de) Halbleitereinheit und herstelungsverfahren für eine halbleitereinheit
DE102005030466B4 (de) Halbleiterwafer mit Verdrahtungsstrukturen und Halbleiterbauelement sowie Verfahren zur Herstellung desselben
DE112018001989B4 (de) Siliciumcarbid-halbleitereinheit, elektrische leistungswandlungseinheit, verfahren zur herstellung einer siliciumcarbid-halbleitereinheit sowie verfahren zur herstellung einer elektrischen leistungswandlungseinheit
DE102020202321B4 (de) Epitaktischer SiC-Wafer und dessen Verwendung in einer Halbleitervorrichtung und in einem Leistungswandler
DE102018111450B4 (de) Verfahren zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers, Verfahren zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern und Breiter-Bandabstand-Halbleiterwafer
DE102014116834B4 (de) Halbleitereinzelchip aufweisend eine Maskierungsstruktur, die Teil von Chip-Vereinzelung-Schnittfugengebieten ist und diese definiert, Verfahren zum Ausbildung eines Halbleiterchips sowie zugehöriger Wafer
DE112021006680T5 (de) Herstellungsvorrichtung eines sic-epitaxiewafers und herstellungsverfahren des sic-epitaxiewafers
DE102017127010B4 (de) Verbundwafer und Verfahren zur Herstellung eines Halbleiterbauelements
DE112021006001T5 (de) Halbleitersubstrat und herstellungsverfahren des halbleitersubstrats
DE112021006661T5 (de) Halbleitersubstrat und herstellungsverfahren des halbleitersubstrats
DE112021006667T5 (de) Halbleitersubstrat und verfahren zur herstellung des halbleitersubstrates und halbleitervorrichtung
DE112019001359T5 (de) Halbleitereinheit und leistungswandlereinheit
US12027591B2 (en) Method for forming a semiconductor device and a semiconductor device

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R081 Change of applicant/patentee

Owner name: ROHM CO., LTD., JP

Free format text: FORMER OWNER: ROHM CO. LTD, KYOTO, JP

R020 Patent grant now final