CN110648977B - 半导体基板结构体和功率半导体装置 - Google Patents

半导体基板结构体和功率半导体装置 Download PDF

Info

Publication number
CN110648977B
CN110648977B CN201910462227.0A CN201910462227A CN110648977B CN 110648977 B CN110648977 B CN 110648977B CN 201910462227 A CN201910462227 A CN 201910462227A CN 110648977 B CN110648977 B CN 110648977B
Authority
CN
China
Prior art keywords
group
sic
substrate
epitaxial growth
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910462227.0A
Other languages
English (en)
Other versions
CN110648977A (zh
Inventor
前川拓滋
森本满
高村诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018104673A external-priority patent/JP2019210162A/ja
Priority claimed from JP2018104672A external-priority patent/JP2019210161A/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to CN202310090784.0A priority Critical patent/CN116093034A/zh
Publication of CN110648977A publication Critical patent/CN110648977A/zh
Application granted granted Critical
Publication of CN110648977B publication Critical patent/CN110648977B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种半导体基板结构体和功率半导体装置，该半导体基板结构体包括基板和接合到基板的外延生长层，其中基板和外延生长层通过室温接合或扩散接合而接合。

Description

半导体基板结构体和功率半导体装置
相关申请的交叉引用
本申请基于并要求2018年5月31日提交的日本专利申请第2018-104672号和2018年5月31日提交的日本专利申请第2018-104673号的优先权，其全部内容通过引用并入本文。
技术领域
本公开涉及半导体基板结构体和功率半导体装置。
背景技术
近年来，能够实现高耐压、大电流、低导通电阻、高效率、低功耗、高速切换等的碳化硅(SiC)半导体因其与Si半导体和GaAs半导体相比具有更宽的带隙能量和更高的电场耐压性能而受到关注。SiC由于其低功耗性能而可以减少二氧化碳气体(CO2)的产生，因此它在环境保护方面也受到关注。
近年来，SiC装置已经应用于例如各种应用领域，例如空调、太阳能发电系统、汽车系统、火车/车辆系统等。
形成SiC晶片的方法包括，例如，通过使用化学气相沉积(CVD)方法的升华方法而在SiC单晶基板上形成SiC外延生长层的方法，以及通过升华方法将SiC单晶基板接合到SiC的CVD多晶基板上并通过CVD法在SiC单晶基板上形成SiC外延生长层的方法等。
[相关技术文献]
[专利文献]
[专利文献1]JP6206786
[专利文献2]JP5628530
迄今为止，因为在基板上形成外延生长层，所以必须依次制造使用了SiC的半导体装置。
由于SiC外延生长层接替下面的SiC单晶基板的晶体结构，因此期望具有良好晶体质量的SiC单晶基板。因此，对于要外延生长的基板有所需的特性，例如接近的晶格常数和接近的热膨胀系数，并且需要高质量基板如单晶基板。
发明内容
本公开的一些实施方式提供了一种能够消除对材料的限制、实现成本降低并获得所需物理特性的半导体基板结构体，以及包括该半导体基板结构体的功率半导体装置。
同时，当单晶晶片和多孔支撑基板接合时，由于支撑基板表面中的凹陷和内部空腔的影响，难以获得用于支撑基板的平坦表面。因此，不能获得足够的接合强度。因此，设计了一种在单晶晶片和多孔支撑基板之间的界面处冷却和固定粘接剂或熔融材料并抛光粘接剂或熔融材料的方法。然而，在粘接剂分解的高温气氛下接合是困难的。采用不易形成稳定液相的材料作为熔融材料也是困难的。
进一步地，本公开的一些实施方式提供了即使在高温环境下也具有稳定的接合强度和高可靠性的半导体基板结构体，以及包括该半导体基板结构体的功率半导体装置。
根据本公开的一种实施方式，提供了一种半导体基板结构体，包括：基板；以及接合到基板的碳化硅外延生长层，其中基板和碳化硅外延生长层通过室温接合而接合。
根据本公开的另一种实施方式，提供了一种半导体基板结构体，包括：基板；以及接合到基板的碳化硅外延生长层，其中基板和碳化硅外延生长层通过扩散接合而接合。
根据本公开的又一种实施方式，提供了一种包括半导体基板结构体的功率半导体装置。
根据本公开的又一种实施方式，提供了一种半导体基板结构体，包括：基板；配置在基板上的表面粗糙度改善层；以及通过室温接合经由表面粗糙度改善层与基板粘合的单晶体。
根据本公开的又一种实施方式，提供一种半导体基板结构体，包括：基板，配置在基板上的表面粗糙度改善层，以及通过扩散接合经由表面粗糙度改善层与基板粘合的单晶体。
根据本公开的又一种实施方式，提供了一种包括半导体基板结构体的功率半导体装置。
附图说明
图1A是根据应用本技术的本公开一种实施方式的半导体基板结构体的示意性横截面图，图1B是根据应用本技术的本公开一种实施方式的半导体基板结构体的另一示意性横截面图。
图2A是根据应用本技术的本公开一种实施方式的半导体基板结构体的另一示意性横截面图。图2B是根据应用本技术的本公开一种实施方式的半导体基板结构体的又一示意性横截面图。
图3A是根据应用本技术的本公开一种实施方式的半导体基板结构体的另一示意性横截面图。图3B是根据应用本技术的本公开一种实施方式的半导体基板结构体的又一示意性横截面图。
图4A是根据应用本技术的本公开一种实施方式的半导体基板结构体的制造过程的说明图。图4B是根据应用本技术的本公开一种实施方式的半导体基板结构体的制造过程的说明图。
图5A和5B是根据基本技术的半导体基板结构体的说明图，其中，图5A是将多晶体配置在单晶体上的构型的示意性横截面图。图5B是将单晶体和多晶体接合的理想构型的示意性横截面图。
图6是根据应用本技术的本公开一种实施方式的半导体基板结构体的制造方法的说明图，并且是SiC多晶体的示意性横截面图。
图7是根据应用本技术的本公开一种实施方式的半导体基板结构体的制造方法的说明图，并且是在SiC多晶体上形成表面粗糙度改善层的过程的示意性横截面图。
图8是根据应用本技术的本公开一种实施方式的半导体基板结构体的制造方法的说明图，并且是将SiC外延生长层经由表面粗糙度改善层接合到SiC多晶体上的过程的示意性横截面图。
图9是根据应用本技术的本公开一种实施方式的半导体基板结构体的示意性横截面图。
图10A是根据应用本技术的本公开一种实施方式的半导体基板结构体的另一示意性横截面图。图10B是根据应用本技术的本公开一种实施方式的半导体基板结构体的又一示意性横截面图。
图11A是根据应用本技术的本公开一种实施方式的半导体基板结构体的另一示意性横截面图。图11B是根据应用该技术的本公开一种实施方式的半导体基板结构体的又一示意性横截面图。
图12A至图12F是对根据应用本技术的本公开一种实施方式的半导体基板结构体的制造方法适用的室温接合的图示，其中，图12A是被污染物覆盖的第一基板的示意图，图12B是被污染物覆盖的第二基板的示意图，图12C是被污染物覆盖的第一基板表面的蚀刻过程的示意图。图12D是被污染物覆盖的第二基板表面的蚀刻过程的示意图。图12E是在清洁的第一基板活性表面和清洁的第二基板活性表面之间形成悬挂结合键的过程的示意图，图12F是第一基板活性表面和第二基板活性表面通过室温接合而接合的过程的示意图。
图13是对根据应用本技术的本公开一种实施方式的半导体基板结构体的制造方法适用的扩散接合方法的说明图。
图14A至图14C是对根据应用本技术的本公开一种实施方式的半导体基板结构体的制造方法适用的扩散接合方法的图示，其中，图14A是在基板上配置粘接剂的状态的示意图，图14B是在图14A的状态下进行加压/加热过程以形成具有空隙的扩散接合的状态的示意图，图14C是进行加压/加热过程以形成无空隙扩散接合的状态的示意图。
图15A至图15C是对根据应用本技术的本公开一种实施方式的半导体基板结构体的制造方法适用的固相扩散接合方法的图示，其中，图15A是经由插入金属层在基板上配置粘接剂的状态的示意图。图15B是在图15A的状态下进行加压/加热过程以形成固相扩散接合的状态的示意图，图15C是进一步进行加压/加热过程以形成固相扩散接合的状态的示意图。
图16A至图16C是对根据应用本技术的本公开一种实施方式的半导体基板结构体的制造方法适用的固相扩散接合方法的图示，其中，图16A是经由插入金属层在基板上配置粘接剂的状态的示意图。图16B是在图16A的状态下进行加压/加热过程以形成固相扩散接合的状态的示意图，图16C是进一步进行加压/加热过程以形成固相扩散接合的状态的示意图。
图17A和17B是陶瓷结晶状态的说明图，其中图17A是多晶体的示意图，图17B是无定形非结晶固体的示意图。
图18是根据应用本技术的本公开一种实施方式的半导体基板结构体的多晶体(SiC烧结体)的制造装置的示意图。
图19是根据应用本技术的本公开一种实施方式的半导体基板结构体的示意性横截面图。
图20是根据应用本技术的本公开一种实施方式的半导体基板结构体的示意性横截面结构图。
图21是对根据应用本技术的本公开一种实施方式的半导体基板结构体适用的石墨基板的示意性鸟瞰图。
图22A和22B是对根据应用本技术的本公开一种实施方式的半导体基板结构体适用的石墨基板的示例，图22A是XY取向的石墨基板的示意鸟瞰图。
图22B是XZ取向的石墨基板的示意性鸟瞰图。
图23是使用根据应用本技术的本公开一种实施方式的半导体基板结构体制造的肖特基势垒二极管的示意性横截面图。
图24是使用根据应用本技术的本公开一种实施方式的半导体基板结构体制造的沟槽栅型MOSFET的示意性横截面图。
图25是使用根据应用本技术的本公开一种实施方式的半导体基板结构体制造的平面栅型MOSFET的示意性横截面图。
图26A是根据应用本技术的本公开一种实施方式的半导体基板结构体(晶片)的示意性鸟瞰图。图26B是根据应用本技术的本公开一种实施方式的半导体基板结构体(晶片)的示意性鸟瞰图(包括接合界面层的示例)。
图27是使用根据应用本技术的本公开一种实施方式的半导体基板结构体制造的肖特基势垒二极管的示意性横截面图。
图28是使用根据应用本技术的本公开一种实施方式的半导体基板结构体制造的沟槽栅型MOSFET的示意性横截面图。
图29是使用根据应用本技术的本公开一种实施方式的半导体基板结构体制造的平面栅型MOSFET的示意性横截面图。
图30A是根据比较例的半导体基板结构体(晶片)的示意性鸟瞰图。图30B是根据应用本技术的本公开一种实施方式的半导体基板结构体(晶片)的示意性鸟瞰图。
图31A是对根据应用本技术的本公开一种实施方式的半导体基板结构体的SiC外延基板适用的4H-SiC晶体的晶胞的示意性鸟瞰图。图31B是4H-SiC晶体的两层部分的示意性构型图。图31C是4H-SiC晶体的四层部分的示意性构型图。
图32是从(0001)面的正上方观察的图31A所示的4H-SiC晶体的晶胞的示意性构型图。
具体实施方式
现在将参考附图详细描述本公开的实施方式。在以下描述的附图的描述中，相同或相似的部分被赋予相同或相似的附图标记。然而，应该注意的是，附图是示意图，并且每个部件的厚度和平面尺寸之间的关系等可以与现实不同。因此，应考虑以下描述来确定具体的厚度和尺寸。而且，应该理解，附图中包括具有不同尺寸关系或比例的部件。
另外，以下描述的实施方式例示了用于实施技术思想的装置或方法，而没有指定每个组件的材料、特征、结构、配置等。可以在权利要求的范围内对这些实施方式进行不同的修改。
根据应用本技术的本公开一种实施方式的半导体基板结构体的示意性横截面结构如图1A中所示，半导体基板结构体的另一示意性横截面结构如图1B所示。
如图1A中所示，根据应用本技术的本公开一种实施方式的半导体基板结构体1包括基板(SUB)10和接合到基板10的外延生长层12，基板10和外延生长层12通过室温接合而接合。在此，室温接合包括选自表面活化接合、等离子体活化接合和原子扩散接合中的至少一种或多种类型。
基板10和外延生长层12也可以通过扩散接合来接合。在图1A和图1B的示例中，作为外延生长层12而示出了SiC外延生长层(SiC-epi)的示例。在图1B的示例中，作为基板10而示出了SiC烧结体的示例。
外延生长层12可包括选自包含IV族元素半导体、III-V族化合物半导体和II-VI族化合物半导体的组中的至少一种或多种类型。
外延生长层12还可包括选自包含碳化硅、氮化镓、硅、氮化铝和氧化镓的组中的至少一种或多种类型。
此外，基板10可包括选自包含烧结体、BN、AlN、Al2O3、Ga2O3、金刚石、碳和石墨的组中的至少一种或多种类型。在此，烧结体可包括选自包含IV族元素半导体、III-V族化合物半导体和II-VI族化合物半导体的组中的至少一种或多种类型的烧结体。进一步地，烧结体可包括选自包含碳化硅、氮化镓、硅、氮化铝和氧化镓的组中的至少一种或多种类型的烧结体。
根据应用本技术的本公开一种实施方式的半导体基板结构体的又一示意性横截面结构如图2A所示，半导体基板结构体的又一示意性横截面结构如图2B所示。在图2A和2B的示例中，示出SiC外延生长层(SiC-epi)的示例作为外延生长层12。示出SiC烧结体10SB的示例作为基板10。此外，在图2A的示例中，SiC烧结体10SB配置在支撑基板10SU上。
支撑基板10SU可包括选自包含烧结体、BN、AlN、Al2O3、Ga2O3、金刚石、碳和石墨的组中的至少一种或多种类型。在此，构成支撑基板10SU的烧结体可包括选自包含IV族元素半导体、III-V族化合物半导体和II-VI族化合物半导体的组中的至少一种或多种类型的烧结体。进一步地，烧结体可包括选自包含碳化硅、氮化镓、硅、氮化铝和氧化镓的组中的至少一种或多种类型的烧结体。
此外，如图2B所示，基板10包括烧结体，并且基板10和外延生长层12可以经由接合界面层14接合。烧结体可包括选自包含IV族元素半导体、III-V族化合物半导体和II-VI族化合物半导体的组中的至少一种或多种类型的烧结体。进一步地，烧结体可包括选自包含碳化硅、氮化镓、硅、氮化铝和氧化镓的组中的至少一种或多种类型的烧结体。在图2B的示例中，SiC烧结体10SB和SiC外延生长层(SiC-epi)12经由接合界面层(AIL)14接合。
当使用室温接合时，基板表面的表面粗糙度Ra设定为约1nm以下。结果，具有不同组成的接合界面层(AIL)14的厚度设定为约1nm至10μm。
当使用扩散接合时，基板表面的表面粗糙度根据材料和接合温度可以是粗糙的。通过原子扩散而具有不同组成梯度的接合界面层(AIL)14的厚度为约1nm至10μm，以便利用原子扩散。
根据应用本技术的本公开一种实施方式的半导体基板结构体的又一示意性横截面结构如图3A所示，半导体基板结构体的又一示意性横截面结构如图3B所示。在图3A的示例中，SiC烧结体10SB和SiC外延生长层12经由非晶SiC作为接合界面层14S而接合。在图3B的示例中，SiC烧结体10SB和SiC外延生长层12经由金属层作为接合界面层14M而接合。在此，接合界面层14S和14M的厚度为例如约1nm至约10μm。
接合界面层可包括选自包含IV族元素半导体、III-V族化合物半导体和II-VI族化合物半导体的组中的至少一种或多种类型的非晶材料。
接合界面层还可包括选自包含碳化硅、氮化镓、硅、氮化铝和氧化镓的组中的至少一种或多种类型的非晶材料。
如图3A中所示，接合界面层14S可包括非晶SiC。
此外，如图3B所示，接合界面层14M可包括金属层。
在此，金属层可包括选自包含Al、Co、Ni、Nb、Mo、Ru、Rh、Pd、Ag、Ta、W、Re、Os、Ir、Pt和Au的组中的至少一种或多种类型。
另外，如图3A和3B所示，基板10包括碳化硅烧结体，外延生长层12包括SiC外延生长层(SiC-epi)，碳化硅烧结体10SB和SiC外延生长层(SiC-epi)12可以经由接合界面层14而接合。
根据本实施方式，可以提供一种能够消除对材料的限制、实现成本降低并获得所需物理特性的半导体基板结构体，以及包括该半导体基板结构体的功率半导体装置。
根据本实施方式的半导体基板结构体，由于使用室温接合技术或扩散接合技术来将任意基板和SiC外延生长层彼此接合而不是在SiC单晶基板上形成SiC外延生长层，因此可以扩展外延生长层和基板的组合范围。
根据本实施方式的半导体基板结构体，例如，可以使用低成本的SiC多晶基板或碳基板代替高成本的SiC单晶基板来作为基板材料。
此外，根据本实施方式的半导体基板结构体，由于可以组合具有期望特性的基板和SiC外延生长层，因此可以改善功率半导体装置的特性。具体地，由于可以根据需要组合热膨胀系数、热导率、电导率和机械特性，因此可以改善功率半导体装置的切换特性、耐热性和机械可靠性。
此外，根据本实施方式的半导体基板结构体和包括半导体基板结构体的功率半导体装置，由于使用室温接合技术或扩散接合技术将任意基板和完成的SiC外延生长层彼此接合，可以缩短制造过程的时间。此外，由于可以组合任意基板和完成的SiC外延生长层，因此可以提高制造产率。
(半导体基板结构体的制造方法)
根据应用本技术的本公开一种实施方式的制造半导体基板结构体1的制造方法如图4A和4B所示。
(a)首先，如图4A所示，形成SiC烧结体10SB。
(b)接下来，与SiC烧结体10SB分开地制备SiC外延生长层12，并且如图4B所示，SiC烧结体10SB和SiC外延生长层12通过室温接合而彼此接合。SiC烧结体10SB和SiC外延生长层12也可以通过扩散接合而彼此接合。
此外，根据应用本技术的本公开的另一种实施方式的半导体基板结构体的示意性横截面结构，以及其中多晶体配置在单晶体上的构型的示意性横截面结构，如图5A所示。此外，其中单晶体和多晶体接合的理想构型的示意性横截面结构如图5B所示。
图5A和5B示出单晶体是SiC外延生长层(SiC-epi)12并且多晶体是SiC烧结体(SiCSB)10SB的示例。SiC多晶体10SB具有多个空隙13和多个碳化硅多晶晶粒15。尽管在图1A和1B中示出了具有的大致圆形形状作为空隙形状的示例，但是不限于该形状，而是可以采用诸如椭圆形的任何其他各种形状。
在SiC多晶体10SB中，如图5A所示，由于在SiC多晶体10SB表面上存在凹陷和内部空隙，即使单晶体和多晶体直接接合，也难以降低表面粗糙度。因此，难以获得如图5B所示的理想半导体基板结构体，并且粘合强度也很低。
在根据应用本技术的本公开一种实施方式的半导体基板结构体的制造方法中，SiC多晶体10SB的示意性横截面结构如图6中所示。
在SiC多晶体10SB上形成表面粗糙度改善层16R的过程的示意性横截面结构如图7中所示。
将SiC外延生长层12经由表面粗糙度改善层16R接合到SiC多晶体10SB上的过程的示意性横截面结构如图8中所示。
根据应用本技术的本公开一种实施方式的半导体基板结构体1的示意性横截面结构如图9中所示。
在根据应用本技术的本公开一种实施方式的半导体基板结构体的制造方法中，SiC烧结体10SB的表面被包括CVD膜的表面粗糙度改善层16R覆盖，所述CVD膜例如通过化学气相沉积(CVD)方法形成，接合面的表面粗糙度Ra被设定为例如1nm以下。作为将表面粗糙度Ra设定为1nm以下的技术，可以应用化学机械抛光(CMP)技术或机械抛光(MP)技术。
如图7所示，表面粗糙度改善层16R中的空隙13未暴露的表面可以通过用表面粗糙度改善层16R掩藏SiC烧结体10SB的表面中的凹陷并抛光表面粗糙度改善层16R的表面来形成。
如图9所示，根据应用本技术的本公开一种实施方式的半导体基板结构体1包括基板10SB、配置在基板10SB上的表面粗糙度改善层16R、以及通过室温接合经由表面粗糙度改善层16R接合到基板10SB的单晶体12。在此，室温接合包括选自表面活化接合、等离子体活化接合和原子扩散接合中的至少一种或多种类型。
基板10SB和单晶体12也可以是扩散接合的。
当使用室温接合时，基板表面的表面粗糙度Ra设定为约1nm以下。结果，具有不同组成的表面粗糙度改善层16R的厚度设定为约1nm至10μm。
当使用扩散接合时，基板表面的表面粗糙度根据材料和接合温度可以是粗糙的。通过原子扩散而具有不同组分梯度的表面粗糙度改善层16R的厚度为约1nm至10μm，以便利用原子扩散。
单晶体12可以是单晶晶片或外延生长层。
此外，单晶体12可包括选自包含IV族元素半导体、III-V族化合物半导体和II-VI族化合物半导体的组中的至少一种或多种类型。
单晶体12还可包括选自包含碳化硅、氮化镓、硅、氮化铝和氧化镓的组中的至少一种或多种类型。
另外，基板10SB可包括选自包含烧结体、BN、AlN、Al2O3、Ga2O3、金刚石、碳和石墨的组中的至少一种或多种类型。在此，烧结体可包括选自包含IV族元素半导体、III-V族化合物半导体和II-VI族化合物半导体的组中的至少一种或多种类型的烧结体。此外，烧结体可包括选自包含碳化硅、氮化镓、硅、氮化铝和氧化镓的组中的至少一种或多种类型的烧结体。
表面粗糙度改善层16R可包括通过CVD法形成的CVD膜。
表面粗糙度改善层16R还可包括通过溶胶-凝胶法或浸渍法形成的膜。
此外，表面粗糙度改善层16R可包括与基板10SB相同类型的材料。
此外，单晶体12可包括与表面粗糙度改善层16R相同类型的材料。
另外，表面粗糙度改善层16R可包括金属层。
在此，金属层可包括选自包含Al、Co、Ni、Nb、Mo、Ru、Rh、Pd、Ag、Ta、W、Re、Os、Ir、Pt和Au的组中的至少一种或多种类型。
进一步地，表面粗糙度改善层16R可包括选自包含IV族元素半导体、III-V族化合物半导体和II-VI族化合物半导体的组中的至少一种或多种类型的非晶材料。
进一步地，表面粗糙度改善层16R可包括选自包含碳化硅、氮化镓、硅、氮化铝和氧化镓的组中的至少一种或多种类型的非晶材料。
进一步地，表面粗糙度改善层16R的厚度可以是1nm以上。
在根据应用本技术的本公开一种实施方式的半导体基板结构体中，由于表面粗糙度改善层通过化学反应形成而不使用粘接剂或熔融材料，因此表面粗糙度改善层可以由与基板材料相同类型的材料制成。
在根据应用本技术的本公开一种实施方式的半导体基板结构体中，可以使用在高温下稳定的材料。例如，可以使用SiC，因为即使在高温半导体过程中它也不会熔化或分解。
在根据应用本技术的本公开一种实施方式的半导体基板结构体中，由于可以使用与待接合的材料相同的材料，因此可以消除差异以及对于热膨胀系数、导电率、导热率和机械特性进行调整的要求，并且可以改善特性、缩短开发时间、提高可靠性。
根据应用本技术的本公开一种实施方式的半导体基板结构体的示意性横截面结构如图10A中所示。半导体基板结构体的另一示意性横截面结构如图10B所示。
在图10A和10B的示例中，示出了外延生长层12是SiC外延生长层并且基板10SB是SiC烧结体10SB的示例。此外，在图10A的示例中，SiC烧结体10SB配置在支撑基板10SU上。
支撑基板10SU可包括选自包含烧结体、BN、AlN、Al2O3、Ga2O3、金刚石、碳和石墨的组中的至少一种或多种类型。在此，构成支撑基板10SU的烧结体可包括选自包含IV族元素半导体、III-V族化合物半导体和II-VI族化合物半导体的组中的一种或多种类型的烧结体。进一步地，烧结体可包括选自包含碳化硅、氮化镓、硅、氮化铝和氧化镓的组中的至少一种或多种类型的烧结体。
此外，如图10A和10B所示，基板10SB和外延生长层12通过室温接合或扩散接合经由表面粗糙度改善层(SRI)16R而接合。
在根据应用本技术的本公开一种实施方式的半导体基板结构体中，SiC多晶体和SiC外延生长层可以经由表面粗糙度改善层而接合，并且即使在粘接剂分解的高温环境下也可以形成稳定的接合。
根据应用本技术的本公开一种实施方式的半导体基板结构体的另一示意性横截面结构如图11A中所示，半导体基板结构体的又一示意性横截面结构如图11B所示。
在图11A的示例中，SiC烧结体10SB和SiC外延生长层(SiC-epi)12经由作为表面粗糙度改善层的非晶SiC层16RS通过室温或扩散接合而接合。在图11B的示例中，SiC烧结体10SB和SiC外延生长层12经由作为表面粗糙度改善层的金属层16RM通过室温或扩散接合而接合。
在此，金属层可包括选自包含Al、Co、Ni、Nb、Mo、Ru、Rh、Pd、Ag、Ta、W、Re、Os、Ir、Pt和Au的组中的至少一种或多种类型。
(室温接合技术)
室温接合技术包括表面活化接合技术、等离子体活化接合技术、原子扩散接合技术等。室温接合技术是如下的技术：通过在真空状态下使用高速原子束等通过溅射效应去除固体表面上的氧化物和吸附分子，以激活表面，然后使活动表面彼此接触，从而在室温下形成原子间结合。在室温接合技术中，接合面是在真空状态下处理以使表面原子成为易于形成化学键的活性状态。室温接合技术通过去除干扰接合的表面层而将表面的原子的悬挂结合键直接结合，从而形成强接合。通过使用室温接合技术，可以在室温下接合许多材料。
半导体材料可以应用于例如Si、SiC、GaAs、InP、GaP、InAs等的同质键合，以及这些材料之间的异质接合。可以将单晶氧化物应用于Si/LiNbO3、Si/LiTaO3、Si/Gd3Ga5O12、Si/Al2O3(蓝宝石)等。可以将金属应用于Au、Pt、Ag、Cu、Al、Sn、Pb、Zn和焊料的块状材料、箔、凸块等。另外，Au、Pt、Cu和Al可以应用于在基板上制备的膜材料等。进一步地，金属/陶瓷结构可以应用于Al的异质材料接合，例如Al/Al2O3，Al/氮化硅，Al/SiC，Al/AlN等。
室温接合技术需要接合面是清洁和在原子水平上平滑的。因此，在一些实施方式中，待接合表面的表面粗糙度Ra可以是例如1nm以下。作为将表面粗糙度Ra设定为例如1nm以下的技术，可以应用CMP技术或MP技术。另外，可以应用其中离子束被中和的氩的高速原子束辐射技术等。
为了去除表面层，例如，可以应用通过离子束、等离子体等进行的溅射蚀刻。溅射蚀刻后的表面处于易于与周围的气体分子反应的状态。将诸如氩气的惰性气体用于离子束，并且该过程在排空为高真空的真空室中进行。在溅射蚀刻之后具有悬挂结合键的原子所暴露的表面处于与其他原子的结合力大的活性状态，并且通过接合它们可以在室温下获得强接合。
在对根据应用本技术的本公开一种实施方式的半导体基板结构体的制造方法适用的室温接合的描述中，覆盖有污染物层200C的第一基板200如图12A示意性地示出，覆盖有污染物层300C的第二基板300如图12B示意性地示出。
被污染物层200C覆盖的第一基板表面的蚀刻过程如图12C示意性地示出，被污染物层300C覆盖的第二基板表面的蚀刻过程如图12D示意性地示出。在此，通过来自高速氩离子束发生器400的高速原子束辐射来执行蚀刻过程。
进一步地，在清洁的第一基板活性表面和清洁的第二基板活性表面之间形成悬挂结合键BD的状态如图12E示意性地示出。通过室温接合将第一基板活性表面和第二基板活性表面接合的过程如图12F示意性地示出。在此，来自图12C至图12F的过程全部在高真空状态下进行。
在此，第一基板可以是例如，根据应用本技术的本公开一种实施方式的半导体基板结构体1的外延生长层12，并且第二基板可以是例如，根据应用本技术的本公开一种实施方式的半导体基板结构体1的基板10。
在室温接合技术中，接合界面层配置在清洁的第一基板活性表面和清洁的第二基板活性表面之间，并且第一基板活性表面和第二基板活性表面也可以通过室温接合经由接合界面层而接合。作为接合界面层，如图3A所示，可以应用非晶SiC层14S，如图3B所示，可以应用金属层14M。
在室温接合技术中，表面粗糙度改善层配置在清洁的第一基板活性表面和清洁的第二基板活性表面之间，并且第一基板活性表面和第二基板活性表面也可以通过室温接合经由表面粗糙度改善层而接合。表面粗糙度改善层可包括通过CVD法形成的CVD膜。表面粗糙度改善层还可包括与基板相同类型的材料。待接合的层可包括与表面粗糙度改善层相同类型的材料。此外，作为表面粗糙度改善层，可以应用非晶SiC层，或可以应用金属层。
根据应用本技术的本公开一种实施方式的半导体基板结构体的制造方法，由于对接合界面的损害小，因此可以获得高产率的生产能力。
(扩散接合技术)
扩散接合技术是如下的技术：使基础材料彼此紧密接触，在等于或低于基础材料熔点的温度下对基础材料加压到塑性形变尽量不发生的程度，利用在接合面上产生的原子的扩散进行接合。
对根据应用本技术的本公开一种实施方式的半导体基板结构体的制造方法适用的扩散接合方法的说明图如图13所示。
当进行扩散接合时，将待接合的材料在受控气氛如真空或惰性气体下彼此紧密接触，从而加热并加压。加热温度TH例如为约200至350℃，加压压力P为例如约10至80MPa。
在图13的示例中，示出了通过加热和加压使SiC多晶体10SB和SiC外延生长层12扩散接合的实例。在图13的示例中，示出了在接合界面处具有空隙VD的示例。
在对根据应用本技术的本发明一种实施方式的半导体基板结构体的制造方法适用的扩散接合方法的描述中，将SiC多晶体10SB作为基板应用并将SiC外延生长层12作为粘接剂配置在SiC多晶体10SB上的构型如图14示意性地示出。SiC多晶体10SB包括多个SiC多晶晶粒15。
图14的构型中进行加压/加热过程的构型如图14B示意性地示出，图14B的构型中进一步进行加压/加热过程并进行扩散接合的构型如图14C所示。图14B是在扩散接合界面处形成空隙VD的示例，图14C是形成无空隙的扩散接合的示例。如图14A至图14C所示，在扩散接合中，随着接合的进行，接合部分中的空隙被消除。
在扩散接合中，基板和粘接剂也可以经由接合界面层接合。作为接合界面层，如图3A所示，可以应用非晶SiC层14S，并且如图3B所示，可以应用金属层14M。
在扩散接合中，金属层可以夹在接合面之间以促进接合。该金属层将被称为插入金属层。
在扩散接合中，基板和粘接剂也可以经由表面粗糙度改善层16R接合。作为表面粗糙度改善层16R，如图11A所示，可以在接合表面之间应用非晶SiC层16RS以促进接合，并且如图11B所示，可以应用金属层16RM。该金属层16RM将被称为插入金属层。
在对根据应用本技术的本公开一种实施方式的半导体基板结构体的制造方法适用的固相扩散接合方法的描述中，将粘接剂经由插入金属层14M配置在基板上的构型如图15A示意性地示出。将SiC多晶体10SB作为基板应用，将SiC外延生长层12作为粘接剂应用。
图15A的构型中进行加压/加热过程以形成固相扩散接合的构型如图15B示意性地示出。图15B的构型中进一步进行加压/加热过程以进行固相扩散接合的构型如图15C示意性地示出。在固相扩散接合中，插入金属层14M以固相状态接合。
此外，在对根据应用本技术的本公开另一种实施方式的半导体基板结构体的制造方法适用的固相扩散接合方法的描述中，将粘接剂经由金属层16RM配置在基板上的构型如图16A示意性地示出。将SiC多晶体10SB作为基板应用，将SiC外延生长层12作为粘接剂应用。
图16A的构型中进行加压/加热过程以形成固相扩散接合的构型如图16B示意性地示出。图16B的构型中进一步进行加压/加热过程以继续进行固相扩散接合的构型如图16C示意性地示出。在固相扩散接合中，插入金属层16RM以固相状态接合。
在扩散接合和固相扩散接合中，在接合过程中促进接合面上的清洁和粘附，并且同时进行清洁和粘附。扩散接合中的清洁过程和粘附过程都是由于扩散现象引起的。
在此，当作为接合界面层而应用非晶SiC层14S或作为表面粗糙度改善层而应用非晶SiC层16RS时，由于非晶SiC层熔化而形成接合，因此形成液相扩散接合或者瞬态液相扩散接合(TLP)。
(陶瓷的结晶状态)
在陶瓷的晶体状态的说明图中，多晶体的示例如图17A示意性地示出，非晶固体的示例如图17B示意性地示出。在此，SiC多晶体的结晶状态是结晶固体，并且以与图17A中相同的方式示意性地示出，而非晶SiC的结晶状态是非晶固体，并且如图17B示意性地示出。
(制造SiC烧结体的装置)
用于制造根据应用本技术的本公开一种实施方式的半导体基板结构体的多晶体(SiC烧结体)的装置500如图18示意性地示出。制造多晶体(碳化硅烧结体)的装置500的内部500A用约数Pa的真空气氛或用Ar/N2气体置换。
制造多晶体(SiC烧结体)的装置500采用通过热压烧结(HP)进行的固体压缩烧结法。由填充有粉末或固体SiC多晶体材料940的石墨(石墨模具)900制成的烧结模具在加压的同时被加热。石墨模具900中容纳有热电偶或辐射温度计920。
石墨模具900经由石墨束800A和800B和石墨间隔件700A和700B连接到按压轴600A和600B。通过在加压轴600A和600B之间加压，对SiC多晶体材料940加压和加热。加热温度例如为约200至350℃，并且加压压力P最大为例如约50MPa。例如，除热压烧结(HP)之外，也可以应用放电等离子体烧结(SPS)。
根据用于制造应用本技术的本公开一种实施方式的半导体基板结构体的多晶体(SiC烧结体)的装置500，由于加热范围受限，与大气加热(例如在电炉中)相比，温度升高和冷却可以更快地(几分钟到几小时)进行。通过加压和快速升温可以制造晶粒生长中受到抑制的致密SiC烧结体。此外，装置500不仅可以应用于烧结，还可以应用于烧结接合和多孔体烧结等。
(石墨基板)
根据应用本技术的本公开一种实施方式的半导体基板结构体1包括石墨基板10GF、和与石墨基板10GF接合的外延生长层12，如图19所示，其中石墨基板10GF和外延生长层12通过室温接合而接合。在此，室温接合包括选自表面活化接合、等离子体活化接合和原子扩散接合中的至少一种或多种类型。
石墨基板10GF和外延生长层12也可以通过扩散接合来接合。
外延生长层12可包括选自包含IV族元素半导体、III-V族化合物半导体和II-VI族化合物半导体的组中的至少一种或多种类型。
外延生长层12还可包括选自包含碳化硅、氮化镓、硅、氮化铝和氧化镓的组中的至少一种或多种类型。
此外，基板10可包括选自包含烧结体、BN、AlN、Al2O3、Ga2O3、金刚石、碳和石墨的组中的至少一种或多种类型。在此，烧结体可包括选自包含IV族元素半导体、III-V族化合物半导体和II-VI族化合物半导体的组中的至少一种或多种类型的烧结体。烧结体还可包括选自包含碳化硅、氮化镓、硅、氮化铝和氧化镓的组中的至少一种或多种类型的烧结体。
石墨基板10GF和碳化硅外延生长层12也可以经由接合界面层14接合。
当使用室温接合时，石墨基材10GF表面的表面粗糙度Ra设定为约1nm以下。结果，具有不同组成的接合界面层(AIL)14的厚度设定为约1nm至10μm。
当使用扩散粘结时，表面粗糙度根据材料和接合温度可以是粗糙的。通过原子扩散而具有不同组成梯度的接合界面层(AIL)14的厚度为约1nm至10μm，以便利用原子扩散。
此外，接合界面层14可包括金属层。
在此，金属层可包括选自包含Al、Co、Ni、Nb、Mo、Ru、Rh、Pd、Ag、Ta、W、Re、Os、Ir、Pt和Au的组中的至少一种或多种类型。
接合界面层14可包括选自包含IV族元素半导体、III-V族化合物半导体和II-VI族化合物半导体的组中的至少一种或多种类型的非晶材料。
接合界面层还可包括选自包含碳化硅、氮化镓、硅、氮化铝和氧化镓的组中的至少一种或多种类型的非晶材料。
(石墨基板)
此外，根据应用本技术的本公开一种实施方式的半导体基板结构体1包括石墨基板10GF、配置在石墨基板10GF上的表面粗糙度改善层16R、和通过室温接合经由表面粗糙度改善层16R与石墨基板10GF接合的单晶体12，如图20所示。在此，室温接合包括选自表面活化接合、等离子体活化接合和原子扩散接合中的至少一种或多种类型。
石墨基板10GF和单晶体12也可以通过扩散接合来接合。
当使用室温接合时，石墨基板10GF表面的表面粗糙度Ra设定为约1nm以下。结果，具有不同组成的表面粗糙度改善层16R的厚度设定为约1nm至10μm。
当使用扩散接合时，表面粗糙度根据材料和接合温度可以是粗糙的。通过原子扩散而具有不同组分梯度的表面粗糙度改善层16R的厚度为约1nm至约10μm，以便利用原子扩散。
单晶体12可以是单晶晶片或外延生长层。
单晶体12还可包括选自包含IV族元素半导体、III-V族化合物半导体和II-VI族化合物半导体的组中的至少一种或多种类型。
此外，单晶体12可包括选自包含碳化硅、氮化镓、硅、氮化铝和氧化镓的组中的至少一种或多种类型。
此外，基板10SB可包括选自包含烧结体、BN、AlN、Al2O3、Ga2O3、金刚石、碳和石墨的组中的至少一种或多种类型。在此，烧结体可包括选自包含IV族元素半导体、III-V族化合物半导体和II-VI族化合物半导体的组中的至少一种或多种类型的烧结体。烧结体还可包括选自包含碳化硅、氮化镓、硅、氮化铝和氧化镓的组中的至少一种或多种类型的烧结体。
表面粗糙度改善层16R可包括通过CVD法形成的CVD膜。
表面粗糙度改善层16R还可包括通过溶胶-凝胶法或浸渍法形成的膜。
进一步地，表面粗糙度改善层16R可包括与石墨基板10GF相同类型的材料。
单晶体12可包括与表面粗糙度改善层16R相同类型的材料。
在此，表面粗糙度改善层16R可包括金属层。
金属层可包括选自包含Al、Co、Ni、Nb、Mo、Ru、Rh、Pd、Ag、Ta、W、Re、Os、Ir、Pt和Au的组中的至少一种或多种类型的层。
此外，表面粗糙度改善层16R可包括选自包含IV族元素半导体、III-V族化合物半导体和II-VI族化合物半导体的组中的至少一种或多种类型的非晶材料。
表面粗糙度改善层16R还可包括选自包含碳化硅、氮化镓、硅、氮化铝和氧化镓的组中的至少一种或多种类型的非晶材料。
对根据应用本技术的本公开一种实施方式的半导体基板结构体1适用的石墨基板10GF具有石墨片GS1·GS2·GS3·…·GSn的层叠结构，如图21所示。N层各平面的石墨片GS1·GS2·GS3·…·GSn在一个层叠晶体结构中具有多个六方晶系共价键，各平面的石墨片GS1·GS2·GS3·…·GSn通过范德华力结合。
由碳基各向异性传热材料制成的石墨基板10GF是具有碳原子的六方网络结构的层状结晶体，并且还具有各向异性热传导，并且图21中示出的石墨片GS1·GS2·GS3·…·GSn相对于晶面方向(XY平面)具有比Z轴厚度方向更大的导热率(更高的导热率)。
XY取向的石墨基板10GF(XY)的示意性鸟瞰图如图22A所示，其是对应用本技术的本公开一种实施方式的半导体基板结构体1适用的石墨基板10GF的示例，XZ取向的石墨基板10GF(XZ)的示意性鸟瞰图如图22B所示。
在石墨基板10GF中，可以使用具有不同取向的两种类型的石墨基板10GF(XY)和10GF(XZ)。
石墨基板10GF具有：具有XY取向(第一取向)的石墨基板10GF(XY)，其在表面方向上的热导率高于厚度方向上的热导率；和具有XZ取向(第二取向)的石墨基板10GF(XZ)，其在厚度方向上的热导率高于表面方向上的热导率。如图22A所示，具有XY取向的石墨基板10GF(XY)的导热率为，例如X＝1500(W/mK)，Y＝1500(W/mK)和Z＝5(W/mK)。另一方面，如图22B所示，具有XZ取向的石墨基板10GF(XZ)的导热率为，例如X＝1500(W/mK)，Y＝5(W/mK)，Z＝1500(W/mK)。另外，石墨板10GF(XY)和10GF(XZ)的密度均为2.2(g/cm3)。
根据应用上述本技术的本公开一种实施方式的半导体基板结构体1可以用于例如制造各种SiC半导体装置。作为这些的示例，下面示出SiC肖特基势垒二极管(SBD)、SiC沟槽栅(T)型金属氧化物半导体场效应晶体管(MOSFET)和SiC平面栅型MOSFET。
(SiC-SBD)
使用根据应用本技术的本公开一种实施方式的半导体基板结构体制造的SiC-SBD21包括半导体基板结构体1，所述半导体基板结构体1包括SiC烧结体10SB和SiC外延生长层12，如图23所示。SiC烧结体10SB和SiC外延生长层12通过室温接合或扩散接合而接合。接合界面层14也可以插入在SiC烧结体10SB和SiC外延生长层12之间。
SiC烧结体10SB被掺杂到n+型(其杂质密度为例如约1×1018cm-3至约1×1021cm-3)中，SiC外延生长层12被掺杂到n-型(其杂质密度为例如约5×1014cm-3至约5×1016cm-3)中。
SiC外延生长层12也可以由任何的4H-SiC、6H-SiC、2H-SiC或3C-SiC制成。
进一步地，可包括任何的BN、AlN、Al2O3、Ga2O3、金刚石、碳或石墨来代替SiC烧结体10SB。
作为n型掺杂杂质，例如，可以应用氮(N)、磷(P)、砷(As)等。
作为p型掺杂杂质，例如，可以应用TMA等。
SiC烧结体10SB的后表面具有阴极电极22以覆盖其整个区域，并且阴极电极22连接到阴极端子K.
此外，SiC外延生长层12的表面100(例如，(0001)Si平面)具有接触孔24，所述接触孔24用于暴露SiC外延生长层12暴露的一部分作为活性区域23，场绝缘膜26形成在围绕活性区域23的场区域25中。
场绝缘膜26由氧化硅(SiO2)制成，但也可以由另一种绝缘材料例如氮化硅(SiN)制成。在场绝缘膜26上形成阳极电极27，并且阳极电极27连接到阳极端子A。
在SiC外延生长层12的表面100(表面层部分)附近形成p型结终端延伸(JTE)结构28，以便与阳极电极27接触。JTE结构28沿着接触孔24的轮廓形成，以便跨在场绝缘膜26的接触孔24的内部和外部延伸。
(SiC-TMOSFET)
使用根据应用本技术的本公开一种实施方式的半导体基板结构体制造的沟槽栅型MOSFET 31包括半导体基板结构体1，该半导体基板结构体1包括SiC烧结体10SB和SiC外延生长层12，如图24所示。SiC烧结体10SB和SiC外延生长层12通过室温接合或扩散接合而接合。接合界面层14也可以插入在SiC烧结体10SB和SiC外延生长层12之间。
SiC烧结体10SB被掺杂到n+型(其杂质密度为例如约1×1018cm-3至约1×1021cm-3)中，SiC外延生长层12被掺杂到n-型(其杂质密度为例如约5×1014cm-3至约5×1016cm-3)中。
进一步地，SiC外延生长层12可以由任何的4H-SiC、6H-SiC、2H-SiC或3C-SiC制成。
进一步地，可包括任何的BN、AlN、Al2O3、Ga2O3、金刚石、碳或石墨来代替SiC烧结体10SB。
作为n型掺杂杂质，例如，可以应用氮(N)、磷(P)、砷(As)等。
作为p型掺杂杂质，例如，可以应用TMA等。
SiC烧结体10SB的后表面((000-1)平面(C平面))具有漏电极32以覆盖其整个区域，其中漏电极32连接到漏极端子D。
在SiC外延生长层12的表面100((0001)Si平面)(表面层部分)附近形成p型的体区域33(其杂质密度为，例如约1×1016cm-3至约1×1019cm-3)。在SiC外延生长层12中，相对于体区域33而位于SiC烧结体10SB侧的部分是n-型漏极区域34(12)，其中SiC外延生长层的状态保持原样。
栅极沟槽35在SiC外延生长层12中形成。栅极沟槽35从SiC外延生长层12的表面100穿透体区域33，使得栅极沟槽35的最深部分到达漏极区域34。
栅极绝缘膜36形成在栅极沟槽35的内表面和SiC外延生长层12的表面100上，以覆盖栅极沟槽35的整个内表面。然后，通过用例如多晶硅填充栅极绝缘膜36的内部，将栅电极37掩埋在栅极沟槽35中。栅极端子G连接到栅电极37。
形成栅极沟槽35的侧表面的一部分的n+型源极区域38在体区域33的表面层部分中形成。
此外，从SiC外延生长层12的表面100穿透源极区域38并连接到体区域33的p+型的体接触区域39(其杂质密度为例如约1×1018cm-3至约1×1021cm-3)在SiC外延生长层12中形成。
由SiO2制成的层间绝缘膜40在SiC外延生长层12上形成。源电极42通过形成在层间绝缘膜40中的接触孔41而连接到源极区域38和体接触区域39。因此，源极端子S连接到源电极42。
通过将预定电压(等于或高于栅极阈值电压的电压)应用到栅电极37，同时在源电极42和漏电极32之间(源极和漏极之间)产生预定电位差，可以通过来自栅电极37的电场而在体区域33中的与栅极绝缘膜36的界面附近形成沟道。因此，可以使得电流在源电极42和漏电极32之间流动，SiC-TMOSFET31可以导通。
(SiC平面栅型MOSFET)
使用根据应用本技术的本公开一种实施方式的半导体基板结构体1制造的平面栅型MOSFET 51包括半导体基板结构体1，该半导体基板结构体1包括SiC烧结体10SB和SiC外延生长层12，如图25所示。SiC烧结体10SB和SiC外延生长层12通过室温接合或扩散接合而接合。接合界面层14也可以插入在SiC烧结体10SB和SiC外延生长层12之间。
SiC烧结体10SB被掺杂到n+型(其杂质密度为例如约1×1018cm-3至约1×1021cm-3)中，SiC外延生长层12被掺杂到n-型(其杂质密度为例如约5×1014cm-3至约5×1016cm-3)中。
此外，SiC外延生长层12可以由任何的4H-SiC、6H-SiC、2H-SiC或3C-SiC制成。
进一步地，可包括任何的BN、AlN、Al2O3、Ga2O3、金刚石、碳或石墨来代替SiC烧结体10SB。
作为n型掺杂杂质，例如，可以应用氮(N)、磷(P)、砷(As)等。
作为p型掺杂杂质，例如，可以应用TMA等。
在SiC烧结体10SB的后表面((000-1)平面(C平面))上形成漏电极52，以覆盖其整个区域，其中漏极端子D连接到漏电极52。
p型的体区域53(其杂质密度为例如约1×1016cm-3至约1×1019cm-3)在SiC外延生长层12的表面100((0001)Si面)(表面层部分)附近形成孔状。在SiC外延生长层12中，相对于体区域53而位于SiC基板2的一侧的部分是n-型漏极区域54(12)，其中外延生长后的状态保持原样。
在体区域53的表面层部分中，n+型源极区域55形成为与体区域53的周边间隔开。
在源极区域55内部形成p+型(其杂质密度为例如约1×1018cm-3至约1×1021cm-3)的体接触区域56。体接触区域56在深度方向上穿透源极区域55，并且连接到体区域53。
栅极绝缘膜57形成在SiC外延生长层12的表面100上。栅极绝缘膜57覆盖体区域53的围绕源极区域55的部分(体区域53的外围部分)和源极区域55的外周边缘。
在栅极绝缘膜57上形成由例如多晶硅制成的栅电极58。栅电极58面对体区域53的周边部分，栅极绝缘膜57介于栅电极58和体区域53之间。栅极端子G连接到栅电极58。
由SiO2制成的层间绝缘膜59在SiC外延生长层12上形成。源电极61通过形成在层间绝缘膜59中的接触孔60而连接到源极区域55和体接触区域56。源极端子S被连接到源电极61。
通过将预定电压(等于或高于栅极阈值电压的电压)应用到栅电极58，同时在源电极61和漏电极52之间(源极和漏极之间)产生预定电位差，可以通过来自栅电极58的电场而在体区域53中的与栅极绝缘膜57的界面附近形成沟道。因此，可以使得电流在源电极61和漏电极32之间流动，平面栅型MOSFET 51可以导通。
虽然上面已经描述了本实施方式，但是本公开也可以以其他形式实现。
例如，尽管未示出，但是可以使用根据应用本技术的本公开一种实施方式的半导体基板结构体1来制造垂直型装置结构。即，可以形成一种垂直型功率半导体装置，该垂直型功率半导体装置包括基板；通过室温接合或扩散接合而接合到基板的外延生长层；以及配置在基板的表面上的第一金属电极，该基板的表面面对基板和外延生长层之间的接合面。
此外，可以形成一种垂直型功率半导体装置，该垂直型功率半导体装置还包括配置在外延生长层的表面的第二金属电极，该外延生长层的表面面对基板和外延生长层之间的接合面。
另外，例如，还可以使用根据应用本技术的本公开实施方式的半导体基板结构体1来制造水平型装置结构。即，可以形成一种水平型功率半导体装置，该水平型功率半导体装置包括基板；通过室温接合或扩散接合而接合到基板的外延生长层；以及配置在外延生长层的表面上的第二金属电极，该外延生长层的表面面对基板和外延生长层之间的接合面。
同样在上述垂直型或水平型功率半导体装置中，外延生长层可包括选自包含IV族元素半导体、III-V族化合物半导体和II-VI族化合物半导体的组中的至少一种或多种类型。进一步地，外延生长层还可包括选自包含碳化硅、氮化镓、硅、氮化铝和氧化镓的组中的至少一种或多种类型。
进一步地，在上述垂直型或水平型功率半导体装置中，基板可包括选自包含烧结体、BN、AlN、Al2O3、Ga2O3、金刚石、碳和石墨的组中的至少一种或多种类型。此外，烧结体可包括选自包含IV族元素半导体、III-V族化合物半导体和II-VI族化合物半导体的组中的至少一种或多种类型的烧结体。烧结体还可包括选自包含碳化硅、氮化镓、硅、氮化铝和氧化镓的组中的至少一种或多种类型的烧结体。
例如，尽管未示出，但是也可以使用根据应用本技术的本公开一种实施方式的半导体基板结构体1来制造MOS电容器。在MOS电容器中，可以提高产率和可靠性。
此外，尽管未示出，但是也可以使用根据应用本技术的本公开一种实施方式的半导体基板结构体1来制造双极晶体管。另外，根据本实施方式的半导体基板结构体1还可以用于制造SiC-pn二极管、SiC绝缘栅双极晶体管(IGBT)，SiC互补MOSFET等。
根据应用本技术的本公开一种实施方式的半导体基板结构体(晶片)1的示意性鸟瞰图包括基板10和接合到基板10的外延生长层12，如图26A所示，其中基板10和外延生长层通过室温接合而接合。在此，室温接合包括选自表面活化接合、等离子体活化接合和原子扩散接合中的至少一种或多种类型。
基板10和外延生长层12也可以通过扩散接合而接合。
当使用室温接合时，基板表面的表面粗糙度Ra设定为约1nm以下。结果，具有不同组成的接合界面层(AIL)14的厚度设定为约1nm至10μm。
当使用扩散接合时，基板表面的表面粗糙度根据材料和接合温度可以是粗糙的。通过原子扩散而具有不同组成梯度的接合界面层(AIL)14的厚度为约1nm至10μm，以便利用原子扩散。
外延生长层12可包括选自包含IV族元素半导体、III-V族化合物半导体和II-VI族化合物半导体的组中的至少一种或多种类型。
外延生长层12可包括选自包含碳化硅、氮化镓、硅、氮化铝和氧化镓的组中的至少一种或多种类型。
此外，SiC外延生长层可以由任何的4H-SiC、6H-SiC、2H-SiC或3C-SiC制成。
基板10可包括选自包含烧结体、BN、AlN、Al2O3、Ga2O3、金刚石、碳和石墨的组中的至少一种或多种类型。
在此，烧结体可包括选自包含IV族元素半导体、III-V族化合物半导体和II-VI族化合物半导体的组中的至少一种或多种类型的烧结体。进一步地，烧结体可包括选自包含碳化硅、氮化镓、硅、氮化铝和氧化镓的组中的至少一种或多种类型的烧结体。
SiC外延生长层12可以由例如4H-SiC制成，并且可具有小于4度的断开(OFF)角。
基板(SiC烧结体)的厚度10是例如约200μm至约500μm，SiC外延生长层12的厚度是例如约4μm至约100μm。
根据应用本技术的本公开一种实施方式的半导体基板结构体(晶片)1的示意性鸟瞰图(包括接合界面层的示例)包括基板10和接合到基板10的外延生长层12，如图26B所示，其中基板和外延生长层经由接合界面层14接合。
在此，接合界面层14可包括金属层。
在此，金属层可包括选自包含Al、Co、Ni、Nb、Mo、Ru、Rh、Pd、Ag、Ta、W、Re、Os、Ir、Pt和Au的组中的至少一种或多种类型。
接合界面层14可包括选自包含IV族元素半导体、III-V族化合物半导体和II-VI族化合物半导体的组中的至少一种或多种类型的非晶材料。
进一步地，接合界面层还可包括选自包含碳化硅、氮化镓、硅、氮化铝和氧化镓的组中的至少一种或多种类型的非晶材料。
(SiC外延晶片)
SiC外延生长层12可以由例如4H-SiC制成，并且可具有小于4度的断开角。基板(碳化硅烧结体)10的厚度为例如约200μm至约500μm，SiC外延生长层12的厚度为例如约4μm至约100μm。
(SiC-SBD)
此外，使用根据应用本技术的本公开的另一种实施方式的半导体基板结构体制造的SiC-SBD 21包括半导体结构体1，该半导体结构体1包括SiC烧结体10SB和SiC外延生长层12，如图27所示。表面粗糙度改善层16R被包括在SiC烧结体10SB和SiC外延生长层12之间。在该示例中，与图23相比，将省略相同技术特征和构型的描述，以下仅描述不同的技术特征和构型或新增的技术特征和构型。
(SiC-TMOSFET)
使用根据应用本技术的本公开一种实施方式的半导体基板结构体制造的沟槽栅型MOSFET 31包括半导体基板结构体1，该半导体基板结构体1包括SiC烧结体10SB和SiC外延生长层12，如图28所示。表面粗糙度改善层16R被包括在SiC烧结体10SB和SiC外延生长层12之间。下文中，在本实施方式中，将省略相同技术特征和构型的描述，以下仅描述与图24相比不同的技术特征和构型或新增的技术特征和构型。
(SiC平面栅型MOSFET)
使用根据应用本技术的本公开一种实施方式的半导体基板结构体1制造的平面栅型MOSFET 51包括半导体基板结构体1，该半导体基板结构体1包括SiC烧结体10SB和SiC外延生长层12，如图29所示。表面粗糙度改善层16R被包括在SiC烧结体10SB和SiC外延生长层12之间。下文中，在本实施方式中，将省略相同技术特征和构型的描述，以下仅描述与图25相比不同的技术特征和构型或新增的技术特征和构型。
虽然以上已经描述了本实施方式，但是本公开可以以其他形式实现。
例如，尽管未示出，但是也可以使用根据应用本技术的一种实施方式的半导体基板结构体1来制造垂直型装置结构。即，垂直型装置结构包括基板；配置在基板上的表面粗糙度改善层；通过室温接合或扩散接合经由表面粗糙度改善层接合到基板的单晶体；以及配置在基板的表面上的第一金属电极，该基板的表面面对基板和单晶体之间的接合面。还可以形成垂直型功率半导体装置。
进一步地，可以形成垂直型功率半导体装置，其还包括配置在单晶体的表面上的第二金属电极，该单晶体的表面面对基板和单晶体之间的接合面。
另外，例如，可以使用根据应用本技术的本公开实施方式的半导体基板结构体1来制造水平型装置结构。即，可以形成水平型功率半导体装置结构体，该水平型功率半导体装置结构体包括基板；配置在基板上的表面粗糙度改善层；通过室温接合或扩散接合经由表面粗糙度改善层接合到基板的单晶体；以及配置在单晶体的表面上的第二金属电极，该单晶体的表面面对基板和单晶体之间的接合面。
进一步地，在上述垂直型或水平型功率半导体装置中，单晶体可包括选自包含IV族元素半导体、III-V族化合物半导体和II-VI族化合物半导体的组中的至少一种或多种类型。此外，单晶可包括选自包含碳化硅、氮化镓、硅、氮化铝和氧化镓的组中的至少一种或多种类型。
进一步地，在上述垂直型或水平型功率半导体装置中，基板可包括选自包含烧结体、BN、AlN、Al2O3、Ga2O3、金刚石、碳和石墨的组中的至少一种或多种类型。进一步地，烧结体可包括选自包含IV族元素半导体、III-V族化合物半导体和II-VI族化合物半导体的组中的至少一种或多种类型的烧结体。进一步地，烧结体可包括选自包含碳化硅、氮化镓、硅、氮化铝和氧化镓的组中的至少一种或多种类型的烧结体。
例如，尽管未示出，但是也可以使用根据应用本技术的本公开一种实施方式的半导体基板结构体1来制造MOS电容器。在MOS电容器中，可以提高产率和可靠性。
此外，尽管未示出，但是也可以使用根据应用本技术的本公开一种实施方式的半导体基板结构体1来制造双极晶体管。此外，根据本公开的一种实施方式的半导体基板结构体1还可以用于制造SiC-pn二极管、SiC绝缘栅双极晶体管(IGBT)、SiC互补MOSFET等。
根据比较例的半导体基板结构体(晶片)的示意性鸟瞰图包括基板10和接合到基板10的外延生长层12，如图30A所示。
根据应用本技术的本公开一种实施方式的半导体基板结构体(晶片)的示意性鸟瞰图包括基板10、配置在基板10上的表面粗糙度改善层16R、以及通过室温接合经由基板10和表面粗糙度改善层16R接合到基板10的外延生长层12，如图30B所示。在此，室温接合包括选自表面活化接合、等离子体活化接合和原子扩散接合中的至少一种或多种类型。
此外，基板10和外延生长层12也可以通过扩散接合而接合。
当使用室温接合时，基板表面的表面粗糙度Ra设定为约1nm以下。结果，具有不同组成的表面粗糙度改善层16R的厚度设定为约1nm至10μm。
当使用扩散接合时，表面粗糙度根据材料和接合温度可以是粗糙的。表面粗糙度改善层16R的厚度为约1nm至10μm。
外延生长层12可包括选自包含IV族元素半导体、III-V族化合物半导体和II-VI族化合物半导体的组中的至少一种或多种类型。
外延生长层12可包括选自包含碳化硅、氮化镓、硅、氮化铝和氧化镓的组中的至少一种或多种类型。
SiC外延生长层也可以由任何的4H-SiC、6H-SiC、2H-SiC或3C-SiC制成。
基板10可包括选自包含烧结体、BN、AlN、Al2O3、Ga2O3、金刚石、碳和石墨的组中的至少一种或多种类型。
在此，烧结体可包括选自包含IV族元素半导体、III-V族化合物半导体和II-VI族化合物半导体的组中的至少一种或多种类型的烧结体。
进一步地，烧结体还可包括选自包含碳化硅、氮化镓、硅、氮化铝和氧化镓的组中的至少一种或多种类型的烧结体。
表面粗糙度改善层16R可包括通过CVD法形成的CVD膜。
表面粗糙度改善层16R可包括通过溶胶-凝胶法或浸渍法形成的膜。
进一步地，表面粗糙度改善层16R可包括与基板10SB相同类型的材料。
SiC外延生长层12可包括与表面粗糙度改善层16R相同类型的材料。
在此，表面粗糙度改善层16R可包括金属层。
金属层可包括选自包含Al、Co、Ni、Nb、Mo、Ru、Rh、Pd、Ag、Ta、W、Re、Os、Ir、Pt和Au的组中的至少一种或多种类型。
进一步地，表面粗糙度改善层16R还可包括选自包含IV族元素半导体、III-V族化合物半导体和II-VI族化合物半导体的组中的至少一种或多种类型的非晶材料。
此外，表面粗糙度改善层16R还可包括选自包含碳化硅、氮化镓、硅、氮化铝和氧化镓的组中的至少一种或多种类型的非晶材料。
SiC外延生长层12可以由例如4H-SiC制成，并且可具有小于4度的断开角。
基板(SiC烧结体)10的厚度是例如约200μm至约500μm，SiC外延生长层12的厚度是例如约4μm至约100μm。
(晶体结构的示例)
对SiC外延生长层12适用的4H-SiC晶体的晶胞的示意性鸟瞰图如图31A所示，4H-SiC晶体的两层部分的示意性构型如图31B所示。4H-SiC晶体的四层部分的示意性构型如图31C所示。
进一步地，从(0001)面的正上方观察的图31A所示的4H-SiC晶体结构的晶胞的示意性构型如图32所示。
如图31A至31C所示，4H-SiC的晶体结构可以与六方晶系近似，并且4个C原子与1个Si原子键合。4个C原子位于正四面体的4个顶点，其中Si原子排列在正四面体的中心。在这4个C原子中，1个C原子相对于Si原子位于[0001]轴方向，另外3个C原子相对于Si原子位于[000-1]轴一侧。在图31A中，断开角θ例如约为4度以下。
[0001]轴和[000-1]轴沿着六棱柱的轴向，并且具有[0001]轴作为法线的平面(六棱柱的上表面)是(0001)平面(Si平面)。另一方面，具有[000-1]轴作为法线的平面(六棱柱的下表面)是(000-1)平面(C平面)。
另外，从(0001)面正上方观察时垂直于[0001]轴并穿过六棱柱的非相邻顶点的方向分别为a1轴[2-1-10]、a2轴[-12-10]、a3轴[-1-120]。
如图32所示，穿过a1轴和a2轴之间的顶点的方向是[11-20]轴，穿过a2轴和a3轴之间的顶点的方向是[-2110]轴，穿过a3轴和a1轴之间的顶点的方向是[1-210]轴。
在穿过六棱柱的各个顶点的相应六个轴之间相对于两侧上的相应轴以30°的角度倾斜的并且垂直于六棱柱的相应侧表面的轴，从a1轴和[11-20]轴之间开始按顺时针方向依次为[10-10]轴、[1-100]轴、[0-110]轴、[-1010]轴、[-1100]轴和[01-10]轴。垂直于这些轴的各个平面(六棱柱的侧表面)是垂直于(0001)平面和(000-1)平面的晶面。
包括根据本实施方式的半导体基板结构体的功率半导体装置可包括任何的SiC基、Si基、GaN基、AlN基、氧化镓基的IGBT、二极管、MOSFET和晶闸管。
包括根据本实施方式的半导体基板结构体的功率半导体装置可包括任何的一合一模块、二合一模块、四合一模块、六合一模块、七合一模块、八合一模块、十二合一模块或十四合一模块。
根据本实施方式，可以提供即使在高温下也具有稳定界面结构的半导体基板结构体，以及包括该半导体基板结构体的功率半导体装置。
根据本实施方式，可以提供能够消除对材料的限制、实现成本降低和获得期望的物理特性的半导体基板结构体，以及包括该半导体基板结构体的功率半导体装置。
根据本实施方式的半导体基板结构体，由于使用室温接合技术或扩散接合技术将任意基板和SiC外延生长层贴合，而不是在SiC单晶基板上形成SiC外延生长层，因而可以扩展外延生长层和基板的组合的范围。
根据本实施方式的半导体基板结构体，可以使用例如低成本的SiC多晶基板或碳基板代替高成本的SiC单晶基板来作为基板材料。
进一步地，根据本实施方式的半导体基板结构体，由于基板和SiC外延生长层的具有期望特性的组合是可能的，因此可以改善功率半导体装置的特性。具体地，由于可以根据需要组合热膨胀系数、热导率、电导率和机械特性，因此可以改善功率半导体装置的切换特性、耐热性和机械可靠性。
进一步地，根据半导体基板结构体和包括本实施方式的半导体基板结构体的功率半导体装置，使用室温接合技术或扩散接合技术将任意基板和完成的SiC外延生长层接合，由此可以缩短处理周期。另外，由于可以组合任意基板和完成的SiC外延生长层，因此可以提高制造产率。
<本公开的优选实施方案>
下文中，描述了本公开的优选实施方式
(补充说明1)
根据本公开的实施方式，提供了一种半导体基板结构体，包括：基板；接合到该基板的外延生长层，其中该基板和该外延生长层通过室温接合或扩散接合而接合。
(补充说明2)
补充说明1的结构体，其中该外延生长层包括选自包含IV族元素半导体、III-V族化合物半导体和II-VI族化合物半导体的组中的至少一种或多种。
(补充说明3)
补充说明1的结构体，其中该外延生长层包括选自包含碳化硅、氮化镓、硅、氮化铝和氧化镓的组中的至少一种或多种。
(补充说明4)
补充说明1的结构体，其中该基板包括选自包含烧结体、BN、AlN、Al2O3、Ga2O3、金刚石、碳和石墨的组中的至少一种或多种。
(补充说明5)
补充说明4的结构体，其中该烧结体包括选自包含IV族元素半导体、III-V族化合物半导体和II-VI族化合物半导体的组中的至少一种或多种类型的烧结体。
(补充说明6)
补充说明4的结构体，其中该烧结体包括选自包含碳化硅、氮化镓、硅、氮化铝和氧化镓的组中的至少一种或多种类型的烧结体。
(补充说明7)
补充说明1的结构体，其中该基板包括烧结体，并且该基板和该外延生长层经由接合界面层接合。
(补充说明8)
补充说明7的结构体，其中该烧结体包括选自包含IV族元素半导体、III-V族化合物半导体和II-VI族化合物半导体的组中的至少一种或多种类型的烧结体。
(补充说明9)
补充说明7的结构体，其中该烧结体包括选自包含碳化硅、氮化镓、硅、氮化铝和氧化镓的组中的至少一种或多种类型的烧结体。
(补充说明10)
补充说明7的结构体，其中该接合界面层包括金属层。
(补充说明11)
补充说明10的结构体，其中该金属层包括选自包含Al、Co、Ni、Nb、Mo、Ru、Rh、Pd、Ag、Ta、W、Re、Os、Ir、Pt和Au的组中的至少一种或多种类型。
(补充说明12)
补充说明7的结构体，其中该接合界面层包括选自包含IV族元素半导体、III-V族化合物半导体和II-VI族化合物半导体的组中的至少一种或多种类型的非晶材料。
(补充说明13)
补充说明7的结构体，其中该接合界面层包括选自包含碳化硅、氮化镓、硅、氮化铝和氧化镓的组中的至少一种或多种类型的非晶材料。
(补充说明14)
根据本公开的另一种实施方式，提供了一种功率半导体装置，包括：补充说明1的半导体基板结构体；选自包含SiC肖特基势垒二极管、SiC-MOSFET、SiC双极晶体管、SiC二极管、SiC晶闸管和SiC绝缘栅双极晶体管的组中的至少一种或多种。
(补充说明15)
根据本公开的另一种实施方式，提供了一种功率半导体装置，包括：基板；通过室温接合或扩散接合而接合到该基板的外延生长层；以及配置在该基板的表面上的第一金属电极，该基板的表面面对基板和外延生长层之间的接合面。
(补充说明16)
补充说明15的装置，还包括配置在该外延生长层的表面上的第二金属电极，该外延生长层的表面面对基板和外延生长层之间的接合面。
(补充说明17)
根据本公开的另一种实施方式，提供一种功率半导体装置，包括：权利要求1的半导体基板结构体；以及配置在外延生长层的表面上的第二金属电极，该外延生长层的表面面对基板和外延生长层之间的接合面。
[其他实施方式]
虽然上面已经描述了一些实施方式，但是应该理解，形成本公开一部分的陈述和附图是说明性的而非限制性的。根据本公开，各种替代实施方式、示例和操作技术对于本领域技术人员而言将是显而易见的。
因此，本实施方式包括本文未描述的各种实施方式等。
本实施方式的半导体基板结构体和包括该半导体基板结构体的功率半导体装置可用于各种半导体模块技术，例如IGBT模块、二极管模块、MOS模块(Si、SiC、GaN、AlN、氧化镓)等，并且可以应用于广泛的应用领域，例如，驱动用作电动汽车(包括混合动力车)、火车、工业机器人等的动力源的电动机的倒相电路用功率模块，或将由其他发电装置(尤其是私人发电装置)例如太阳能电池和风力发电机所产生的电力转化为商用电源的电力的倒相电路用功率模块。
根据本公开，在一些实施方式中，可以提供能够消除对材料的限制、实现成本降低和获得期望的物理特性的半导体基板结构体，以及包括该半导体基板结构体的功率半导体装置。
另外，可以提供即使在高温环境下也具有稳定的接合强度和高可靠性的半导体基板结构体，以及包括该半导体基板结构体的功率半导体装置。
虽然已经描述了某些实施方式，但这些实施方式仅以举例的方式提供，并不意图限制本公开的范围。实际上，这里描述的实施方式可以以各种其他形式实施。此外，在不脱离本公开的精神的情况下，可以对这里描述的实施方式的形式进行各种省略、替换和改变。所附权利要求及其等同物旨在涵盖落入本公开的范围和精神内的这些形式或修改。
附图标记说明
1：半导体基板结构体
10：基板
10GF：石墨基板
10SB：SiC烧结体(SiC多晶体)
12：单晶体(单晶晶片，SiC外延生长层)
14：接合界面层
14S：接合界面层(非晶SiC层)
13：空隙
16R：表面粗糙度改善层
16RS：表面粗糙度改善层(非晶SiC层)
14M：接合界面层(金属层)
16RM：表面粗糙度改善层(金属层)
21：功率半导体装置(SiC-SBD)
31：功率半导体装置(SiC-TMOSFET)
51：功率半导体装置(SiC-MOSFET)
500：制造多晶体的装置(SiC烧结体)
940：SiC多晶体材料
GS(GS1，GS2，GS3，...，GSn)：石墨片
S：源极端子
D：漏极端子
G：栅极端子
A：阳极端子
K：阴极端子

Claims (12)

1.一种半导体基板结构体，包括：
基板；和
接合到所述基板的外延生长层，
其中，所述基板和所述外延生长层通过室温接合或扩散接合而接合，
所述基板和所述外延生长层经由接合界面层接合，
所述接合界面层包括选自包含碳化硅、氮化镓、硅、氮化铝和氧化镓的组中的至少一种或多种类型的非晶材料。
2.根据权利要求1所述的结构体，其中，所述外延生长层包括选自包含IV族元素半导体、III-V族化合物半导体和II-VI族化合物半导体的组中的至少一种或多种。
3.根据权利要求1所述的结构体，其中，所述外延生长层包括选自包含碳化硅、氮化镓、硅、氮化铝和氧化镓的组中的至少一种或多种。
4.根据权利要求1所述的结构体，其中，所述基板包括选自包含烧结体、BN、AlN、Al2O3、Ga2O3、金刚石、碳和石墨的组中的至少一种或多种。
5.根据权利要求4所述的结构体，其中，所述烧结体包括选自包含IV族元素半导体、III-V族化合物半导体和II-VI族化合物半导体的组中的至少一种或多种类型的烧结体。
6.根据权利要求4所述的结构体，其中，所述烧结体包括选自包含碳化硅、氮化镓、硅、氮化铝和氧化镓的组中的至少一种或多种类型的烧结体。
7.根据权利要求1所述的结构体，其中，所述基板包括烧结体。
8.根据权利要求7所述的结构体，其中，所述烧结体包括选自包含IV族元素半导体、III-V族化合物半导体和II-VI族化合物半导体的组中的至少一种或多种类型的烧结体。
9.根据权利要求7所述的结构体，其中，所述烧结体包括选自包含碳化硅、氮化镓、硅、氮化铝和氧化镓的组中的至少一种或多种类型的烧结体。
10.根据权利要求7所述的结构体，其中，所述接合界面层进一步包括选自包含IV族元素半导体、III-V族化合物半导体和II-VI族化合物半导体的组中的至少一种或多种类型的非晶材料。
11.一种功率半导体装置，包括：
权利要求1所述的半导体基板结构体；和
选自包含SiC肖特基势垒二极管、SiC-MOSFET、SiC双极晶体管、SiC二极管、SiC晶闸管和SiC绝缘栅双极晶体管的组中的至少一种或多种。
12.一种功率半导体装置，包括：
权利要求1所述的半导体基板结构体；和
配置在所述外延生长层的表面上的第二金属电极，所述外延生长层的表面面对所述基板和所述外延生长层之间的接合面。
CN201910462227.0A 2018-05-31 2019-05-30 半导体基板结构体和功率半导体装置 Active CN110648977B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310090784.0A CN116093034A (zh) 2018-05-31 2019-05-30 半导体基板结构体和功率半导体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018-104672 2018-05-31
JP2018104673A JP2019210162A (ja) 2018-05-31 2018-05-31 半導体基板構造体及びパワー半導体装置
JP2018-104673 2018-05-31
JP2018104672A JP2019210161A (ja) 2018-05-31 2018-05-31 半導体基板構造体及びパワー半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310090784.0A Division CN116093034A (zh) 2018-05-31 2019-05-30 半导体基板结构体和功率半导体装置

Publications (2)

Publication Number Publication Date
CN110648977A CN110648977A (zh) 2020-01-03
CN110648977B true CN110648977B (zh) 2023-05-09

Family

ID=68576465

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910462227.0A Active CN110648977B (zh) 2018-05-31 2019-05-30 半导体基板结构体和功率半导体装置
CN202310090784.0A Pending CN116093034A (zh) 2018-05-31 2019-05-30 半导体基板结构体和功率半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310090784.0A Pending CN116093034A (zh) 2018-05-31 2019-05-30 半导体基板结构体和功率半导体装置

Country Status (3)

Country Link
US (1) US11004938B2 (zh)
CN (2) CN110648977B (zh)
DE (1) DE102019114328B4 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019116228B4 (de) 2019-06-14 2023-09-28 centrotherm international AG Verfahren zur Herstellung einer Halbleitervorrichtung sowie eine Halbleitervorrichtung
CN112038414B (zh) * 2020-09-04 2021-11-30 西安电子科技大学 基于碳化硅衬底的垂直氮化铝肖特基二极管及制备方法
CN112038411B (zh) * 2020-09-04 2021-11-30 西安电子科技大学 基于碳化硅衬底的垂直氮化铝pn结二极管及制备方法
CN112038408B (zh) * 2020-09-04 2021-11-23 西安电子科技大学 基于碳化硅衬底的垂直氮化铝金属氧化物半导体场效应晶体管及制备方法
US11929294B2 (en) 2020-09-30 2024-03-12 Nichia Corporation Composite substrate and method of producing the composite substrate, and semiconductor device comprising the composite substrate
US11462402B2 (en) * 2020-10-21 2022-10-04 Cornell University Suboxide molecular-beam epitaxy and related structures

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371037A (en) * 1990-08-03 1994-12-06 Canon Kabushiki Kaisha Semiconductor member and process for preparing semiconductor member
CN1195880A (zh) * 1997-03-26 1998-10-14 佳能株式会社 薄膜形成工艺
US6465809B1 (en) * 1999-06-09 2002-10-15 Kabushiki Kaisha Toshiba Bonding type semiconductor substrate, semiconductor light emitting element, and preparation process thereof
US7148119B1 (en) * 1994-03-10 2006-12-12 Canon Kabushiki Kaisha Process for production of semiconductor substrate
JP2014022711A (ja) * 2012-07-23 2014-02-03 Mtec:Kk 化合物半導体

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54140662A (en) 1978-04-21 1979-11-01 Tenryu Industries Armmsupporting seat with back capable of being turned up and down
JPS5628530A (en) 1979-08-16 1981-03-20 Pioneer Electronic Corp Terminal equipment in two-way data communication system having transmission signal level automatic control mechanism
JPS58198287A (ja) 1982-05-14 1983-11-18 Hitachi Ltd 培養槽插入物の交換装置
JPS626786A (ja) 1985-07-03 1987-01-13 Toyoda Mach Works Ltd レ−ザ加工機の冷却装置
WO1996016916A1 (fr) * 1994-12-01 1996-06-06 Kabushiki Kaisha Toshiba Produit fritte en nitrure d'alumimium et son procede de production
JP4346151B2 (ja) * 1998-05-12 2009-10-21 株式会社東芝 高熱伝導性窒化けい素焼結体およびそれを用いた回路基板並びに集積回路
FR2817394B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
JP5628530B2 (ja) 2010-02-10 2014-11-19 株式会社ブリヂストン 貼り合わせ基板用支持基板およびその製造方法
WO2014038693A1 (ja) * 2012-09-07 2014-03-13 京セラ株式会社 デバイスの製造方法
JP6185474B2 (ja) * 2012-09-07 2017-08-23 京セラ株式会社 複合基板およびその製造方法
JP6206786B2 (ja) 2014-07-10 2017-10-04 株式会社サイコックス 半導体基板および半導体基板の製造方法
JP7197085B2 (ja) 2016-12-22 2022-12-27 花王株式会社 リグニン含有組成物の製造方法
JP6998175B2 (ja) 2016-12-26 2022-01-18 サンアロマー株式会社 ポリプロピレン系樹脂組成物及び射出圧縮成形体
US11257733B2 (en) * 2017-03-31 2022-02-22 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device including heat-dissipating metal multilayer having different thermal conductivity, and method for manufacturing same
DE102017127169B4 (de) 2017-11-17 2022-01-27 Infineon Technologies Ag Verfahren zur herstellung eines halbleiterbauelements

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371037A (en) * 1990-08-03 1994-12-06 Canon Kabushiki Kaisha Semiconductor member and process for preparing semiconductor member
US7148119B1 (en) * 1994-03-10 2006-12-12 Canon Kabushiki Kaisha Process for production of semiconductor substrate
CN1195880A (zh) * 1997-03-26 1998-10-14 佳能株式会社 薄膜形成工艺
US6465809B1 (en) * 1999-06-09 2002-10-15 Kabushiki Kaisha Toshiba Bonding type semiconductor substrate, semiconductor light emitting element, and preparation process thereof
JP2014022711A (ja) * 2012-07-23 2014-02-03 Mtec:Kk 化合物半導体

Also Published As

Publication number Publication date
US20190371894A1 (en) 2019-12-05
DE102019114328A1 (de) 2019-12-05
CN116093034A (zh) 2023-05-09
US11004938B2 (en) 2021-05-11
DE102019114328B4 (de) 2022-03-03
CN110648977A (zh) 2020-01-03

Similar Documents

Publication Publication Date Title
CN110648977B (zh) 半导体基板结构体和功率半导体装置
US10020226B2 (en) Method for forming a semiconductor device and a semiconductor device
TWI767741B (zh) 與工程基板整合之電力元件
JP2022177018A (ja) 半導体基板構造体の製造方法及び半導体基板構造体
CN106575608B (zh) 半导体元件及其制造方法、半导体基板以及晶体层叠结构体
JP2022177017A (ja) 半導体基板構造体の製造方法及び半導体基板構造体
US20190081143A1 (en) Method of Manufacturing a Semiconductor Device Having Graphene Material
US8822306B2 (en) Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
US20220157943A1 (en) Semiconductor substrate, semiconductor device, and manufacturing methods of the same
TWI796432B (zh) 用於在氮化鎵材料中透過擴散而形成摻雜區的方法及系統
JP7314134B2 (ja) 加工基板上の集積デバイスのためのシステムおよび方法
JP2012151177A (ja) 化合物半導体基板およびその製造方法
US20230374698A1 (en) Fabricating apparatus of sic epitaxial wafer and fabrication method of the sic epitaxial wafer
US20230317450A1 (en) Semiconductor substrate and fabrication method of the semiconductor substrate
US20230369412A1 (en) Semiconductor substrate and fabrication method of the semiconductor substrate
WO2022158085A1 (ja) 半導体基板及びその製造方法、及び半導体装置
JP2023550520A (ja) 高電子移動度を有するトランジスタを製造する方法及び製造したトランジスタ
JP2014170872A (ja) 半導体ウェハおよび半導体ウェハの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant