JP6185474B2 - 複合基板およびその製造方法 - Google Patents

複合基板およびその製造方法 Download PDF

Info

Publication number
JP6185474B2
JP6185474B2 JP2014534437A JP2014534437A JP6185474B2 JP 6185474 B2 JP6185474 B2 JP 6185474B2 JP 2014534437 A JP2014534437 A JP 2014534437A JP 2014534437 A JP2014534437 A JP 2014534437A JP 6185474 B2 JP6185474 B2 JP 6185474B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
support substrate
substrate
interface
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014534437A
Other languages
English (en)
Other versions
JPWO2014038694A1 (ja
Inventor
勝信 北田
勝信 北田
秀樹 松下
秀樹 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2014038694A1 publication Critical patent/JPWO2014038694A1/ja
Application granted granted Critical
Publication of JP6185474B2 publication Critical patent/JP6185474B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/03—Manufacture or treatment wherein the substrate comprises sapphire, e.g. silicon-on-sapphire [SOS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Description

本発明は、半導体層を有する複合基板およびその製造方法に関する。
近年、半導体素子の性能向上を図るべく、寄生容量を減らす技術の開発が進められている。この寄生容量を減らす技術として、ＳＯＳ（Silicon On Sapphire）構造がある。このＳＯＳ構造を異種材料からなる基板を貼り合せることで製造する方法がある。異種材料からなる基板を貼り合せる方法として、例えば特開２００４−３４３３５９号公報，特開２００５−１０４８０１号公報に記載された技術がある。これらの特許公報では共に、２つの基板の間に金属中間層を設けることで異なる材料からなる基板を互いに接合している。
しかし、特開２００４−３４３３５９号公報，特開２００５−１０４８０１号公報に記載された技術をＳＯＳ構造を形成する際に適用すると、金属中間層を構成する金属が半導体素子の機能層となるシリコン側に拡散し、半導体素子の動作に悪影響を及ぼす虞があった。
本発明は、上述の事情のもとで考え出されたものであって、半導体層への金属の拡散を抑制した複合基板およびその製造方法を提供することを目的とする。
本発明の複合基板の実施形態では、絶縁材料からなる支持基板と、単結晶半導体からなる半導体層と、界面介在物とを含む。前記半導体層は、前記支持基板上に重ね合わされて接合されている。前記界面介在物は、前記支持基板と前記半導体層との界面に、前記支持基板および前記半導体層を構成する元素とは異なる金属元素からなり、１０１２ａｔｏｍｓ／ｃｍ２以下の密度で存在する。
本発明の複合基板の製造方法の実施形態では、活性化する工程と、接合する工程とを含む。活性化する工程は、真空容器内で、支持基板と半導体層との表面を、互いに対向しない状態を保ってＦＡＢガンを用いて活性化する。接合する工程では、前記支持基板の活性化された第１表面と前記半導体層の活性化された第２表面とを接触させることにより、前記支持基板と半導体層とを常温で接合する。
本発明によれば、金属拡散を抑制した半導体層を有する複合基板を提供することができる。
（ａ）〜（ｄ）は、それぞれ本発明に係る複合基板の製造方法の製造工程の一例を示す断面図である。 常温接合装置１００の概略図である。 （ａ）は本発明の１つの実施形態に係る複合基板の概略構成を示す平面図であり、（ｂ）は複合基板を斜視した部分断面図である。 図３の複合基板の変形例を示す断面図である。 比較例１に係る複合基板の接合界面における断面ＴＥＭ写真である。 実施例に係る複合基板の接合界面における断面ＴＥＭ写真である。 実施例に係る複合基板の接合界面における断面ＴＥＭ写真である。 比較例１に係る複合基板の接合界面における断面ＴＥＭ写真である。 比較例２に係る複合基板の接合界面における断面ＴＥＭ写真である。 比較例３に係る複合基板の接合界面における断面ＴＥＭ写真である。 （ａ）〜（ｄ）は、それぞれ真空チャンバー１０１内の第１ステージおよび第２ステージの配置例を示す要部概略図である。 接合装置におけるＦＡＢガンの配置例を示す概略図である。 （ａ）および（ｂ）は、それぞれ複合基板から電子部品を製造する工程を示す部分断面図である。
本発明の複合基板の実施形態の一例について、その製造方法とともに、図面を参照しつつ説明する。
複合基板１は、支持基板１０と半導体層２０とを含んで構成される。
まず、図１（ａ）に示すように、支持基板１０を用意する。支持基板１０は、その上部に位置する半導体層２０を支持するものであり、強度、平坦度を有するものであれば、結晶性等は限定されず自由に選択することができる。支持基板１０を構成する材料としては、酸化アルミニウム単結晶（サファイア）、炭化ケイ素基板、圧電単結晶基板、石英、樹脂基板などを用いることができる。本実施形態では、支持基板１０としてサファイアを採用する。
この支持基板１０の厚みとしては、例えば、４００〜８００〔μｍ〕の範囲が挙げられる。支持基板１０の一主面１０ａは、半導体層２０との接合面として機能し、その算術平均粗さＲａは１０ｎｍ以下であることが好ましい。
次に、図１（ｂ）に示すように、半導体層２０を用意する。半導体層２０の材料としては、単結晶の半導体材料であればよく、例えば、シリコン（Ｓｉ）やゲルマニウム（Ｇｅ）などを用いることができる。本実施形態では、半導体層２０としてＳｉ単結晶を用いる。半導体層２０は、その一主面２０ｂが支持基板１０との接合面として機能し、その算術平均粗さＲａは１０ｎｍ以下であることが好ましい。
次に、図１（ｃ）に示すように、支持基板１０の一主面１０ａの表面と半導体層２０の一主面２０ｂの表面とを活性化する。この貼り合わせる接合面の表面の活性化は、図２に示す常温接合装置１００で行なう。
常温接合装置１００は、真空チャンバー（真空容器）１０１と、中性子ビーム（ＦＡＢ）ガン１０２と、第１ステージ１０３と、第２ステージ１０４と、真空ポンプ１０５とを有する。真空チャンバー１０１には真空ポンプ１０５に接続される排気口１０１ａが形成されている。第１ステージ１０３および第２ステージ１０４は真空チャンバー１０１内を移動可能であり、図示しない位置調整機構を有する。そして、第１ステージ１０３の基板保持面１０３ａ（この図では上向きの面）を下側に向けることや、第２ステージ１０４の基板保持面１０４ａ（この図では下向きの面）を上側に向けることを可能としてもよい。すなわち、第１ステージ１０３および第２ステージ１０４は、それぞれの位置調整機構により、ＸＹＺ方向の移動およびある一方向を軸とした回転を伴う変位を可能としてもよい。この回転を伴う変位を行なう機能は、２つのステージ１０３，１０４のいずれか一方のみのステージの位置調整機構に備えることとしてもよい。この、第１ステージ１０３の基板保持面１０３ａ，第２ステージ１０４の基板保持面１０４ａの向きが、これらに保持される支持基板１０の表面および半導体層２０の表面の向きと同一となる。この例では、接合面の活性化を行なうときには、この例では、第１ステージ１０３は下側に、第２ステージ１０４は上側に位置し、互いに間隔を開けて向かい合うように配置される。そして、ＦＡＢガン１０２は、第１ステージ１０３および第２ステージ１０４の側面側に位置し、不図示の位置調整機構によってその向きを変えながら、第１ステージ１０３の上面に保持された接合対象物と第２ステージ１０４の下面に保持された接合対象物とに中性子ビームを照射する。
ここで、真空チャンバー１０１内の雰囲気を高真空に保つために、一般的に真空チャンバー１０１と、ＦＡＢガン１０２の一部と、第１ステージ１０３と、第２ステージ１０４と、ＦＡＢガン１０２，第１および第２ステージ１０３，１０４の位置調整機構とは、金属材料で構成されることが多い。そこで、本実施形態では、それらを被覆するカバー部材１０６を設けている。カバー部材１０６は、絶縁材料からなり、例えば、酸化シリコン，窒化シリコン，炭化シリコン等を用いることができる。特に、支持基板１０を構成する主成分の元素または半導体層２０を構成する主成分の元素の酸化物，窒化物，炭化物からなる場合には、異成分からなる新たな不純物の混入を抑制することができるので好ましい。さらに、酸化シリコンを用いる場合には、半導体層２０と同じ元素を用いることとなり、半導体素子を作りこむこととなる半導体層２０に異成分からなる不純物が混入することを抑制できるため好ましい。
このような常温接合装置１００を用いて、第１ステージ１０３に一主面１０ａが上側になるように支持基板１０を保持し、第２ステージ１０４に一主面２０ｂが下側になるように半導体層２０を保持して、ＦＡＢガン１０２により一主面１０ａ，２０ｂを活性化する。
この活性化と同時に、活性化された一主面１０ａ，２０ｂに、支持基板１０および半導体層２０を構成する材料とは異なる金属元素からなる界面介在物３０を供給する。界面介在物３０を構成する金属元素としては、Ｆｅ，Ｃｒ，Ｎｉ，Ｃｕ，Ｚｎ等を例示することができる。供給量は界面における濃度を考慮して決定されるが、例えば、Ｆｅを１．５×１０５ｎｇ／ｃｍ３とする。この界面介在物３０の供給量は、真空チャンバー１０１内において、金属材料からなる構成部材をカバー部材１０６から露出させる面積または真空度によって制御することができる。この例では、カバー部材１０６から露出する金属材料からなる構成部材は、排気口１０１ａおよびそれに続くダクト部分、ＦＡＢガン１０２の一部、第１および第２ステージ１０３，１０４の一部のみとしている。真空度は、高い方が界面介在物３０の供給量を低くすることができる。具体的には、ＦＡＢガン１０２が安定して出射されるために必要な真空度に対して１０１〜１０２オーダー高い真空度とすることが好ましい。
そして、図１（ｄ）に示すように、この活性化した状態で支持基板１０の一主面１０ａと半導体層２０の一主面２０ｂとを接触させることにより、支持基板１０と半導体層２０とを、その界面に界面介在物３０を保持した状態で接合させ、その結果、図３に示すような複合基板１を得ることができる。この、図１（ｃ），（ｄ）に示す活性化・接合工程は、常温下で行なうものである。なお、界面介在物３０は、ごく微量であり、支持基板１０と半導体層２０との接合界面に分散して存在するものであるため、図中の図示を省略している。
ここで、図１（ｃ）に示す活性化工程において、界面介在物３０を構成する金属元素の供給量を抑制していることにより、支持基板１０と半導体層２０との界面における界面介在物３０の密度は、１０１２ａｔｏｍｓ／ｃｍ２以下とすることができる。このような存在密度とすることにより、界面介在物３０は、支持基板１０の一主面１０ａおよび半導体層２０の一主面２０ｂを覆わず、支持基板１０の一主面１０ａおよび半導体層２０の一主面２０ｂを構成する元素の原子配列が露出するものとなる。
ここで、界面介在物３０の密度とは、界面における単位表面積当たりの原子数をいう。実際には、ＩＣＰ−ＭＳ（Inductively Coupled Plasma Mass Spectrometry）により、支持基板１０上の半導体層２０の一部を一定体積エッチング液に溶解させ、界面介在物３０を構成する金属元素の量を測定し、その全量が界面から厚み５ｎｍ以内に存在するものと仮定し、面方向における密度を求める。このような仮定は、本実施形態により得た複合基板の複数について厚み方向における金属元素の分布状態を観察・測定した結果、最も金属量が多い場合でも、支持基板１０と半導体層２０との間の５ｎｍ以内の領域に存在し、半導体層２０側には殆ど拡散していないことを確認したことによる。また、活性化直後の表面を、全反射蛍光Ｘ線分析（ＴＸＲＦ），二次イオン質量分析法（ＳＩＭＳ）等で測定してもよい。さらに、半導体層２０の表面側からＳＩＭＳで深さ方向の分析を行なって測定してもよい。
このような密度で界面介在物３０を支持基板１０と半導体層２０との間に存在させることで複合基板１を得ることができる。
従来、支持基板１０と半導体層２０とのような異種材料を常温で接合するためには、金属層が必須であった。これは、金属を接着層として機能させるものであり、少なくとも接合面を被覆する以上の量が必要であり、それ以下であると接合されなかった（例えば、特許第４１６２０９４号公報を参照）。すなわち、約３．０×１０１６ａｔｏｍｓ／ｃｍ２以上の金属が必要であるとされていた。
このため、従来は支持基板１０と半導体層２０との間に少なくとも約３．０×１０１６ａｔｏｍｓ／ｃｍ２以上の密度で金属が存在しており、その金属が、後の半導体素子製造プロセスにおける熱処理工程において半導体層２０に拡散し、半導体素子の性能に影響を与えたり、ＯＳＦ欠陥を発生させたりする虞があった。
しかしながら、本実施形態によれば、従来の常温接合装置で用いられるイオンガンに比べて高エネルギーのＦＡＢガン１０２を用いて接合面の活性化度を高めることで、従来に比べて著しく少ない金属量でも接合を実現すると共に、カバー部材１０６の設置や真空度の調整により、金属元素の供給量の制御も可能とした。なお、一般には真空チャンバー１０１内の雰囲気は高真空であって浮遊金属粒子は少ないと考えられ、かつ、指向性の極めて高いＦＡＢガン１０２を用いることから、ＦＡＢガン１０２により真空チャンバー１０１等がスパッタリングされる可能性も低いと考えられる。このことから、技術常識によれば本来カバー部材１０６は不要であるが、本実施形態の金属量を実現するためにはカバー部材１０６が必要であることを見出した。
また、上述のように、２つの基板（第１基板および第２基板：この例では支持基板１０および半導体層２０）の活性化した表面同士を接触させて両者を直接接合する場合には、活性化する工程において、第１基板の表面および第２基板の表面を、互いに直接対向しない状態で活性化してもよい。以下、第１基板を支持基板１０とし、第２基板を半導体層２０として説明する。
ここで、支持基板１０と半導体層２０とを非対向の状態とすることには、両者の間に障害物を挟む場合も含むものとする。そして、支持基板１０の表面と半導体層２０の表面とを非対向の状態で活性化することで、界面介在物３０の量を減らすことができる。そのメカニズムについて考察する。
ＦＡＢガン１０２を用いたり、カバー部材１０６を設けたりしても、安定して金属原子量を１０１３ａｔｏｍｓ／ｃｍ２台以下とすることが難しかった。そこで、金属原子が混入するメカニズムとして以下の仮説を立てた。
すなわち、活性化する工程において、支持基板１０と半導体層２０とが互いに対向していると、一方に中性子ビームが照射されると一方を保持するステージ周辺がエッチングされ、エッチングされたもの（被エッチング物）が真空雰囲気内を浮遊して、対向する他方に付着する可能性がある。ここで、他方も同時に活性化されていると、活性化されていないときに比べて浮遊している被エッチング物が付着しやすくなる。ここで被エッチング物は、第１ステージ１０３または第２ステージ１０４を構成する金属材料や、それぞれのステージに付着する汚れ等の不純物を含む。
言い換えると、支持基板１０の表面および半導体層２０の表面を活性化するための中性子ビームの照射が、その表面同士が互いに対向している状態で同時に行なわれることによって、第１ステージ１０３および第２ステージ１０４に対して二次的にスパッタリングの効果を奏していると考えた。
この仮説を検証するために、支持基板１０および半導体層２０を対向配置し、同時に活性化した表面と、一方のみを常温接合装置１００内に設置して活性化した表面とを、接合前に常温接合装置１００内から取り出して、それぞれの表面の金属原子量を測定した。その結果、一方のみを活性化した後者において、飛躍的に金属原子量を削減できたことを確認した。
以上の検証実験により、活性化する工程において非対向の状態とすることが、金属原子量を削減する上で重要であることを確認できた。非対向の状態は、例えば、支持基板１０を活性化する間、半導体層２０は待機スペース等で保持することで、時間的にも空間的にも分断することが好ましい。
そして、不図示の第１ステージ１０３および第２ステージ１０４の位置調整機構により、支持基板１０の活性化した第１表面と半導体層２０の活性化した第２表面とを対向するように配置し、両者を接触させることで両者を接合することができる。
このように、本実施形態により、界面介在物３０の密度を減少させつつ、かつ、支持基板１０と半導体層２０との接合を実現できる。
なお、界面介在物３０の不純物金属の密度を１０１２ａｔｏｍｓ／ｃｍ２以下としたことで、初めて、接合を維持しつつ、界面に金属元素の析出部が発生することを抑制することができる。このメカニズムについて詳述する。
支持基板１０と半導体層２０との間に金属元素が凝集している場合には、半導体層２０に半導体素子を作りこむときに、半導体素子の動作に悪影響を生じる虞があった。このような金属元素の凝集は、界面における金属元素が層状または島状に設けられる場合には（例えば、界面における金属元素の密度が約３．０×１０１６ａｔｏｍｓ／ｃｍ２以上）、当然に想定される問題であるが、約３．０×１０１６ａｔｏｍｓ／ｃｍ２未満であっても１０１２ａｔｏｍｓ／ｃｍ２を超える場合には、接合時には接合面内に分散していてその存在を確認できなくても、半導体素子を作りこむための熱処理を加えていく過程で金属元素が凝集してしまう。しかしながら、界面における金属元素の密度を１０１２ａｔｏｍｓ／ｃｍ２以下とすることにより、複合基板１に熱処理を加えても金属元素が凝集することを防止できる。
これは、メカニズムは明らかではないが、金属元素の半導体層２０を構成する元素に対する固溶度が関係するものと考えられる。すなわち、界面介在物３０の密度を１０１２ａｔｏｍｓ／ｃｍ２以下とすることで、互いに接触し凝集体を形成するような密度ではなく、かつ常温では移動度も低いため、接合時において凝集体を形成することはない。それに加え、熱処理を加えて移動度が高まったとしても、界面における密度が１０１２ａｔｏｍｓ／ｃｍ２以下となるような金属供給量であれば、金属元素は固溶度の１０倍程度しか存在しないこととなり、この状態においても凝集体を形成することはないものと考えられる。
さらに、界面介在物３０の金属原子のうち大多数は半導体層２０を構成する元素に固溶されていることから自由に動けず、残る金属原子も互いの距離が大きく離れていることから金属原子同士で凝集したり、拡散を推進するような大きな欠陥を形成したりすることができない。
また、半導体層２０がＳｉからなり、界面介在物３０を構成する金属元素がＦｅを含む場合には、その密度が１０１２ａｔｏｍｓ／ｃｍ２よりも多くなると、この値を境としてＯＳＦ欠陥が急激に増加する。ＯＳＦ欠陥の一因として格子欠陥があり、この欠陥を足掛かりとしてＦｅとＯとの化合物が表面に移動・析出してＯＳＦ欠陥となる可能性がある。このＯＳＦ欠陥が生じるＦｅの存在量の閾値と、本実施形態における界面介在物３０の密度の上限値とが一致している。
ＯＳＦ欠陥と金属の凝集とは直接的な関係はないが、金属原子が半導体層内を移動・凝集・析出するという現象に着目すると、両者の間には共通項がある。そこで、ＯＳＦ欠陥の発生要因である、欠陥の存在および金属（Ｆｅ）と酸素との結合という要素について検討する。本実施形態の複合基板１は、半導体層２０と支持基板１０とを、互いの接合面を活性化し、ダングリングボンドを形成して直接接合していることから、接合界面にはダングリングボンドが欠陥として残存している可能性がある。また、接合後に半導体素子を形成するために熱処理を行なうことに起因して、接合界面に金属元素と半導体層２０または支持基板１０を構成する元素とが金属間化合物を形成して界面介在物３０となる可能性がある。この２つの仮定、すなわち、界面における欠陥と金属間化合物を形成した界面介在物３０とが界面に同時に存在することは、ＯＳＦ欠陥の発生要因を２つとも具備していることとなる。このことから、本実施形態の複合基板１は、欠陥を足掛かりにＦｅが移動・析出することにより発生するＯＳＦ欠陥の場合と同様に、界面介在物３０が界面の欠陥を足掛かりとして移動・析出する可能性を示唆している。以上より、界面介在物３０を構成する金属元素の密度をＯＳＦ欠陥が生じる閾値以下とすることにより、金属元素の拡散・凝集を抑制できるものと推察される。
なお、界面介在物３０を構成する金属元素の密度の下限値は、特に限定されないが、支持基板１０と半導体層２０とを常温接合することができるために必要な量とする。具体的には、接合時に金属元素の密度が１０１０ａｔｏｍｓ／ｃｍ２以上のときには、特許第４１６２０９４号公報に倣って金属量の多い状態で接合した場合と同等の接合強度を確保できていることを確認している。なお、接合後の熱処理において、接合界面から拡散して１０８ａｔｏｍｓ／ｃｍ２程度まで低下することもあると推察される。
以上より、本実施形態によれば、金属拡散を抑制した半導体層２０を有し、かつ十分な支持基板１０と半導体層２０との接合強度を有する複合基板１を提供することができる。
（変形例１）
上記実施形態において、支持基板１０として、接合面（一方主面１０ａ）がＲ面であるサファイア基板を用いることが好ましい。
サファイア基板のＲ面における格子面間隔とＳｉ単結晶の格子定数とは、サファイア基板のＣ面等に比べて近く、格子定数のミスマッチングに起因する半導体層２０の一方主面２０ｂ側における結晶構造の乱れを抑制した複合基板１を得ることができる。
ここで、従来は、支持基板１０と半導体層２０とは、その間に結晶性も格子定数も全く異なる金属元素の層を介して接合されていたため、両者の格子定数は、接合にも半導体素子を作りこむときの特性にも関係性が薄かった。
しかしながら、上述の実施形態によれば、界面介在物３０の密度が１０１０ａｔｏｍｓ／ｃｍ２以上１０１２ａｔｏｍｓ／ｃｍ２以下であることから、支持基板１０を構成する原子と半導体層２０を構成する原子とが直接接合する割合が非常に多くなる。具体的には、１ｃｍ２当たりの総原子数は、この例では約１０１６ａｔｏｍｓと想定されるため、界面介在物３０である金属元素を介して接合される割合はｐｐｍオーダーとなる。
このため、支持基板１０と半導体層２０との格子定数に強い意味が発生する。すなわち、格子定数が近くミスマッチングが少ないことから、両者の接合が強固になるとともに、半導体層２０に結晶構造の乱れが生じにくいため、キャリアをトラップする原因となる転移の発生または歪みによる意図しない応力の発生による、半導体素子の特性劣化を生じる虞が少ない。
また、支持基板１０と半導体層２０とを格子定数のミスマッチングが少ない状態で直接結合することができるので、Ｓｉの半導体特性を損ねることなく十分に生かし、両者の間に容量が発生することを抑制することができる。すなわち、Ｓｉからなる半導体層２０の半導体特性と、サファイアからなる支持基板１０の低誘電率特性とを両立させた複合基板１を提供することができる。
さらに、支持基板１０としてサファイアのＲ面を用いることにより、半導体層２０との接合面側には、Ａｌ原子が並び、Ｏ原子は露出しないこととなる。このため、ＯＳＦ欠陥の要因となるＯ原子を接合に関与させずに支持基板１０と半導体層２０とを接合できるので、ＯＳＦ欠陥の発生を抑制することができる。また、支持基板１０として絶縁性の酸化物を用いる場合であっても、金属原子同士を接合させることができるので、接合強度を高めることができる。
また、支持基板１０としてサファイアのＲ面を用いることにより、支持基板１０および半導体層２０の活性化した表面同士を接触させて接合するときに、接合に関与しないダングリングボンド（未結合手）の割合を減らすことができる。これにより、接合界面における未結合種に起因する接合界面の欠陥・空洞を減らすことができ、接合界面を良好な状態にすることができる。接合界面における欠陥・空洞が削減することにより、金属原子の凝集・拡散を抑制することができる。
（変形例２）
上記実施形態において、半導体層２０の酸素濃度は５×１０１７〔ａｔｏｍｓ／ｃｍ３〕未満とすることが好ましい。半導体層２０中の酸素濃度が高い場合には、金属元素と結合し、界面介在物３０を構成する金属原子の移動・拡散を助長する。これに対して、酸素濃度を上述のように制御することにより、半導体層２０中に金属が拡散・固溶・析出することを抑制している。特に、金属がＦｅである場合には、ＯＳＦ欠陥の発生を抑制することができる。
半導体層２０をこのような酸素濃度とするためには、Ｓｉ単結晶基板上にＳｉエピタキシャル層を形成し、このエピタキシャル層側を支持基板１０に接合した後に、Ｓｉ単結晶基板を除去することにより、エピタキシャル層を半導体層２０とすればよい。半導体層２０をエピタキシャル層とすることで、高い結晶性を維持しつつ、真空中で成膜された膜であるために酸素の混入量を抑制することができる。
（変形例３）
上記実施形態において、半導体層２０の一方主面２０ｂ側の面をノンドープとすることが好ましい。このような構成とすることにより、ドーパントの存在による半導体層２０の結晶に歪みが生じることを抑制し、キャリアをトラップする原因となる転移の発生や歪みによる意図しない応力の発生による半導体素子の特性劣化を生じる虞が少ない。
このような構成を実現するためには、Ｓｉ単結晶基板上に、ノンドープ、または徐々にドーパント濃度が低下し、表面においてノンドープの状態となるようなＳｉエピタキシャル層を形成し、このエピタキシャル層側を支持基板１０に接合した後に、Ｓｉ単結晶基板を除去することにより、エピタキシャル層を半導体層２０とすればよい。エピタキシャル層とすることで、高い結晶性を維持しつつ、ドーパント量の制御が容易となる。
（変形例４）
上記実施形態において、界面介在物３０は金属シリサイドや金属オキサイドを形成していることが好ましい。例えば、ＳｉＦｅＯｘ、ＡｌＦｅＯｘ等を例示できる。
界面介在物３０を構成する金属原子を金属シリサイドまたは金属オキサイドなどの金属間化合物として存在させるためには、図１に示す接合工程の後に、５００℃以上の熱処理を０．５時間以上行なうことにより、半導体層２０を構成する元素または支持基板１０を構成する元素と結合することによって生成させればよい。金属原子は、半導体層２０と支持基板１０との両接合面を活性化したときに供給されるため接合界面に存在し、熱処理によって半導体層２０および支持基板１０の両接合面に存在する原子との結合が形成される。
ここで、複合基板１は、接合界面に存在する界面介在物３０を構成する金属原子の金属量を１０１２ａｔｏｍｓ／ｃｍ２以下としていることより、金属原子の拡散・凝集を抑制できる。このため、金属間化合物としての界面介在物３０は、半導体層２０と支持基板１０との接合界面に留まる。そして、金属元素が金属間化合物を形成するときに、その周囲には半導体層２０を構成する元素が金属元素との結合に供給されたことによる空孔、または支持基板１０を構成する元素が金属元素との結合に供給されたことによる空孔が生じる。この空孔が欠陥となり、新たな不純物が界面に存在するときに、その不純物をゲッタリングし、半導体層２０への拡散を抑制することができる。
（変形例５）
図４に示すように、上記実施形態において、半導体層２０の第２主面２０ａ側に酸化層４０を形成してもよい。このような酸化層４０は、半導体層２０を熱酸化させることで形成すればよい。このように、半導体層２０の一部が酸化されて酸化層４０となる場合には、体積変化に伴い、酸化層４０側から半導体層２０として残る部分にＳｉが押し出されて、半導体層２０の酸化層４０側の面は格子間Ｓｉが増加し、単位体積当たりのＳｉ原子密度が高まる。
これに対して、半導体層２０と支持基板１０との間には酸化物からなる層もなく、Ｓｉ原子の増加もない。ここで、格子間Ｓｉの存在はＯＳＦ欠陥の発生を促進させる要因となることが知られている。複合基板１において、ＯＳＦ欠陥の原因となる金属元素の混入部分は、支持基板１０と半導体層２０との界面であるが、この界面付近において格子間Ｓｉ濃度を示す単位体積当たりのＳｉ原子密度を酸化物層４０側の面に比べて小さくすることで、ＯＳＦ欠陥の発生を抑制することができる。
さらに、半導体層２０は、酸化層４０側の面よりもその他の部位の格子間Ｓｉが少ないことにより、半導体層２０に結晶構造に引っ張り歪みが生じることを抑制し、半導体素子のキャリア移動度への影響を抑えることができる。
このような、格子間Ｓｉ等による歪み量は、半導体層２０に半導体素子を形成してキャリア移動度等を測定することにより推定することができる。
以上のような実施形態およびその変形例において、半導体層２０は基板でも薄層でもよいが、その厚みとしては、例えば３０ｎｍ〜２００ｎｍの範囲が挙げられる。
特に、半導体層２０を以下の工程で形成することが好ましい。まず、高濃度Ｓｉ単結晶基板上にノンドープのエピタキシャル層を形成する。エピタキシャル成長する際に、エピタキシャル層中に高濃度Ｓｉ単結晶基板からドーパントが拡散する。これにより、エピタキシャル層の下面はドーパント濃度が高く、上面側はノンドープの状態となっている。そして、このエピタキシャル層の上面を支持基板１０に接合する。両者を接合した後に、高濃度Ｓｉ単結晶基板と、エピタキシャル層のうち、この基板から拡散されたドーパントを一定量以上有する部分とを除去する。例えば、ドーパント濃度が高いとエッチングレートが高く、あるドーパント濃度を境に急激にエッチングレートが低下するような選択性のエッチャントを用いて除去すればよい。このような選択性のエッチャントの一例としては、例えばフッ酸、硝酸および酢酸の混合液、ならびにフッ酸、硝酸および水の混合液などが挙げられる。具体例としては、フッ酸、硝酸および酢酸の混合液を例に説明する。このエッチャントは、半導体層２０の抵抗値よりも高い抵抗値である閾値の抵抗値において、シリコンに対するエッチングレートが一定値以上低下するように調整されている。言い換えると、半導体層２０のドーパント濃度よりも低いドーパント濃度である閾値に対応するドーパント濃度において、シリコンに対するエッチングレートが一定値以上低下するように調整されている。
ここで、「エッチングレートが一定値以上低下する」とは、エッチングレートとドーパント濃度との関係を示すグラフを作成したときに、変曲点となるような場合や、閾値においてエッチングレートが１／１０以上低下するような場合をいう。この例では、このエッチャントは、ｐ型シリコンを採用している本実施形態において、閾値となる抵抗値が１〜４[Ω・ｃｍ]（この閾値に対応するドーパント濃度は７×１０１７〜２×１０１８［ａｔｏｍｓ／ｃｍ３］である）を境にしてエッチング速度が著しく低下するように調整されている。例えば、フッ酸、硝酸および水の混合比を１：３：８としたときには、閾値を境にしてエッチングレートが１／１０００以上に変化する。なお、選択性のエッチングをする他の方法としては、５％程度のフッ化水素溶液内での電解エッチング法、あるいはＫＯＨ溶液でのパルス電極陽極酸化法などが挙げられる。このようなエッチャントを用いれば、エピタキシャル層中のドーパント濃度変化が自動的にエッチングストップ層の役割を果たすものとなる。このようにして、高濃度Ｓｉ単結晶基板と、エピタキシャル層の一部とを除去し、残った部分を半導体層２０とする。このような工程を経て得た半導体層２０は、ノンドープの領域となっており、そのドーパント濃度は、ｐ−のドーパント濃度としては、１×１０１６〔ａｔｏｍｓ／ｃｍ３〕以下の範囲が、ｎ−のドーパント濃度としては、５×１０１５〔ａｔｏｍｓ／ｃｍ３〕以下の範囲がそれぞれ挙げられる。ここで「ノンドープ」としているものは、単に不純物を意図してドープしないシリコンであって、不純物を含まない真性シリコン等に限られるものではない。この例ではドーパントとしてボロン（Ｂ）を用いている。このように、半導体層２０をノンドープの完全空乏層とすることができ、かつ、この完全空乏層の厚みを２００ｎｍ以下とすることができる。このような工程を経ることにより形成された複合基板１は、半導体層２０が酸化物からなる層等を介さずに直接支持基板１０に直接常温接合されていることにより、ＯＳＦ欠陥の発生を抑制するとともに、緻密で且つ欠陥の少ない半導体層２０をとすることができる。また、このような薄く、欠陥が少ない完全空乏層である半導体層２０が直接支持基板１０と接合されることにより、支持基板１０の絶縁性や高い放熱性の利点を半導体素子に反映させることができる。
（製造方法の変形例：非対向状態）
上述の製造方法の説明において、活性化する工程において、支持基板１０と半導体層２０とを非対向の状態にすることについて説明したが、その具体例について説明する。図８（ａ）〜（ｄ）は、それぞれ非対向の状態を実現するための常温接合装置１００内における第１ステージ１０３，第２ステージ１０４，ＦＡＢガン１０２の配置例を示すものである。なお、図中において、支持基板１０のうち第１ステージ１０３に接する側とは反対側の主面が一主面１０ａである。同様に、半導体層２０のうち第２ステージ１０４に接する側とは反対側の主面が一主面２０ｂである。
非対向状態は、例えば、図８（ａ）に示すように、第１ステージ１０３の基板保持面１０３ａ，第２ステージ１０４の基板保持面１０４ａを、共に同じ向きとなるように配置し、ＦＡＢガン１０２を同じ方向から照射することにより、実現すればよい。特に図８（ａ）に示すように、平面視における位置をずらすことが好ましい。言い換えると、ＸＹ平面において、表面を活性化する工程においては、第１ステージ１０３の存在位置と第２ステージ１０４の存在位置とが重複しないことが好ましい。
また、図８（ｂ）に示すように、平面視における位置は重複するが、第１ステージ１０３の基板保持面１０３ａおよび第２ステージ１０４の基板保持面１０４ａが背中合わせになるように配置してもよい。言い換えると、第１ステージ１０３の基板保持面１０３ａおよび第２ステージ１０４の基板保持面１０４ａが互いに反対向きとなるように配置し、かつ第１ステージ１０３の基板保持面１０３ａとは反対側の面および第２ステージ１０４の基板保持面１０４ａとは反対側の面が対向するように配置してもよい。そして、第１ステージ１０３の基板保持面１０３ａおよび第２ステージ１０４の基板保持面１０４ａのそれぞれに対向するように配置されたＦＡＢガン１０２により、支持基板１０の表面および半導体層２０の表面を活性化する。
また、図８（ｃ）に示すように、第１ステージ１０３の基板保持面１０３ａ，第２ステージ１０４の基板保持面１０４ａを互いに間隔を開けて配置し、その間に絶縁体から成る遮蔽板１０７を設けてもよい。そして、ＦＡＢガン１０２は、第１ステージ１０３および第２ステージ１０４の側面側に位置し、不図示の位置調整機構によってその向きを変えながら、第１ステージ１０３の基板保持面１０３ａと、第２ステージ１０４の基板保持面１０４ａとにそれぞれ保持された基板に中性子ビームを照射する。
遮蔽板１０７は、ＦＡＢガン１０２の照射によりスパッタリングされ難い物質からなることが好ましく、例えば、クオーツなどの単結晶体や酸化シリコン、酸化アルミニウム、窒化シリコン等のセラミック材料等を用いることができる。ここで、半導体層２０のように、接合する２つの基板の少なくとも一方が電気特性に影響のある材料であるときには、これらの基板を構成する主成分元素と同一の元素を主成分として含む絶縁体で遮蔽板１０７を形成することが好ましい。例えば、シリコン基板を用いる場合には、酸化シリコン（ＳｉＯｘ）を用いることが好ましい。この場合には、仮に遮蔽板１０７がＦＡＢガン１０２によりエッチングされたとしても、半導体層２０を構成する元素の原子が浮遊することとなり、半導体層２０に付着したとしてもその影響を小さく抑えることができる。
また、図８（ｄ）に示すように、一方の基板を活性化する間、他方の基板を、真空容器１０１のうちＦＡＢガン１０２が照射される空間から隔離された待機スペース１０８に移動させてもよい。このような構成とすることにより、支持基板１０の表面の活性化と半導体層２０の表面の活性化とを、時間的にも空間的にも分離することができ、時間的にも空間的にも非対向状態を実現することができる。
常温接合装置１００が真空容器１００とこれにつながる基板搬送室とを有する場合には、基板搬送室を待機スペース１０８として用いてもよい。なお、基板搬送室は真空状態にすることが可能であり、待機スペース１０８として用いるときには、真空状態にした後に基板を待機させるとよい。
図８（ａ）〜（ｃ）に示す例の場合には、支持基板１０の表面の活性化と半導体層２０の表面の活性化とは、同時に行なってもよいし、時間を空けて個別に行なってもよい。時間を空けて個別に行なう場合には、支持基板１０の活性化と半導体層２０の活性化とを時間的にも空間的にも分離することができ、より金属量を削減することができるので好ましい。
さらに、上述の実施形態においては、活性化する工程と接合する工程とを同一の真空容器１０１内で行なう例を用いて説明したが、活性化する工程専用の真空容器を設けて、順次支持基板１０、半導体層２０を投入し、活性化後に基板を移動させて、接合する工程用の真空容器に運搬してもよい。その場合には、ＦＡＢガン１０２の配置を接合工程を考慮せずに、活性化に最適な配置とすることができるとともに、接合のための真空容器に比べて小さく、シンプルな構成の容器とすることができるので、真空度を高めて、意図せぬ不純物を排除することができる。
また、支持基板１０および半導体層２０のサイズが大きくなると、全面において均一に活性化するために、複数のＦＡＢガン１０２を用いる必要がある。その場合には、図９に示すように複数のＦＡＢガン１０２を互いに対向しないように配置することが好ましい。図９は、真空容器１０１を上方から見たときの透視状態の平面図である。ＦＡＢガン１０２からの中性子ビームは高エネルギーであるため、対向する位置に他のＦＡＢガン１０２がある場合にはＦＡＢガン１０２の構造体の構成物がスパッタリングされてしまい、複合基板１の特性に影響が生じる虞があるからである。
また、複数のＦＡＢガン１０２が互いに対向するように配置する場合には、ＦＡＢガン１０２自体に遮蔽板１０７と同様の材料からなるカバーを設け、ＦＡＢガン１０２の露出を最小限にしたり、一方のＦＡＢガン１０２を照射するときには、それと対向する位置に存在するＦＡＢガン１０２をカバーで覆うことにより、複数のＦＡＢガン１０２が対向する状態を時間的に分離したりしてもよい。
（変形例：活性化する工程）
上述の例では、ＦＡＢガン１０２による支持基板１０および半導体層２０の活性化はそれぞれ１回のみであるが、時間を空けて２回以上行なってもよい。
ＦＡＢガン１０２の照射を複数回行なうことには、２つの利点が考えられる。第１の利点は、真空チャンバー１０１内の雰囲気の清浄化である。ＦＡＢガン１０２を支持基板１０，半導体層２０に照射すると、以下の３つの要素により真空度が低下する。まず第１に、大気中にあった支持基板１０または半導体層２０の表面に付着していたＣ，Ｈ，Ｏ等の原子がスパッタリングされ、真空チャンバー１０１内を浮遊する。第２に、支持基板１０または半導体層２０を構成する原子がスパッタリングされ、真空チャンバー１０１内を浮遊する。第３に、真空チャンバー１０１内に位置する、金属材料からなる構成部材（例えば、第１ステージ１０３，第２ステージ１０４）等にＦＡＢガン１０２が照射され、これらの金属原子が真空チャンバー１０１内を浮遊する。このような浮遊原子を真空チャンバー１０１内を高真空化することにより除去した後に、再度ＦＡＢガンを照射して支持基板１０の表面および半導体層２０の表面を活性化して、両者を接合すれば、接合界面に存在する不純物量を低減することができる。
不純物量の低減を目的とする場合には、ＦＡＢガン１０２の複数回照射は、活性化すべき２つの表面を対向させて活性化させる場合でも、非対向状態で活性化させる場合にも有効である。そして、ＦＡＢガン１０２の加速電圧、照射時間、照射距離で決まるＦＡＢガン１０２の照射条件は、算術平均粗さＲａが接合に悪影響を生じるほど悪化しなければ、１回目の照射と２回目の照射とで自由に設定できる。
ここで、活性化すべき表面に実際に到達するＦＡＢガン１０２からのエネルギーは、ＦＡＢガン１０２の照射条件の値とは異なる。ただし、活性化すべき表面に実際に到達するエネルギーは、ＦＡＢガン１０２の加速電圧，照射時間の積に応じたものになる。このため、以下、加速電圧と照射時間との積を、積算照射エネルギー推測値（単に、積算照射エネルギーということもある）とする。
１回目と２回目との照射条件の設定は、例えば、１回目の照射条件と２回目の照射条件とを同程度としてもよいし、１回目の積算照射エネルギーを２回目の積算照射エネルギーよりも小さくしてもよいし、逆にしてもよい。１回目の積算照射エネルギーを２回目の積算照射エネルギーよりも小さくすれば、予め活性化すべき一主面１０ａ，２０ｂに付着した不純物を除去してから、本格的な活性を行なうことができる。
第２の利点は、接合強度の確保である。ＦＡＢガン１０２を支持基板１０および半導体層２０に照射すると、スパッタリングされた原子が真空チャンバー１０１内を浮遊して、活性化された支持基板１０の表面および半導体層２０の表面に再付着してしまい、接合強度を低下させてしまう虞があった。これは、活性化させた後に両者を接合するまでに時間が経過する場合に顕著となる。このため、特に、活性化すべき２つの表面を非対向状態で活性化させる場合であって、この非対向状態を時間的に分離することで実現するときに有効となる。そして、ＦＡＢガン１０２の照射条件は、１回目の照射と２回目の照射とで自由に設定できる。ただし、界面介在物３０を構成する金属原子量を少なくするために、２回目の照射を１回目の照射に比べて小さい加速電圧または短い時間で行なってもよい。２回目の照射により、金属を含む構成部材が新たにスパッタリングされて、金属原子が増加することを抑制するためである。このようにＦＡＢガン１０２の２回目の照射が小さい加速電圧であったとしても、一度活性化した表面の再活性化には十分である。すなわち、ＦＡＢガン１０２の１回目の照射で支持基板１０および半導体層２０それぞれの原子結合を切断してダングリングボンドを形成し、２回目の照射ではダングリングボンドに付着したＣ等を除去するのみにして、活性化度を高めることができる。
なお、ＦＡＢガン１０２の１回目の照射を非対向状態で行ない、ＦＡＢガン１０２の２回目の照射を、支持基板１０と半導体層２０とを対向させた状態で行なってもよい。この場合であっても、ＦＡＢガン１０２の加速電圧と照射時間との積で推測される積算照射エネルギーを、１回目の照射に比べて２回目の照射で小さくすれば、界面介在物３０を構成する金属原子量を少なくしたまま接合可能である。例えば、１回目の照射に比べて２回目の照射のＦＡＢガン１０２の加速電圧を１／３〜２／３程度とし、照射時間を１／１０〜１／３程度とすることで、金属原子量を削減する効果を維持しつつ、高い接合強度を実現することを確認した。
もちろん、１回目および２回目の照射をともに非対向状態として照射してもよい。この場合であっても、ＦＡＢガン１０２の２回目の照射時間を１回目の照射時間に比べて１／１０〜１／３程度にすることで、活性化後すぐに活性化面同士を接合させることができる。
また、ＦＡＢガン１０２の複数回の照射は、支持基板１０および半導体層２０の両方に必ず必要なものではない。例えば、ＦＡＢガン１０２の１回目の照射で支持基板１０と半導体層２０とを同時に活性化しない場合には、先に活性化した方のみＦＡＢガン１０２の２回目の照射を行なってもよい。
このように、支持基板１０および半導体層２０のうち少なくとも一方についてＦＡＢガン１０２の複数回の照射をしてもよい。
（電子部品）
なお、上述の実施形態およびその変形例の複合基板１に、複数の素子部を形成し、少なくとも１つの素子部を含むように複合基板１を分割して電子部品を形成してもよい。
具体的には、図１０（ａ）に示すように、得られた複合基板１の半導体層２０の上面側から素子部２３を形成する。この素子部２３としては、種々の半導体素子構造が挙げられる。
次に、図１０（ｂ）に示すように、素子部２３が形成された複合基板１を分けて、電子部品２を製造する。この複合基板１を電子部品２に分けるのに際して、少なくとも１つの素子部２３が１つの電子部品２に含まれるようにする。言い換えると、１つの電子部品２に複数の素子部２３が含まれていてもよい。
以上のようにして、素子部２３を有する電子部品２を製造することができる。
（実施例１）
上述の実施形態に基づき、複合基板１を以下の条件で形成した。
・支持基板１０：６インチのサファイア基板
・支持基板１０の接合面（一方主面）１０ａ：Ｒ面
・半導体層：ノンドープのＳｉエピタキシャル層を抵抗値０．０１〜０．０２ΩｃｍのＳｉ単結晶基板上に２μｍ成膜した。成膜時の酸素濃度は１０１８ａｔｏｍｓ／ｃｍ２以下であった。このエピタキシャル層を厚み２００ｎｍ残して、単結晶基板とともに除去し、残存部を半導体層２０とした。半導体層２０のドーパント濃度は１×１０１６ａｔｏｍｓ／ｃｍ２以下となっており、完全空乏層となっていることを確認した。
・接合条件：常温接合装置にて、１×１０−５Ｐａ以下の高真空中で支持基板１０と半導体層２０とにそれぞれＦＡＢガンを照射し、接合面を活性化した後に、活性化した両接合面を接触させて接合した。ここで、常温接合装置内部は絶縁性のカバー部材で被覆した。
（比較例１）
また、比較例１として、接合条件を下記の通りとする点以外は上記実施例と同一条件で比較サンプルを形成した。
・接合条件：常温接合装置にて、１×１０−５Ｐａ以下の高真空中で支持基板１０と半導体層２０とにそれぞれイオンガンを照射し、接合面を活性化した後に、活性化した両接合面を接触させて接合した。ここで、常温接合装置内部は金属部分が露出した状態とした。
（比較例２）
また、比較例２として、接合条件を下記の通りとする点以外は上記実施例と同一条件で比較サンプルを形成した。
・接合条件：常温接合装置にて、１×１０−５Ｐａ以下の高真空中で支持基板１０と半導体層２０とにそれぞれＦＡＢガンを照射し、接合面を活性化した後に、活性化した両接合面を接触させて接合した。ここで、常温接合装置内部は絶縁性のカバー部材で被覆したが、実施例に比べて露出量を多くすることで接合界面に存在する金属量を多くした。
（比較例３）
また、比較例３として、半導体層２０として、単結晶Ｓｉ基板の表面を熱酸化させて３００ｎｍの厚みの酸化膜（ＳｉＯ２膜）を形成し、この酸化膜を支持基板とを、比較例１と同様の接合条件で接合した。
（接合界面観察）
実施例、比較例１，２の複合基板について、常温接合後、３００度を超えるような熱処理を施さない状態で、半導体層と支持基板との接合界面を透過型電子顕微鏡（ＴＥＭ）で断面観察した。
具体的には、観察断面はイオンミリングにより作製し、ＴＥＭ（日立ハイテクノロジーズ製：Ｈ−９０００ＮＡＲ）により、加速電圧２００ｋＶ、観察倍率２０５００００倍（２０５万倍）で観察した。
その結果、実施例および比較例２においては界面介在物（金属）を確認できなかった。比較例１の断面観察像を、図５に示す。図５において、界面に厚さ５ｎｍ以下の混成層を確認した。
（加熱工程）
次に、実施例１，比較例１〜３の複合基板に対して、９００℃で３０分間、酸素雰囲気で加熱処理を行なった。このような加熱処理を経た実施例１，比較例１〜３の複合基板に対して、以下の測定を行なった。
（金属量）
上述の実施例１、比較例１，２について、界面介在物３０の密度を測定した。
具体的には、半導体層２０を薄層化し、厚みを５００ｎｍとした後に、複合基板１の半導体層２０の上面を、開口径５０ｍｍでマスクし、マスク開口部に露出する半導体層２０を硝酸とフッ酸との混合液でエッチングしてエッチング液に溶解させた。この溶解させた溶液を全量蒸発皿に採取し、加熱・蒸発乾固後に残渣を酸溶解させたものをＩＣＰ−ＭＳにより測定した。これらの作業はクリーンルーム（クラス１００）内において行なった。
そして、ＩＣＰ―ＭＳによる測定結果である元素質量（ｎｇ）を各元素の原子量で除してモル数に換算後、アボガドロ数を乗じて原子数に換算し、先の接合界面観察結果よりこれらの金属原子は界面から厚み５ｎｍ以下に存在するものと仮定して、５ｎｍで除するとともにマスク開口面積で除することにより単位面積当たりの原子数に換算した。その結果を表１に示す。なお、表１中には各元素の検出下限も示す。
なお、支持基板１０を構成する主成分の元素、半導体層２０を構成する主成分の元素、すなわち、Ａｌ，Ｓｉは界面介在物３０を構成する金属元素から省いている。
表１に示すように、活性化をイオンガンからＦＡＢガンに変更した比較例２では、なお１×１０１２ａｔｏｍｓ／ｃｍ２を超える金属量となっているが、ＦＡＢガンを用い、かつ、保護カバーにより金属の露出量を調整した実施例１により、初めて１×１０１２ａｔｏｍｓ／ｃｍ２以下の金属量を実現できていることを確認した。
なお、確認までに、実施例１、比較例１，２について、半導体層の上面側から厚み方向に向けてＳＩＭＳにより深さ方向分析を行なった。その結果、接合界面から５ｎｍを超える部分では、金属原子は検出されていなかった。このことより、上述のＩＣＰ−ＭＳによる換算方法が正しいことを確認した。
（接合強度）
次に、上述の実施例１、比較例１，２について、接合強度を測定した。
具体的には、実施例１、比較例１，２について、複合基板の任意の５か所（周辺部、中央部等）について約１ｃｍ角に切り出し、Ｑｕａｄ Ｇｒｏｕｐ社製の薄膜密着強度測定器Ｒｏｍｕｌｕｓ装置により引張強度を測定した。その結果、実施例１も比較例１，２と同様の接合強度を得ていることを確認できた。
（ミスマッチングが少なく接合されている状態の確認）
次に、実施例１の複合基板１の接合界面を観察した。
具体的には、イオンミリングにより複合基板１の半導体層２０と支持基板１０との接合界面を含むような断面を形成し、ＴＥＭ（日立ハイテクノロジーズ社製：Ｈ−９０００ＮＡＲ）により、加速電圧２００ｋＶ、観察倍率２０５００００倍（２０５万倍）で観察した。
その結果、図６に示す通り、支持基板１０の原子配列と半導体層２０の原子配列とがその界面においても数原子層においてところどころに乱れがあるのみで、ミスマッチングの少ない状態で接合されていることが確認できた。具体的には、ミスマッチング部分（格子不整合部）は１ｎｍ以下である。ミスマッチング部分においても原子配列の大きな乱れもないことから、異種材料を接合していても半導体層２０に意図せぬ歪みおよび歪みに起因する応力が生じることがなく、半導体層２０の性能を高めることができる。
（金属凝集有無）
次に、実施例１，比較例１，比較例２および３の複合基板について、９００℃で３０分間の熱処理を行ない、その断面を観察した。
具体的には、イオンミリングにより複合基板１の半導体層２０と支持基板１０との接合界面を含むような断面を形成し、ＴＥＭ（日立ハイテクノロジーズ社製：Ｈ−９０００ＮＡＲ）により、加速電圧２００ｋＶ、観察倍率２０５００００倍（２０５万倍）で観察した。
その結果、図７Ａ〜図７Ｄに示す通り、図からも明らかなように、比較例１，比較例２および比較例３では金属元素が凝集している様子が確認されたが、実施例１においては凝集している様子は確認されなかった。
このことから、半導体素子を作りこむために加熱処理する必要のある複合基板において、接合界面の金属密度を１×１０１２ａｔｏｍｓ／ｃｍ２以下に制御することが重要であることを確認した。そして、このような金属密度とすることは、接合界面に酸化物からなる層を有する場合も同様であることを確認した。
（実施例２）
図８（ｄ）に示すように、支持基板１０の表面と半導体層２０の表面とを個別にＦＡＢガン１０２により活性化させる点以外は、実施例１と同様にして複合基板１を得た。
そして、上述の金属量測定方法と同様にして、実施例２の界面介在物３０の金属量を測定した結果、１×１０１０ａｔｏｍｓ／ｃｍ２台前半とすることができた。接合強度も実施例１と同等の接合強度を有していることを確認した。
（実施例３）
ＦＡＢガン１０２の照射を２回行なう点以外は実施例１と同様にして複合基板１を得た。２回のＦＡＢガン１０２照射条件は以下の通りとした。
すなわち、１回目の照射は、図８（ｄ）に示すように、支持基板１０の表面と半導体層２０の表面とを個別にＦＡＢガン１０２により活性化させた。照射条件は、加速電圧を１．８ｋＶとし照射時間を５分とした。
２回目の照射は、図２に示すように、支持基板１０の表面と半導体層２０の表面とを向い合せた状態で活性化させた。照射条件は、加速電圧を１．０ｋＶとし照射時間を１分とした。
そして、上述の金属量測定方法と同様にして、実施例３の界面介在物３０の金属量を測定した結果、１×１０１１ａｔｏｍｓ／ｃｍ２台とすることができた。接合強度も実施例１と同等の接合強度を有していることを確認した。
このようなＦＡＢガン１０２を２回照射して製造した複合基板１について接合強度を測定した結果、実施例１と同等の接合強度を有していることを確認した。
（比較例４）
なお、図２に示す常温接合装置において、支持基板１０の表面および半導体層２０の表面を活性化した後、真空チャンバー１０１内において一定時間放置した後に、両者を接触させたところ、両者を接合することはできなかった。このことから、たとえ真空中であっても、活性化後に時間が経過すると所望の接合強度を得ることができないことを確認した。
１・・・・複合基板
１０・・・支持基板
２０・・・半導体層
３０・・・界面介在物
４０・・・酸化層
１０１・・真空容器（真空チャンバー）
１０２・・ＦＡＢガン
１０７・・遮蔽板
１０８・・待機スペース

Claims (15)

  1. 絶縁材料からなる支持基板と、
    前記支持基板上に重ね合わされて直接接合された単結晶半導体からなる半導体層と、
    前記支持基板および前記半導体層を構成する元素とは異なる金属元素からなる界面介在物とを含み、
    前記半導体層は、厚み方向において、前記支持基板と前記半導体層との接合界面から５ｎｍ続く第１領域と、前記第１領域から前記支持基板と接合されていない側の表面まで続く第２領域とを含み、
    前記界面介在物は、前記第１領域において前記第２領域に比べ多く含まれており、前記第１領域では
    １０ １２ ａｔｏｍｓ／ｃｍ ２ 以下の密度で存在する、
    複合基板。
  2. 前記半導体層は、酸素濃度が１０１８ａｔｏｍｓ／ｃｍ３以下の未満である、請求項１に記載の複合基板。
  3. 前記半導体層は、ドーパントを含有しており、ドーパント濃度が、前記半導体層の上面側から前記支持基板側に向けて漸次減少し、前記支持基板側の界面においてノンドープとなるような分布を有している、請求項２に記載の複合基板。
  4. 前記半導体層は、シリコンからなり、
    前記支持基板は、サファイア基板からなり、前記半導体層との接合面がＲ面である、請求項２に記載の複合基板。
  5. 前記半導体層上に前記半導体層を構成する材料を主成分とする酸化層を有し、
    前記半導体層のうち、前記支持基板側の界面におけるシリコンの密度は、前記酸化層側の界面におけるシリコンの密度に比べて少ない、請求項２に記載の複合基板。
  6. 前記半導体層は、前記支持基板側の厚み１ｎｍ以内において原子配列が乱れた格子不整合部を有している、請求項２に記載の複合基板。
  7. 絶縁材料からなる支持基板と、前記支持基板上に重ね合わされて接合された単結晶半導体からなる半導体層と、前記支持基板および前記半導体層を構成する元素とは異なる金属元素からなり、前記支持基板と前記半導体層との界面に１０１２ａｔｏｍｓ／ｃｍ２以下の密度で存在する界面介在物とを含む複合基板の製造方法であって、
    真空容器内で前記支持基板の表面と前記半導体層の表面とを互いに対向しない状態を保ってＦＡＢガンで活性化する工程と、
    前記支持基板の活性化された第１表面と前記半導体層の活性化された第２表面とを接触させることにより、前記支持基板と前記半導体層とを常温で接合する工程とを有する複合基板の製造方法。
  8. 前記活性化する工程において、前記支持基板の表面および前記半導体層の表面を同じ向きにするとともに、平面視における位置をずらして配置して、ＦＡＢガンを用いて活性化する、請求項７に記載の複合基板の製造方法。
  9. 前記活性化する工程において、前記支持基板の表面および前記半導体層の表面を厚み方向に間隔を開けて配置し、かつ前記支持基板の表面および前記半導体層の表面の間に絶縁体からなる遮蔽板を配置する、請求項７に記載の複合基板の製造方法。
  10. 前記活性化する工程において、前記遮蔽板として前記支持基板または前記半導体層を構成する主成分の元素と同一の元素を含む材料からなるものを用いる、請求項９に記載の複合基板の製造方法。
  11. 前記活性化する工程において、前記支持基板の表面および前記半導体層の表面を同時に活性化する、請求項７に記載の複合基板の製造方法。
  12. 前記活性化する工程において、前記支持基板の表面および前記半導体層の表面のうち一方を活性化する間に、他方を前記真空容器のうち前記ＦＡＢガンが照射される空間から隔離された待機スペースに移動させる、請求項７に記載の複合基板の製造方法。
  13. 前記活性化する工程において、前記ＦＡＢガンを複数用い、複数の前記ＦＡＢガンを互いに対向しない位置に配置する、請求項７に記載の複合基板の製造方法。
  14. 前記活性化する工程において、前記支持基板の表面および前記半導体層の表面に対して、前記ＦＡＢガンを時間を空けて２回照射する、請求項７に記載の複合基板の製造方法。
  15. 前記活性化する工程において、前記ＦＡＢガンを、１回目の照射に比べて２回目の照射において積算照射エネルギーが小さくなるような条件で照射する、請求項１４に記載の複合基板の製造方法。
JP2014534437A 2012-09-07 2013-09-09 複合基板およびその製造方法 Active JP6185474B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012196920 2012-09-07
JP2012196920 2012-09-07
JP2012196917 2012-09-07
JP2012196917 2012-09-07
PCT/JP2013/074257 WO2014038694A1 (ja) 2012-09-07 2013-09-09 複合基板およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2014038694A1 JPWO2014038694A1 (ja) 2016-08-12
JP6185474B2 true JP6185474B2 (ja) 2017-08-23

Family

ID=50237298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014534437A Active JP6185474B2 (ja) 2012-09-07 2013-09-09 複合基板およびその製造方法

Country Status (4)

Country Link
US (1) US9711418B2 (ja)
EP (1) EP2894671B1 (ja)
JP (1) JP6185474B2 (ja)
WO (1) WO2014038694A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019114328B4 (de) * 2018-05-31 2022-03-03 Rohm Co. Ltd Halbleitersubstratstruktur und leistungshalbleitervorrichtung

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3484662A (en) * 1965-01-15 1969-12-16 North American Rockwell Thin film transistor on an insulating substrate
US4662059A (en) * 1985-09-19 1987-05-05 Rca Corporation Method of making stabilized silicon-on-insulator field-effect transistors having 100 oriented side and top surfaces
JPH0489366A (ja) * 1990-07-31 1992-03-23 Sumitomo Metal Ind Ltd 傾斜機能材料の製造方法
JP4822577B2 (ja) 2000-08-18 2011-11-24 東レエンジニアリング株式会社 実装方法および装置
JP2003015156A (ja) 2001-06-28 2003-01-15 Kyocera Corp 液晶表示装置及びこれを用いた液晶プロジェクタ装置
JP2004031430A (ja) * 2002-06-21 2004-01-29 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハおよびその製造方法
JP4699675B2 (ja) * 2002-10-08 2011-06-15 信越半導体株式会社 アニールウェーハの製造方法
JP3774782B2 (ja) * 2003-05-14 2006-05-17 富士通メディアデバイス株式会社 弾性表面波素子の製造方法
US7563697B2 (en) 2003-09-05 2009-07-21 Sumco Corporation Method for producing SOI wafer
JP4954438B2 (ja) 2003-10-01 2012-06-13 住友金属鉱山株式会社 日射遮蔽用合わせ構造体
JP4919604B2 (ja) 2004-02-16 2012-04-18 ボンドテック株式会社 接合方法及び接合装置
FR2884966B1 (fr) * 2005-04-22 2007-08-17 Soitec Silicon On Insulator Procede de collage de deux tranches realisees dans des materiaux choisis parmi les materiaux semiconducteurs
JP2007250676A (ja) * 2006-03-14 2007-09-27 Oki Electric Ind Co Ltd 異種材料の積層基板の製造方法
JP4162094B2 (ja) 2006-05-30 2008-10-08 三菱重工業株式会社 常温接合によるデバイス、デバイス製造方法ならびに常温接合装置
JP4889562B2 (ja) * 2007-05-14 2012-03-07 パナソニック株式会社 接合装置および接合方法
FR2919427B1 (fr) * 2007-07-26 2010-12-03 Soitec Silicon On Insulator Structure a reservoir de charges.
JP2010287718A (ja) * 2009-06-11 2010-12-24 Sumitomo Electric Ind Ltd 貼り合わせ基板及び貼り合わせ基板の製造方法
KR20130063018A (ko) 2010-11-30 2013-06-13 쿄세라 코포레이션 복합 기판 및 제조방법
US9287353B2 (en) 2010-11-30 2016-03-15 Kyocera Corporation Composite substrate and method of manufacturing the same

Also Published As

Publication number Publication date
WO2014038694A1 (ja) 2014-03-13
EP2894671A1 (en) 2015-07-15
JPWO2014038694A1 (ja) 2016-08-12
US9711418B2 (en) 2017-07-18
EP2894671B1 (en) 2022-06-08
EP2894671A4 (en) 2016-04-27
US20150255354A1 (en) 2015-09-10

Similar Documents

Publication Publication Date Title
JP5070557B2 (ja) 常温接合方法
CN107484431B (zh) 半导体基板的制造方法
US10784145B2 (en) Wafer composite and method for producing a semiconductor component
JP5922782B2 (ja) デバイスの製造方法
TW201234609A (en) Semiconductor device and manufacturing method therefor
TW201140834A (en) Semiconductor device and method for producing same
JP5926401B2 (ja) 複合基板およびその製造方法
CN110663097B (zh) 半导体元件基板的制造方法
JP2019012756A (ja) 半導体素子基板の製造方法
JP6068626B2 (ja) 複合基板およびその製造方法
JP6185474B2 (ja) 複合基板およびその製造方法
JP2015176986A (ja) 複合基板の製造方法
US10199343B2 (en) UBM (under bump metal) electrode structure for radiation detector, radiation detector and production method thereof
JP2015126052A (ja) 複合基板の製造方法
JP2010287718A (ja) 貼り合わせ基板及び貼り合わせ基板の製造方法
JP7380179B2 (ja) 多層ｓｏｉウェーハ及びその製造方法並びにｘ線検出センサ
JP6162381B2 (ja) 複合基板
JP2013229544A (ja) 複合基板
JP2013232465A (ja) 複合基板
JP2014007365A (ja) 複合基板の製造方法
JP2014067987A (ja) 複合基板
JP2004014738A (ja) 半導体装置の製造方法
JP2014049581A (ja) 複合基板および複合基板の製造方法
JP2015032588A (ja) 複合基板およびその製造方法
JP2013207212A (ja) 複合基板の製造方法および複合基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170727

R150 Certificate of patent or registration of utility model

Ref document number: 6185474

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150