JP2014007365A - 複合基板の製造方法 - Google Patents

Abstract

【課題】 格子欠陥の少ないシリコン基板を有する複合基板を提供する。
【解決手段】 複合基板４０は、絶縁性の基板３０と、基板３０の上面に一方主面が接合されている機能層２１とを有している。この機能層２１の抵抗値は、厚み方向に対して１０Ω／μｍ以上の変化率で、厚み方向の他方主面から基板３０側に近づくにつれて低くなっている。
【選択図】 図３

Description

本発明は、シリコン層を有する複合基板およびその製造方法に関する。

近年、半導体素子の性能向上を図るべく、寄生容量を減らす技術の開発が進められている。この寄生容量を減らす技術として、ＳＯＳ（Silicon On Sapphire）構造がある。こ
のＳＯＳ構造を形成する方法として、例えば特許文献１に開示された技術がある。

特開平１０−１２５４７号公報

しかし、特許文献１に開示された技術では、シリコンとサファイアとの格子構造の違いによって、シリコンに格子欠陥が生じてしまっていた。

本発明は、上述の事情のもとで考え出されたものであって、格子欠陥の少ないシリコン層を有する複合基板の製造方法を提供することを目的とする。

本発明の実施形態の複合基板の製造方法は、第１抵抗値を有する第１シリコンで形成された第１基板を準備する工程と、前記第１基板の主面に、エピタキシャル成長によって第２シリコンからなる半導体層を形成する工程と、前記半導体層の主面と絶縁性の第２基板の主面とを常温で接合する工程と、次いで、前記第１基板の側からエッチャントを用いて前記半導体層の厚みの途中まで選択エッチングする工程とを備えており、前記選択エッチングする工程において、前記エッチャントに、前記第１抵抗値よりも高い抵抗値である閾値の抵抗値においてシリコンに対するエッチングレートが一定値以上低下するものを用いるとともに、前記半導体層を形成する工程において、前記半導体層を、前記第１基板に接し、前記第１基板から離れるにつれて抵抗値が、厚み方向に対して１０Ω／μｍ以上の変化率で前記閾値を挟んで連続的に大きくなる第１領域を厚み方向に有するように形成するものである。

本発明の実施形態の複合基板は、絶縁性の基板と、一方主面が前記基板の上面に接合されている半導体層とを備え、前記半導体層の抵抗値は、厚み方向に対して１０Ω／μｍ以上の変化率で、他方主面から前記基板側に近づくにつれて大きくなっているものである。

本発明によれば、格子欠陥の少ないシリコン層を有する複合基板を提供することができる。

（ａ）〜（ｃ）は本発明の１つの実施形態に係る複合基板の製造方法の製造工程を示す断面図である。 （ａ）〜（ｃ）は図１の後の製造工程を示す断面図である。 （ａ）は本発明の１つの実施形態に係る複合基板の概略構成を示す平面図であり、（ｂ）は複合基板を斜視した部分断面図である。 （ａ）〜（ｃ）は本発明の他の実施形態に係る複合基板の製造方法の製造工程を示す断面図である。 （ａ）〜（ｃ）は図４の後の製造工程を示す断面図である。 （ａ），（ｂ）は図５の後の製造工程を示す断面図である。 （ａ）は本発明の他の実施形態に係る複合基板の概略構成を示す平面図であり、（ｂ）は複合基板を斜視した部分断面図である。 半導体層２０における厚み方向に対する抵抗値の変化の様子を示す線図である。 （ａ）は、半導体層２０の面内における抵抗値の分布を示す図であり、（ｂ）は、厚み方向における抵抗値の変化の様子を推定した線図である。

本発明の複合基板の製造方法の実施形態の一例について、図面を参照しつつ、説明する。

（第１の実施形態）
まず、図１（ａ）に示したように、ドーパントを有する第１シリコン（Ｓｉ）で形成された第１基板１０を準備する。この第１基板１０の第１シリコンとしては、ｐ型またはｎ型のシリコンが採用できる。この第１基板１０のドーパント濃度としては、相対的に高濃度のｐ^＋＋およびｎ^＋＋、ならびに中濃度のｐ^＋およびｎ^＋のものが採用できる。ｐ^＋＋のドーパント濃度としては、１×１０^１８以上１×１０^２１〔ａｔｏｍｓ／ｃｍ^３〕以下の範囲が挙げられる。ｐ^＋のドーパント濃度としては、１×１０^１６以上１×１０^１８〔ａｔｏｍｓ／ｃｍ^３〕未満の範囲が挙げられる。ｎ^＋＋のドーパント濃度としては、５×１０^１７以上１×１０^２１〔ａｔｏｍｓ／ｃｍ^３〕以下の範囲が挙げられる。ｎ^＋のドーパント濃度としては、５×１０^１５以上５×１０^１７〔ａｔｏｍｓ／ｃｍ^３〕未満の範囲が挙げられる。本実施形態では、ｐ型でドーパント濃度がｐ^＋＋のものを第１基板として採用する。なお、「ｐ」および「ｎ」の右上に記載している「＋＋」および「＋」の記載は、シリコンの抵抗値を基準とするものである。第１基板１０のドーパント濃度を上述のように設定することにより、第１基板１０の第１抵抗値は１Ω・ｃｍ以下の値をとるものとなる。

次に、第１基板１０の矢印Ｄ１方向側の上面に、第２シリコンをエピタキシャル成長させ、図１（ｂ）に示したように、半導体層２０を形成する。このエピタキシャル成長の方法としては、第１基板１０を加熱しながら、当該第１基板１０の表面に気体状のシリコン化合物を通過させて熱分解させて成長させる熱化学気相成長法（熱ＣＶＤ法）などの種々の方法を採用できる。この半導体層２０は、シリコン基板の上にエピタキシャル成長させているので、サファイア基板の上にエピタキシャル成長させた場合に比べて格子欠陥を少なくすることができる。

この半導体層２０としては、ｐ型またはｎ型のシリコンで、且つ第１基板１０よりもドーパントが少ないものを採用できる。導電型は第１シリコンと同じでもよいし、異なっていてもよい。この半導体層２０は、第１基板１０側から上面側に向かって、ドーパント濃度が徐々に低くなるように形成される。この半導体層２０の第１基板１０と接していない側の主面は、相対的に低濃度のｐ⁻およびｎ⁻のドーパント濃度、ならびにノンドープのいずれか１つとなるように形成される。ｐ⁻のドーパント濃度としては、１×１０^１６〔ａｔｏｍｓ／ｃｍ^３〕未満の範囲が挙げられる。ｎ⁻のドーパント濃度としては、５×１０^１５〔ａｔｏｍｓ／ｃｍ^３〕未満の範囲が挙げられる。ここで「ノンドープのシリコン」としているものは、単に不純物を意図してドープしないシリコンであって、不純物を含まない真性シリコンに限られるものではない。本実施形態の半導体層２０は、ｐ型のシリコンを採用し、上面部のドーパント濃度がｐ⁻となるように形成する。なお、「ｐ」および「ｎ」の右上に記載している「−」の記載は、シリコンの抵抗値を基準とするものである。この半導体層２０のドーパント濃度は、エピタキシャル成長させる際の不純物の供給量を調整することで制御できる。この不純物の供給をゼロにすることで、ノンドープのシリコンを形成することができる。また、エピタキシャル成長させる際に生じるドーパントの拡散減少によって、ドーパント濃度を徐々に変化させてもよい。

このように半導体層２０を構成することにより、半導体層２０は、その厚み方向においてドーパント濃度の分布を持つこととなる。すなわち、半導体層２０は、その厚み方向において抵抗値が変化するものとなる。言い換えると、半導体層２０は、少なくとも、厚み方向において第１基板１０に接する第１領域２０ｘを有するように形成されている。この第１領域２０ｘは、第１基板１０から離れるにつれて抵抗値が後述の閾値を挟んで大きくなるように形成されている。本実施形態では、第１領域２０ｘから離れるにつれ、抵抗値は閾値からも連続的に大きくなるものとなる。このような抵抗値はドーパント濃度により制御することができる。すなわち、ドーパント濃度を高くすることで抵抗値を低くすることができる。

ここで、半導体層２０は、第１領域２０ｘにおける抵抗値が、閾値を挟んで１０Ω／μｍ以上の変化率で上昇するように形成する。抵抗値の変化率を大きくするためには、半導体層２０をエピタキシャル成長させて形成するときに、基板温度を低く、成長時間を短く、膜厚を薄くするような条件とすればよい。具体的に上述の変化率を得るためには、例えば以下のような条件とすればよい。すなわち、半導体層２０をエピタキシャル成長させる際にドーパントを提供せずに第１基板１０からのドーパント拡散のみで半導体層２０にドーパント勾配を厚み方向に形成し、これに伴い抵抗値の勾配も形成する。その際のエピタキシャル成長の基板温度を、９００℃〜１２００℃程度とし、成長時間を５分〜６０分とする。そして、エピタキシャル成長させた半導体層２０の最表面（すなわち、第１基板１０と反対側の主面）の抵抗値を１０〜２０Ω・ｃｍとなるように形成する。言い換えると、半導体層２０のドーパント濃度は第１基板１０から離れるにつれて減少し、第１基板１０と接する側と反対側の表面においては、完全空乏層となるようなドーパント濃度となっている。

上述の工程において、半導体層２０は、ドーパントの拡散濃度が飽和するまでエピタキシャル成長をしなくてもよい。この場合、形成したエピタキシャル層は、ドーパント濃度が第１基板１０側から徐々に変化する遷移領域のみで構成されることとなる。例えば、エッチング液のエッチングの速度が大きく変化する境界的なドーパント濃度（後述の閾値）を少し超えた程度に、エピタキシャル層のドーパント濃度を留めておくことによって、当該エピタキシャル層の厚みをエッチングによって、より薄くできる。

次に、図１（ｃ）に示したように、絶縁性の第２基板３０を準備する。この第２基板３０の形成材料としては、酸化アルミニウム単結晶（サファイア）、炭化シリコンなどを用いることができる。本実施形態では、第２基板３０としてサファイアを採用する。

次に、図２（ａ）に示したように、第２基板３０と、半導体層２０の第１方向側の主面とを貼り合わせる。貼り合わせの方法としては、貼り合わせる面の表面を活性化して接合する方法および静電気力を利用して接合する方法が挙げられる。表面を活性化する方法としては、例えば真空中でイオンビームや中性子ビームを照射して表面をエッチングして活性化する方法、化学溶液で表面をエッチングして活性化する方法などが挙げられる。この接合を常温下で行なってもよい。ここで、常温とは、室温を指すが、基板接合技術における一般的な加熱温度に比べ低い温度も含めるものとし、より具体的には２００℃以下とする。

なお、この接合に際しては、樹脂系などの接着剤を使用しない方法が採用され、原子間力などを利用した固相接合（Solid State Bonding）によって、半導体層２０と第２基板
３０とが直接的に接合される。この直接的な接合に際しては、半導体層２０と第２基板３０との間に混成層が形成される場合もある。この固相接合によって接合する場合には、半導体層２０および第２基板３０は、接合する面の面粗さが小さいことが好ましい。この面荒さは、例えば算術平均粗さＲａで表される。この面粗さＲａの範囲としては、１０ｎｍ未満が挙げられる。平均面粗さを小さくすることによって、互いに接合する際に加える圧力を小さくすることができる。

ここまでの工程を経ることによって、第１基板１０と第２基板３０との間に、半導体層２０を有する中間製造物ができる。

次に、中間製造物を矢印Ｄ２方向側から加工して、図２（ｂ）に示したように、第１基板１０の厚みを薄くする。この厚みを薄くする加工方法としては、例えば砥粒研磨、化学エッチング、イオンビームエッチングなど種々のものが採用でき、複数の方法を組み合わせてもよい。ここでは、厚みが薄くなった第１基板を、第１薄基板１１とする。

さらに、研磨後にエッチング液でエッチングし、図２（ｃ）に示したように半導体層２０の厚みを薄くする。このエッチングでは、抵抗値の違い（ドーパント濃度の違い）によってエッチングの速度が大きく変化する、選択性のエッチャント（エッチング液）を採用することで所望の厚みを残して薄層化することが可能となる。この選択性のエッチング液としては、例えばフッ酸、硝酸および酢酸の混合液、ならびにフッ酸、硝酸および水の混合液などが挙げられる。本実施形態では、フッ酸、硝酸および酢酸の混合液をエッチング液として採用する。そしてこのエッチャントは、第１基板１０の抵抗値である第１抵抗値よりも高い抵抗値である閾値の抵抗値において、シリコンに対するエッチングレートが一定値以上低下するように調整されている。言い換えると、第１基板の１０のドーパント濃度よりも低いドーパント濃度である閾値に対応するドーパント濃度において、シリコンに対するエッチングレートが一定値以上低下するように調整されている。ここで、「エッチングレートが一定値以上低下する」とは、エッチングレートとドーパント濃度との関係を示すグラフを作成したときに、変曲点となるような場合や、閾値においてエッチングレートが１／１０以上低下するような場合を指す。この例では、このエッチング液は、ｐ型シリコンを採用している本実施形態において、閾値となる抵抗値が１〜４[Ω・ｃｍ]（この閾値に対応するドーパント濃度は７×１０^１７〜２×１０^１８［ａｔｏｍｓ／ｃｍ^３］である）を境にしてエッチング速度が著しく低下するように調整されている。例えば、フッ酸、硝酸および水の混合比を１：３：８としたときには、閾値を境にしてドエッチングレートが１／１０００以上に変化する。なお、選択性のエッチングをする他の方法としては、５％程度のフッ化水素溶液内での電界エッチング法、あるいはＫＯＨ溶液でのパルス電極陽極酸化法などが挙げられる。この半導体層２０は、第１領域２０ｘがエッチングされることとなる。ここでは、エッチングによって厚みが薄くなった半導体層２０を機能層２１とする。この機能層２１の厚みとしては、例えば数百ｎｍから２μｍ程度の範囲が挙げられる。なお、第１基板１０または第１薄基板１１が残っている場合は、残っている第１基板１０または第１薄基板１１も併せてエッチングする。

ここまでの工程を経ることによって、図３に示したような、絶縁性の基板３０の矢印Ｄ２方向側の上面に、半導体層（機能層）２１が積層された複合基板４０を製造することができる。言い換えると、この複合基板４０は、基板３０の矢印Ｄ２方向側の上面に半導体層２１の一方主面が接合されている。この半導体層２１のドーパント濃度は、他方主面側に比べて接合側（一方主面側、基板３０側）が低くなっている。また、ドーパント濃度を電気抵抗の大きさとして考えた場合には、この半導体層２１の電気抵抗は、表面側（他方主面側）から接合側（一方主面側、基板３０側）に近づくにつれて小さくなっている。そ
して、半導体層２１は、他方主面から連続する領域であって、その抵抗値が、厚み方向に対して１０Ω／μｍ以上の変化率で他方主面側から一方主面側に近づくにつれて大きくなる領域を有する。図３において、絶縁性の基板３０は、上述の製造方法を経た第２基板３０を指し、半導体層２１は、上述の製造方法を経て、半導体層２０が薄層化された機能層２１を指すものである。

上述の製造方法では、第２基板３０に接合する前に、当該第２基板３０に接合する側の面に機能層２１となる半導体層２０の電気抵抗の勾配（ドーパント濃度の勾配）を形成している。このように接合前に勾配を形成することによって、接合後に勾配を形成する場合に比べて、第２基板３０の上面に形成する機能層２１の厚みのバラツキを低減することができる。接合後に勾配を形成すると、第１基板１０側から加工することになる。言い換えると、第１基板１０の第２基板３０と反対側の主面が基準面となる。このため、当該第１基板１０の厚みのバラツキによる影響を受けたり、第２基板３０の反りやうねりによる影響を受けたりするからである。第１基板１０の厚みのバラツキ量および第２基板３０の反り量やうねり量の少なくとも一方よりも厚みの薄い機能層を形成する場合は、特に有効になる。このような厚みの機能層を形成する場合には、第１基板１０の第２基板３０と反対側の主面を基準に薄層化すると、機能層の厚みのバラつきも第１基板１０の厚みのバラツキ量および第２基板３０の反り量やうねり量を引き継ぎ、機能層を連続膜とすることが困難となる。これに対して、本実施形態の製造方法によれば、半導体層２０の第１基板１０と接する側の主面を基準として薄層化が行なわれるため、第１基板１０の厚みのバラつき及び第２基板３０の反り量やうねり量の影響は排除できる。すなわち、例え、半導体層２０が第２基板３０との接合の影響を受けて、第２基板３０のうねりに沿うように変形しても、第２基板３０のうねりに沿って、一様な膜厚を有する機能層２１を得ることができる。なお、シリコンウエハは、一般的に±数μｍの厚みのばらつきがあり、サファイア基板は、一般的に±１０〔μｍ〕のうねりがあると言われている。この厚みバラツキ及びうねりは、ＳＯＳ基板のシリコンに求められている厚みである、数十ｎｍから数百ｎｍのサブミクロンの値に比べてとても大きい。

上述の工程では、半導体層２０のうち、第２基板３０側においてもっともドーパント濃度が低く電気抵抗が高いものとなっている。このような構成により、複合基板４０の機能層２１に半導体素子機能部を形成したときに寄生容量やノイズの少ない優れた特性を実現することができる。

また、上述の工程では、厚み方向に対する抵抗値の変化率を１０Ω／μｍ以上とした第１領域２０ｘを選択エッチングによるエッチングストップ層として機能させている。このような変化率を有していることにより、機能層２１の膜厚のバラつきを抑制することができる。図８に抵抗値の厚み方向に対する抵抗値の変化率を示す。図８は、図１（ｂ）に示すように第１基板１０上に半導体層２０を形成したときに、半導体層２０の最表面側からの厚みを横軸に示し、各厚みにおける抵抗値を縦軸に示している。図８に示すように、半導体層２０における抵抗値は、第１基板１０側から離れるにつれて大きくなっている。ここで、閾値における抵抗値の変化率に着目する。選択エッチングにより抵抗値が閾値に到達するとエッチングレートが大きく低下する。しかしながら、実際には、エッチング中にエッチング液が若干変質したり、半導体層の抵抗値が面内にいてバラつきを有していたりする。このような諸条件のバラつきが存在していても、第１領域２０ｘにおける抵抗値の変化率を大きくすることで、エッチングを停止させる所望の厚み位置からの変動を小さくすることができる。具体的には、１０Ω／μｍ以上の変化率を有するように形成すればよい。

このような抵抗値の変化率は、ＳＲＰ（広がり抵抗測定法：Spreading Resistance Profiler）で直接抵抗値を測定することで求めることができる。

また、厚み方向における抵抗値の変化率をドーパント濃度で換算して確認してもよい。すなわち、半導体層２０において、ドーパント量のデプスプロファイルを測定し、ドーパント量から抵抗値（電気抵抗値）に換算すればよい。変化率としては閾値となる厚み位置を中心としてその近辺に対応する厚み位置に対応する抵抗値を得ることにより求めてもよいし、同様の値を用いて最小二乗法等で近似直線を仮定しその傾きにより得てもよいし、厚み方向に対する抵抗値の変化の関係を得た後に閾値となる厚み位置においてける接線を求めその傾きにより得てもよい。

なお、第１領域２０ｘは、第１基板１０に接する側の面から、閾値を挟んで、厚み方向に対する抵抗値の変化率が１０Ω／μｍ以上の変化率を有する部分までをいうものとする。

また、上述の工程では、半導体層２０をエピタキシャル成長させている。エピタキシャル成長は真空中で行われるため、その膜中の酸素含有量を空気中で形成されるＣＺ法で形成したシリコン基板に比べて極めて低く抑えることができる。具体的には、酸素濃度を１×１０^１８〔ａｔｏｍｓ／ｃｍ^３〕未満とすることができ、エピタキシャル成長の条件等を設定することにより、酸素濃度を３×１０^１７〔ａｔｏｍｓ／ｃｍ^３〕未満とすることができることを確認している。この１×１０^１８〔ａｔｏｍｓ／ｃｍ^３〕未満という酸素濃度は、ＣＺ法で形成したシリコン基板に比べて１／１０以下の値となっている。また、このような工程を経ることにより、エピタキシャル成長で形成した半導体層２０の第２基板３０側の面はノンドープの空乏層となっており、かつ、酸素濃度も低いものとなっている。つまり、半導体層２０の第２基板３０側の面は、歪が極めて小さくなっている。このような構成とすることにより、第２基板３０との接合側の面において意図せぬ歪による応力等が付加されることがないので好ましい。

（第１の実施形態の変形例）
複合基板４０の製造後に、当該複合基板４０を精密研磨してもよい。この精密研磨によって、機能層２１の厚みの均一性を向上させることができる。この精密エッチングに用いるエッチング手段としては、例えばドライエッチングが挙げられる。このドライエッチングには、化学的な反応によるものと、物理的な衝突によるものとが含まれる。化学的な反応を利用するものとしては、反応性の気体（ガス）、イオンおよびイオンビーム、ならびにラジカルを利用するものなどが挙げられる。この反応性イオンに使われるエッチングガスとしては、六フッ化硫黄（ＳＦ_６）、四フッ化炭素（ＣＦ_４）などが挙げられる。また、物理的な衝突によるものとしては、イオンビームを利用するものが挙げられる。このイオンビームを利用するものには、ガス・クラスタ・イオンビーム（Gas Cluster Ion Beam；ＧＣＩＢ）を用いた方法が含まれる。これらのエッチング手段を用いて狭い領域をエッチングしながら、可動ステージで基板素材２０Ｘを走査することで、大面積の素材基板であっても良好に精密エッチングをすることができる。

（第１の実施形態の変形例）
上述の工程では、第１基板１０を研磨して厚みを薄くしたが、この研磨工程を省略してもよい。研磨工程を省略した場合は、エッチングなどによって第１基板１０を除去する。

上述の工程では、基板等を洗浄する工程を明記していないが、必要に応じて基板の洗浄をしてもよい。基板の洗浄方法としては、超音波を用いた洗浄、有機溶媒を用いた洗浄、化学薬品を用いた洗浄およびＯ_２アッシングを用いた洗浄などの種々の方法が挙げられる。これらの洗浄方法は、組み合わせて採用してもよい。

（第１の実施形態の変形例）
上述の例では、半導体層２０は、第１基板１０から離れるにつれて連続的に抵抗値が上昇し続ける場合を例に説明したが、第１領域２０ｘを有していればよく、この例に限定されない。例えば、半導体層２０のうち、第１領域２０ｘを挟んで第１基板１０と反対側に位置する領域の抵抗値は、閾値以下となってもよいし、閾値と同程度の値としてもよいし、厚み方向において段階的に変化するものであってもよい。

（第１の実施形態の変形例）
上述の例では、第１領域２０ｘにおける、抵抗値の厚み方向に対する変化率を１０Ω／μｍ以上とした。ここで、上述の実施形態では、半導体層２０をエピタキシャル成長で形成している。通常エピタキシャル層は、製造時のガスの流れ等の影響により面内において抵抗値（ドーパント濃度）の分布（これを、以下抵抗値の面内分布と呼ぶ。）を有する。図９（ａ）に本実施形態で得た半導体層２０の上面における抵抗値の面内分布を示す。このように、この半導体層２０は面内で中心値を挟んで±８％の分布を有していることが確認できる。このような抵抗値の面内分布が全ての厚み位置において同様の分布で存在していると仮定すると、面内分布の上限値、下限値、中心値における抵抗値の厚み方向に対する変化は図９（ｂ）に示すように、順に破線、点線、実線で示すようになる。ここで、閾値となる膜厚のバラつきは図中の矢印Ａに示す通りとなる。具体的には、図９（ｂ）に示すように約１１Ω／μｍの変化率の場合には２０ｎｍ程度となり、約±３％のばらつきとなる。このような膜厚のバラつきＡは、厚み方向に対する抵抗値の変化率が大きいほど小さく抑えることができる。そこで、この膜厚のバラつきＡを、抵抗値の面内分布（この例では±８％）以下となるように、厚み方向に対する抵抗値の変化率を調整することが好ましい。このようにすることで、半導体層２０を形成した当初より存在する抵抗値の面内分布に起因するエッチング量のバラつきを広げることなく半導体層２０の薄層化が可能となる。

（第２の実施形態）
図４〜６は、本発明の第２の実施形態の例の複合基板の製造方法を模式的に示す工程図である。なお、本例においては、前述した第１の実施形態の例と異なる部分について説明し、同様の要素・工程については重複する説明を省略する。

まず、図４（ａ）に示したように、図１（ａ）と同様にシリコン（Ｓｉ）で形成された第１基板１０を準備する。

次に、第１基板１０の矢印Ｄ１方向側の上面に、シリコンをエピタキシャル成長させ、半導体層２０Ａを形成する。半導体層２０Ａは、第１基板１０側から順に、第１半導体層２０ａと第２半導体層２０ｂを積層して形成される。具体的には、まず、図４（ｂ）に示したように第１半導体層２０ａを形成する。

この第１半導体層２０ａとしては、ｐ型またはｎ型のシリコンで、且つ第１基板１０よりもドーパントが少ないものを採用できる。この第１半導体層２０ａは、第１基板１０側から上面側に向かって、ドーパント濃度が徐々に薄くなるように形成される。この第１半導体層２０の上面部（第１基板１０と接する面と反対側の面）は、相対的に低濃度のｐ⁻およびｎ⁻のドーパント濃度、ならびにノンドープのいずれか１つとなるように形成される。ｐ⁻のドーパント濃度としては、１×１０^１６〔ａｔｏｍｓ／ｃｍ^３〕未満の範囲が挙げられる。ｎ⁻のドーパント濃度としては、５×１０^１５〔ａｔｏｍｓ／ｃｍ^３〕未満の範囲が挙げられる。本実施形態の第１半導体層２０ａは、ｐ型のシリコンを採用し、上面部のドーパント濃度がｐ⁻となるように形成する。すなわち、第１半導体層２０ａは、その第１基板１０と接する部位に第１領域２０ｘを有するものである。

次に、第１半導体層２０ａの矢印Ｄ１方向側の上面に、シリコンをエピタキシャル成長
させ、図４（ｃ）に示したように第２半導体層２０ｂを形成する。この第２半導体層２０ｂは、シリコン基板の上にエピタキシャル成長させているので、サファイア基板の上にエピタキシャル成長させた場合に比べて格子欠陥を少なくすることができる。

この第２半導体層２０ｂとしては、ｐ型またはｎ型のシリコンで、且つ第１半導体層２０ａよりもドーパントが多いものを採用できる。この第２半導体層２０ｂは、第１半導体層２０ａ側から矢印Ｄ１方向側の上面側に向かって、ドーパント濃度が徐々に濃くなるように形成される。この第２半導体層２０の上面部は、ｎ^＋＋、ｎ^＋、ｐ^＋およびｐ^＋＋のいずれか１つのドーパント濃度となるように形成される。本実施形態の第２半導体層２０ｂは、ｐ型のシリコンを採用し、上面部のドーパント濃度がｐ^＋＋となるように形成する。

ここでは、第１半導体層２０ａと第２半導体層２０ｂとを別々に形成しているが、連続的に成長させてもよい。第１半導体層２０ａと第２半導体層２０ｂとを一体的に形成するには、不純物の供給量の調整することで形成できる。この一体的な半導体層２０Ａでは、ドーパント濃度の増減が変わる変曲点を境にして、第１半導体層２０ａと第２半導体層２０ｂとに分かれているものと考えられる。

このようにして形成した半導体層２０Ａは、厚み方向の途中のドーパント濃度が最も低くなり、上面側および下面側（第１基板１０側）に近づくにつれてドーパント濃度が高くなる。すなわち、半導体層２０Ａは、厚み方向において、第１基板１０側に、第１領域２０ｘを有し、第１基板１０と反対側の主面側に第２領域２０ｙを有するものとなる。第２領域２０ｙは、厚み方向において、第１基板１０と反対側の主面から第１基板１０側に向かうに連れてドーパント濃度が低下するように形成されている。この例では、さらに、第２領域２０ｙの第１基板１０と反対側の主面におけるドーパント濃度は閾値よりも高くなっている。そして、第１領域２０ｘと第２領域２０ｙとの間には、ドーパント濃度が閾値以下である中間領域２０ｚを有している。ここで、第１領域２０ｘの抵抗値の変化は、第１の実施形態における第１領域２０ｘと同様とする。

上述の工程において、第１半導体層２０ａおよび第２半導体層２０ｂは、ドーパントの拡散濃度が飽和するまでエピタキシャル成長をしなくてもよい。

次に、半導体層２０Ａの第２半導体層２０ｂを矢印Ｄ１方向側からエッチングし、図５（ａ）に示したように、第２半導体層２０ｂの厚みを薄くする。このエッチングでは、抵抗値の違いによってエッチングの速度が大きく変化する、選択性のエッチング液を採用することで可能となる。この選択性のエッチング液は、抵抗値が所定の値を上回ったり下回ったりすると、エッチングの速度が著しく低下するように調整される。このような選択的なエッチング液としては、例えばフッ酸、硝酸および酢酸の混合液、ならびにフッ酸、硝酸および水の混合液などが挙げられる。本実施形態では、第１の実施形態におけるエッチャントと同様に、フッ酸、硝酸および酢酸の混合液をエッチャントとして採用する。この第２半導体層２０ｂは、第２領域２０ｙがエッチングされる。ここでは、エッチングによって厚みが薄くなった第２半導体層を、第２薄層２１ｂとする。

次に、図５（ｂ）に示したように、図１（ｃ）と同様に、絶縁性の第２基板３０を準備する。

次に、図５（ｃ）に示したように、第２基板３０と、第２薄層２１ｂの第１方向側の上面とを貼り合わせる。貼り合わせの方法としては、第１の実施形態において第２基板３０と半導体層２０とを貼り合わせるときと同様の手法を用いることができる。

ここまでの工程を経ることによって、第１基板１０と第２基板３０との間に、半導体層２０Ａを有する中間製造物ができる。

次に、中間製造物を矢印Ｄ２方向側から加工して、図６（ａ）に示したように、第１基板１０の厚みを薄くする。この厚みを薄くする加工方法としては、第１の実施形態において図２（ｂ）を用いて説明したのと同様の手法を用いることができる。ここでは、厚みが薄くなった第１基板を、第１薄基板１１とする。

さらに、研磨後にエッチング液でエッチングし、図６（ｂ）に示したように、半導体層２０Ａの第１半導体層２０ａの厚みを薄くする。このエッチングでは、抵抗値の違いによってエッチングの速度が大きく変化する、選択性のエッチング液を採用することで可能となる。この選択性のエッチング液としては、上述と同様のエッチング液が挙げられる。この第１半導体層２０ａは、第１領域２０ｘをエッチングされることとなる。ここでは、エッチングによって厚みが薄くなった第１半導体層を、第１薄層２１ａとする。なお、第１基板１０または第１薄基板１１が残っている場合は、残っている第１基板１０または第１薄基板１１も併せてエッチングする。

ここまでの工程を経ることによって、図７に示したような、絶縁性の基板３０の矢印Ｄ２方向側の上面に、一方主面が基板３０に接合された半導体層２０Ａ’を有する複合基板４０Ａを製造することができる。半導体層２０Ａ’のドーパント濃度は、厚み方向の途中から、一方主面および他方主面に近づくにつれて高くなっている。言い換えると、半導体層２０Ａ’の抵抗値は、厚み方向の途中から、一方主面および他方主面に近づくにつれて低くなっている。ここで、基板３０は、上記製造方法を経た第２基板３０を指す。同様に、半導体層２０Ａ’は、上記製造方法を経た第２薄層２１ｂと第１薄層２１ａとが積層されたものを指す。すなわち、半導体層２０Ａ’は、半導体層２０Ａの中間領域２０ｚで構成されている。言い換えると、この複合基板４０Ａは、第２基板３０の矢印Ｄ２方向側の上面に、第２薄層２１ｂと第１薄層２１ａとを含む機能層が接合されている。第２薄層２１ｂおよび第１薄層２１ａを１つの機能層と考える場合、この半導体層のドーパントは、矢印方向Ｄ１，Ｄ２の途中が両端側に比べて少なくなっている。逆に、この機能層のドーパントは、厚み方向の途中から両端側に近づくにつれて多くなっている。加えて、ドーパント濃度を電気抵抗の大きさとして考えた場合、この機能層の電気抵抗は、厚み方向の途中部から両端側に近づくにつれて小さくなっている。

上述の製造方法では、第２基板３０に接合する前に、当該第２基板３０に接合する側の面にドーパント濃度の勾配を形成している。このように接合前に勾配を形成することによって、接合後に勾配を形成する場合に比べて、第２基板３０の上面に形成する機能層の厚みのバラツキを低減することができる。接合後に勾配を形成すると、第１基板１０の下面から加工することになるので、当該第１基板１０の厚みのバラツキによる影響を受けたり、第２基板３０の反りによる影響を受けたりするからである。第１基板１０の厚みのバラツキ量および第２基板３０の反り量の少なくとも一方よりも厚みの薄い機能層を形成する場合は、特に有効になる。

上述の製造方法のように、半導体層２０Ａの厚み方向におけるドーパント濃度を設計することにより、機能層として残す部分の抵抗値を自由に設計できる。例えば、機能層として閾値以下の抵抗値を必要とする場合であっても、所望の抵抗値を有する機能層を所望の厚みで精度よく製造することができるものとなる。

上述の例では、第２基板３０と接合する前に、第２半導体層２０ｂの第２領域を除去するエッチング工程を設けたが、機能層として低抵抗の層を残す場合には、この工程を省いてもよい。

上述の例では、第２領域２０ｙは、第１基板１０と反対側の主面において閾値以上のドーパント濃度を有するように形成したが、閾値以下であってもよい。

（第１の実施形態および第２実施形態の変形例）
上述の各実施形態の例において、半導体層２０，２０Ａと第２基板３０とを接合する際に、半導体層２０，２０Ａのうち第１基板１０と反対側の主面をアモルファス状態としてもよい。

また、半導体層２０，２０Ａを、第２基板３０のうねり以上の厚みを有するように形成することが好ましい。例えば、第２基板３０としてサファイア基板を用いた場合であれば、うねりを１０μ程度有するため、厚みを１０μｍ以上とすることが好ましい。このように形成することにより、第２基板３０のうねりに悪影響を受けずに、所望の厚みの機能層２１を形成することができる。

（第１の実施形態および第２実施形態の変形例）
上述の例では、所望の抵抗値の変化率を有する第１領域２０ｘを、第１基板１０上にエピタキシャル成長させる半導体層２０により実現したが、他の方法で実現してもよい。例えば、抵抗値の高いシリコン基板と抵抗値の低いシリコン基板とを接合し、加熱することで抵抗値の高いシリコン基板から抵抗値の低いシリコン基板にドーパントを拡散させて、本願の第１領域２０ｘに相当する領域を、抵抗値の低いシリコン基板の抵抗値の高いシリコン基板と接する側に形成してもよい。必要に応じて、抵抗値の低いシリコン基板のうち第１領域２０ｘを残して薄層化し、その薄層化した側の面を絶縁性の基板に接合することで、電気抵抗値の分布は図２（ａ）に示す例と同様になる。

このような工程を経る場合には、機能層として残る部分は、シリコン単結晶基板の一部であるため格子欠陥の少ない機能層を得ることができる。

（第１の実施形態および第２実施形態の変形例）
半導体層２０，２０Ａと第２基板３０とを貼り合せる方法として、接合表面を活性化させることにより常温で接合する方法を用いる際には、貼り合せる接合表面に金属を混入させることがある。このような金属は、接合表面を活性化するときに金属を放出するような構造体にも中性子ビームやイオンビームを照射することにより二次的にエッチングすることで意図的に追加することができる。このようにして供給された金属は、第２基板３０と半導体層２０，２０Ａとの間に存在する界面介在物となる。界面介在物を構成する金属原子の存在密度が１×１０^１２／ｃｍ^２以下となるように分布させることが好ましい。この界面介在物の存在濃度は、第２基板３０と半導体層２０，２０Ａとの接合界面の近傍領域におけるものである。

ここで、界面介在物を構成する金属元素としては、Ｆｅ，Ｃｒ，Ｎｉ，Ｃｕ，Ｚｎ等を例示することができる。ただし、半導体層２０，２０Ａ及び第２基板３０を構成する主成分の元素は除くものとする。供給量は界面における密度を考慮して決定されるが、例えば、Ｆｅを１．５×１０^５ｎｇ／ｃｍ^３とする。

この界面介在物の供給量は、接合装置を構成する真空チャンバー内において、金属材料からなる構成部材をカバー部材から露出させる面積や、真空度により制御することができる。この例では、カバー部材により構成部材の一部を除き覆っている。真空度は、高い方が界面介在物の供給量を低くすることができ、具体的には中性子ビームが安定して出射される真空度の１０^１〜１０^２オーダー高い真空度とすることが好ましい。また、活性化を中性子ビームで行なうことにより、接合強度を高めるとともに、界面介在物を構成する金
属原子の供給量を減少させることができる。

界面介在物を、金属原子の単位表面積辺りの密度を１０^１２ａｔｏｍｓ／ｃｍ^２以下で分布させることにより、金属原子は、第２基板３０の一主面，半導体層２０，２０Ａの一主面を覆わず、第２基板３０の一主面，半導体層２０，２０Ａの一主面を構成する元素の原子配列が露出するものとなる。

ここで、金属原子の密度は、単位表面積当たりの原子数をさす。実際には、ＩＣＰ−ＭＳ（Inductively Coupled Plasma Mass Spectrometry；誘導結合プラズマ質量分析装置）により、第２基板３０上の半導体層２０，２０Ａの一部を一定体積エッチング液に溶解させ、金属元素の量を測定し、その全量が界面から厚み５ｎｍ以内に存在するものと仮定し、面方向における密度を求める。このような仮定は、本実施形態により得た複合基板の複数について厚み方向における金属元素の分布状態を観察・測定した結果、最も金属量が多い場合でも、第２基板２０と半導体層２０，２０Ａとの間の５ｎｍ以内の領域に存在し、それよりも半導体層２０，２０Ａ側には殆ど拡散していないことを確認したことによる。

以上より、第２基板２０と半導体層２０，２０Ａとの接合界面の近傍領域としては、接合面から厚み方向に５ｎｍの領域とする。

そして、金属原子の存在密度を１０^１２ａｔｏｍｓ／ｃｍ^２以下とすることにより、初めて、接合を維持しつつ、界面に金属の凝集部・析出部が発生することを抑制することができる。このメカニズムについて詳述する。

第２基板３０と半導体層２０，２０Ａとの間に金属が凝集している場合には、半導体層２０，２０Ａに半導体素子を作りこむときに、半導体素子の動作に悪影響を生じる恐れがあった。このような金属の凝集は、界面介在物が層状または島状に設けられる場合には（例えば、界面における金属原子の密度が約３．０×１０^１６ａｔｏｍｓ／ｃｍ^２以上）、当然に想定される問題であるが、約３．０×１０^１６ａｔｏｍｓ／ｃｍ^２未満であっても１０^１２ａｔｏｍｓ／ｃｍ^２を超える場合には、接合時には接合面内に分散していてその存在を確認できなくても、半導体素子を作りこむための熱処理を加えていく過程で金属が凝集してしまう。しかしながら、１０^１２ａｔｏｍｓ／ｃｍ^２以下とすることにより、複合基板４０に熱処理を加えても金属が凝集することを防止できる。

これは、メカニズムは明らかではないが、金属の第２基板３０及び半導体層２０，２０Ａを構成する元素に対する固溶度が関係するものと考えられる。すなわち、金属原子の密度を１０^１２ａｔｏｍｓ／ｃｍ^２以下とすることで、互いに接触し凝集体を形成するような密度ではなく、かつ常温では移動度も低いため、接合時において凝集体を形成することはない。それに加え、接合後に熱処理を加え移動度が高まったとしても、このような存在密度とした場合には金属は固溶度の１０倍程度しか存在しないこととなり、この状態においても凝集体を形成することはないものと考えられる。

さらに、金属原子のうち大多数は第２基板３０を構成する元素及び半導体層２０，２０Ａに固溶されており、残る金属原子も半導体層２０，２０Ａにおける拡散を促進するような量が存在しない。

また、半導体層２０，２０ＡがＳｉからなり、界面介在物を構成する金属元素がＦｅを含む場合には、その密度が１０^１２ａｔｏｍｓ／ｃｍ^２よりも多くなると、この値を境としてＯＳＦ欠陥が急激に増加する。ＯＳＦ欠陥の一因として格子欠陥があり、この欠陥を足掛かりとしてＦｅとＯとの化合物が表面に移動・析出してＯＳＦ欠陥となる可能性がある。このＯＳＦ欠陥が生じるＦｅの存在量の閾値と、本実施形態における金属原子の密度
の上限値とが一致している。

ＯＳＦ欠陥と金属の凝集とは直接的な関係はないが、金属原子が半導体層内を移動・凝集・析出するという現象に着目すると両者の間には共通項がある。そこで、ＯＳＦ欠陥の発生要因である、欠陥の存在及び金属（Ｆｅ）と酸素との結合という要素について検討すると、本実施形態の複合基板４０は、半導体層２０と第２基板３０とを、互いの接合面を活性化し、ダングリングボンドを形成して直接接合していることから、接合界面にはダングリングボンドが欠陥として残存している可能性がある。また、接合後に半導体素子を形成するために熱処理を行なうことに起因して、接合界面に金属元素と半導体層２０または第２基板３０を構成する元素とが金属間化合物を形成する可能性がある。この２つの仮定、すなわち、界面における欠陥と金属間化合物を形成した界面介在物とが界面に同時に存在することは、ＯＳＦ欠陥の発生要因を二つとも具備していることとなる。このことから、本実施形態の複合基板４０は、欠陥を足掛かりにＦｅが移動・析出することにより発生するＯＳＦ欠陥の場合と同様に、金属原子が界面の欠陥を足掛かりとして移動・析出する可能性を示唆している。以上より、界面介在物の金属原子の密度を、ＯＳＦ欠陥が生じる閾値以下とすることにより、金属原子の拡散・凝集を抑制できるものと推察される。

なお、金属原子の密度の下限値は、特に限定されないが、第２基板３０と半導体層２０，２０Ａとを常温接合するために必要な量とする。具体的には接合時に金属原子の密度が１０^１０ａｔｏｍｓ／ｃｍ^２以上のときには特許第４１６２０９４号公報に倣って金属量の多い状態で接合した場合と同等の接合強度を確保できていることを確認している。

以上より、本変形例によれば、金属拡散を抑制した半導体層２０，２０Ａを有し、かつ十分な第２基板３０と半導体層２０との接合強度を有する複合基板４０を提供することができる。

界面介在物をこのような密度とすることにより、接合界面における金属原子の凝集を防ぐことができる。

さらにこの例では、半導体層２０，２０Ａがエピタキシャル成長で形成される膜であるため、酸素濃度が１０^１８ａｔｏｍｓ／ｃｍ^３未満であることから、金属量が少なく、かつ酸素量が少ないことからもＯＳＦ欠陥の発生を抑制することができる。

（第１の実施形態および第２実施形態の変形例）
前述の界面介在物を構成する金属原子は、半導体層２０，２０Ａを構成する元素及び第２基板３０を構成する元素とともに金属化合物を形成していることが好ましい。金属原子を金属オキサイドなどの金属間化合物として存在させるためには、接合工程の後に、５００℃以上の熱処理を０．５時間以上行なう。このような熱処理により、半導体層２０，２０Ａまたは第２基板３０を構成する元素と界面介在物を構成する金属とが結合することにより金属間化合物が生成される。金属原子は、半導体層２０，２０Ａと第２基板３０との両接合面を活性化したときに供給されるため、接合界面に存在し、第２基板３０の接合面に存在する原子と熱処理により結合が形成される。

ここで、複合基板４０は、接合界面に存在する金属量が１０^１２ａｔｏｍｓ／ｃｍ^２以下としていることより、金属原子の拡散・凝集を抑制できる。このため、金属間化合物としての金属原子は、半導体層２０，２０Ａと第２基板３０との接合界面に留まる。そして、金属原子が金属間化合物を形成するときに、その周囲には半導体層２０，２０Ａを構成する元素及び第２基板３０を構成する元素が金属元素との結合に供給されたことによる空孔が生じる。この空孔が欠陥となり、新たな不純物が界面に存在するときに、その不純物をゲッタリングし、半導体層２０への拡散を抑制することができる。

（第１の実施形態および第２実施形態の変形例）
上記実施形態において、第２基板３０として、Ｒ面のサファイア基板を用いることが好ましい。

サファイア基板のＲ面における格子面間隔と、Ｓｉ単結晶の格子定数とは、サファイア基板のＣ面等に比べて近く、格子定数のミスマッチに起因する半導体層２０，２０Ａの一方主面２０ｂ側における結晶構造の乱れを抑制した複合基板を得ることができる。

特に、界面介在物の密度が１０^１０ａｔｏｍｓ／ｃｍ^２以上１０^１２ａｔｏｍｓ／ｃｍ^２以下であるときには、第２基板３０を構成する原子と半導体層２０，２０Ａを構成する原子とが直接接合する割合が非常に多くなる。具体的には、１ｃｍ^２当たりの総原子数は、この例では約１０^１６ａｔｏｍｓと想定されるため、界面介在物である金属元素を介して接合される割合はｐｐｍオーダーとなる。

このため、第２基板３０と半導体層２０との格子定数に強い意味が発生する。すなわち、格子定数が近くミスマッチが少ないことから、両者の接合が強固になるとともに、半導体層２０に結晶構造の乱れが生じにくいため、キャリアをトラップする原因となる転移の発生や歪による意図しない応力の発生による半導体素子の特性劣化を生じる恐れが少ない。

また、第２基板３０と半導体層２０とを格子定数のミスマッチが少ない状態で直接結合することができるので、Ｓｉの半導体特性を損ねることなく十分に生かし、両者の間に容量が発生することを抑制することができる。すなわち、Ｓｉからなる半導体層２０の半導体特性と、サファイアからなる第２基板３０の低誘電率特性とを両立させた複合基板４０を提供することができる。

さらに、第２基板３０としてサファイアのＲ面を用いることにより、半導体層２０との接合面側には、Ａｌ原子が並び、Ｏ原子は露出しないこととなる。このため、ＯＳＦ欠陥の要因となるＯ原子を接合に関与させずに第２基板３０と半導体層２０とを接合できるので、ＯＳＦ欠陥の発生を抑制することができる。また、第２基板３０として絶縁性の酸化物を用いている場合であっても、金属原子同士を接合させることができるので、接合強度を高めることができる。

（電子部品）
なお、上述の実施形態及びその変形例の複合基板４０に、複数の素子部を形成し、少なくとも１つの素子部を含むように複合基板４０を分割して電子部品を形成してもよい。

具体的には、得られた複合基板４０の半導体層２０の上面側から素子部２３を形成する。この素子部２３としては、種々の半導体素子構造が挙げられる。

次に、素子部２３が形成された複合基板４０を分けて、電子部品２を製造する。この複合基板４０を電子部品２に分けるのに際して、少なくとも１つの素子部２３が１つの電子部品２に含まれるようにする。言い換えると、１つの電子部品２に複数の素子部２３が含まれていてもよい。

以上のようにして、素子部２３を有する電子部品２を製造することができる。

１０・・・第１基板
１１・・・第１薄基板
２０・・・半導体層
２０ｘ・・・第１領域
２０ｙ・・・第２領域
２０ｚ・・・中間領域
２１・・・機能層
３０・・・第２基板
４０・・・複合基板

Claims (5)

1. 第１抵抗値を有する第１シリコンで形成された第１基板を準備する工程と、
   前記第１基板の主面に、エピタキシャル成長によって第２シリコンからなる半導体層を形成する工程と、
   前記半導体層の主面と絶縁性の第２基板の主面とを常温で接合する工程と、
   次いで、前記第１基板の側からエッチャントを用いて前記半導体層の厚みの途中まで選択エッチングする工程とを備えており、
   前記選択エッチングする工程において、前記エッチャントに、前記第１抵抗値よりも高い抵抗値である閾値の抵抗値においてシリコンに対するエッチングレートが一定値以上低下するものを用いるとともに、
   前記半導体層を形成する工程において、前記半導体層を、前記第１基板に接し、前記第１基板から離れるにつれて抵抗値が、厚み方向に対して１０Ω／μｍ以上の変化率で前記閾値を挟んで連続的に大きくなる第１領域を厚み方向に有するように形成する、複合基板の製造方法。
2. 前記半導体層を形成する工程において、前記半導体層の抵抗値をドーパントの濃度により制御し、前記半導体層を前記第１基板の主面と反対側がノンドープ領域となるように形成する、請求項１記載の複合基板の製造方法。
3. 前記半導体層を形成する工程において、前記半導体層を酸素濃度が１０^１８ａｔｏｍｓ／ｃｍ^３未満となるように形成する、請求項１または２に記載の複合基板の製造方法。
4. 前記接合する工程において、接合界面の近傍領域に界面介在物を構成する金属原子を存在密度が１×１０^１２／ｃｍ^２以下となるように分布させる、請求項１乃至３のいずれかに記載の複合基板の製造方法。
5. 絶縁性の基板と、一方主面が前記基板の上面に接合されている半導体層とを備え、
   前記半導体層の抵抗値は、他方主面から前記基板側に近づくにつれて大きくなっている、複合基板。