TWI546428B - 磊晶用之晶片及其製造方法 - Google Patents

磊晶用之晶片及其製造方法 Download PDF

Info

Publication number
TWI546428B
TWI546428B TW104109721A TW104109721A TWI546428B TW I546428 B TWI546428 B TW I546428B TW 104109721 A TW104109721 A TW 104109721A TW 104109721 A TW104109721 A TW 104109721A TW I546428 B TWI546428 B TW I546428B
Authority
TW
Taiwan
Prior art keywords
germanium substrate
wafer
amorphous layer
single crystal
polycrystalline germanium
Prior art date
Application number
TW104109721A
Other languages
English (en)
Other versions
TW201634766A (zh
Inventor
范俊一
施英汝
徐文慶
Original Assignee
環球晶圓股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 環球晶圓股份有限公司 filed Critical 環球晶圓股份有限公司
Priority to TW104109721A priority Critical patent/TWI546428B/zh
Application granted granted Critical
Publication of TWI546428B publication Critical patent/TWI546428B/zh
Publication of TW201634766A publication Critical patent/TW201634766A/zh

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Description

磊晶用之晶片及其製造方法
本發明係與晶片製造有關;特別是指一種磊晶用之晶片及其製造方法。
一般半導體製程中,係先於一低電阻率之單晶矽基板(wafer)的頂面進行一磊晶步驟,以成長一磊晶層(Epitaxy layer),再於該磊晶層上製作所需的結構或半導體元件及電路。
當單晶矽基板上所成長的磊晶層材質與矽不同時,以氮化鎵(GaN)磊晶層為例,因為二者的熱膨脹係數不同,因此,在磊晶步驟的降溫過程中,會有應力產生。
由於單晶矽基板的晶向固定,容易沿著晶向產生翹曲(bowing)甚至基板破片的情形,造成後續的製程步驟的量率不佳。單晶矽基板與磊晶層的晶格常數不匹配同樣會有應力產生。
此外,採用低電阻率的單晶矽基板製作半導體元件及電路時,容易會有電流經由單晶矽基板導通,而產生漏電流之現象,漏電流的產生將影響半導體元件及電路的耗能及操作速度。
有鑑於此,本發明之目的用於提供一種磊晶用 之晶片及其製造方法,可避免翹曲或破片,以及減少設置於其上之半導體元件或電路產生漏電流。
緣以達成上述目的,本發明所提供磊晶用之晶片,包含一多晶矽基板與一高電阻率單晶矽基板,其中該高電阻率單晶矽基板,設置於該多晶矽基板上方。
本發明另提供一種磊晶用之晶片的製造方法,包含:A、提供一半成品晶片,該半成品晶片包括一多晶矽基板;B、提供一高電阻率單晶矽基板,並將該高電阻率單晶矽基板以接合的方式與該半成品晶片結合;藉此,該半成品晶片及該高電阻率單晶矽基板共同形成該晶片。
本發明之效果在於,藉由該多晶矽基板可以有效地增加抗折強度,避免晶片翹曲或破片的情形,而該高電阻率單晶矽基板則可減少漏電流產生。
〔本發明〕
1‧‧‧晶片
10‧‧‧半成品晶片
12‧‧‧多晶矽基板
122‧‧‧頂面
124‧‧‧底面
14‧‧‧第一非晶形層
16‧‧‧高電阻率單晶矽基板
162‧‧‧頂面
164‧‧‧底面
18‧‧‧緩衝層
20‧‧‧磊晶層
2‧‧‧晶片
22‧‧‧半成品晶片
24‧‧‧多晶矽基板
26‧‧‧第一非晶形層
28‧‧‧第二非晶形層
30‧‧‧高電阻率單晶矽基板
3‧‧‧晶片
32‧‧‧多晶矽基板
322‧‧‧側表面
324‧‧‧邊緣奈米結構
324a‧‧‧奈米柱
34‧‧‧高電阻率單晶矽基板
342‧‧‧側表面
344‧‧‧邊緣奈米結構
344a‧‧‧奈米柱
圖1係本發明第一較佳實施例之晶片的製造方法流程圖。
圖2係一示意圖,揭示本發明第一較佳實施例之多晶矽基板。
圖3係一示意圖,揭示第一較佳實施例之半成品晶片。
圖4係一示意圖,揭示半成品晶片與高電阻率單晶矽基板接合前。
圖5係一示意圖,揭示第一較佳實施例之晶片。
圖6係一示意圖,揭示第一較佳實施例之晶片上成長緩衝層及磊晶層。
圖7係本發明第二較佳實施例之晶片的製造方法流程圖。
圖8係一示意圖,揭示第二較佳實施例之半成品晶片。
圖9係一示意圖,揭示第二較佳實施例之晶片。
圖10係一示意圖,揭示第三較佳實施例之晶片。
圖11係本發明第三較佳實施例之晶片的製造方法流程圖。
為能更清楚地說明本發明,茲舉較佳實施例並配合圖式詳細說明如后,請參圖1所示為本發明第一較佳實施例磊晶用之晶片製造方法流程圖,請配合圖2至圖6,該製造方法包含有下列步驟:首先,提供一多晶矽基板12(圖2參照),該多晶矽基板12具有相背對的一頂面122與一底面124,且該多晶矽基板厚度為150~1000μm。對該頂面122進行拋光處理及清洗,本實施例中的所使用拋光處理為化學機械拋光(CMP),以使該頂面122的表面平整。
在該多晶矽基板12的頂面122上設置一第一非晶形層14(圖3參照),以形成一半成品晶片10,使該半成品晶片10包含有該多晶矽基板12及該第一非晶形層14。本實施例中該第一非晶形層14為氧化鋁,其厚度不大於0.5μm,且其係以濺鍍的方式設置於該多晶矽基板12的頂面122。實務上,該第一非晶形層14之材質亦可為氮化矽,而其設置於多晶矽基板12的方式可為物理沉積法或化學沉積法;當然,該第一非晶形層14亦可是氧化矽,直接對該多晶矽基板12的頂面122進行氧化而形成。
在進行前述二個步驟的同時,另提供一高電阻率單晶矽基板16,本實施例中,該高電阻率單晶矽基板16的電阻率為1~1000ohm-cm,厚度不小於10μm,藉以具有 較佳的電流阻斷效果,厚度小於10μm則電流阻斷效果較差。該高電阻率單晶矽基板16同樣具有一頂面162與一底面164,對該底面162進行拋光處理及清洗,本實施例同樣是進行化學機械拋光。
請配合圖4與圖5,將該高電阻率單晶矽基板16與該半成品晶片10進行接合,使該高電阻率單晶矽基板16的底面164與該第一非晶形層14接觸並結合。本實施例中,係將該高電阻率單晶矽基板16與該半成品晶片10壓合後,經1000~1100℃退火1小時,使該高電阻率單晶矽基板16與該第一非晶形層14結合。
藉由上述之步驟,該高電阻率單晶矽基板16及該半成品晶片10共同形成本實施例之晶片1(圖5參照)。而該高電阻率單晶矽基板16的頂面122則可供依序成長一緩衝層18及一磊晶層20(圖6參照),本實施例中,該緩衝層18材質為氮化鋁,該磊晶層20材質為氮化鎵。藉此,藉由該高電阻率單晶矽基板16之高電阻率的特性,可以有效避免製作於該磊晶層20上的半導體元件或電路所產生的電流通過該高電阻率單晶矽基板16而形成漏電流,有效地減少半導體元件或電路產生漏電流的問題。
此外,由於該多晶矽基板12沒有固定的晶向,因此,相較於該高電阻率單晶矽基板16,該多晶矽基板12具有較高的抗折強度。而利用該多晶矽基板12作為該高電阻率單晶矽基板16的支撐材,可避免於該晶片1上製作磊晶層之後因為熱膨脹係數不同或晶格常數不匹配,而造成該高電阻率單晶矽基板16翹曲或破裂的情形。該多晶矽基板12厚度選用150~1000μm,可以使該晶片1具有足夠的強度。
又,該第一非晶形層14除了可以作為絕緣層避免電流通過之外,其另一作用係作為阻障層,避免該多晶 矽基板12的雜質或摻雜物在高溫時(例如接合時的退火或後續製程的高溫)擴散至該高電阻率單晶矽基板16,而影響其電性,第一非晶形層的厚度在0.5μm以下即可發揮前述之效果。
圖7所示為本發明第二較佳實施例磊晶用之晶片的製造方法,本實施例之製造方法與第一實施例之不同處在於:本實施例的半成品晶片22包括有二個非晶形層(圖8參照)。本實施例中,係將多晶矽基板經過高溫氧化處理,而於該多晶矽基板24的頂、底面分別成長一第一非晶形層26及一第二非晶形層28,使該第一、第二非晶形層26,28分別設置於該多晶矽基板24的頂、底兩面。由於是採用高溫氧化步驟,因此,該第一、第二非晶形層26,28的材質為氧化矽,且該第一非晶形層26與該第二非晶形層28厚度相近,皆以不大於0.5μm為佳。厚度大於0.5μm則非晶形層的成長速率將逐漸趨緩,使得成長時間拉長。
之後,將半成品晶片22與高電阻率單晶矽基板30進行接合後,共同構成本實施例之晶片2(圖9參照)。由於本實施的晶片2底部為第二非晶形層28,因此,該第二非晶形層28可以避免該多晶矽基板24的雜質或摻雜物在高溫時(例如接合時的退火或後續製程的高溫)逸散,而造成製程的污染。
實務上,第二非晶形層之材質亦可為氧化鋁或氮化矽,而其設置於多晶矽基板24的方式可為物理沉積法或化學沉積法,第二非晶形層亦可應用於第一實施例中。較佳地,第二非晶形層是採用氧化鋁且厚度不大於1μm,由於氧化鋁熱膨脹係數大,可有效地平衡於晶片上磊晶時所產生的應力。氧化鋁厚度1μm以下即可平衡應力,且節省鍍膜時間。
圖10為本發明第三較佳實施例之晶片3,該晶片3係以圖11所示之製造方法所製作,本實施例係以第二實施例的製造方法為基礎,先分別在多晶矽基板32頂、底面邊緣之間的側表面322及高電阻率單晶矽基板34頂、底面邊緣之間的側表面342製作邊緣奈米結構324,344,再進行後續的步驟。
本實施例中,係將該多晶矽基板32的頂、底兩面以防酸膠帶保護並浸泡於蝕刻藥劑中,所使用的藥劑為氫氟酸(HF)、水及硝酸銀(AgNO3)以1:41的比例混合而成,浸泡的時間為40分鐘,藉以對該多晶矽基板32側表面322進行蝕刻,而形成包含有多數個奈米柱324a的邊緣奈米結構324。高電阻率單晶矽基板同樣是經過與該多晶矽基板32相同的步驟,而於其側表面342形成包含有多數個奈米柱344a的邊緣奈米結構344。
該多晶矽基板32的奈米柱324a的長度大於4000nm,寬度小於500nm;該高電阻率單晶矽基板34的奈米柱344a的長度大於4000nm,寬度小於500nm。藉由該些邊緣奈米結構324,344,可以有效地分散應力,避免應力集中,增加晶片的抗折強度。使得晶片在後續的磊晶步驟的降溫過程中可避免磊晶層與晶片因熱膨長係數不同,或晶格常數不匹配,而造成表面產生裂紋、翹曲或破片的情形。本實施例的邊緣奈米結構324,344亦可應用於第一實施例中。實務上,亦可僅於高電阻率單晶矽基板34的側表面342製作邊緣奈米結構344,同樣可以具有增加抗折強度的效果。
綜上所述,本發明磊晶用之晶片藉由高電阻率單晶矽基板可有效地改善製作於其上的半導體元件的漏電流之問題。藉由多晶矽基板作為高電阻率單晶矽基板的支撐材,有效地增加晶片的抗折強度,使得晶片在後續的磊晶步 驟的降溫過程中可避免磊晶層與奈米結構化晶片因熱膨脹係數不同,或高電阻率單晶矽基板與磊晶層晶格常數不匹配,而造成翹曲或破片的情形。前述各實施例的半成品晶片亦可僅為多晶矽基板而不包含第一非晶形層,使高電阻率單晶矽基板直接與多晶矽基板直接接合,同樣可以達到增強晶片抗折強度及減少漏電流之效。
以上所述僅為本發明較佳可行實施例而已,舉凡應用本發明說明書及申請專利範圍所為之等效變化,理應包含在本發明之專利範圍內。
1‧‧‧晶片
10‧‧‧半成品晶片
12‧‧‧多晶矽基板
14‧‧‧第一非晶形層
16‧‧‧高電阻率單晶矽基板

Claims (22)

  1. 一種磊晶用之晶片,包含:一多晶矽基板;以及一高電阻率單晶矽基板,設置於該多晶矽基板上方,其中該高電阻率單晶矽基板的電阻率為1~1000ohm-cm。
  2. 如請求項1所述磊晶用之晶片,其中該高電阻率單晶矽基板的厚度大於10μm。
  3. 如請求項1所述磊晶用之晶片,其中該多晶矽基板的厚度為150~1000μm。
  4. 如請求項1所述磊晶用之晶片,包含有一第一非晶形層,設置於該多晶矽基板與該高電阻率單晶矽基板之間。
  5. 如請求項4所述磊晶用之晶片,其中該第一非晶形層的厚度不大於0.5μm。
  6. 如請求項4所述磊晶用之晶片,包含有一第二非晶形層;其中該多晶矽基板具有一頂面與一底面,其中該第一非晶形層設置於該頂面,該第二非晶形層設置於該多晶矽基板的底面。
  7. 如請求項4所述磊晶用之晶片,其中該高電阻率單晶矽基板具有一頂面、一底面及一側表面連接於其頂面與其底面的邊緣之間,該側表面具有一邊緣奈米結構,該邊緣奈米結構包括有多數個奈米柱。
  8. 如請求項7所述磊晶用之晶片,其中該多晶矽基板具有一頂面、一底面及一側表面連接於其頂面與其底面的邊緣之 間,該多晶矽基板的側表面具有一邊緣奈米結構,該多晶矽基板的邊緣奈米結構包括有多數個奈米柱。
  9. 如請求項6所述磊晶用之晶片,其中該第二非晶形層的厚度不大於1μm。
  10. 如請求項6所述磊晶用之晶片,其中該多晶矽基板係經氧化處理,而於其頂面與底面分別成長該第一非晶形層及該第二非晶形層,且該第一非晶形層及該第二非晶形層的材質為氧化矽。
  11. 如請求項6所述磊晶用之晶片,其中該第二非晶形層的材質為氧化鋁。
  12. 一種磊晶用之晶片的製造方法,包含:A、提供一半成品晶片,該半成品晶片包括一多晶矽基板;以及B、提供一高電阻率單晶矽基板,並將該高電阻率單晶矽基板以接合的方式與該半成品晶片結合,其中該高電阻率單晶矽基板的電阻率為1~1000ohm-cm;藉此,該半成品晶片及該高電阻率單晶矽基板共同形成該晶片。
  13. 如請求項12所述磊晶用之晶片的製造方法,其中該高電阻率單晶矽基板的厚度不小於10μm。
  14. 如請求項12所述磊晶用之晶片的製造方法,其中該多晶矽基板的厚度為150~1000μm。
  15. 如請求項12所述磊晶用之晶片的製造方法,其中步驟A係先提供該多晶矽基板,該多晶矽基板具有一頂面與一底 面,且於該多晶矽基板的頂面設置一第一非晶形層,以形成該半成品晶片;步驟B中,該高電阻率單晶矽基板係與第一非晶形層接觸結合。
  16. 如請求項15所述磊晶用之晶片的製造方法,其中該第一非晶形層的厚度不大於0.5μm。
  17. 如請求項15所述磊晶用之晶片的製造方法,其中步驟A之前包含在該多晶矽基板的底面設置一第二非晶形層。
  18. 如請求項17所述磊晶用之晶片,其中該第二非晶形層的厚度不大於1μm。
  19. 如請求項17所述磊晶用之晶片的製造方法,其中步驟A之前係對該多晶矽基板的頂面與底面進行氧化處理,以形成該第一非晶形層及該第二非晶形層,且該第一非晶形層及該第二非晶形層的材質為氧化矽。
  20. 如請求項17所述磊晶用之晶片的製造方法,其中該第二非晶形層的材質為氧化鋁。
  21. 如請求項15所述磊晶用之晶片的製造方法,其中該高電阻率單晶矽基板具有一頂面、一底面及一側表面連接於其頂面與其底面的邊緣之間;步驟B中包含有在該側表面製作包括有多數個奈米柱的一邊緣奈米結構,且將具有該邊緣奈米結構的該高電阻率單晶矽基板與該半成品晶片接觸結合。
  22. 如請求項15所述磊晶用之晶片的製造方法,其中該多晶矽基板具有一側表面連接於其頂面與其底面的邊緣之間;步驟A之前包含有在該多晶矽基板的側表面製作包括有多 數個奈米柱的一邊緣奈米結構,再於該多晶矽基板的頂面設置該第一非晶形層。
TW104109721A 2015-03-26 2015-03-26 磊晶用之晶片及其製造方法 TWI546428B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104109721A TWI546428B (zh) 2015-03-26 2015-03-26 磊晶用之晶片及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104109721A TWI546428B (zh) 2015-03-26 2015-03-26 磊晶用之晶片及其製造方法

Publications (2)

Publication Number Publication Date
TWI546428B true TWI546428B (zh) 2016-08-21
TW201634766A TW201634766A (zh) 2016-10-01

Family

ID=57183781

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104109721A TWI546428B (zh) 2015-03-26 2015-03-26 磊晶用之晶片及其製造方法

Country Status (1)

Country Link
TW (1) TWI546428B (zh)

Also Published As

Publication number Publication date
TW201634766A (zh) 2016-10-01

Similar Documents

Publication Publication Date Title
TWI823763B (zh) 工程基板結構
JP5018066B2 (ja) 歪Si基板の製造方法
JP2008505482A5 (zh)
JP5730393B2 (ja) 複合基板およびその製造方法
JP5183969B2 (ja) Soiウェーハのシリコン酸化膜形成方法
CN108695341B (zh) 外延基板及其制造方法
JP2010045204A (ja) 半導体基板、半導体装置およびその製造方法
TWI434329B (zh) Epitaxial structure with etch stop layer and its manufacturing method
US10497609B2 (en) Method for direct bonding of substrates including thinning of the edges of at least one of the two substrates
WO2014005379A1 (zh) 一种goi晶片结构的制备方法
US20090004825A1 (en) Method of manufacturing semiconductor substrate
JP5484578B2 (ja) 複合基板および製造方法
JP4370862B2 (ja) 積層基板の洗浄方法および基板の貼り合わせ方法
JPS60121715A (ja) 半導体ウエハの接合方法
TWI546428B (zh) 磊晶用之晶片及其製造方法
CN110752218A (zh) 一种多层soi及其制备方法
TW201324838A (zh) 具有空氣介質層之半導體光電元件及空氣介質層之製作方法
WO2015074480A1 (zh) 边缘光滑的半导体衬底的制备方法
CN107195534B (zh) Ge复合衬底、衬底外延结构及其制备方法
CN102347267B (zh) 一种利用超晶格结构材料制备的高质量sgoi及其制备方法
TWI749928B (zh) 複合基板結構及其製造方法
US7776624B2 (en) Method for improving semiconductor surfaces
JP4943172B2 (ja) シリコンエピタキシャル膜を有するsos基板の形成法
JP2014067869A (ja) ヘテロエピタキシャル単結晶の製造方法、ヘテロ接合太陽電池の製造方法、ヘテロエピタキシャル単結晶、ヘテロ接合太陽電池
TW506008B (en) Semiconductor wafer manufacturing process