JPS60121715A - 半導体ウエハの接合方法 - Google Patents
半導体ウエハの接合方法Info
- Publication number
- JPS60121715A JPS60121715A JP23033683A JP23033683A JPS60121715A JP S60121715 A JPS60121715 A JP S60121715A JP 23033683 A JP23033683 A JP 23033683A JP 23033683 A JP23033683 A JP 23033683A JP S60121715 A JPS60121715 A JP S60121715A
- Authority
- JP
- Japan
- Prior art keywords
- polished
- bonding
- semiconductor wafers
- groove
- planes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、シリコンなどの半導体ウェハの接合方法に関
する。
する。
半導体ウェハのｍｌ上に、同種のまたは組成や不純物濃
度の異なる他の半導体層を形成する技術は、種々の方法
が知られている。例えば、化学蒸着法や物理蒸着法を応
用した気、相成長法、液相エピタキシャル成長法、合金
接合法、半田などの接着層を利用した接着法、などであ
る。
度の異なる他の半導体層を形成する技術は、種々の方法
が知られている。例えば、化学蒸着法や物理蒸着法を応
用した気、相成長法、液相エピタキシャル成長法、合金
接合法、半田などの接着層を利用した接着法、などであ
る。
しかしながら、従来の各種蒸着法では堆積速度が遅く、
例えば数１００μｍといった半導体層を形成しようとす
ると極めて長い時間を要するという問題がある。また異
種材料の接着層で半導体ウェハを接合する方法では、昇
温す名と接着層材料が半導体中に拡散したり、化合物を
生成して変質をおこすという不都合がある。半導体ウェ
ハ同志が異物の介在なしに直接接合できれば、これらの
問題は解決される。
例えば数１００μｍといった半導体層を形成しようとす
ると極めて長い時間を要するという問題がある。また異
種材料の接着層で半導体ウェハを接合する方法では、昇
温す名と接着層材料が半導体中に拡散したり、化合物を
生成して変質をおこすという不都合がある。半導体ウェ
ハ同志が異物の介在なしに直接接合できれば、これらの
問題は解決される。
本発明者らは、鏡面研磨した半導体ウェハの研磨面同志
を親水性処理した後、清浄な雰囲気下で圧接することに
より、半導体ウェハ同志がきわめて強固に接合すること
を見出し、これを先に提案している（特願昭５８−１５
９２７６号）。この方法ζこよれば、事実上異物の介在
なしに半導体ウェハの接合体が得られる。
を親水性処理した後、清浄な雰囲気下で圧接することに
より、半導体ウェハ同志がきわめて強固に接合すること
を見出し、これを先に提案している（特願昭５８−１５
９２７６号）。この方法ζこよれば、事実上異物の介在
なしに半導体ウェハの接合体が得られる。
ところが、数インチという大きい径の半導体ウェハの接
合にこの方法を用いた場合、ウェハの反りなどの影響で
全面接着が非常に難しいことがわかった。これは、接着
面の一部に残留ガスがとり残されることが主要な原因と
考えられる。
合にこの方法を用いた場合、ウェハの反りなどの影響で
全面接着が非常に難しいことがわかった。これは、接着
面の一部に残留ガスがとり残されることが主要な原因と
考えられる。
本発明は、大面積の半導体ウェハ同志であってもこれを
簡単かつ強固に接合することができる半導体ウェハの接
合方法を提供することを目的とする。
簡単かつ強固に接合することができる半導体ウェハの接
合方法を提供することを目的とする。
本発明は、鏡面研磨された半導体ウェハの研磨面同志を
、清浄な雰囲気下で直接接触させ圧迫することにより接
着させるに当って、接着すべき面の少くとも一方に溝を
設けておくことを特徴とする。なお、各研磨面は好まし
くは表面粗さ５００λ以下とする。またこれらの研磨面
は接着させる前に親水性化処理をすることが奸才しい。
、清浄な雰囲気下で直接接触させ圧迫することにより接
着させるに当って、接着すべき面の少くとも一方に溝を
設けておくことを特徴とする。なお、各研磨面は好まし
くは表面粗さ５００λ以下とする。またこれらの研磨面
は接着させる前に親水性化処理をすることが奸才しい。
このように、半導体ウェハの接着すべき面に溝を設けて
おけば、接着時に空気などのガスが面内に閉じ込められ
て接着を妨げることがなく、大口径の半導体ウェハでも
確実に全面接着することができる。形成される溝の形や
本数、方向などは必要に応じて選択されるべきである。
おけば、接着時に空気などのガスが面内に閉じ込められ
て接着を妨げることがなく、大口径の半導体ウェハでも
確実に全面接着することができる。形成される溝の形や
本数、方向などは必要に応じて選択されるべきである。
比較的小口径の半導体ウェハであれば、例えば血気
内中央で嘱差する十字線伏の溝が使われるであろう。多
数のペレットを得る大口径のウェハに応用する場合には
、将来のスクライブラインに合わせて溝を形成するのも
一方法である。溝のピッチを細かくすると、接着は容易
になるが、実質的な接着面積は当然小さくなる。溝の形
成には、ダイヤモンドブレード、化学エツチングなどが
使われる。溝の深さには特に制限はないが、ウェハの厚
みとの関係で余り深くするとこわれ易くなる。要するに
この溝は、接着面にガスが閉じ込められないように通気
道としての機能を有すればよく、少くとも一端がウェハ
周縁で外部に開口していればよい。ガスが接着面内に閉
じ込められるき、一時的に強固に接着されたとしても、
昇温による内部のガス膨張により容謳にはがれることに
なるからである。
数のペレットを得る大口径のウェハに応用する場合には
、将来のスクライブラインに合わせて溝を形成するのも
一方法である。溝のピッチを細かくすると、接着は容易
になるが、実質的な接着面積は当然小さくなる。溝の形
成には、ダイヤモンドブレード、化学エツチングなどが
使われる。溝の深さには特に制限はないが、ウェハの厚
みとの関係で余り深くするとこわれ易くなる。要するに
この溝は、接着面にガスが閉じ込められないように通気
道としての機能を有すればよく、少くとも一端がウェハ
周縁で外部に開口していればよい。ガスが接着面内に閉
じ込められるき、一時的に強固に接着されたとしても、
昇温による内部のガス膨張により容謳にはがれることに
なるからである。
本発明によれば、広い面積の半導体ウェハ同志を実質的
に異物の介在なしに強固に接合することができる。得ら
れた半導体接合体は、異物が介在しないため例えば半導
体自体の耐熱温度才で加熱することができ、各−半導体
デバイスの製造に広く応用することができる。
に異物の介在なしに強固に接合することができる。得ら
れた半導体接合体は、異物が介在しないため例えば半導
体自体の耐熱温度才で加熱することができ、各−半導体
デバイスの製造に広く応用することができる。
（１） 表面粗さ５００Ｘ以下に鏡面研磨された２イン
チ径のｎ型（１００）シリコンウェハ（厚さ６００μｍ
、比抵抗１Ω−ｃｍ ）を用意し、酸素中１１００℃で
３０分処理して、表面に６０００スの熱酸化膜を形成し
た。このウェハ表面にダイヤモンドブレードにより、深
さ１００μｍ ２幅４０μｍの溝を５ｍピッチで格子状
に形成した。次いで、フッ酸−硝酸−酢酸の混液で処理
して破砕層を除去した。次に４０％０％フッンモニウム
液に浸漬して酸化膜層を除去し、王水中で煮沸して表面
を親水性化処理した。
チ径のｎ型（１００）シリコンウェハ（厚さ６００μｍ
、比抵抗１Ω−ｃｍ ）を用意し、酸素中１１００℃で
３０分処理して、表面に６０００スの熱酸化膜を形成し
た。このウェハ表面にダイヤモンドブレードにより、深
さ１００μｍ ２幅４０μｍの溝を５ｍピッチで格子状
に形成した。次いで、フッ酸−硝酸−酢酸の混液で処理
して破砕層を除去した。次に４０％０％フッンモニウム
液に浸漬して酸化膜層を除去し、王水中で煮沸して表面
を親水性化処理した。
別に表面粗さ５００Ｘ以下に鏡面研磨された２インチ径
のｎ型（ｉｏｏ）シリコンウェハ（厚さ３００μｍ、比
抵抗６０１ノーｅｒｒ１ ）を用意シ、コレラ硫酸−過
酸化水素混液で洗浄処理した。
のｎ型（ｉｏｏ）シリコンウェハ（厚さ３００μｍ、比
抵抗６０１ノーｅｒｒ１ ）を用意シ、コレラ硫酸−過
酸化水素混液で洗浄処理した。
この二枚のウェハを更に純水中で充分に洗浄しシ１し
た後、フレオン乾燥し、ゴミ（＼過量２０個／ ｃｔｌ
ｉ Ｊ。
ｉ Ｊ。
下のクリーンルーム内で両者の研ＷｉｌｉＩ（一方は溝
が形成されている）を直接接触させて圧迫した。
が形成されている）を直接接触させて圧迫した。
この結果、強固なウェハ接合体が得られた。
この接合体を窒素中で１２００℃まで加熱したが何の変
化も認められなかった。才た赤外顕微鏡で接合面を観察
した結果、溝部以外はボイドなしに接合されていること
が確認された。
化も認められなかった。才た赤外顕微鏡で接合面を観察
した結果、溝部以外はボイドなしに接合されていること
が確認された。
（２）２インチ径で比抵抗５Ω−備のｐ型シリコンウエ
ハを用意した。両者とも、一方の面が表面粗さ５００八
以下に鏡面研磨されており、厚さは４００ ／’ｍであ
る。両ウェハの研磨面ｔｃ ３ｍ１１１゜ピッチで深さ
４０μｍ２幅１００ Ｉｉｍのすだれ状溝を化学エツチ
ングにより形成した。このエツチングのマスクにはホト
レジストを用い、エツチング液ζこはフッ酸−硝酸−酢
酸の混液を用いた。これらのウェハを硝酸中で煮沸しぬ
後、水洗、乾燥し、クリーンルーム内で両者の研磨面を
溝が互いに直交するように接触させ、圧迫して接着した
。
ハを用意した。両者とも、一方の面が表面粗さ５００八
以下に鏡面研磨されており、厚さは４００ ／’ｍであ
る。両ウェハの研磨面ｔｃ ３ｍ１１１゜ピッチで深さ
４０μｍ２幅１００ Ｉｉｍのすだれ状溝を化学エツチ
ングにより形成した。このエツチングのマスクにはホト
レジストを用い、エツチング液ζこはフッ酸−硝酸−酢
酸の混液を用いた。これらのウェハを硝酸中で煮沸しぬ
後、水洗、乾燥し、クリーンルーム内で両者の研磨面を
溝が互いに直交するように接触させ、圧迫して接着した
。
得られたウェハ接合体を窒素中で１１００℃まで加熱し
た後、溝に沿ってダイヤモンドブレードで分割し、３ｓ
＠口のダイオードペレットとした。いずれのダイオード
ペレットも十分な整流特性を示した。
た後、溝に沿ってダイヤモンドブレードで分割し、３ｓ
＠口のダイオードペレットとした。いずれのダイオード
ペレットも十分な整流特性を示した。
Claims (3)
- （１）２枚の半導体ウェハの表面を鏡面研磨し、少くと
も一方の半導体ウェハの研磨面に溝を設けて、これら２
枚の半導体ウェハの各研磨面同志を清浄な条件下で密着
させて直接接合することを特徴とする半導体ウェハの接
合方法。 - （２）鏡面研磨面の表面粗さが５００Ｘ以下である特許
請求の範囲第１項記載の半導体ウェハの接合方法。 - （３） 前記２枚の半導体ウェハを密着させる前に各研
磨面に親水性処理を施すようにした特許請求の範囲第１
項記載の半導体ウェハの接合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58230336A JPH061752B2 (ja) | 1983-12-06 | 1983-12-06 | 半導体ウエハの接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58230336A JPH061752B2 (ja) | 1983-12-06 | 1983-12-06 | 半導体ウエハの接合方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28395494A Division JPH07169659A (ja) | 1994-10-25 | 1994-10-25 | 半導体ウエハの接合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60121715A true JPS60121715A (ja) | 1985-06-29 |
| JPH061752B2 JPH061752B2 (ja) | 1994-01-05 |
Family
ID=16906240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58230336A Expired - Lifetime JPH061752B2 (ja) | 1983-12-06 | 1983-12-06 | 半導体ウエハの接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061752B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6271214A (ja) * | 1985-09-25 | 1987-04-01 | Toshiba Corp | 半導体基板の接合方法 |
| JPH023266A (ja) * | 1987-12-28 | 1990-01-08 | Motorola Inc | 導電性再結合層を有するバイポーラ半導体デバイス |
| JPH0361331U (ja) * | 1989-10-19 | 1991-06-17 | ||
| JPH05152263A (ja) * | 1991-11-25 | 1993-06-18 | Mitsubishi Materials Corp | 両面研磨機によるシリコンウエーハの片面研磨方法 |
| US5223450A (en) * | 1990-03-30 | 1993-06-29 | Nippon Soken, Inc. | Method of producing semiconductor substrate having dielectric separation region |
| US5313092A (en) * | 1989-05-12 | 1994-05-17 | Nippon Soken, Inc. | Semiconductor power device having walls of an inverted mesa shape to improve power handling capability |
| WO1994023444A2 (en) * | 1993-04-02 | 1994-10-13 | Harris Corporation | Bonded wafer processing with oxidative bonding |
| JPH07169659A (ja) * | 1994-10-25 | 1995-07-04 | Toshiba Corp | 半導体ウエハの接合方法 |
| US5461253A (en) * | 1988-09-30 | 1995-10-24 | Nippon Steel Inc. | Semiconductor substrate structure for producing two isolated circuits on a same substrate |
| US5989974A (en) * | 1997-05-30 | 1999-11-23 | Nec Corporation | Method of manufacturing a semiconductor device |
| JP2007184546A (ja) * | 2005-12-30 | 2007-07-19 | Samsung Electronics Co Ltd | シリコン直接接合方法 |
| JP2010135372A (ja) * | 2008-12-02 | 2010-06-17 | Sumco Corp | 半導体基板の金属汚染評価方法 |
| JP2022501641A (ja) * | 2018-09-25 | 2022-01-06 | レイセオン カンパニー | 光学材料を結合するロバストな方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5613773A (en) * | 1979-07-03 | 1981-02-10 | Licentia Gmbh | Fet and method of manufacturing same |
-
1983
- 1983-12-06 JP JP58230336A patent/JPH061752B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5613773A (en) * | 1979-07-03 | 1981-02-10 | Licentia Gmbh | Fet and method of manufacturing same |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6271214A (ja) * | 1985-09-25 | 1987-04-01 | Toshiba Corp | 半導体基板の接合方法 |
| JPH023266A (ja) * | 1987-12-28 | 1990-01-08 | Motorola Inc | 導電性再結合層を有するバイポーラ半導体デバイス |
| US5461253A (en) * | 1988-09-30 | 1995-10-24 | Nippon Steel Inc. | Semiconductor substrate structure for producing two isolated circuits on a same substrate |
| US5313092A (en) * | 1989-05-12 | 1994-05-17 | Nippon Soken, Inc. | Semiconductor power device having walls of an inverted mesa shape to improve power handling capability |
| JPH0361331U (ja) * | 1989-10-19 | 1991-06-17 | ||
| US5223450A (en) * | 1990-03-30 | 1993-06-29 | Nippon Soken, Inc. | Method of producing semiconductor substrate having dielectric separation region |
| JPH05152263A (ja) * | 1991-11-25 | 1993-06-18 | Mitsubishi Materials Corp | 両面研磨機によるシリコンウエーハの片面研磨方法 |
| WO1994023444A3 (en) * | 1993-04-02 | 1995-01-12 | Harris Corp | Bonded wafer processing with oxidative bonding |
| WO1994023444A2 (en) * | 1993-04-02 | 1994-10-13 | Harris Corporation | Bonded wafer processing with oxidative bonding |
| JPH07169659A (ja) * | 1994-10-25 | 1995-07-04 | Toshiba Corp | 半導体ウエハの接合方法 |
| US5989974A (en) * | 1997-05-30 | 1999-11-23 | Nec Corporation | Method of manufacturing a semiconductor device |
| JP2007184546A (ja) * | 2005-12-30 | 2007-07-19 | Samsung Electronics Co Ltd | シリコン直接接合方法 |
| JP2010135372A (ja) * | 2008-12-02 | 2010-06-17 | Sumco Corp | 半導体基板の金属汚染評価方法 |
| JP2022501641A (ja) * | 2018-09-25 | 2022-01-06 | レイセオン カンパニー | 光学材料を結合するロバストな方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH061752B2 (ja) | 1994-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101106072B (zh) | 直接接合电子学、光学或光电子学使用的两个基板的方法 | |
| US20080187757A1 (en) | Method of room temperature covalent bonding | |
| JPS60121715A (ja) | 半導体ウエハの接合方法 | |
| JPH04119626A (ja) | 接合ウェーハの製造方法 | |
| JP2002313689A (ja) | 貼り合せ基板の製造方法 | |
| JPH0677101A (ja) | 半導体基板及びその作製方法 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| WO2014142303A1 (ja) | 半導体デバイスの製造方法 | |
| Esser et al. | Improved Low-Temperature Si Si Hydrophilic Wafer Bonding | |
| JPS61285714A (ja) | 半導体構造の製造方法 | |
| US20090004825A1 (en) | Method of manufacturing semiconductor substrate | |
| JPH0246722A (ja) | 半導体装置の製造方法 | |
| JPS62122148A (ja) | 半導体基板 | |
| JPH07283382A (ja) | シリコン基板のはり合わせ方法 | |
| JP2846994B2 (ja) | 半導体ウェーハの貼合わせ方法 | |
| JPS61182215A (ja) | 半導体基板の製造方法 | |
| JPS60236210A (ja) | 半導体ウエハの接合方法 | |
| JPS61182216A (ja) | 半導体基板の接合方法 | |
| JPH02170514A (ja) | 半導体装置製造のためのシリコンウェーハ相互接着方法 | |
| JP2801672B2 (ja) | 半導体ウェハの製造方法 | |
| JP2003309101A (ja) | 貼り合せ基板の製造方法 | |
| JPS60236243A (ja) | 半導体基板の製造方法 | |
| JPS6271214A (ja) | 半導体基板の接合方法 | |
| JPS63127531A (ja) | 半導体装置の製造方法 | |
| JPH0479209A (ja) | Ｓｏｉ基板の製造方法 |