JPH02170514A - 半導体装置製造のためのシリコンウェーハ相互接着方法 - Google Patents
半導体装置製造のためのシリコンウェーハ相互接着方法Info
- Publication number
- JPH02170514A JPH02170514A JP1278779A JP27877989A JPH02170514A JP H02170514 A JPH02170514 A JP H02170514A JP 1278779 A JP1278779 A JP 1278779A JP 27877989 A JP27877989 A JP 27877989A JP H02170514 A JPH02170514 A JP H02170514A
- Authority
- JP
- Japan
- Prior art keywords
- wafers
- wafer
- bonding
- bonded
- nitrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 14
- 229910052710 silicon Inorganic materials 0.000 title claims description 13
- 239000010703 silicon Substances 0.000 title claims description 13
- 238000000034 method Methods 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 239000004065 semiconductor Substances 0.000 title claims description 3
- 235000012431 wafers Nutrition 0.000 claims abstract description 37
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 8
- 238000005202 decontamination Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 230000003588 decontaminative effect Effects 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 101150089916 Miox gene Proteins 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000012010 growth Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Adhesives Or Adhesive Processes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
全里■分国
この発明は、半導体装置の製造においてシリコン基板上
に１層以上のエピタキシアル層を成長させることにより
得られるウェーハに代えることができるウェーハを得る
ためにシリコンウェー八を互いに接着することよりなる
ＳＤＲ（シリコン直接接着（Ｓｉｌｉｃｏｎ Ｄｉｒｅ
ｃｔ Ｂｏｎｄｉｎｇ）方法に関する。
に１層以上のエピタキシアル層を成長させることにより
得られるウェーハに代えることができるウェーハを得る
ためにシリコンウェー八を互いに接着することよりなる
ＳＤＲ（シリコン直接接着（Ｓｉｌｉｃｏｎ Ｄｉｒｅ
ｃｔ Ｂｏｎｄｉｎｇ）方法に関する。
発里■宵景
ＳＤＢすなわちシリコンウェーハ直接接着技術は、ＳＯ
３（シリコン上シリコン）構造かｓｏｒ （絶縁体上シ
リコン）構造かのいずれかを得る可能性を与え、例えば
次の刊行物に記載されている：−エイチ・オーハシ（Ｈ
，０ｈａｓｈｉ）ら−「パワー装置（ｐｏｗｅｒ ｄｅ
ｖｉｃｅ）特性に及ぼすＳｉ−ウェーハ直接接着界面効
果の研究Ｊ ＩＥＤＭ ８７．６７８頁；−ジエイ・ビ
ー・ラスキー（Ｊ、 Ｂ、 Ｌａ５ｋｙ） −ｒｓｏｒ
技術のためのウェーハ接着ＪＡｐｐ１． Ｐｈｙｓ、
Ｌｅｔｔ。
３（シリコン上シリコン）構造かｓｏｒ （絶縁体上シ
リコン）構造かのいずれかを得る可能性を与え、例えば
次の刊行物に記載されている：−エイチ・オーハシ（Ｈ
，０ｈａｓｈｉ）ら−「パワー装置（ｐｏｗｅｒ ｄｅ
ｖｉｃｅ）特性に及ぼすＳｉ−ウェーハ直接接着界面効
果の研究Ｊ ＩＥＤＭ ８７．６７８頁；−ジエイ・ビ
ー・ラスキー（Ｊ、 Ｂ、 Ｌａ５ｋｙ） −ｒｓｏｒ
技術のためのウェーハ接着ＪＡｐｐ１． Ｐｈｙｓ、
Ｌｅｔｔ。
４８ （１）、 １９８６年１月６日；−エイチ・オー
ハシらｒ ＳＤＢ技術による改良された絶縁層分離装置
集積Ｊ 、ＩＥＤＭ ８６．２１０頁；−エイ・ナガカ
ワ（八、 Ｎａｇａｋａｗａ）らｒ １８００ Ｖバイ
ポーラ−モードモス電界効果トランジスタ：パワー装置
へのＳＤＢ技術の最初の適用Ｊ ｒｌＥＤＭ８６．２
２２頁； 一東芝特許出願ＪＰ ６２２２１１２号１９８６年３月
２４日出願。
ハシらｒ ＳＤＢ技術による改良された絶縁層分離装置
集積Ｊ 、ＩＥＤＭ ８６．２１０頁；−エイ・ナガカ
ワ（八、 Ｎａｇａｋａｗａ）らｒ １８００ Ｖバイ
ポーラ−モードモス電界効果トランジスタ：パワー装置
へのＳＤＢ技術の最初の適用Ｊ ｒｌＥＤＭ８６．２
２２頁； 一東芝特許出願ＪＰ ６２２２１１２号１９８６年３月
２４日出願。
ＳＯ３型構造によって、多数のエピタキシアル成長を代
替し、更にいっそう急激な変化を有するドーピング分布
を得ることが可能である。
替し、更にいっそう急激な変化を有するドーピング分布
を得ることが可能である。
ＳＯＩ型構造（２表面の少なくとも１面が酸化されてい
るシリコンウェー八同志の接着により得られる。）によ
って埋設酸化物を有する構造を得、かくして、例えば、
高電圧集積回路用又はモノリシックパワー装置用誘電体
絶縁をつくることを可能にすることができる。
るシリコンウェー八同志の接着により得られる。）によ
って埋設酸化物を有する構造を得、かくして、例えば、
高電圧集積回路用又はモノリシックパワー装置用誘電体
絶縁をつくることを可能にすることができる。
前記引用既知技術に従えば、接着方法は、次の段階：
Ａ）接着するウェーハの表面の鏡面研磨；Ｂ）いかなる
型のどのような汚染物又はいかなる異物をも除去するよ
うな仕方での研磨ウェーハの除染（除染工程中ウェーハ
を引き続き１１□５０４−Ｈ，Ｏ□混合物、ＩＦ溶液、
脱イオン水中に浸漬し次いで乾燥する。）； Ｃ）相互接着させるウェーハの表面間に異物が偶然侵入
することがないようにウェーハを清浄な雰囲気中それら
の研磨面を互いに密接させて周囲温度、大気圧下に置く
こと； Ｄ） １０００〜１２５０°Ｃの範囲内の温度での窒素
熱接着（ｎｉｔｒｏｇｅｎ ｔｈｅｒｍａｌ ｂｏｎｄ
ｉｎｇ） ；Ｅ）所望寸法の基板を得るように接着ウェ
ーハの厚さの低減の諸段階からなる。
型のどのような汚染物又はいかなる異物をも除去するよ
うな仕方での研磨ウェーハの除染（除染工程中ウェーハ
を引き続き１１□５０４−Ｈ，Ｏ□混合物、ＩＦ溶液、
脱イオン水中に浸漬し次いで乾燥する。）； Ｃ）相互接着させるウェーハの表面間に異物が偶然侵入
することがないようにウェーハを清浄な雰囲気中それら
の研磨面を互いに密接させて周囲温度、大気圧下に置く
こと； Ｄ） １０００〜１２５０°Ｃの範囲内の温度での窒素
熱接着（ｎｉｔｒｏｇｅｎ ｔｈｅｒｍａｌ ｂｏｎｄ
ｉｎｇ） ；Ｅ）所望寸法の基板を得るように接着ウェ
ーハの厚さの低減の諸段階からなる。
前記方法を実施する場合、極めてしばしば起こる一つの
問題は、ウェーハの接着面に沿っての非接着領域の生成
である。これは、熱処理を受けるウェーハの界面におけ
る窒素（Ｎ）の存在によるのであろう；実際、１０００
°Ｃ近くの温度では、窒素はケイ素原子と結合し、Ｎ−
Ｓｉ化合物を生成し、これが接着結合の生成を阻害し、
したがって接着の質を低下させる。
問題は、ウェーハの接着面に沿っての非接着領域の生成
である。これは、熱処理を受けるウェーハの界面におけ
る窒素（Ｎ）の存在によるのであろう；実際、１０００
°Ｃ近くの温度では、窒素はケイ素原子と結合し、Ｎ−
Ｓｉ化合物を生成し、これが接着結合の生成を阻害し、
したがって接着の質を低下させる。
発ユ至旦迫
この発明の目的は、前記問題をなくすることである。
溌」廊と１育
この目的のためにこの発明は、前記段階Ｃの後で段階り
の前に接着させる表面対の間に閉じ込められて残存する
いかなる空気をも除去するのに十分な真空度を有する真
空室中にウェーハを置く新たな段階を設ける。
の前に接着させる表面対の間に閉じ込められて残存する
いかなる空気をも除去するのに十分な真空度を有する真
空室中にウェーハを置く新たな段階を設ける。
光肌旦用綴
この発明の特徴は、次の非制限的例からいっそう明らか
となる。この例では、接着するウェーハを最初前記Ａ、
Ｂ及びＣで示した段階にかける。
となる。この例では、接着するウェーハを最初前記Ａ、
Ｂ及びＣで示した段階にかける。
次いで、これらを対にしてバスケット中に予備配置して
真空室中に入れる。圧力をＰ ＜ １０− ’ ｔｏｒ
ｒにしてウェーハの表面の間に閉じ込められて残るいか
なる空気をも完全に除去するように室内を真空にする。
真空室中に入れる。圧力をＰ ＜ １０− ’ ｔｏｒ
ｒにしてウェーハの表面の間に閉じ込められて残るいか
なる空気をも完全に除去するように室内を真空にする。
次いで、ウェーハを大気圧に戻す。このような条件下で
は大気圧がウェーハ対を互いに押圧しかくしてぴったり
接合する表面の間への空気（したがって窒素）の以後の
浸透を防止する。
は大気圧がウェーハ対を互いに押圧しかくしてぴったり
接合する表面の間への空気（したがって窒素）の以後の
浸透を防止する。
方法は、前記段階り及びＥを続ける。
この発明に従って得られた接着について実施した熱写真
分析は、この方法によって接触するウェーハの全表面に
わたって中断することなく分布する接着を達成し、その
結果方法の効果のかなりの増加が得られることが可能で
あることを示した。
分析は、この方法によって接触するウェーハの全表面に
わたって中断することなく分布する接着を達成し、その
結果方法の効果のかなりの増加が得られることが可能で
あることを示した。
前記方法は、各単結晶シリコンからなる２個のウェーハ
を互いに接着するのに、又は一方が単結晶シリコンから
なり、他方が多結晶シリコンの上層を有するシリコンか
らなる２個のウェーハを接着するのに用いることができ
る。
を互いに接着するのに、又は一方が単結晶シリコンから
なり、他方が多結晶シリコンの上層を有するシリコンか
らなる２個のウェーハを接着するのに用いることができ
る。
また、ＳＯＩ型構造を製造するために接着する表面の一
方又は両方が酸化されているシリコンウェーハを互いに
接着するのに用いることもできる。
方又は両方が酸化されているシリコンウェーハを互いに
接着するのに用いることもできる。
Claims (1)
- 【特許請求の範囲】 １、次の引き続く段階 ａ）接着するウェーハの表面の鏡面研磨； ｂ）研磨ウェーハの除染； ｃ）ウェーハをそれらの研磨面を互いに密接させて清浄
な雰囲気中に置くこと； ｄ）窒素熱接着； よりなる方法によってシリコンウェーハ同志を接着する
に当り、前記段階ｃ）及びｄ）の間に更に次の新たな段
階： −接着するウェーハを真空室に入れ接着する表面対の間
に残存するこん跡の空気をすべ て完全に除くような十分な準位の真空Ｌに すること； −次いでウェーハ上の圧力を最初の値に戻すことを行う
こと を特徴とする半導体装置製造のためのシリコンウェーハ
相互接着方法。 ２、前記真空準位に関し圧力Ｐが１０＾−＾７ｔｏｒｒ
より低い請求項１記載の接着方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT8806622A IT1230026B (it) | 1988-10-28 | 1988-10-28 | Processo di saldatura di fette di silicio fra loro, per la fabbricazione di dispositivi a semiconduttore |
| IT6622A/88 | 1988-10-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02170514A true JPH02170514A (ja) | 1990-07-02 |
Family
ID=11121548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1278779A Pending JPH02170514A (ja) | 1988-10-28 | 1989-10-27 | 半導体装置製造のためのシリコンウェーハ相互接着方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0366208A3 (ja) |
| JP (1) | JPH02170514A (ja) |
| IT (1) | IT1230026B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4036222A1 (de) * | 1990-11-14 | 1992-05-21 | Bosch Gmbh Robert | Verfahren zur herstellung von halbleiterelementen, insbesondere von dioden |
| US5503704A (en) * | 1993-01-06 | 1996-04-02 | The Regents Of The University Of California | Nitrogen based low temperature direct bonding |
| FR2935536B1 (fr) | 2008-09-02 | 2010-09-24 | Soitec Silicon On Insulator | Procede de detourage progressif |
| US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
| FR2961630B1 (fr) | 2010-06-22 | 2013-03-29 | Soitec Silicon On Insulator Technologies | Appareil de fabrication de dispositifs semi-conducteurs |
| US8338266B2 (en) | 2010-08-11 | 2012-12-25 | Soitec | Method for molecular adhesion bonding at low pressure |
| FR2964193A1 (fr) | 2010-08-24 | 2012-03-02 | Soitec Silicon On Insulator | Procede de mesure d'une energie d'adhesion, et substrats associes |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61182216A (ja) * | 1985-02-08 | 1986-08-14 | Toshiba Corp | 半導体基板の接合方法 |
| JPH0770475B2 (ja) * | 1985-02-08 | 1995-07-31 | 株式会社東芝 | 半導体基板の製造方法 |
| JPH0783050B2 (ja) * | 1985-06-21 | 1995-09-06 | 株式会社東芝 | 半導体素子の製造方法 |
| JP2633536B2 (ja) * | 1986-11-05 | 1997-07-23 | 株式会社東芝 | 接合型半導体基板の製造方法 |
-
1988
- 1988-10-28 IT IT8806622A patent/IT1230026B/it active
-
1989
- 1989-10-26 EP EP19890202692 patent/EP0366208A3/en not_active Withdrawn
- 1989-10-27 JP JP1278779A patent/JPH02170514A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0366208A2 (en) | 1990-05-02 |
| EP0366208A3 (en) | 1991-03-06 |
| IT8806622A0 (it) | 1988-10-28 |
| IT1230026B (it) | 1991-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4771016A (en) | Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor | |
| JP2857802B2 (ja) | ２個の物体を一体に連結する方法 | |
| JPH05251292A (ja) | 半導体装置の製造方法 | |
| JP2000036584A (ja) | 回路デバイスとその製造方法 | |
| JPH04119626A (ja) | 接合ウェーハの製造方法 | |
| US20030089950A1 (en) | Bonding of silicon and silicon-germanium to insulating substrates | |
| RU2217842C1 (ru) | Способ изготовления структуры кремний-на-изоляторе | |
| JPH02170514A (ja) | 半導体装置製造のためのシリコンウェーハ相互接着方法 | |
| JPS60121715A (ja) | 半導体ウエハの接合方法 | |
| JP3528880B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPS62122148A (ja) | 半導体基板 | |
| JPH05235007A (ja) | 半導体基板の製造方法 | |
| JP3570530B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JPH05109678A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH01302740A (ja) | 誘電体分離半導体基板およびその製造方法 | |
| JPS63246841A (ja) | シリコン結晶体の誘電体分離法 | |
| JPH0691006B2 (ja) | 半導体ウエハの接合方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPS61182216A (ja) | 半導体基板の接合方法 | |
| JPH0774328A (ja) | Ｓｏｉ基板 | |
| JPH08316442A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH0479209A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH07335513A (ja) | 半導体基板の製造方法 | |
| JPH071791B2 (ja) | 半導体基板の製造方法 | |
| JPS61183949A (ja) | 半導体装置の製造方法 |