JPH07335513A - 半導体基板の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 厚さが不均一な半導体基板を用いても薄膜部
の厚さを均一化できるとともに、基板ごとに薄膜部形成
のための基板除去終了位置を変更する面倒な作業が不要
にでき、しかも両基板の密着後のボイドの検出を魔鏡を
使って簡単に行うことができる半導体基板の製造方法を
提供することにある。 【構成】 単結晶シリコン基板１の鏡面１ａ側に酸化シ
リコン膜２を形成するとともにその上にレジスト３を形
成し、基板１におけるレジスト３が形成された面を加工
装置のチャックテーブル４に固定し、基板１における他
方の面を研削して基板１を均一なる所定の厚さにする。
酸化シリコン膜２とレジスト３を除去し、基板１の鏡面
１ａと、単結晶シリコン基板の鏡面とを酸化シリコン膜
を介在した状態で貼り合わせ、その基板の貼り合わせ面
でない他方の面を、研削および鏡面研磨して基板を薄膜
化する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体基板の製造方
法に係り、より詳しくは、２枚の半導体基板（ウェハ）
を直接接合させて基板を作る、いわゆる貼り合わせ法に
よる半導体基板の製造方法に関するものである。

【０００２】

【従来の技術】従来、２枚のウェハの貼り合わせによる
半導体基板の製造方法が知られている。この技術を用い
て、ＳＯＩ（Ｓilicon Ｏn Ｉnsulator）構造の半導体
基板やＰＮ接合構造の半導体基板や同じ導電型で不純物
濃度が異なる構造の半導体基板の製造が行われている
（例えば、特開平３−２２４２４９号公報）。ＳＯＩ構
造の半導体基板の製造方法を簡単に説明すると、図１９
に示すように、単結晶シリコン基板２０を用意し、図２
０に示すように、貼り合わせる２枚の単結晶シリコン基
板２０，２１の一方、あるいは両方の表面に酸化シリコ
ン膜２２を形成する。そして、その表面にシラノール基
（−ＯＨ基）あるいは水分子を吸着させる処理を行った
後、両基板２０，２１を重ね合わせて密着し熱処理を施
す。これにより、２枚の単結晶シリコン基板２０，２１
は接合される。引き続き、図２１に示すように、接合さ
れた単結晶シリコン基板２０，２１の一方の面から研磨
加工（研削、続いてミラーポリッシング）を行うことに
より、図２２に示すように、所望の厚さのＳＯＩ領域、
即ち、酸化シリコン膜２２上に薄膜化された単結晶シリ
コン層２３を形成することができる。ここで、貼り合わ
せた２枚の基板２０，２１のうち、研磨加工を施す基板
２１（ＳＯＩ領域となる）をボンドウエハ、そしてこの
ＳＯＩ領域を酸化シリコン膜２２を介して支持する基板
２０をベースウエハとよぶことにする。

【０００３】

【発明が解決しようとする課題】しかしながら、図２１
に示すように、貼り合わせ後の研磨加工はベースウエハ
２０を基準にして加工を行うことになる。即ち、高精度
な加工が可能な研磨加工装置（研削盤、ポリッシュ盤）
は、ベースウエハ２０側を高平坦度のチャックテーブル
２４に吸着させ、この吸着面とできる限り研磨加工面が
平行となるように加工する。従って、図２３に示すよう
にベースウエハ２０の厚さばらつきが大きいと、図２４
に示すようにウエハ２０，２１を貼り合わせて、図２５
に示すように研磨加工を行う際に、たとえ高精度な加工
のできる研磨加工装置で加工をしても、図２６に示すよ
うに、できあがりのＳＯＩ領域の厚さばらつきは大きく
なる。従って、ベースウエハ２０としてＴＴＶ（Ｔotal
Ｔhickness Ｖariation；ウエハ面内での厚さの最大
値と最小値の差）の小さなウエハを使わなければ、ＳＯ
Ｉ領域の厚さばらつきを小さくすることはできない。し
かし、汎用の市販ウエハはＴＴＶで１μｍ以上、しかも
その値はかなりばらついているため、ＳＯＩ領域の厚さ
ばらつきを小さくすることは困難である。

【０００４】又、ウエハの厚さもウエハごとにばらつき
があるため（±１５μｍ）、図２１に示すように、貼り
合わせ後の研磨加工（特に研削加工）において、ＳＯＩ
厚を全てのウエハで等しくするためには、ウエハごとに
基板除去終了位置Ｌ、即ち、チャックテーブル２４とＳ
ＯＩ領域の上面との距離Ｈ１をベースウエハ２０の厚さ
を基にして変更（調整）しなければならない。

【０００５】さらに、汎用の市販ウエハは一方の面だけ
が平坦（鏡面）となっているためこの面を貼り合わせる
と、接合された基板の面は両面とも平坦ではないため密
着後のボイド（未接合部）の検出を、評価方法として簡
単である魔鏡で行うことができない。

【０００６】そこで、この発明の目的は、厚さが不均一
な半導体基板を用いても薄膜部の厚さを均一化できると
ともに、基板ごとに薄膜部形成のための基板除去終了位
置を変更する面倒な作業が不要にでき、しかも両基板の
密着後のボイドの検出を魔鏡を使って簡単に行うことが
できる半導体基板の製造方法を提供することにある。

【０００７】

【課題を解決するための手段】請求項１に記載の発明
は、少なくとも一方の面が鏡面研磨された第１半導体基
板の鏡面側に保護膜を形成する第１工程と、前記第１半
導体基板における保護膜が形成された面を加工装置のチ
ャックテーブルに固定し、第１半導体基板における他方
の面を研削して該第１半導体基板を均一なる所定の厚さ
にする第２工程と、前記保護膜を除去する第３工程と、
前記第１半導体基板の鏡面と、少なくとも一方の面が鏡
面研磨された第２半導体基板の鏡面のうち、少なくとも
一方の鏡面に絶縁膜を形成した後、当該絶縁膜を介在し
た状態で第１半導体基板の鏡面と第２半導体基板の鏡面
とを貼り合わせて貼り合わせ基板を形成する第４工程
と、前記貼り合わせ基板における第１半導体基板を加工
装置のチャックテーブルに固定し、前記貼り合わせ基板
における第２半導体基板を研削および鏡面研磨して該第
２半導体基板を薄膜化する第５工程とを有する半導体基
板の製造方法をその要旨とする。

【０００８】請求項２に記載の発明は、少なくとも一方
の面が鏡面研磨された第１半導体基板の鏡面側に保護膜
を形成する第１工程と、前記第１半導体基板における保
護膜が形成された面を加工装置のチャックテーブルに固
定し、第１半導体基板における他方の面を研削して該第
１半導体基板を均一なる所定の厚さにする第２工程と、
前記保護膜を除去する第３工程と、前記第１半導体基板
の鏡面と、少なくとも一方の面が鏡面研磨された第２半
導体基板の鏡面とを貼り合わせて貼り合わせ基板を形成
する第４工程と、前記貼り合わせ基板における第１半導
体基板を加工装置のチャックテーブルに固定し、前記貼
り合わせ基板における第２半導体基板を研削および鏡面
研磨して該第２半導体基板を薄膜化する第５工程とを有
する半導体基板の製造方法をその要旨とする。

【０００９】請求項３に記載の発明は、請求項１または
２に記載の発明における前記保護膜としてレジスト剤を
用いた半導体基板の製造方法をその要旨とする。請求項
４に記載の発明は、請求項１または２に記載の発明にお
ける前記第２工程が、第１半導体基板における他方の面
を研削した後、同面を鏡面研磨する処理を含むものであ
る半導体基板の製造方法をその要旨とする。

【００１０】

【作用】請求項１に記載の発明は、第１工程により、少
なくとも一方の面が鏡面研磨された第１半導体基板の鏡
面側に保護膜が形成され、第２工程により、第１半導体
基板における保護膜が形成された面が加工装置のチャッ
クテーブルに固定され、第１半導体基板における他方の
面が研削されて第１半導体基板が均一なる所定の厚さに
なる。

【００１１】この第２工程において、貼り合わせ面とな
る第１半導体基板の鏡面が保護膜にて保護されており、
鏡面にボイド発生の原因となる汚染や傷がつくことが回
避される。又、この第２工程において、第１半導体基板
が均一なる所定厚さとなる。

【００１２】そして、第３工程より、保護膜が除去さ
れ、第４工程により、第１半導体基板の鏡面と、少なく
とも一方の面が鏡面研磨された第２半導体基板の鏡面の
うち、少なくとも一方の鏡面に絶縁膜が形成された後、
絶縁膜を介在した状態で第１半導体基板の鏡面と第２半
導体基板の鏡面とが貼り合わされて貼り合わせ基板が形
成される。

【００１３】この第４工程において、第１半導体基板の
一面が第１工程にて研削され平坦化されているので、こ
の第１半導体基板の平坦面を用いて第１，第２半導体基
板の密着後のボイドの検出が魔鏡を使って簡単に行われ
る。

【００１４】さらに、第５工程により、貼り合わせ基板
における第１半導体基板が加工装置のチャックテーブル
に固定され、貼り合わせ基板における第２半導体基板が
研削および鏡面研磨されて第２半導体基板が薄膜化され
る。

【００１５】この第５工程において、第１半導体基板の
厚さが均一となっているので、第２半導体基板も研削お
よび鏡面研磨により均一な厚さの薄膜とすることができ
る。又、第１半導体基板が所定厚さ（所定値）となって
いるので、基板ごとに薄膜部形成のための基板除去終了
位置を変更する面倒な作業が不要となる。

【００１６】請求項２に記載の発明は、第１工程によ
り、少なくとも一方の面が鏡面研磨された第１半導体基
板の鏡面側に保護膜が形成され、第２工程により、第１
半導体基板における保護膜が形成された面が加工装置の
チャックテーブルに固定され、第１半導体基板における
他方の面が研削されて第１半導体基板が均一なる所定の
厚さになる。

【００１７】この第２工程において、貼り合わせ面とな
る第１半導体基板の鏡面が保護膜にて保護されており、
鏡面にボイド発生の原因となる汚染や傷がつくことが回
避される。又、この第２工程において、第１半導体基板
が均一なる所定厚さとなる。

【００１８】そして、第３工程より、保護膜が除去さ
れ、第４工程により、第１半導体基板の鏡面と少なくと
も一方の面が鏡面研磨された第２半導体基板の鏡面とが
貼り合わされて貼り合わせ基板が形成される。

【００１９】この第４工程において、第１半導体基板の
一面が第１工程にて研削され平坦化されているので、こ
の第１半導体基板の平坦面を用いて第１，第２半導体基
板の密着後のボイドの検出が魔鏡を使って簡単に行われ
る。

【００２０】さらに、第５工程により、貼り合わせ基板
における第１半導体基板が加工装置のチャックテーブル
に固定され、貼り合わせ基板における第２半導体基板が
研削および鏡面研磨されて第２半導体基板が薄膜化され
る。

【００２１】この第５工程において、第１半導体基板の
厚さが均一となっているので、第２半導体基板も研削お
よび鏡面研磨により均一な厚さの薄膜とすることができ
る。又、第１半導体基板が所定厚さ（所定値）となって
いるので、基板ごとに薄膜部形成のための基板除去終了
位置を変更する面倒な作業が不要となる。

【００２２】請求項３に記載の発明は、請求項１または
２に記載の発明の作用に加え、保護膜としてレジスト剤
が用いられる。このレジスト剤は通常の半導体製造工程
にて一般的に用いられているものであってコスト的に有
利であり、又、膜厚の均一性に優れている。

【００２３】請求項４に記載の発明は、請求項１または
２に記載の発明の作用に加え、第２工程において第１半
導体基板における他方の面を研削した後、同面が鏡面研
磨される。よって、魔鏡によるボイド検出がより正確に
行われる。

【００２４】

【実施例】

（第１実施例）以下、この発明を具体化した第１実施例
を図面に従って説明する。

【００２５】本実施例は、ＳＯＩ構造の半導体基板に具
体化したものであり、図１〜図９はその製造工程順にお
ける基板の要部断面を示している。以下に、本実施例の
半導体基板の製造工程を順に説明する。

【００２６】図１に示すように、ベースウエハとなる第
１半導体基板としての単結晶シリコン基板１を用意す
る。この単結晶シリコン基板１は少なくとも一方の面が
鏡面研磨されている。本実施例では、厚さがばらつく
（ＴＴＶ：大）市販ウエハを使用しており、単結晶シリ
コン基板１の上面のみが鏡面１ａとなっている。

【００２７】そして、図２に示すように、該基板１の鏡
面１ａに５０〜１５００ｎｍの厚さの酸化シリコン膜２
を熱酸化あるいはＣＶＤにより形成する。この酸化シリ
コン膜２により、後工程のレジスト塗布工程においてレ
ジストのシリコン基板に対する密着性が向上し、又、酸
化シリコン膜２は鏡面１ａの汚染や傷つき防止の機能を
も有する。ここで、熱酸化によって酸化シリコン膜２を
形成する場合において、その厚さばらつきは、例えば厚
さ６００ｎｍの酸化シリコン膜を形成する場合、３σ
（σ；標準偏差）で７ｎｍと±１％となり、厚さばらつ
きは小さい。

【００２８】尚、鏡面１ａ（シリコン面）に直接、レジ
ストを塗布してもシリコン表面と密着力が強いレジスト
剤を使う場合等は、この酸化シリコン膜２の形成は必ず
しも必要ではない。

【００２９】その後、図３に示すように、酸化シリコン
膜２の上面に、保護膜としてのレジスト（主成分；ポリ
珪皮酸ビニル等）３を塗布する。このときのレジスト３
は、ネガでもポジでもどちらでもよく、厚さは５０ｎｍ
以上とする。塗布の方法はホトリソグラフィプロセスで
行われている方法と同じでよいが、保護性を向上させる
ために厚く塗布する場合は、塗布時のウエハ（単結晶シ
リコン基板１）の回転数を下げるとレジストの厚さにば
らつきが生じるため、高回転で２度、あるいは３度と重
ねて塗布することで厚くする方がよい。３度の重ね塗り
で厚さ３６００ｎｍのレジストを形成した場合では、そ
の厚さばらつきは３σで１０５ｎｍと３％の厚さばらつ
きしかなく、膜厚の均一性は非常によい。又、レジスト
の保護性をさらに向上させるとともに、後述する単結晶
シリコン基板１の研磨加工工程においてウエハ面内に不
均一な圧力が加わることによるレジストの不均一な変形
でのレジストの厚さばらつきを生じさせないようにする
ために、塗布後のベーキング温度を上げる、またはベー
キング時間を長くする、あるいは紫外線を照射して硬化
させる等の処置を行ってもよい。

【００３０】次に、図４に示すように、ウエハを研削す
る研削加工装置のチャックテーブル４上に、単結晶シリ
コン基板１におけるレジスト３を塗布した面が当接する
ように同基板１を載置する。研削加工装置のチャックテ
ーブル４は、テーブル面の高平坦度と高剛性を確保する
ために一般的にセラミックで構成されており、通気性の
ないセラミック４ａに通気性のあるセラミック（ポーラ
スセラミック）４ｂが嵌め込まれた構造となっている。
このポーラスセラミック４ｂ上に単結晶シリコン基板１
が載置され、ポーラスセラミック４ｂを通して真空引き
することで単結晶シリコン基板１がチャックテーブル４
上に固定される。

【００３１】そして、研削加工装置により、単結晶シリ
コン基板１の上面側（酸化シリコン膜２およびレジスト
３の無い面）を研削加工して、図５に示すように、単結
晶シリコン基板１を均一なる所定の厚さにする。高精度
加工のできる研削盤では、この研削加工により単結晶シ
リコン基板１のＴＴＶを０．５μｍ以下にすることがで
きる。

【００３２】このとき、単結晶シリコン基板１の鏡面１
ａとチャックテーブル４との間にレジスト３（保護膜）
がなければ、チャックテーブル４からの単結晶シリコン
基板１の脱着時、または加工中のズレ等によって単結晶
シリコン基板１の鏡面１ａには傷が発生する。しかし、
図４に示すように、本実施例ではチャックする面にレジ
スト３が保護膜として形成されているため単結晶シリコ
ン基板１の鏡面１ａには傷はつかない。又、単結晶シリ
コン基板１の鏡面１ａがレジスト３にて保護されている
ので汚染されることもない。高精度加工のできる研削盤
を使って加工すれば、酸化シリコン膜２およびレジスト
３の膜厚の均一性がよいため、平坦度がよく、しかも基
板ごと（ウエハごと）の厚さばらつきの小さなベースウ
エハを作製することができる。

【００３３】次に、図６に示すように、レジスト３を例
えばＨ₂ ＳＯ₄ ：Ｈ₂ Ｏ₂ ＝４：１の混合液で除去し、
続いて酸化シリコン膜２を例えばＨＦ：Ｈ₂ Ｏ＝１：１
０の混合液により除去する。このようにして、均一なる
所定厚さとなった単結晶シリコン基板１、即ち、貼り合
わせ基板でのベースウエハが製造される。

【００３４】次に、図７に示すように、少なくとも一方
の面を鏡面研磨したボンドウエハとなる第２半導体基板
としての単結晶シリコン基板５を用意する。そして、単
結晶シリコン基板１と単結晶シリコン基板５の少なくと
も一方の基板を熱酸化することで、単結晶シリコン基板
１の鏡面１ａと単結晶シリコン基板５の鏡面５ａのうち
少なくとも一方の鏡面に絶縁膜としての酸化シリコン膜
６を１００〜２０００ｎｍ形成する。

【００３５】そして、単結晶シリコン基板１と単結晶シ
リコン基板５を、例えばＮＨ₄ ＯＨ：Ｈ₂ Ｏ₂ ：Ｈ₂ Ｏ
＝１：１：４の混合液による有機物の除去、ＨＣｌ：Ｈ
₂ Ｏ ₂ ：Ｈ₂ Ｏ＝１：１：４の混合液による金属汚染の
除去および純水洗浄を順次施すことにより、十分洗浄す
る。その後、図７に示したように、単結晶シリコン基板
１のレジスト３で保護した側である鏡面１ａ側（熱酸化
した場合は、酸化シリコン膜面となる）と単結晶シリコ
ン基板５の鏡面５ａ側（熱酸化した場合は、酸化シリコ
ン膜面となる）を密着させる。

【００３６】ここで、シリコン基板を密着させる前の密
着のための洗浄処理およびその後の基板１，５の密着処
理について詳細に説明しておく。この洗浄は双方の基板
１，５に酸化シリコン膜が形成されている場合にはすで
に表面が親水性となっているため、パーティクルの除去
と水分子、シラノール基の表面への吸着を目的とした純
水の洗浄をするだけでもよい。又、片方のシリコン基板
のみに酸化シリコン膜が形成れている場合には、酸化シ
リコン膜が形成されていないシリコン基板を、例えばＨ
₂ ＳＯ₄ ：Ｈ₂ Ｏ₂ ＝４：１の混合液等の酸性溶液中へ
の浸漬等によって基板表面に１〜１００ｎｍ程度の酸化
層を形成して親水性を持たせ、純水にて洗浄する。酸化
シリコン膜が形成されているシリコン基板については純
水のみの洗浄でもよい。その後、スピン等の乾燥を行
い、基板表面に吸着する水分量を制御する。

【００３７】そして、酸化シリコン膜６を介在した状態
で２枚の基板１，５の鏡面を密着させる。その結果、２
枚の基板１，５は表面に形成されたシラノール基および
表面に吸着した水分子の水素結合により密着する。

【００３８】引き続き、このようして密着されたシリコ
ン基板１，５に対し、ボイドの有無の評価を行う。この
評価は、単結晶シリコン基板１における研削加工を施し
た面１ｂを魔鏡で観察すれば容易にボイドの検出ができ
る。そして、ボイドがある場合はこの時点で基板１，５
を剥して再度密着させる工程を行えばよい。

【００３９】ボイドの評価は、魔鏡の他に超音波探傷
法、赤外光によるもの、Ｘ線トポグラフ法等がある。し
かし、超音波探傷法は、基板を水等の中に入れなければ
ならずしかも測定時間もかかる。又、赤外光による検出
では、分解能が悪く小さなボイドが検出できない（詳し
くは、ウエハにドープされている不純物濃度によって異
なる）。さらに、Ｘ線トポグラフでは、時間と手間がか
かる。魔鏡以外のボイド評価方法では、このような問題
があり、魔鏡が最も簡単でウエハを汚染する可能性の小
さな評価方法である。本実施例では、単結晶シリコン基
板１における貼り合わせ面とは反対の面に対し研削加工
を施すことにより平坦化しているので、この魔鏡による
検査を行うことができる。

【００４０】さらに、この接着した基板１および５を例
えば１０Ｔｏｒｒ以下の真空中にて乾燥させる。その
後、基板１，５に例えば窒素、アルゴン等の不活性雰囲
気中、あるいはドライＯ₂ 、ウエットＯ₂ 、Ｈ₂ ／Ｏ₂
混合燃焼気体中で１１００℃以上、１時間以上の熱処理
を施すことにより、接着面において脱水縮合反応が起
き、２枚の基板１，５が直接接合されて一体化する。そ
の結果、貼り合わせ基板７が形成される。

【００４１】引き続き、図８に示すように、研削加工装
置のチャックテーブル８上に、貼り合わせ基板７におけ
る単結晶シリコン基板１が同チャックテーブル８と接す
るように貼り合わせ基板７を載置する。そして、前述し
た真空引きによりチャックテーブル８に固定する。さら
に、単結晶シリコン基板１をベースウエハとして単結晶
シリコン基板５をその表面５ｂ（上面）側から所望の厚
さになるまで研削し、さらに、ＣＭＰ（ケミカル・メカ
ニカル・ポリッシング）によるミラーポリッシュ（鏡面
研磨）を行い単結晶シリコン基板５を薄膜化する。この
とき、ベースとなる基板、すなわち単結晶シリコン基板
１のＴＴＶが貼り合わせ前の加工によって小さくなって
いるため、単結晶シリコン基板１の加工面１ｂを基準と
して同加工面１ｂと平行になるように高精度な研削、お
よびミラーポリッシング加工が行われる。その結果、図
９に示すように、ＳＯＩの厚さのばらつきが小さな半導
体基板を得ることができる。つまり、単結晶シリコン基
板１の厚さが均一となっているので、単結晶シリコン基
板５も研削および鏡面研磨により均一な厚さの薄膜とす
ることができる。又、この加工において、ベースウエハ
である単結晶シリコン基板１の厚さがそろっているた
め、加工する貼り合わせ基板７のＳＯＩ厚をすべて等し
くなるように加工する際に、加工後の厚さの設定値を基
板ごと（ウエハごと）に変更する必要はなくなる。つま
り、単結晶シリコン基板１が所定厚さ（目標値に対し±
１μｍ）となっているので、図８に示すように、基板ご
とに薄膜部形成のための基板除去終了位置Ｌ、即ち、チ
ャックテーブル８とＳＯＩ領域の上面との距離Ｈ１を変
更（調整）する面倒な作業が不要となる。

【００４２】このように本実施例では、少なくとも一方
の面が鏡面研磨された単結晶シリコン基板１の鏡面１ａ
側にレジスト３を形成し（第１工程）、単結晶シリコン
基板１におけるレジスト３が形成された面を加工装置の
チャックテーブル４に固定し、単結晶シリコン基板１に
おける他方の面を研削して該単結晶シリコン基板１を均
一なる所定の厚さにし（第２工程）、レジスト３を除去
し（第３工程）、単結晶シリコン基板１の鏡面１ａと、
少なくとも一方の面が鏡面研磨された単結晶シリコン基
板５の鏡面５ａのうち、少なくとも一方の鏡面に酸化シ
リコン膜６を形成した後、酸化シリコン膜６を介在した
状態で単結晶シリコン基板１の鏡面１ａと単結晶シリコ
ン基板５の鏡面５ａとを貼り合わせて貼り合わせ基板７
を形成し（第４工程）、貼り合わせ基板７における単結
晶シリコン基板１を加工装置のチャックテーブル８に固
定し、貼り合わせ基板７における単結晶シリコン基板５
を研削および鏡面研磨して該単結晶シリコン基板５を薄
膜化した（第５工程）。

【００４３】よって、第２工程において、貼り合わせ面
となる単結晶シリコン基板１の鏡面１ａがレジスト３に
て保護されており、鏡面１ａにボイド発生の原因となる
汚染や傷がつくことが回避される。又、この第２工程に
おいて、単結晶シリコン基板１が均一なる所定厚さとな
る。第４工程において、単結晶シリコン基板１の一面が
第１工程にて研削され平坦化されているので、この単結
晶シリコン基板１の平坦面を用いて単結晶シリコン基板
１，５の密着後のボイドの検出が魔鏡を使って簡単に行
われる。さらに、第５工程において、単結晶シリコン基
板１の厚さが均一となっているので、単結晶シリコン基
板５も研削および鏡面研磨により均一な厚さの薄膜とす
ることができる。又、単結晶シリコン基板１が所定厚さ
（所定値）となっているので、基板ごとに薄膜部形成の
ための基板除去終了位置を変更する面倒な作業が不要と
なる。

【００４４】さらに、保護膜としてレジスト剤が用いら
れ、このレジスト剤は通常の半導体製造工程にて一般的
に用いられているものであってコスト的に有利であり、
又、膜厚の均一性に優れている。

【００４５】尚、本実施例の応用として、図５に示す単
結晶シリコン基板１の研削後にミラーポリッシュ（鏡面
研磨）を行ってもよい。つまり、図５に示す研削加工後
の加工面１ｂは研削条痕、すなわち微小な凹凸のある面
となっているが、これを平坦化するために、さらにＣＭ
Ｐ（ケミカル・メカニカル・ポリッシング）によるミラ
ーポリッシュ（鏡面研磨）を行う。ミラーポリッシュす
る装置も加工精度を向上させるために研削加工装置と同
様にセラミックのチャックテーブルに基板１を固定して
加工するが、この場合もレジスト３が保護膜となってい
るため、鏡面１ａに傷の発生はない。尚、ミラーポリッ
シュ加工は一般的に除去する厚さが厚くなるほどＴＴＶ
は悪化するため、厚さで２０００ｎｍ以下の除去にする
ことが望ましい。このように、前記第２工程において単
結晶シリコン基板１における他方の面を研削した後、同
面を鏡面研磨することにより、魔鏡によるボイド検出を
より正確に行うことができる。 （第２実施例）次に、第２実施例を第１実施例との相違
点を中心に説明する。

【００４６】本実施例は、同じ導電型（Ｎ型）で不純物
濃度が異なる構造（Ｎ⁺ とＮ^- ）の半導体基板に具体化
したものであり、図１０〜図１８はその製造工程順にお
ける基板の要部断面を示している。

【００４７】以下に、本実施例の半導体基板の製造工程
を順に説明する。図１０に示すように、ベースウエハと
して例えば砒素が高濃度にドープされた第１半導体基板
としてのＮ⁺ 型単結晶シリコン基板９を用意する。この
単結晶シリコン基板９は少なくとも一方の面が鏡面研磨
されている。本実施例では、厚さがばらつく（ＴＴＶ：
大）市販ウエハを使用しており、単結晶シリコン基板９
の上面のみが鏡面９ａとなっている。そして、図１１に
示すように、単結晶シリコン基板９の鏡面９ａ側に酸化
シリコン膜１０を形成するとともに、図１２に示すよう
に、酸化シリコン膜１０上に保護膜としてのレジスト
（主成分；ポリ珪皮酸ビニル等）１１を形成する。さら
に、図１３に示すように、単結晶シリコン基板９におけ
るレジスト１１が形成された面を研削加工装置のチャッ
クテーブル４に固定する。その後、単結晶シリコン基板
９における他方の面を研削して、図１４に示すように、
単結晶シリコン基板９を均一なる所定の厚さにする。さ
らに、図１５に示すように、レジスト１１および酸化シ
リコン膜１０を除去する。

【００４８】次に、図１６に示すように、ボンドウエハ
となる第２半導体基板としての低濃度に例えばリンがド
ープされたＮ^- 型単結晶シリコン基板１２を用意する。
この基板１２は少なくとも一方の面が鏡面研磨されてい
る。そして、本実施例では第１実施例とは異なり酸化シ
リコン膜を形成しない貼り合わせであるため、単結晶シ
リコン基板９および単結晶シリコン基板１２を、例えば
Ｈ₂ ＳＯ₄ ：Ｈ₂ Ｏ₂＝４：１の混合液等の酸性溶液中
への浸漬等によって基板表面に１〜１００ｎｍ程度の酸
化層を形成して親水性を持たせ、純水にて洗浄する。次
に、スピン等の乾燥を行い、基板表面に吸着する水分を
制御した後、図１６に示したように、これら２枚の基板
９，１２の鏡面同志を密着させる。これにより２枚の基
板９，１２は表面に形成されたシラノール基および表面
に吸着した水分子の水素結合により密着される。又は、
単結晶シリコン基板９および単結晶シリコン基板１２
に、例えば４９％のふっ化水素水溶液中へ浸漬によって
基板表面にふっ素を吸着させた後、純水にて洗浄するこ
とでふっ素をシラノール基に置換させ、次にスピン等の
乾燥を行い、シラノール基による水素結合でこれら２枚
の基板９，１２の鏡面同志を密着させてもよい。

【００４９】そして、２枚の基板９，１２の密着後、単
結晶シリコン基板９の加工面９ｂを用いて魔鏡によるボ
イドの検査を行う。その後、第１実施例と同様に熱処理
を行う。その結果、単結晶シリコン基板９の鏡面９ａと
単結晶シリコン基板１２の鏡面１２ａとが貼り合わされ
て、貼り合わせ基板１３が形成される。

【００５０】引き続き、図１７に示すように、ウエハを
研削する研削加工装置のチャックテーブル８上に、貼り
合わせ基板１３における単結晶シリコン基板９が同チャ
ックテーブル８と接するように貼り合わせ基板１３を載
置する。そして、前述したように真空引きにより基板１
３をチャックテーブル８に固定する。さらに、単結晶シ
リコン基板９をベースウエハとして単結晶シリコン基板
１２をその表面１２ｂ（上面）側から所望の厚さになる
まで研削し、さらに、ミラーポリッシング（鏡面研磨）
して基板１２を薄膜化する。このとき、ベースとなる基
板、すなわち単結晶シリコン基板９のＴＴＶが貼り合わ
せ前の加工によって小さくなっているため、単結晶シリ
コン基板９の加工面９ｂを基準として同加工面９ｂと平
行になるように高精度な研削、およびミラーポリッシン
グ加工が行われる。この際、単結晶シリコン基板９の厚
さが均一となっているので、単結晶シリコン基板１２も
研削および鏡面研磨により均一な厚さの薄膜とすること
ができる。又、単結晶シリコン基板９が所定厚さ（所定
値）となっているので、基板ごとに薄膜部形成のための
基板除去終了位置Ｌ、即ち、チャックテーブル８と薄膜
部の上面との距離Ｈ１を変更（調整）する面倒な作業が
不要となる。

【００５１】このような研削およびミラーポリッシング
加工により、図１８に示すように、高濃度に不純物がド
ープされた基板９上に厚さのばらつきが小さな低濃度に
不純物がドープされたＮ^- 層１４が形成された半導体基
板を得ることができる。これにより貼り合わせ面に絶縁
膜が介在しないため基板の縦方向に電流を流すことが可
能となり高耐圧のパワーＭＯＳＦＥＴを形成する基板等
が形成できる。

【００５２】本実施例を適用してパワーＭＯＳＦＥＴを
作製すれば、Ｎ^- 層１４の厚さばらつきが小さいため、
耐圧、オン抵抗等の電気特性のばらつきも小さくなり歩
留まりの向上が図れる。

【００５３】このように本実施例では、少なくとも一方
の面が鏡面研磨された単結晶シリコン基板９の鏡面９ａ
側にレジスト１１を形成し（第１工程）、単結晶シリコ
ン基板９におけるレジスト１１が形成された面を加工装
置のチャックテーブル４に固定し、単結晶シリコン基板
９における他方の面を研削して該単結晶シリコン基板９
を均一なる所定の厚さにし（第２工程）、レジスト１１
を除去し（第３工程）、単結晶シリコン基板９の鏡面９
ａと少なくとも一方の面が鏡面研磨された単結晶シリコ
ン基板１２の鏡面１２ａとを貼り合わせて貼り合わせ基
板１３を形成し（第４工程）、貼り合わせ基板１３にお
ける単結晶シリコン基板９を加工装置のチャックテーブ
ル８に固定し、貼り合わせ基板１３における単結晶シリ
コン基板１２を研削および鏡面研磨して該単結晶シリコ
ン基板１２を薄膜化した（第５工程）。

【００５４】よって、第２工程において、貼り合わせ面
となる単結晶シリコン基板９の鏡面９ａがレジスト１１
にて保護されており、鏡面９ａにボイド発生の原因とな
る汚染や傷がつくことが回避される。又、この第２工程
において、単結晶シリコン基板９が均一なる所定厚さと
なる。第４工程において、単結晶シリコン基板９の一面
が第１工程にて研削され平坦化されているので、この単
結晶シリコン基板９の平坦面を用いて単結晶シリコン基
板９，１２の密着後のボイドの検出が魔鏡を使って簡単
に行われる。さらに、第５工程において、単結晶シリコ
ン基板９の厚さが均一となっているので、単結晶シリコ
ン基板１２も研削および鏡面研磨により均一な厚さの薄
膜とすることができる。又、単結晶シリコン基板９が所
定厚さ（所定値）となっているので、基板ごとに薄膜部
形成のための基板除去終了位置Ｌを変更する面倒な作業
が不要となる。

【００５５】さらに、保護膜としてレジスト剤が用いら
れ、このレジスト剤は通常の半導体製造工程にて一般的
に用いられているものであってコスト的に有利であり、
又、膜厚の均一性に優れている。

【００５６】尚、本実施例の応用としては、図１４に示
す単結晶シリコン基板９の研削後にミラーポリッシュ
（鏡面研磨）を行ってもよい。この場合、前記第２工程
において単結晶シリコン基板９における他方の面を研削
した後、同面を鏡面研磨することにより、魔鏡によるボ
イド検出をより正確に行うことができる。

【００５７】又、本実施例では、Ｎ型で不純物濃度が異
なる構造（Ｎ⁺ とＮ^- ）の半導体基板について説明した
が、例えばほう素を高濃度にドープしたＰ⁺ 型単結晶シ
リコン基板上にほう素を低濃度にドープしたＰ^- 型単結
晶シリコン基板を配置した構造としてもよい。又、ＰＮ
接合構造の半導体基板でもよい。つまり、Ｎ型単結晶シ
リコン基板の上に、例えばほう素をドープしたＰ型の単
結晶シリコン基板を配置した構造としてもよい。あるい
は、逆に、Ｐ型単結晶シリコン基板の上にＮ型の単結晶
シリコン基板を配置した構造としてもよい。

【００５８】

【発明の効果】以上詳述したように請求項１，２に記載
の発明によれば、厚さが不均一な半導体基板を用いても
薄膜部の厚さを均一化できるとともに、基板ごとに薄膜
部形成のための基板除去終了位置を変更する面倒な作業
が不要にでき、しかも両基板の密着後のボイドの検出を
魔鏡を使って簡単に行うことができる優れた効果を発揮
する。

【００５９】又、請求項３に記載の発明によれば請求項
１，２に記載の発明の効果に加え、レジスト剤を保護膜
として用いているのでコスト的に有利となるとともに膜
厚の均一性に優れたものとなる。

【００６０】又、請求項４に記載の発明によれば請求項
１，２に記載の発明の効果に加え、魔鏡によるボイド検
出をより正確に行うことができる。

【図面の簡単な説明】

【図１】第１実施例の半導体基板の製造工程を示す断面
図である。

【図２】第１実施例の半導体基板の製造工程を示す断面
図である。

【図３】第１実施例の半導体基板の製造工程を示す断面
図である。

【図４】第１実施例の半導体基板の製造工程を示す断面
図である。

【図５】第１実施例の半導体基板の製造工程を示す断面
図である。

【図６】第１実施例の半導体基板の製造工程を示す断面
図である。

【図７】第１実施例の半導体基板の製造工程を示す断面
図である。

【図８】第１実施例の半導体基板の製造工程を示す断面
図である。

【図９】第１実施例の半導体基板の製造工程を示す断面
図である。

【図１０】第２実施例の半導体基板の製造工程を示す断
面図である。

【図１１】第２実施例の半導体基板の製造工程を示す断
面図である。

【図１２】第２実施例の半導体基板の製造工程を示す断
面図である。

【図１３】第２実施例の半導体基板の製造工程を示す断
面図である。

【図１４】第２実施例の半導体基板の製造工程を示す断
面図である。

【図１５】第２実施例の半導体基板の製造工程を示す断
面図である。

【図１６】第２実施例の半導体基板の製造工程を示す断
面図である。

【図１７】第２実施例の半導体基板の製造工程を示す断
面図である。

【図１８】第２実施例の半導体基板の製造工程を示す断
面図である。

【図１９】従来技術を説明するための断面図である。

【図２０】従来技術を説明するための断面図である。

【図２１】従来技術を説明するための断面図である。

【図２２】従来技術を説明するための断面図である。

【図２３】従来技術を説明するための断面図である。

【図２４】従来技術を説明するための断面図である。

【図２５】従来技術を説明するための断面図である。

【図２６】従来技術を説明するための断面図である。

【符号の説明】

１…単結晶シリコン基板、１ａ…鏡面、３…レジスト、
４…チャックテーブル、５…単結晶シリコン基板、５ａ
…鏡面、６…酸化シリコン膜、７…貼り合せ基板、８…
チャックテーブル、９…単結晶シリコン基板、９ａ…鏡
面、１１…レジスト、１２…単結晶シリコン基板、１２
ａ…鏡面、１３…貼り合せ基板

Claims (4)

【特許請求の範囲】
1. 【請求項１】 少なくとも一方の面が鏡面研磨された第
   １半導体基板の鏡面側に保護膜を形成する第１工程と、 前記第１半導体基板における保護膜が形成された面を加
   工装置のチャックテーブルに固定し、第１半導体基板に
   おける他方の面を研削して該第１半導体基板を均一なる
   所定の厚さにする第２工程と、 前記保護膜を除去する第３工程と、 前記第１半導体基板の鏡面と、少なくとも一方の面が鏡
   面研磨された第２半導体基板の鏡面のうち、少なくとも
   一方の鏡面に絶縁膜を形成した後、当該絶縁膜を介在し
   た状態で第１半導体基板の鏡面と第２半導体基板の鏡面
   とを貼り合わせて貼り合わせ基板を形成する第４工程
   と、 前記貼り合わせ基板における第１半導体基板を加工装置
   のチャックテーブルに固定し、前記貼り合わせ基板にお
   ける第２半導体基板を研削および鏡面研磨して該第２半
   導体基板を薄膜化する第５工程とを有することを特徴と
   する半導体基板の製造方法。
2. 【請求項２】 少なくとも一方の面が鏡面研磨された第
   １半導体基板の鏡面側に保護膜を形成する第１工程と、 前記第１半導体基板における保護膜が形成された面を加
   工装置のチャックテーブルに固定し、第１半導体基板に
   おける他方の面を研削して該第１半導体基板を均一なる
   所定の厚さにする第２工程と、 前記保護膜を除去する第３工程と、前記第１半導体基板
   の鏡面と、少なくとも一方の面が鏡面研磨された第２半
   導体基板の鏡面とを貼り合わせて貼り合わせ基板を形成
   する第４工程と、 前記貼り合わせ基板における第１半導体基板を加工装置
   のチャックテーブルに固定し、前記貼り合わせ基板にお
   ける第２半導体基板を研削および鏡面研磨して該第２半
   導体基板を薄膜化する第５工程とを有することを特徴と
   する半導体基板の製造方法。
3. 【請求項３】 前記保護膜としてレジスト剤を用いたも
   のである請求項１または請求項２に記載の半導体基板の
   製造方法。
4. 【請求項４】 前記第２工程は、第１半導体基板におけ
   る他方の面を研削した後、同面を鏡面研磨する処理を含
   むものである請求項１または請求項２に記載の半導体基
   板の製造方法。