JPH0691006B2 - 半導体ウエハの接合方法 - Google Patents

半導体ウエハの接合方法

Info

Publication number
JPH0691006B2
JPH0691006B2 JP59093182A JP9318284A JPH0691006B2 JP H0691006 B2 JPH0691006 B2 JP H0691006B2 JP 59093182 A JP59093182 A JP 59093182A JP 9318284 A JP9318284 A JP 9318284A JP H0691006 B2 JPH0691006 B2 JP H0691006B2
Authority
JP
Japan
Prior art keywords
semiconductor wafers
semiconductor
wafer
wafers
polished
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59093182A
Other languages
English (en)
Other versions
JPS60236210A (ja
Inventor
優 新保
潔 福田
義明 大和田
嘉徳 夏目
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59093182A priority Critical patent/JPH0691006B2/ja
Publication of JPS60236210A publication Critical patent/JPS60236210A/ja
Publication of JPH0691006B2 publication Critical patent/JPH0691006B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、シリコンなどの半導体ウエハの接合方法に関
する。
〔発明の技術的背景とその問題点〕
半導体ウエハの面上に、同種のまたは組成や不純物濃度
の異なる他の半導体層を形成する技術は、種々知られて
いる。例えば、化学蒸着法や物理蒸着法を応用した気相
成長法、液相エピタキシャル成長法、合金接合法、半田
などの接着層を利用した接着法、などである。しかしな
がら、従来の各種蒸着法では堆積速度が遅く、例えば数
100μｍといった半導体層を形成しようとすると極めて
長い時間を要するという問題がある。また異種材料の接
着層で半導体ウエハを接合する方法では、昇温すると接
着層材料が半導体中に拡散したし、化合物を生成したり
して変質をおこすという不都合がある。更にまた、半導
体ウエハ同志を真空中で加熱加圧する、いわゆるホット
プレス法があるが、この方法では特殊装置を必要とし、
しかも融点に近い1300℃程度の高温を要するためクリー
プなどの変形を生じる、という問題がある。
一方本発明者らは、鏡面研磨した半導体ウエハの研磨面
同志を清浄な雰囲気下で圧接することにより極めて強固
に接合することを見出し、これを先に提案している（特
願昭58-159276号）。この方法によれば、事実上異物の
介在なしに簡単に半導体ウエハの接合体が得られる。
ところが、数インチという大きい径の半導体ウエハの接
合にこの方法を用いた場合、ウエハの互いの影響で全面
接着が非常に難しいことがわかった。これは、接着面の
一部に残留ガスが介在することが主な要因と考えられ
る。
〔発明の目的〕
本発明は、大面積の半導体ウエハ同志であってもこれを
簡単かつ強固に接合することができる半導体ウエハの接
合方法を提供することを目的とする。
〔発明の概要〕
本発明は、２枚の半導体ウエハの表面を鏡面研磨し、そ
の研磨面同志を減圧下で密着させ、次いで大気圧中に戻
して1200℃を越えない温度で熱処理することにより、ウ
エハ接合体を得る。
研磨面の表面粗さは500Å以下とすることが好ましく、
また研磨面は十分洗浄した後、乾燥させてから減圧チャ
ンバ内で密着させる。減圧チャンバ内圧力は10mTorr以
下であれば、事実上空気などの残留ガスを無視できるの
で良好な密着が可能となる。
大気圧中での熱処理は、200℃〜1200℃であればウエハ
の接合強度増大に効果が認められる。特に電気的特性を
良好なものとするためには、1000℃程度の熱処理が好ま
しい。1300℃程度以上に昇温すると、従来のホットプレ
ス法におけると同様、クリープなどのウエハ変形をもた
らす。
なお本発明の方法は、ゴミなどの異物が接着面に介在す
れば良好な接合体を得ることはできない。従ってウエハ
の洗浄から密着までの工程では雰囲気の清浄性が重要で
ある。
〔発明の効果〕
本発明によれば、半導体ウエハを減圧下で密着させるた
め、広い面積の半導体ウエハであっても接着面に残留ガ
スがとり残されることがなく、強固に接合することがで
きる。
本発明により得られる半導体ウエハ接合体は、各種半導
体デバイスに広い応用できる。例えば、高不純物濃度半
導体ウエハと低不純物濃度半導体を接合させることによ
り従来メサ型トランジスタで必要であった深い、かつ高
濃度のコレクタ形成用拡散工程を省略することができ
る。これによって、工程短縮や欠陥の導入防止などの大
きな効果が期待できる。またIC基板として従来エピタキ
シャル成長により形成していた高抵抗活性層を本発明の
方法で実現すれば、やはり大幅なIC製造工程短縮が図
れ、高耐圧素子などの素子特性の改善にも寄与する。
〔発明の実施例〕
固有抵抗0.05Ω‐cmの３インチｎ型シリコンウエハを２
枚用意し、その表面を鏡面研磨した。研磨面の表面粗さ
は100Å以下、平面度は10μｍ程度であった。これらの
ウエハを、ゴミ源遊量20個/m3以下のクリーンルーム中
で混酸を用いて洗浄した後、乾燥させ、0.1Torrの減圧
チャンバに入れて研磨面同志を密着させた。次いでこの
シリコンウエハ接合体を大気中に戻し、1150℃で２時間
熱処理した。
得られたウエハ接合体を、フッ酸系エッチング液により
3mm口のメサ型にエッチング成型して接合面の端面を露
出させた。そしてこのウエハ接合体に金‐アンチモン電
極を形成し、接合端面を清浄に保ったまま接合部の導通
特性を検査した。その結果ウエハ全域にわたって良好な
オーミック特性を示し、抵抗値も誤差範囲内でウエハそ
のものの値に一致した。
また赤外顕微鏡で観察した結果、接合面に気泡などの存
在が認められなかった。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大和田 義明 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内 (72)発明者 夏目 嘉徳 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内 (56)参考文献 特開 昭56−13773（ＪＰ，Ａ) 特公 昭37−114（ＪＰ，Ｂ１) 特公 昭49−26455（ＪＰ，Ｂ１) 特公 昭62−27040（ＪＰ，Ｂ２)

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】２枚の半導体ウエハの表面を鏡面研磨し、
    その研磨面同志を減圧下で密着させ、ウエハを加圧する
    ことなく大気圧中で1200℃を越えない温度で熱処理する
    ことを特徴とする半導体ウエハの接合方法。
JP59093182A 1984-05-10 1984-05-10 半導体ウエハの接合方法 Expired - Lifetime JPH0691006B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59093182A JPH0691006B2 (ja) 1984-05-10 1984-05-10 半導体ウエハの接合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59093182A JPH0691006B2 (ja) 1984-05-10 1984-05-10 半導体ウエハの接合方法

Publications (2)

Publication Number Publication Date
JPS60236210A JPS60236210A (ja) 1985-11-25
JPH0691006B2 true JPH0691006B2 (ja) 1994-11-14

Family

ID=14075431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59093182A Expired - Lifetime JPH0691006B2 (ja) 1984-05-10 1984-05-10 半導体ウエハの接合方法

Country Status (1)

Country Link
JP (1) JPH0691006B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62282933A (ja) * 1986-06-02 1987-12-08 日本電信電話株式会社 精密部品の製造方法
JPH01238113A (ja) * 1988-03-18 1989-09-22 Nec Corp 半導体基板の作成方法
US5273553A (en) * 1989-08-28 1993-12-28 Kabushiki Kaisha Toshiba Apparatus for bonding semiconductor substrates
JPH0744135B2 (ja) * 1989-08-28 1995-05-15 株式会社東芝 半導体基板の接着方法及び接着装置
US5451547A (en) * 1991-08-26 1995-09-19 Nippondenso Co., Ltd. Method of manufacturing semiconductor substrate
US5843832A (en) * 1995-03-01 1998-12-01 Virginia Semiconductor, Inc. Method of formation of thin bonded ultra-thin wafers

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2926741C2 (de) * 1979-07-03 1982-09-09 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Feldeffekt-Transistor und Verfahren zu seiner Herstellung

Also Published As

Publication number Publication date
JPS60236210A (ja) 1985-11-25

Similar Documents

Publication Publication Date Title
EP0190508B1 (en) Method of manufacturing compound semiconductor apparatus
Zucker et al. Application of oxygen plasma processing to silicon direct bonding
JP3134391B2 (ja) シリコン基板の接合方法
EP0269294B1 (en) Method of manufacturing a bonded structure type semiconductor substrate
US5897362A (en) Bonding silicon wafers
JPH061752B2 (ja) 半導体ウエハの接合方法
JPH0691006B2 (ja) 半導体ウエハの接合方法
JPH0246722A (ja) 半導体装置の製造方法
JPS61182216A (ja) 半導体基板の接合方法
JPS61182215A (ja) 半導体基板の製造方法
JPH02170514A (ja) 半導体装置製造のためのシリコンウェーハ相互接着方法
JPH071791B2 (ja) 半導体基板の製造方法
JP2621851B2 (ja) 半導体基板の接合方法
JPS59136926A (ja) 半導体装置の製法
JPS6271214A (ja) 半導体基板の接合方法
JP2502135B2 (ja) 半導体基板の製造方法
JPH0465126A (ja) 半導体基板の製造方法
JP5179401B2 (ja) 貼り合わせウェーハ及びその製造方法
JPH0758304A (ja) 半導体ウエーハの製造方法及びｓｉｍｓによる分析方法
JPH07335513A (ja) 半導体基板の製造方法
JPS60121777A (ja) シリコン結晶体の接合方法
JPH0218961A (ja) 半導体基板の製造方法
JP3165735B2 (ja) 半導体基板の製造方法
JPH0669063B2 (ja) 半導体ウェハの製造方法
JPH01115143A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term