JPH0669063B2 - 半導体ウェハの製造方法 - Google Patents
半導体ウェハの製造方法Info
- Publication number
- JPH0669063B2 JPH0669063B2 JP1293487A JP29348789A JPH0669063B2 JP H0669063 B2 JPH0669063 B2 JP H0669063B2 JP 1293487 A JP1293487 A JP 1293487A JP 29348789 A JP29348789 A JP 29348789A JP H0669063 B2 JPH0669063 B2 JP H0669063B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor wafer
- semiconductor
- oxide film
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、内部に埋込み空間を有する半導体ウェハの製
造方法に関する。
造方法に関する。
（従来の技術） 半導体ウェハの内部に埋込み空間を作るには、２枚の半
導体基板を用意してそのいずれかの面に凹部を形成し、
これらを接着して一体化すればよい。しかし、２枚の基
板を接着して一体化するには通常、接着剤を必要とす
る。しかし接着剤を用いる方法では、不純物による基板
の汚染や熱膨脹係数の差による応力歪みの発生等が避け
られない。基板を接着剤を用いず直接接着しょうとする
と、非常な高温，高圧を必要とし、基板の割れや結晶欠
陥の発生をもたらす。いずれにしても、高性能のウェハ
を得ることが難しい。
導体基板を用意してそのいずれかの面に凹部を形成し、
これらを接着して一体化すればよい。しかし、２枚の基
板を接着して一体化するには通常、接着剤を必要とす
る。しかし接着剤を用いる方法では、不純物による基板
の汚染や熱膨脹係数の差による応力歪みの発生等が避け
られない。基板を接着剤を用いず直接接着しょうとする
と、非常な高温，高圧を必要とし、基板の割れや結晶欠
陥の発生をもたらす。いずれにしても、高性能のウェハ
を得ることが難しい。
（発明が解決しようとする課題） 以上のように従来、内部に埋込み空間を有する半導体ウ
ェハを得ることは難しいという問題があった。
ェハを得ることは難しいという問題があった。
本発明はこのような点に鑑みなされたもので、内部に埋
込み空間を有する高性能の半導体ウェハを簡単に製造す
る方法を提供することを目的とする。
込み空間を有する高性能の半導体ウェハを簡単に製造す
る方法を提供することを目的とする。
［発明の構成］ （課題を解決するための手段） 本発明者らは、平滑度の極めて高い状態に鏡面研磨され
た２枚の半導体基板を、十分清浄な雰囲気下でゴミ等の
異物を介在させることなく密着させることにより、強固
な接合体ウェハが得られ、さらにこれを200℃以上の温
度で熱処理すれば、接合強度がより大になることを見出
だした。
た２枚の半導体基板を、十分清浄な雰囲気下でゴミ等の
異物を介在させることなく密着させることにより、強固
な接合体ウェハが得られ、さらにこれを200℃以上の温
度で熱処理すれば、接合強度がより大になることを見出
だした。
この様な知見に基づき、本発明は、鏡面研磨された第1,
第２の半導体基板の少なくとも一方の面に凹部を形成
し、これらの基板を研磨面同士を対向させて十分に清浄
な雰囲気下で密着させて前記第1,第２の半導体基板を外
力により加圧することなく加熱することで、一体化され
た半導体ウェハを形成し、そして、酸化性ガス雰囲気中
での熱処理等によって、凹部内面に酸化膜を形成するこ
とにより、埋込み空間を有する半導体ウェアを得ること
を特徴とする。
第２の半導体基板の少なくとも一方の面に凹部を形成
し、これらの基板を研磨面同士を対向させて十分に清浄
な雰囲気下で密着させて前記第1,第２の半導体基板を外
力により加圧することなく加熱することで、一体化され
た半導体ウェハを形成し、そして、酸化性ガス雰囲気中
での熱処理等によって、凹部内面に酸化膜を形成するこ
とにより、埋込み空間を有する半導体ウェアを得ること
を特徴とする。
（作用） 本発明によれば、非常に簡単に埋込み空間を有する半導
体ウェハを得ることができる。本発明の方法では、基板
接着に接着剤を当用いることがなく、また高温，高圧の
処理を必要としないので、不純物による基板汚染や応力
歪みによる結晶欠陥の発生を防止することができ、高性
能の接着半導体ウェハを得ることができる。
体ウェハを得ることができる。本発明の方法では、基板
接着に接着剤を当用いることがなく、また高温，高圧の
処理を必要としないので、不純物による基板汚染や応力
歪みによる結晶欠陥の発生を防止することができ、高性
能の接着半導体ウェハを得ることができる。
半導体基板同士を接着する技術として例えば特開昭56−
13773号公報に記載された方法があるが、この方法は塑
性変形を生じせしめるものであり、高温及び外部圧力の
印加を必須とするものである。本発明は塑性変形を伴う
ことのない方法であり、基本的な技術思想が異なる。ま
た特公昭39−17869号に記載された半導体素子の接着方
法は、接着面に酸化膜を成長させながら接合を行うもの
であるが、本発明では接着面における酸化膜の成長は実
質的には伴わないため、これも基本的に技術思想が異な
るものである。
13773号公報に記載された方法があるが、この方法は塑
性変形を生じせしめるものであり、高温及び外部圧力の
印加を必須とするものである。本発明は塑性変形を伴う
ことのない方法であり、基本的な技術思想が異なる。ま
た特公昭39−17869号に記載された半導体素子の接着方
法は、接着面に酸化膜を成長させながら接合を行うもの
であるが、本発明では接着面における酸化膜の成長は実
質的には伴わないため、これも基本的に技術思想が異な
るものである。
（実施例） 以下、本発明の実施例を図面を参照して説明する。
第１図（ａ）〜（ｄ）は、一実施例による半導体ウェハ
製造工程を示す。第１のシリコン基板11第２のシリコン
基板12はその接合すべき面が表面粗さ500Å以下に鏡面
研磨されている。第１のシリコン基板11の研磨面には、
第１図（ａ）に示すように、所定パターンで凹部３が形
成されている。またこの第１のシリコン基板11には、凹
部３と一部重なるように基板端部に開口する溝２が形成
されている。第２図は、この第１のシリコン基板11に溝
２および凹部３が形成された様子を示す斜視図である。
製造工程を示す。第１のシリコン基板11第２のシリコン
基板12はその接合すべき面が表面粗さ500Å以下に鏡面
研磨されている。第１のシリコン基板11の研磨面には、
第１図（ａ）に示すように、所定パターンで凹部３が形
成されている。またこの第１のシリコン基板11には、凹
部３と一部重なるように基板端部に開口する溝２が形成
されている。第２図は、この第１のシリコン基板11に溝
２および凹部３が形成された様子を示す斜視図である。
この様な２枚のシリコン基板11,12を十分に洗浄して乾
燥させた後、浮遊塵20個/m3以下の清浄な雰囲気下で第
１図（ｂ）に示すように研磨同志を密着させ、接合す
る。こうして接合されたウェハ１は、接合強度を高める
ため、200℃以上、好ましくは1000℃程度で熱処理する
のがよい。ただしこの熱処理は次の熱工程で兼用される
ことができる。
燥させた後、浮遊塵20個/m3以下の清浄な雰囲気下で第
１図（ｂ）に示すように研磨同志を密着させ、接合す
る。こうして接合されたウェハ１は、接合強度を高める
ため、200℃以上、好ましくは1000℃程度で熱処理する
のがよい。ただしこの熱処理は次の熱工程で兼用される
ことができる。
このようにして形成したシリコン・ウェハ１を酸化性ガ
ス雰囲気中で1200℃程度で加熱して、溝３に沿って酸化
性ガスを凹部３まで供給する。これにより、凹部３の表
面に酸化膜４を形成する。このとき溝２が先に酸化膜で
埋め込まれると、それ以上酸化性ガスの凹部への供給は
なくなり、シリコン・ウェハ１の内部に空間が閉じ込め
られる。その後も熱処理を続けると、内部の酸素性ガス
が消費されて減圧空間が得られる。
ス雰囲気中で1200℃程度で加熱して、溝３に沿って酸化
性ガスを凹部３まで供給する。これにより、凹部３の表
面に酸化膜４を形成する。このとき溝２が先に酸化膜で
埋め込まれると、それ以上酸化性ガスの凹部への供給は
なくなり、シリコン・ウェハ１の内部に空間が閉じ込め
られる。その後も熱処理を続けると、内部の酸素性ガス
が消費されて減圧空間が得られる。
凹部３が溝２よりある程度以上浅い場合には、第１図
（ｃ）に示すように凹部３が先に酸化膜４で完全に埋め
込まれる。そしてこの接合体ウェハ１を第１図（ｃ）に
示すように一点鎖線の位置まで研磨することによって、
第１図（ｄ）に示すようなウェハが得られる。このよう
に酸化膜４が埋め込まれたウェハを用いて、酸化膜４が
埋め込まれた領域に所望の素子を形成し、常法にしたが
って横方向の素子分離を行えば、誘電体分離構造の集積
回路が得られる。
（ｃ）に示すように凹部３が先に酸化膜４で完全に埋め
込まれる。そしてこの接合体ウェハ１を第１図（ｃ）に
示すように一点鎖線の位置まで研磨することによって、
第１図（ｄ）に示すようなウェハが得られる。このよう
に酸化膜４が埋め込まれたウェハを用いて、酸化膜４が
埋め込まれた領域に所望の素子を形成し、常法にしたが
って横方向の素子分離を行えば、誘電体分離構造の集積
回路が得られる。
こうしてこの実施例によれば、減圧された埋込み空間を
有するシリコン・ウェハを簡単に得ることができる。基
板接着には接着剤を用いず、また高温，高圧の処理も用
いないから、高性能のウェハを得ることができる。また
第１図（ｄ）のウェハは、酸化膜４を素子分離層とし通
常のIC基板として用いることができるだけでなく、酸化
膜４がウェハを上下に完全に電気的に分離する状態とす
れば、多層構造のIC基板としても用いられる。
有するシリコン・ウェハを簡単に得ることができる。基
板接着には接着剤を用いず、また高温，高圧の処理も用
いないから、高性能のウェハを得ることができる。また
第１図（ｄ）のウェハは、酸化膜４を素子分離層とし通
常のIC基板として用いることができるだけでなく、酸化
膜４がウェハを上下に完全に電気的に分離する状態とす
れば、多層構造のIC基板としても用いられる。
第３図（ａ）〜（ｄ）は本発明の別の実施例の製造工程
を示す。第３図（ａ）に示すように、第１のシリコン基
板11には先の実施例と同様に溝２を形成し、第２のシリ
コン基板12には凹部３を形成する。凹部３にはイオン注
入により高不純物濃度層５を形成しておく。この後先の
実施例と同様にして、第３図（ｂ）に示すように接合体
ウェハを形成し、酸化性ガス雰囲気中で熱処理する。凹
部３は他の部分より酸化速度が速いため、第３図（ｃ）
に示すようにこの部分に厚い酸化膜４が形成される。こ
の場合も溝端部開口が閉じれば、先の実施例と同様に減
圧空間が内部に閉じ込められたウェハが得られる。第３
図（ｄ）は更に酸化処理を継続して、溝２のほとんど全
てが酸化膜で埋め込まれるようにした場合である。
を示す。第３図（ａ）に示すように、第１のシリコン基
板11には先の実施例と同様に溝２を形成し、第２のシリ
コン基板12には凹部３を形成する。凹部３にはイオン注
入により高不純物濃度層５を形成しておく。この後先の
実施例と同様にして、第３図（ｂ）に示すように接合体
ウェハを形成し、酸化性ガス雰囲気中で熱処理する。凹
部３は他の部分より酸化速度が速いため、第３図（ｃ）
に示すようにこの部分に厚い酸化膜４が形成される。こ
の場合も溝端部開口が閉じれば、先の実施例と同様に減
圧空間が内部に閉じ込められたウェハが得られる。第３
図（ｄ）は更に酸化処理を継続して、溝２のほとんど全
てが酸化膜で埋め込まれるようにした場合である。
この実施例によっても先の実施例と同様の効果が得られ
る。
る。
なお溝と凹部は、２枚の基板を接合したときに連通すれ
ばよいのであって、これらはいずれの基板側にあっても
よい。また溝は必ずしも無くてもよい。溝を設けない場
合には、接着させた後酸化性ガスを内部の凹部に供給す
ることはできないが、熱処理によって凹部内の酸素によ
り凹部表面には酸化膜が形成され、これにより減圧され
た空間が閉じ込められたウェハが得られる。
ばよいのであって、これらはいずれの基板側にあっても
よい。また溝は必ずしも無くてもよい。溝を設けない場
合には、接着させた後酸化性ガスを内部の凹部に供給す
ることはできないが、熱処理によって凹部内の酸素によ
り凹部表面には酸化膜が形成され、これにより減圧され
た空間が閉じ込められたウェハが得られる。
［発明の効果］ 以上のように本発明によれば、非常に簡便に、かつ信頼
性を損なうことなく、内部に減圧空間を閉じ込めた半導
体ウェハを得ることができる。
性を損なうことなく、内部に減圧空間を閉じ込めた半導
体ウェハを得ることができる。
【図面の簡単な説明】 第１図（ａ）〜（ｄ）は、本発明の一実施例の製造工程
を示す断面図、 第２図はその第１の基板の斜視図、 第３図（ａ）〜（ｄ）は他の実施例の製造工程を示す断
面図である。 11……第１のシリコン基板、12……第２のシリコン基
板、２……溝、３……凹部、４……酸化膜、５……高不
純物濃度層。
を示す断面図、 第２図はその第１の基板の斜視図、 第３図（ａ）〜（ｄ）は他の実施例の製造工程を示す断
面図である。 11……第１のシリコン基板、12……第２のシリコン基
板、２……溝、３……凹部、４……酸化膜、５……高不
純物濃度層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 古川 和由 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝総合研究所内 (72)発明者 大畑 有 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内 (56)参考文献 特開 昭56−13773（ＪＰ，Ａ) 特公 昭39−17869（ＪＰ，Ｂ１) 特公 昭50−2357（ＪＰ，Ｂ１) 特公 昭50−13155（ＪＰ，Ｂ１)
Claims (1)
- 【請求項１】第1,第２の半導体基板を直接接着して半導
体ウェハを製造する方法であって、 鏡面研磨された第1,第２の半導体基板の少くとも一方の
面に凹部を形成する工程と、 前記第1,第２の半導体基板の研磨面同士を清浄な雰囲気
下で密着させると共に、前記第1,第２の半導体基板は外
力により加圧することなく、かつ溶融することなく加熱
することで一体化された半導体ウェハを形成する工程
と、 前記半導体ウェハ内部にある前記凹部の表面に酸化膜を
形成する工程と、 を有することを特徴とする半導体ウェハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1293487A JPH0669063B2 (ja) | 1989-11-10 | 1989-11-10 | 半導体ウェハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1293487A JPH0669063B2 (ja) | 1989-11-10 | 1989-11-10 | 半導体ウェハの製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16341084A Division JPS6142154A (ja) | 1984-08-02 | 1984-08-02 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02161748A JPH02161748A (ja) | 1990-06-21 |
| JPH0669063B2 true JPH0669063B2 (ja) | 1994-08-31 |
Family
ID=17795377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1293487A Expired - Lifetime JPH0669063B2 (ja) | 1989-11-10 | 1989-11-10 | 半導体ウェハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669063B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3252569B2 (ja) * | 1993-11-09 | 2002-02-04 | 株式会社デンソー | 絶縁分離基板及びそれを用いた半導体装置及びその製造方法 |
| US5437739A (en) * | 1994-04-19 | 1995-08-01 | Rockwell International Corporation | Etch control seal for dissolved wafer micromachining process |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2926741C2 (de) * | 1979-07-03 | 1982-09-09 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Feldeffekt-Transistor und Verfahren zu seiner Herstellung |
-
1989
- 1989-11-10 JP JP1293487A patent/JPH0669063B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02161748A (ja) | 1990-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5340435A (en) | Bonded wafer and method of manufacturing it | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPH04286310A (ja) | 半導体基板の製造方法 | |
| JPH04119626A (ja) | 接合ウェーハの製造方法 | |
| JPH01312828A (ja) | 半導体の製造方法 | |
| EP0955670A3 (en) | Method of forming oxide film on an SOI layer and method of fabricating a bonded wafer | |
| JPH098124A (ja) | 絶縁分離基板及びその製造方法 | |
| JP2662495B2 (ja) | 接着半導体基板の製造方法 | |
| KR100375881B1 (ko) | 전자또는광전자반도체부품을위한반가공제품 | |
| JPH0682753B2 (ja) | 半導体装置の製造方法 | |
| JPH0669063B2 (ja) | 半導体ウェハの製造方法 | |
| JP3422225B2 (ja) | 貼り合わせ半導体基板及びその製造方法 | |
| JPH05275300A (ja) | 半導体ウェーハの貼合わせ方法 | |
| JPH03250615A (ja) | 接合ウエーハの製造方法 | |
| JPH0770472B2 (ja) | 半導体基板の製造方法 | |
| JPH0437020A (ja) | 熱圧着ウエーハの製造方法 | |
| JPS6329937A (ja) | 半導体基板 | |
| JPH0658934B2 (ja) | 半導体装置の製造方法 | |
| JPH02170514A (ja) | 半導体装置製造のためのシリコンウェーハ相互接着方法 | |
| JPH0691006B2 (ja) | 半導体ウエハの接合方法 | |
| JPH01305534A (ja) | 半導体基板の製造方法 | |
| JPH071791B2 (ja) | 半導体基板の製造方法 | |
| JPH07123136B2 (ja) | 埋込誘電体層を有する半導体基板の製造方法 | |
| JPH07130590A (ja) | 半導体基板の製造方法 | |
| JPH03104224A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |