JPH07123136B2 - 埋込誘電体層を有する半導体基板の製造方法 - Google Patents
埋込誘電体層を有する半導体基板の製造方法Info
- Publication number
- JPH07123136B2 JPH07123136B2 JP60162998A JP16299885A JPH07123136B2 JP H07123136 B2 JPH07123136 B2 JP H07123136B2 JP 60162998 A JP60162998 A JP 60162998A JP 16299885 A JP16299885 A JP 16299885A JP H07123136 B2 JPH07123136 B2 JP H07123136B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- semiconductor substrate
- mirror surface
- insulating film
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は埋込誘電体層を有する半導体基板の製造方法に
関する。
関する。
半導体集積回路では、一般にpn接合により素子分離が行
われている。しかしこの素子分離法は高耐圧素子を含む
場合には問題である。電力用半導体集積回路では、高圧
大電流を扱う部分と小信号を扱う信号処理回路や駆動回
路部分を電気的に確実に分離することが必要になるが、
pn接合分離では不十分であることが多い。このような場
合の素子分離法としては誘電体分離法が好ましい。
われている。しかしこの素子分離法は高耐圧素子を含む
場合には問題である。電力用半導体集積回路では、高圧
大電流を扱う部分と小信号を扱う信号処理回路や駆動回
路部分を電気的に確実に分離することが必要になるが、
pn接合分離では不十分であることが多い。このような場
合の素子分離法としては誘電体分離法が好ましい。
しかしながら誘電体分離法では、素子の一部を誘電体を
包み込むことが容易ではない。特に素子領域を基板領域
と分離するためには誘電体の埋込み層が必要となるが、
従来の誘電体埋込みの方法には種々の難点があった。
包み込むことが容易ではない。特に素子領域を基板領域
と分離するためには誘電体の埋込み層が必要となるが、
従来の誘電体埋込みの方法には種々の難点があった。
その一つの方法は、半導体基板表面に素子を形成し、横
方向の素子分離を行つた後、半導体基板を裏面からラッ
ピングし素子領域の下部を露出させ、ここに酸化膜等の
誘電体膜を形成し、再び支持体となるべき多結晶シリコ
ン層等を形成するものである。この方法はプロセス上の
制約が多い上に、素子領域下の基板領域を電流経路や他
の能動素子として使用することを困難にする。
方向の素子分離を行つた後、半導体基板を裏面からラッ
ピングし素子領域の下部を露出させ、ここに酸化膜等の
誘電体膜を形成し、再び支持体となるべき多結晶シリコ
ン層等を形成するものである。この方法はプロセス上の
制約が多い上に、素子領域下の基板領域を電流経路や他
の能動素子として使用することを困難にする。
誘電体埋込み層形成の他の方法として、単結晶基板の上
に誘電体層を形成し、その上に多結晶シリコン層を堆積
してこれを熱処理やレーザ光照射により単結晶化する方
法がある。しかしこの方法も、形成される単結晶の大き
さや質，形状等に制約がある、といった問題がある。
に誘電体層を形成し、その上に多結晶シリコン層を堆積
してこれを熱処理やレーザ光照射により単結晶化する方
法がある。しかしこの方法も、形成される単結晶の大き
さや質，形状等に制約がある、といった問題がある。
以上のような理由で、特に電力用集積回路において素子
特性上の要請を素子の設計に反映させるために多くの工
夫が必要であった。このため半導体基板内部に簡単な工
程で、制御性良く誘電体埋込み層を形成する技術が望ま
れていた。
特性上の要請を素子の設計に反映させるために多くの工
夫が必要であった。このため半導体基板内部に簡単な工
程で、制御性良く誘電体埋込み層を形成する技術が望ま
れていた。
本発明者らは、鏡面研磨された２枚の半導体基板を、充
分清浄な雰囲気下でゴミなどの異物を介在させることな
く研磨面どうしを密着させることにより、強固な接合体
基板が得られ、更にこれを200℃以上の温度で熱処理す
れば接合強度がより大になることを見出した。この接合
のメカニズムの詳細は未だ不明であるが、鏡面研磨面に
形成される自然酸化膜が重要な役割を果たしているらし
いことが推測されるに至っている。この新しい技術を利
用した誘電体分離法のいくつかは、既に本発明者らによ
って提案されている。そのうちの一つは主面と平坦な面
をなすよう構成された絶縁膜を所定の領域に有するシリ
コン結晶体面を他方の半導体基板面と接着された構成体
に関するものである。
分清浄な雰囲気下でゴミなどの異物を介在させることな
く研磨面どうしを密着させることにより、強固な接合体
基板が得られ、更にこれを200℃以上の温度で熱処理す
れば接合強度がより大になることを見出した。この接合
のメカニズムの詳細は未だ不明であるが、鏡面研磨面に
形成される自然酸化膜が重要な役割を果たしているらし
いことが推測されるに至っている。この新しい技術を利
用した誘電体分離法のいくつかは、既に本発明者らによ
って提案されている。そのうちの一つは主面と平坦な面
をなすよう構成された絶縁膜を所定の領域に有するシリ
コン結晶体面を他方の半導体基板面と接着された構成体
に関するものである。
この技術は埋込誘電体層形成にきわめて効果的である
が、半導体面と絶縁体膜表面を平坦化させるために、き
わめて高度な技術を要するという問題がある。たとえば
所定の場所にくぼみを設け、部分酸化の手法により平坦
化させる技術は公知であるが、これはいわゆるバースー
ピーク現象により、どうしても表面に凸凹を生じてしま
う。所定の位置に凹みを有する基板の全面に酸化膜や高
絶縁性多結晶シリコンなどの誘電体層を厚く形成させた
後、ラッピンクなどで機械的に平坦化させる手法もある
が、この方法ではラッピング精度などの問題から、どう
しても半導体面をも研磨する場合が多く、然るに半導体
と絶縁膜とでは研磨速度が異なるため、同一平面を得る
のがきわめてむづかしくなる。埋込誘電体層を有する面
を容易に平坦化なし得る技術が望まれる。
が、半導体面と絶縁体膜表面を平坦化させるために、き
わめて高度な技術を要するという問題がある。たとえば
所定の場所にくぼみを設け、部分酸化の手法により平坦
化させる技術は公知であるが、これはいわゆるバースー
ピーク現象により、どうしても表面に凸凹を生じてしま
う。所定の位置に凹みを有する基板の全面に酸化膜や高
絶縁性多結晶シリコンなどの誘電体層を厚く形成させた
後、ラッピンクなどで機械的に平坦化させる手法もある
が、この方法ではラッピング精度などの問題から、どう
しても半導体面をも研磨する場合が多く、然るに半導体
と絶縁膜とでは研磨速度が異なるため、同一平面を得る
のがきわめてむづかしくなる。埋込誘電体層を有する面
を容易に平坦化なし得る技術が望まれる。
本発明は上記した点に鑑みてなされたもので、内部に誘
電体層を簡単且つ制御性良く埋込み形成することを可能
とした半導体基板の製造方法を提供することを目的とす
る。
電体層を簡単且つ制御性良く埋込み形成することを可能
とした半導体基板の製造方法を提供することを目的とす
る。
本発明は、少なくとも一方の面に鏡面を有する第１の半
導体基板の前記鏡面の一部に凹部を形成する工程と；前
記凹部が形成された鏡面及び凹部に絶縁膜を形成する工
程と；前記絶縁膜上に誘電体層を形成する工程と；前記
誘電体層を平坦化する工程と；前記誘電体層を前記鏡面
上の絶縁膜に達するまで除去する工程と；前記鏡面上の
絶縁膜を選択的に除去する工程と；少なくとも一方の面
に鏡面を有する第２の半導体基板の鏡面と、前記第１の
半導体基板の前記絶縁膜が除去された鏡面とを接触させ
て接合する工程と；この接合を強化するために前記第１
及び第２の半導体基板を200℃以上で加熱する工程とを
備えたことを特徴とする埋込誘電体層を有する半導体基
板の製造方法である。
導体基板の前記鏡面の一部に凹部を形成する工程と；前
記凹部が形成された鏡面及び凹部に絶縁膜を形成する工
程と；前記絶縁膜上に誘電体層を形成する工程と；前記
誘電体層を平坦化する工程と；前記誘電体層を前記鏡面
上の絶縁膜に達するまで除去する工程と；前記鏡面上の
絶縁膜を選択的に除去する工程と；少なくとも一方の面
に鏡面を有する第２の半導体基板の鏡面と、前記第１の
半導体基板の前記絶縁膜が除去された鏡面とを接触させ
て接合する工程と；この接合を強化するために前記第１
及び第２の半導体基板を200℃以上で加熱する工程とを
備えたことを特徴とする埋込誘電体層を有する半導体基
板の製造方法である。
本発明によれば部分的に誘導体の層を有する半導体基板
面を容易に平坦化でき、かつ良好な鏡面の単結晶面が保
持されるので、内部も埋込誘電体層を有する半導体基板
を鏡面同志の直接接着法により簡単に形成できる。従が
って素子間の分離が完全に行え、電力用集積回路などに
おいて、素子の大電力化が容易に達成できる。
面を容易に平坦化でき、かつ良好な鏡面の単結晶面が保
持されるので、内部も埋込誘電体層を有する半導体基板
を鏡面同志の直接接着法により簡単に形成できる。従が
って素子間の分離が完全に行え、電力用集積回路などに
おいて、素子の大電力化が容易に達成できる。
以下、本発明の一実施例について図面（第１図）を参照
して説明する。なお、実施例の半導体基板の製造方法を
その製造工程順に従って説明する。
して説明する。なお、実施例の半導体基板の製造方法を
その製造工程順に従って説明する。
先ず表面粗さ500Å以下の鏡面（11）を有するシリコン
結晶体に窪み（12）を通常の化学エッチングなどの手法
で形成させたシリコン基板（10）を用意する。次にこの
窪み（12）を有する面全面に熱酸化の手法で絶縁膜とし
て酸化膜（20）を形成させる。この酸化膜は例えば化学
蒸着法などで形成させる事も可能である。膜厚は素子の
特性設計や工程によって決めるべきものであるが、通常
は１μ程度で充分なようである。次にこの面上に誘電体
層として高絶縁性の多結晶シリコンの層を、窪み（12）
の深さを越える厚さに形成させる。その手法は通常の方
法のいずれもが使える。つまりシラン或いはクロロシラ
ンの熱分解を用いる減圧又は常圧のCVD法などによる。
次に第１図（Ｄ）に示したように多結晶シリコン層をラ
ッピングし、平坦化させる。この場合、鏡面上の酸化膜
に達する以前でラッピングを止める必要がある。そうす
れば同一材料の研磨により、良好な平坦性が達成され
る。次いで多結晶シリコンを選択的にエッチングする手
法で鏡面上の酸化膜が露出するまで除去する。これは例
えばフッ酸−硝酸−酢酸＝１−３−２のような混合液を
用いれば良い。このようにすれば誘電体面をシリコン結
晶体の鏡面部分と容易に同一平面化でき、しかも鏡面は
酸化膜で保護されているので、良好な面状態を保ってい
る。その後第１図（Ｆ）のように鏡面上の酸化膜を例え
ばフッ酸などで選択的に除去し、鏡面を露出させる。一
方少なくとも一主面に表面粗さ500Å以下の鏡面を有す
るもう一つの半導体基板（40）を用意し、充分洗滌し、
水洗，乾燥させてから、浮遊塵20個/m3以下の清浄な雰
囲気下で前記工程を経た半導体基板（10）を充分洗浄，
水洗，乾燥させて、両者の鏡面同志を接触させ、200℃
以上、好ましくは1000℃以上で加熱して一体化させる
（第１図（Ｇ））。このようにして得られた内部に埋込
誘電体層（42）を有する半導体基板は必要ならば所望の
厚さまでラップし、基板に所望の素子を形成し、常法に
従って横方向の素子分離層（50）を形成すれば集積回路
が得られる。
結晶体に窪み（12）を通常の化学エッチングなどの手法
で形成させたシリコン基板（10）を用意する。次にこの
窪み（12）を有する面全面に熱酸化の手法で絶縁膜とし
て酸化膜（20）を形成させる。この酸化膜は例えば化学
蒸着法などで形成させる事も可能である。膜厚は素子の
特性設計や工程によって決めるべきものであるが、通常
は１μ程度で充分なようである。次にこの面上に誘電体
層として高絶縁性の多結晶シリコンの層を、窪み（12）
の深さを越える厚さに形成させる。その手法は通常の方
法のいずれもが使える。つまりシラン或いはクロロシラ
ンの熱分解を用いる減圧又は常圧のCVD法などによる。
次に第１図（Ｄ）に示したように多結晶シリコン層をラ
ッピングし、平坦化させる。この場合、鏡面上の酸化膜
に達する以前でラッピングを止める必要がある。そうす
れば同一材料の研磨により、良好な平坦性が達成され
る。次いで多結晶シリコンを選択的にエッチングする手
法で鏡面上の酸化膜が露出するまで除去する。これは例
えばフッ酸−硝酸−酢酸＝１−３−２のような混合液を
用いれば良い。このようにすれば誘電体面をシリコン結
晶体の鏡面部分と容易に同一平面化でき、しかも鏡面は
酸化膜で保護されているので、良好な面状態を保ってい
る。その後第１図（Ｆ）のように鏡面上の酸化膜を例え
ばフッ酸などで選択的に除去し、鏡面を露出させる。一
方少なくとも一主面に表面粗さ500Å以下の鏡面を有す
るもう一つの半導体基板（40）を用意し、充分洗滌し、
水洗，乾燥させてから、浮遊塵20個/m3以下の清浄な雰
囲気下で前記工程を経た半導体基板（10）を充分洗浄，
水洗，乾燥させて、両者の鏡面同志を接触させ、200℃
以上、好ましくは1000℃以上で加熱して一体化させる
（第１図（Ｇ））。このようにして得られた内部に埋込
誘電体層（42）を有する半導体基板は必要ならば所望の
厚さまでラップし、基板に所望の素子を形成し、常法に
従って横方向の素子分離層（50）を形成すれば集積回路
が得られる。
本実施例においては絶縁膜に酸化膜を、誘電体層に多結
晶シリコンを用いたが、他に窒化ケイ素膜や多成分系ガ
ラス膜など、他の誘電体膜との組み合せも可能である。
また本法に示したように、誘電体層の面と鏡面とを同一
面に平坦化させる事が好ましいが、例に誘電体層が鏡面
よりわずかに深く除去されていても良い。鏡面同志は接
着でき、さらにこの埋込層は結晶体と側面で固着してい
るから、横方向分離のために上部に溝を形成してもその
部分がはがれ落ちる事はない。さらに対向して接着され
るもう一つの基板も、始めの基板と同様な方法により埋
込誘電体層を形成させたり、溝や凹部などを形成させる
事も可能である。
晶シリコンを用いたが、他に窒化ケイ素膜や多成分系ガ
ラス膜など、他の誘電体膜との組み合せも可能である。
また本法に示したように、誘電体層の面と鏡面とを同一
面に平坦化させる事が好ましいが、例に誘電体層が鏡面
よりわずかに深く除去されていても良い。鏡面同志は接
着でき、さらにこの埋込層は結晶体と側面で固着してい
るから、横方向分離のために上部に溝を形成してもその
部分がはがれ落ちる事はない。さらに対向して接着され
るもう一つの基板も、始めの基板と同様な方法により埋
込誘電体層を形成させたり、溝や凹部などを形成させる
事も可能である。
第１図は本発明の一実施例を示す図である。 （10）及び（40）……シリコン結晶体、 （20）……酸化膜、（30）……多結晶シリコン層、 （42）……埋込誘電体。
Claims (1)
- 【請求項１】少なくとも一方の面に鏡面を有する第１の
半導体基板の前記鏡面の一部に凹部を形成する工程と； 前記凹部が形成された鏡面及び凹部に絶縁膜を形成する
工程と； 前記絶縁膜上に誘電体層を形成する工程と； 前記誘電体層を平坦化する工程と； 前記誘電体層を前記鏡面上の絶縁膜に達するまで除去す
る工程と； 前記鏡面上の絶縁膜を選択的に除去する工程と； 少なくとも一方の面に鏡面を有する第２の半導体基板の
鏡面と、前記第１の半導体基板の前記絶縁膜が除去され
た鏡面とを接触させて接合する工程と； この接合を強化するために前記第１及び第２の半導体基
板を200℃以上で加熱する工程とを備えたことを特徴と
する埋込誘電体層を有する半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60162998A JPH07123136B2 (ja) | 1985-07-25 | 1985-07-25 | 埋込誘電体層を有する半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60162998A JPH07123136B2 (ja) | 1985-07-25 | 1985-07-25 | 埋込誘電体層を有する半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6224641A JPS6224641A (ja) | 1987-02-02 |
| JPH07123136B2 true JPH07123136B2 (ja) | 1995-12-25 |
Family
ID=15765254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60162998A Expired - Lifetime JPH07123136B2 (ja) | 1985-07-25 | 1985-07-25 | 埋込誘電体層を有する半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07123136B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03129752A (ja) * | 1989-07-07 | 1991-06-03 | Shin Etsu Handotai Co Ltd | 誘電体分離基板の製造方法 |
| JP3014012B2 (ja) * | 1992-03-19 | 2000-02-28 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH09205223A (ja) * | 1995-11-24 | 1997-08-05 | Denso Corp | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5357978A (en) * | 1976-11-05 | 1978-05-25 | Hitachi Ltd | Production of dielectric insulated and isolated substrate |
| JPS604897A (ja) * | 1983-06-23 | 1985-01-11 | 三菱重工業株式会社 | 廃液濃縮固化処理装置 |
| JPS6051700A (ja) * | 1983-08-31 | 1985-03-23 | Toshiba Corp | シリコン結晶体の接合方法 |
-
1985
- 1985-07-25 JP JP60162998A patent/JPH07123136B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6224641A (ja) | 1987-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01312828A (ja) | 半導体の製造方法 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPS61296709A (ja) | 半導体装置の製造方法 | |
| JPH10233351A (ja) | 半導体基板の構造および製造方法 | |
| KR20010070458A (ko) | 반도체 기판, 반도체 디바이스 및 그 제조 방법 | |
| JP2662495B2 (ja) | 接着半導体基板の製造方法 | |
| JP3006387B2 (ja) | 半導体装置およびその製造方法 | |
| JPH098124A (ja) | 絶縁分離基板及びその製造方法 | |
| JPH0917984A (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| JPH04180648A (ja) | 誘電体分離基板の製造方法 | |
| JPH0682753B2 (ja) | 半導体装置の製造方法 | |
| JPH07123136B2 (ja) | 埋込誘電体層を有する半導体基板の製造方法 | |
| JPS6354740A (ja) | 集積回路基板の製造方法 | |
| JPH0546100B2 (ja) | ||
| JP2850502B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH01305534A (ja) | 半導体基板の製造方法 | |
| JPH01302740A (ja) | 誘電体分離半導体基板およびその製造方法 | |
| JPS63246841A (ja) | シリコン結晶体の誘電体分離法 | |
| JPH03104224A (ja) | 半導体装置の製造方法 | |
| JP3165735B2 (ja) | 半導体基板の製造方法 | |
| JPH0754826B2 (ja) | 半導体装置の製造方法 | |
| JPH09162087A (ja) | 貼り合わせ基板の製造方法 | |
| JP2993484B2 (ja) | 半導体基板の構造およびその製造方法 | |
| JPS6362252A (ja) | 誘電体絶縁分離基板の製造方法 | |
| JP2000252354A (ja) | 埋め込み絶縁膜を有する基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |