JPH01305534A

JPH01305534A - 半導体基板の製造方法

Info

Publication number: JPH01305534A
Application number: JP13637588A
Authority: JP
Inventors: Motomori Miyajima; 基守宮嶋
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1988-06-02
Filing date: 1988-06-02
Publication date: 1989-12-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　要〕基板を貼合わせて基板中に絶縁層を形成するＳＯ■技術
を利用した半導体基板及びその製造方法に関し、ウェハの貼合わせによるＳＯ■技術を利用して半導体基
板を作成する場合に、半導体回路を形成する層の膜厚を
均一に形成するとともに、基板上のフィールド酸化膜等
を平坦に形成することを目的とし、半導体ウェハの一面上に絶縁性薄膜を形成し、上記絶縁
性薄膜の一部に、素子分離用絶縁性厚膜を該ウェハに埋
込んで形成し、上記半導体ウェハの一面を平坦化して支
持基板に接合した後、上記半導体ウェハの一面とは反対
側面を上記素子間分離用絶縁膜が露出するまで研磨する
ことにより半導体基板を作成する手段を含み構成する。

〔産業上の利用分野〕

本発明は、半導体基板の製造方法に関し、より詳しくは
、基板を貼合わせて基板中に絶縁層を形成するＳＯ■技
術を利用した半導体基板の製造方法に関する。

〔従来の技術〕

高速素子やα線による影響が少ない半導体装置を作成す
るために、単結晶基板内に絶縁層を形成する技術、即ち
、種々のＳＯＩ技術が提案されている。

このＳＯＴ技術としては、ＳＯ３法、レーザメルト法、
ウェハ詰合わせ法などがあるが、ＳＯ３法やレーザメル
ト法は、絶縁層上に完全な単結晶を形成することは困難
であるため、絶縁層上に完全な単結晶層を得る技術とし
てウェハ貼合わせによるＳｏｌ技術が注目されている。

このウェハ貼合わせによって半導体装置用の基板を形成
する方法としては、例えば第６図に見られるように、表
面全体にＳｉＯ□膜７０膜形０したシリコンウェハ７１
と、一面にｎ−エピクこ１−シャ１１層７２を形成した
ｎ゛シリコンウエハフ３を使用し、５ｉ０２膜７０とｎ
−エピタキシャル層７２が接触するように２つのウェハ
７１．７３とを合わせた後、これらのウェハ７］、７３
を加熱して接着するようにしたものがある。

これにより、２枚のウェハ７１．７３の接触面に絶縁層
が形成されることになるが、これを半導体装置に使用す
る場合には、さらに、ｎ゛シリコンウエハフ３非接合面
を弗酸と硝酸の混合液に浸漬してエツチングするととも
に、その表面をボリンシングすることによりｎ−エピタ
キシャル層７２を露出させ、このエピタキシャル層７２
に半導体回路を形成するようにしている（第７図（ｂ）
）。

（発明が解決しようとする課題）しかし、この種の方法で半導体装置用の基板を作成する
場合には、均一にエツチングすることが難しく、またエ
ンチングの際にｎ−エピタキシャル層７２の表面が荒れ
るといった不都合があり、また、ポリンシングによりｎ
−エピタキシャル層７２を研磨する場合に、終点検出の
判断が難しいため、膜厚の精度が低下するといった問題
がある。

ところで、この種の半導体基板に知数の素子を形成する
場合には、第７図に見られるような素子分Ｎ領域７４を
ｎ−エピタキシャル層７２に設＆−１、ここにフィール
ド酸化膜７５を形成するようにするが、熱酸化やＣＶＤ
法等によってフィールド酸化膜７５を形成する場合には
、その表面に凹凸が生しるため、その上に形成する膜の
カバレンジが悪くなり易い。また形成した膜をパクーニ
ングエンチングするときに、エツチングの残やエツチン
グ後の形状が設計より細くなったりするといった不都合
がある。

本発明はこのような問題に鑑みてなされたものであって
、ウェハの貼合わせによるＳｏｌ技術を利用して半導体
基板を作成する場合に、半導体回路を形成する層の膜厚
を均一に形成するとともに、基板上のフィールド酸化膜
等を平坦に形成することができる半導体基板及び半導体
基板の製造方法を提供することを目的とす・る。

〔課題を解決するための手段〕

上記した課題は、半導体ウェハｌの一面に絶縁性薄膜を
形成し、上記絶縁性薄膜形成面の一部に、素子分離用絶
縁膜を該ウェハに理込んで形成し、上記半導体ウェハの
一面を平ｌＵ化して支持基板５に接合した後、上記半導
体ウェハ１の一面とは反対側面６を」二記素子間分離用
絶縁膜が露出するまで均一に研磨することにより半導体
基板５を作成することを特徴とする半導体基板の製造方
法より解決する。

〔作　用〕

即ち、半導体ウェハ１の一面に絶縁性薄膜を形成し、例
えば素子間分離領域に絶縁性厚膜をエンチングや熱酸化
により絶縁性の厚膜を形成する。

その後、絶縁性薄膜を形成した面を平坦化して支持基板
に熱処理などを施すことにより、半導体ウェハ１と支持
基板５とを接合させる。

次に、半導体ウェハ１の非接合面６を研磨して絶縁性厚
膜を露出させると、絶縁性厚膜により囲われた窪みに半
導体ウェハ１の単結晶シリコンが残存するため、これを
素子形成領域として使用する。

このように、素子間分離用絶縁膜を終点として使用する
と、半導体基板の素子形成領域の単結晶半導体膜を均一
に研磨することが可能になる。

また、半導体ウェハ］に膜厚の絶縁層を埋込み、反対の
面から研磨して絶縁層を露出さ−υて形成した半導体ノ
と板は、素子間分離用の絶縁層及びこれに囲まれた単結
晶半導体層が平坦となるので、その−１−に形成する膜
を精度良くパターン化することが容易になる。

〔実施例〕

（ａ）第１の実施例の説明第１図は、本発明の第１の実施例装置の概略を示す断面
図であって、図中符号１は、一面にシリコン酸化ＩＩＱ
（ＳｉＯ７膜）２を形成したシリコンウェハで、５ｉＯ
ｚ膜２を形成した面の素子分離領域には、５ｉｔ）ｚ膜
２よりも厚いフィールド酸化膜３が形成されており、ま
た、ウェハ１上で凹凸面をなしている５ｉＯ７膜２とフ
ィールド酸化膜３の上には、フィールド酸化膜３によっ
て囲まれる四部を埋込む絶縁膜４が形成されており、さ
らに、この絶縁膜４を形成した面し１、ポリッシング処
理により研磨されて平坦化されている。

また、シリコンウェハ１は、絶縁膜４側の平坦面を石英
ガラスよりなる支持基板５の一面に合わせて加熱処理を
施すことにより、この支持基板５に接着されている（第
１図（ａ））。

符号１０は、シリコンウェハ１と支持基板５を接着して
形成した半導体基板で、この半導体基板１０は、ウェハ
１の非接合面６をフィールド酸化膜３が露出ずろまでラ
ッピング、ボリンシング処理して形成されていて、フィ
ールド酸化膜３に囲まれた皿状の素子形成領域７には、
シリコンウェハ１の単結晶シリコンが残存し、単結晶シ
リコン膜１ａを構成している。

なお、この半導体基板１０番；ｔ、素子形成領域７」二
の単結晶シリコン膜１ａが薄いため、ＭＯ３型半導体装
置に適している。

以下に、」二連した半導体基板の作成方法の詳細を説明
する。

第２図は、本発明の第１の実施例装置の製造方法を示す
工程図であって、シリコンウェハ１」二の５ｉｎ２膜２
は、熱酸化により１．０００人の厚さに形成されたもの
で、その上には、１０００人の厚さの窒化膜（ＳｉＮ膜
）８がＣＶ　Ｉ）法により形成されている（第２図（ａ
））。

この窒化膜８の」二には、ウェハ１の素子間分離領域１
１に窓を設りたレジストマスク１２が形成され、この窓
から露出した窒化膜８をＲＩＥ法によりエツチングする
と同時に、窒化膜８の下のＳｉＯ□膜２を剥離する（同
図（ｂ））。

そして、レジストマスク１２を溶剤により除去した後、
ウェハ１を酸素雰囲気中に置いて、例えば　１０００°
Ｃで３００分加熱すると、素子間分離領域１１には１μ
ｍ程度の厚さのフィールド酸化膜３が形成される（同図
（Ｃ））。

次に、ウェハ１を熱リン酸溶液中に浸漬し、５ｉ０２膜
２−にに残存している窒化膜８を除去した後、純水等を
用いてウェハ１にイ」着したリン酸溶液を除去する（同
図（ｄ））。ここで、５１０２膜２の上に５ｉＯｚ、Ｐ
ＳＣ，ＢＳＧ、ポリシリコンなどの絶縁膜４をＣＶＤ法
によって形成するが、その厚さは、少なくともフィール
ド酸化膜３により囲まれた凹部を埋める程度となるよう
にし、ボリッング処理により研磨して平坦化する（同図
（，３）　　（ｒ））。この場合には、必ずしもフィー
ルド酸化膜３を露出させることはない。

そして、ポリッシングを施した面を、過酸化水素（Ｉ＋
。０゜）、アンモニア（Ｎ１１４０１１）の溶液により
洗浄した後に希弗酸液に１０秒間浸漬し、再び１１２０
□、ＮＩＩｊＯＨにより洗浄する。そして、同様な方法
により洗浄した石英ガラスよりなる支持基板５の一面に
、ウェハ１の絶縁膜４を密着させ、８００〜１０００°
Ｃ１あるいはそれ以上の温度で、例えば酸化雰囲気中で
３０分加熱すると、ウェハ１と支持基板５は接着する（
同図（ｇ））。

このあとで、シリコンウェハ１の非接合面６をラッピン
グ処理するとともに、ポリッシング処理を施することに
より、終点検出膜として作用するフィールド酸化膜３を
露出させると、フィールド酸化膜３により囲われて窪の
となっている素子形成領域７には、単結晶シリコン膜１
ａが均一の膜厚となって残存することになり、半導体基
板１０が完成する（同図（ｈ））。

ところで、終点検出膜となるフィールド酸化膜３が露出
したか否かの判断は、フィールド酸化膜３とシリコン基
板１の色が違っているため、ポリッシング処理の際に目
視によって容易確認することかにできる。

なお、上記した実施例では、支持基板５を石英ガラスに
より形成したものを使用したが、シリコンウェハをシリ
コン酸化膜によって覆ったものを使用することもできる
。

また、上記したフィールド酸化膜３をウェハ１のスクラ
イブライン領域に形成することもできる。

（ｂ）第２の実施例の説明第３図は、本発明による第２の実施例装置の概略を示す
断面図であって、図中符号１は、素子分離領域１１をエ
ツチングにより穿設した凹部２０を有するシリコンウェ
ハで、その凹部２０を有する面には、その面に沿ってシ
リコン酸化膜（ＳｉＯｚ膜）２１が形成され、また、こ
のＳｉＯ□膜２１膜上１は、少なくとも凹部２０を埋設
する厚さの絶１イ膜２２が形成されていて、この絶縁膜
２２ば、ポリッシング処理によりその表面が平坦になる
ように研磨されており、凹部２０内の絶縁膜２２は、フ
ィールド酸化膜３として使用する。

さらに、シリコンウェハ１は、絶縁膜２２の平坦面を石
英ガラスよりなる支持基板５の一面に合わせ、加熱する
ことにより接着されている。

符号３０は、シリコンウェハ１と支持基板５を接合した
半導体基板で、この半導体基板３０は、うエバ１の非接
合面６を５ｉ０２膜２１が露出する深さまでフィールド
酸化膜３が露出するまでラッピング、ポリッシング処理
することにより形成したもので、四部２０内の絶縁膜２
２に囲まれた素子形成領域７には、シリコンウェハ１の
？１を結晶シリコンが残存し、単結晶シリコン膜１ｂを
構成している。

この、半導体基板３０は、凹部２０を深く形成すること
により素子形成領域７の単結晶シリコン膜１１）を厚く
することができるため、ＭＯ３型半導体装置だ６ノでな
く、バイポーラ型半導体装置に適用することができる。

以下に、上述した半導体基板の作成方法の詳細を説明す
る。

第４図は、本発明の第２の実施例装置の製造方法を示す
工程図であって、シリコンウェハ１上のＳｉＯ□膜３２
は、熱酸化により１０００人の厚さに形成したもので、
素子間分離領域３１に窓を設けたマスク３８を５ｉＯ７
膜３２の上に形成した後にＲＩＥエンヂング法を施し、
素子間分離領域３１に位置する５ｉ０２膜３２を剥離す
るようにしている（第４図（ａ））。

そして、マスク３８を溶剤により除去した後、シリコン
ウェハ１を水酸化カリウム（Ｋｏｊｉ）の溶液中に浸漬
し、ウェハ１の素子間分離領域３１を所望の深さまでエ
ツチングして凹部２０を形成する（同図（ｂ））。

次に、純水等を用いて基板１に付着したＫｏｊｉ液を除
去した後、熱酸化を施し、凹部２０を有するウェハ１の
表面に沿って５ｉ０２膜２１を形成する（同図（Ｃ））
。

そして、ＳｉＯ□膜２１膜上１の」二に、５１０２やＰ
ＳＧ、ＢＳＧ、ポリシリコンのような絶縁膜４をＣＶＤ
法によって形成し、四部２０をその絶縁膜４により埋込
むようにする（同図（ｄ））。

この絶縁膜４の表面には、ウェハ１の凹部２０等により
凹凸が生じるため、研磨剤を用いたメカニカルポリラン
グにより研磨して平坦化する（第４図（ｅ））。なお、
この場合には、第２図（ｒ）のようにフィールド酸化膜
３を露出させる必要はない。凹部２０内に埋込まれた絶
縁膜４が、終点検出膜として使用することができるから
である。

このように、ポリッシングを施した絶縁膜４を、過酸化
水素（Ｈ２０□）、アンモニア（ＮＨ，Ｏ１＋）の溶液
により洗浄した後に希弗酸液に１０秒間浸漬し、再び］
１□０□、ＮＩｌ、ＯＨにより洗浄する。そして、同様
な方法により洗浄した石英ガラスよりなる支持基板５の
一面に、ウェハ１の絶縁膜４を密着させ、８００〜１０
００°Ｃ以上の温度で加熱すると、シリコンウェハ１と
支持基板５は接着する（同図（［）、（ｇ））。

このあとで、支持基板５に貼合わせたシリコンウェハ１
を、その非接合面６側からラッピング処理及びポリッシ
ング処理を行い、５ｉＯｚ膜２１または凹部２０内の絶
縁膜４を露出させると、これらが終点検出材として作用
するため、絶縁膜４により囲まれた窪めの素子形成領域
７に残存した単結晶シリコン１ｂは均一の膜厚となって
残存することになり、半導体基板３０がＳＯＩ技術によ
り形成されることになる（同図（ｈ））。

なお、ＳｉＯ□膜２１が露出したか否かの判断は、５ｉ
Ｏ７膜２１とシリコン基板１の色が違っているため、ポ
リッシング処理の際、目視により容易に確言忍できる。

なお、上記した実施例では、支持基板５を石英ガラスに
より形成したものを使用したが、シリコンウェハの回り
にシリコン酸化膜を形成したものを使用することもでき
る。また、上記した実施例では、凹部２０を素子間分離
領域に使用したが、素子間分離領域の一部やスクライブ
領域に設けるようにすることもできる。

さらに、」二記した実施例では、第４図（ｅ）、（［）
に示したように、糸色縁膜４をポリッシング処理した後
に、支持基板５に接着するようにしたが、第５図に示す
ように、シリコンウェハ１が露出するまでポリッシング
処理を行い、絶縁膜４を形成した面に埋込拡散層３６を
、例えばイオン注入などで形成した後に再び絶縁層３４
を積層し、ポリッシング処理を行ったあとで、絶縁膜３
４を形成した面を支持基板５に接着するようにすること
もできる。

［発明の効果］以上述べたように、本発明によれば、半導体ウェハの一
面に薄い絶縁膜を形成し、その面の一部に厚い素子分離
用絶縁膜を埋込んで形成し、これらの絶縁膜を形成した
ウェハの面を平坦にして支持基板に接合した上、厚い絶
縁膜が露出するまでウェハの一面と反対側面を研磨する
ようにしたので、半導体回路を形成する膜の厚さが均一
となるように半導体ウェハを研磨することが容易となる
。

また、フィールド酸化膜などを平坦に形成できるので、
その上に形成される膜のパターニングを精度良く行うこ
とができ、高密度デバイス製造に適している。

【図面の簡単な説明】

第１図（ａ）、（ｂ）は、本発明の第１の実施例装置の
概略を示す断面図、第２図（ａ）〜（ｈ）は、本発明の第１の実施例装置の
製造工程を示す断面図、第３図（ａ）、　　（ｂ）は、本発明の第２の実施例装
置の概略を示す断面図、第４図は、本発明の第２実施例装置の製造工程を示す断
面図、第５図は、本発明の他の実施例を示す断面図、第６図は
、第１の従来技術を示す断面図、第７図は、第２の従来
技術を示す断面図である。（符号の説明）１・・・ウェハ、２・・・ＳｉＯ□膜、３・・・フィールド酸化膜、４・・・絶縁膜、５・・・支持基板、６・・・非接合面、７・・・素子形成領域、１０・・・半導体基板、１１・・・素子分離領域、２０・・・凹部、２１・・・ＳｉＯ□膜、２２・・・絶縁膜、３０・・・半導体基板。

Claims

【特許請求の範囲】　半導体ウェハ（１）の一面に絶縁性薄膜を形成し、上記絶縁性薄膜の一部に、素子分離用絶縁膜を該ウェハ
（１）に埋込んで形成し、上記半導体ウェハの一面を平坦化して支持基板（５）に
接合した後、上記半導体ウェハ（１）の一面と反対側の面（６）を上
記素子間分離用絶縁膜が露出するまで研磨することによ
り半導体基板（５）を作成することを特徴とする半導体
基板の製造方法。