JPH0661340A - 張り合わせ半導体基板の製造方法 - Google Patents
張り合わせ半導体基板の製造方法Info
- Publication number
- JPH0661340A JPH0661340A JP20880792A JP20880792A JPH0661340A JP H0661340 A JPH0661340 A JP H0661340A JP 20880792 A JP20880792 A JP 20880792A JP 20880792 A JP20880792 A JP 20880792A JP H0661340 A JPH0661340 A JP H0661340A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- semiconductor wafer
- semiconductor
- wafer
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【目的】 張り合わせ半導体基板の製造方法に関し、張
り合わせ半導体基板の素子形成用半導体層の厚さを均一
に薄く形成することができる張り合わせ半導体基板の製
造方法を提供することを目的とする。 【構成】 第１の半導体ウェーハ１に溝２を形成して少
なくとも溝２の底面と側面とに第１の酸化膜３を形成
し、次いで、第２の半導体ウェーハ４上に第２の酸化膜
５を形成し、第２の酸化膜５の形成された第２の半導体
ウェーハ４と溝２の形成された第１の半導体ウェーハ１
とを第２の半導体ウェーハ４の第２の酸化膜５と第１の
半導体ウェーハ１の溝２の形成された面とが対接するよ
うに重ね合わせて接着し、第１の酸化膜３をストッパと
して第１の半導体ウェーハ１を選択的に研磨してその厚
さを減少するようにする。
り合わせ半導体基板の素子形成用半導体層の厚さを均一
に薄く形成することができる張り合わせ半導体基板の製
造方法を提供することを目的とする。 【構成】 第１の半導体ウェーハ１に溝２を形成して少
なくとも溝２の底面と側面とに第１の酸化膜３を形成
し、次いで、第２の半導体ウェーハ４上に第２の酸化膜
５を形成し、第２の酸化膜５の形成された第２の半導体
ウェーハ４と溝２の形成された第１の半導体ウェーハ１
とを第２の半導体ウェーハ４の第２の酸化膜５と第１の
半導体ウェーハ１の溝２の形成された面とが対接するよ
うに重ね合わせて接着し、第１の酸化膜３をストッパと
して第１の半導体ウェーハ１を選択的に研磨してその厚
さを減少するようにする。
Description
【０００１】
【産業上の利用分野】本発明は、張り合わせ半導体基板
の製造方法に関する。
の製造方法に関する。
【０００２】
【従来の技術】２枚のシリコンウェーハのうちの少なく
とも１枚のシリコンウェーハの表面を熱酸化して酸化膜
を形成し、２枚のシリコンウェーハを前記の酸化膜の形
成された面が重ね合わせ面となるように重ね合わせて１
０００℃程度の温度に加熱して相互に接着する。次い
で、一方のシリコンウェーハを研削して１０μｍ程度の
厚さまで薄膜化した後、研磨により数μｍの厚さに薄膜
化し、酸化膜上に素子形成用シリコン薄膜の形成された
張り合わせ基板を形成する。
とも１枚のシリコンウェーハの表面を熱酸化して酸化膜
を形成し、２枚のシリコンウェーハを前記の酸化膜の形
成された面が重ね合わせ面となるように重ね合わせて１
０００℃程度の温度に加熱して相互に接着する。次い
で、一方のシリコンウェーハを研削して１０μｍ程度の
厚さまで薄膜化した後、研磨により数μｍの厚さに薄膜
化し、酸化膜上に素子形成用シリコン薄膜の形成された
張り合わせ基板を形成する。
【０００３】
【発明が解決しようとする課題】相互に接着された２枚
のシリコンウェーハの一方のシリコンウェーハを研磨に
より薄膜化するときに、シリコンウェーハの面内におい
て研磨速度にばらつきが存在するため、研磨後のシリコ
ンウェーハの膜厚が均一にならず、少なくとも１μｍ程
度のばらつきが発生する。そのため、素子形成用シリコ
ン層の厚さを数μｍ以下に薄くすることは困難である。
のシリコンウェーハの一方のシリコンウェーハを研磨に
より薄膜化するときに、シリコンウェーハの面内におい
て研磨速度にばらつきが存在するため、研磨後のシリコ
ンウェーハの膜厚が均一にならず、少なくとも１μｍ程
度のばらつきが発生する。そのため、素子形成用シリコ
ン層の厚さを数μｍ以下に薄くすることは困難である。
【０００４】本発明の目的は、この欠点を解消すること
にあり、張り合わせ半導体基板の素子形成用半導体層の
厚さを均一に薄く形成することができる張り合わせ半導
体基板の製造方法を提供することにある。
にあり、張り合わせ半導体基板の素子形成用半導体層の
厚さを均一に薄く形成することができる張り合わせ半導
体基板の製造方法を提供することにある。
【０００５】
【課題を解決するための手段】上記の目的は、第１の半
導体ウェーハ（１）に溝（２）を形成して少なくともこ
の溝（２）の底面と側面とに第１の酸化膜（３）を形成
し、次いで、第２の半導体ウェーハ（４）上に第２の酸
化膜（５）を形成し、この第２の酸化膜（５）の形成さ
れた前記の第２の半導体ウェーハ（４）と前記の溝
（２）の形成された前記の第１の半導体ウェーハ（１）
とを前記の第２の半導体ウェーハ（４）の前記の第２の
酸化膜（５）と前記の第１の半導体ウェーハ（１）の前
記の溝（２）の形成された面とが対接するように重ね合
わせて接着し、前記の第１の酸化膜（３）をストッパと
して前記の第１の半導体ウェーハ（１）を選択的に研磨
してその厚さを減少する工程を有する張り合わせ半導体
基板の製造方法、または、第１の半導体ウェーハ（１）
と第２の半導体ウェーハ（４）とのそれぞれに溝（７）
を形成してこの溝（７）の底面と側面とを含む半導体ウ
ェーハ表面にそれぞれ酸化膜（８）を形成し、前記の第
１の半導体ウェーハ（１）と前記の第２の半導体ウェー
ハ（４）とを前記の溝（７）の形成された面が対接する
ように重ね合わせて接着し、前記の酸化膜（８）をスト
ッパとして前記の第１の半導体ウェーハ（１）または前
記の第２の半導体ウェーハ（４）を選択的に研磨してそ
の厚さを減少する工程を有する張り合わせ半導体基板の
製造方法によって達成される。
導体ウェーハ（１）に溝（２）を形成して少なくともこ
の溝（２）の底面と側面とに第１の酸化膜（３）を形成
し、次いで、第２の半導体ウェーハ（４）上に第２の酸
化膜（５）を形成し、この第２の酸化膜（５）の形成さ
れた前記の第２の半導体ウェーハ（４）と前記の溝
（２）の形成された前記の第１の半導体ウェーハ（１）
とを前記の第２の半導体ウェーハ（４）の前記の第２の
酸化膜（５）と前記の第１の半導体ウェーハ（１）の前
記の溝（２）の形成された面とが対接するように重ね合
わせて接着し、前記の第１の酸化膜（３）をストッパと
して前記の第１の半導体ウェーハ（１）を選択的に研磨
してその厚さを減少する工程を有する張り合わせ半導体
基板の製造方法、または、第１の半導体ウェーハ（１）
と第２の半導体ウェーハ（４）とのそれぞれに溝（７）
を形成してこの溝（７）の底面と側面とを含む半導体ウ
ェーハ表面にそれぞれ酸化膜（８）を形成し、前記の第
１の半導体ウェーハ（１）と前記の第２の半導体ウェー
ハ（４）とを前記の溝（７）の形成された面が対接する
ように重ね合わせて接着し、前記の酸化膜（８）をスト
ッパとして前記の第１の半導体ウェーハ（１）または前
記の第２の半導体ウェーハ（４）を選択的に研磨してそ
の厚さを減少する工程を有する張り合わせ半導体基板の
製造方法によって達成される。
【０００６】
【作用】２枚の半導体ウェーハ１・４を相互に接着した
後の研磨工程において、半導体ウェーハ１の溝２の底面
と側面とに形成された酸化膜３がストッパとして機能す
るので、溝２が露出した領域はそこで研磨が止まり、溝
２が露出していない領域のみがさらに研磨される。した
がって、すべての溝２が露出したところで研磨を終了す
れば、溝２の深さは均一に形成されているので、均一な
膜厚の素子形成用半導体層６が形成される。
後の研磨工程において、半導体ウェーハ１の溝２の底面
と側面とに形成された酸化膜３がストッパとして機能す
るので、溝２が露出した領域はそこで研磨が止まり、溝
２が露出していない領域のみがさらに研磨される。した
がって、すべての溝２が露出したところで研磨を終了す
れば、溝２の深さは均一に形成されているので、均一な
膜厚の素子形成用半導体層６が形成される。
【０００７】酸化膜がストッパとして機能するのは、研
磨剤と酸化膜とが化学的に反応して生成される反応物
が、研磨を停止させる作用を有するためと考えられる。
この反応物は研磨中に研磨布で常に拭い取られるため、
酸化膜が露出した限られた領域のみにおいてストッパと
して作用し、酸化膜の露出していない領域の半導体ウェ
ーハにまでストッパ効果を及ぼすことはない。
磨剤と酸化膜とが化学的に反応して生成される反応物
が、研磨を停止させる作用を有するためと考えられる。
この反応物は研磨中に研磨布で常に拭い取られるため、
酸化膜が露出した限られた領域のみにおいてストッパと
して作用し、酸化膜の露出していない領域の半導体ウェ
ーハにまでストッパ効果を及ぼすことはない。
【０００８】なお、半導体ウェーハに形成する溝の形状
をＫＯＨ等を使用してなす異方性エッチングによってＶ
型に形成しておけば、溝の幅から研磨中に素子形成用半
導体層の膜厚を知ることができる。
をＫＯＨ等を使用してなす異方性エッチングによってＶ
型に形成しておけば、溝の幅から研磨中に素子形成用半
導体層の膜厚を知ることができる。
【０００９】
【実施例】以下、図面を参照して、本発明の二つの実施
例に係る張り合わせ半導体基板の製造方法について説明
する。
例に係る張り合わせ半導体基板の製造方法について説明
する。
【００１０】第１実施例 図２（ａ）参照 第１のシリコンウェーハ１の表面にレジスト膜を形成
し、格子状パターンを有するマスクを使用して露光・現
像した後、フッ酸と硝酸と酢酸との混合液を使用してエ
ッチング処理をなし、第１のシリコンウェーハ１に深さ
０．２μｍ、幅２０μｍの溝２を格子状に形成し、格子
に囲まれた島の大きさを８０μｍ×８０μｍとする。
し、格子状パターンを有するマスクを使用して露光・現
像した後、フッ酸と硝酸と酢酸との混合液を使用してエ
ッチング処理をなし、第１のシリコンウェーハ１に深さ
０．２μｍ、幅２０μｍの溝２を格子状に形成し、格子
に囲まれた島の大きさを８０μｍ×８０μｍとする。
【００１１】図２（ｂ）参照 熱酸化して溝２の底面と側面とを含むシリコンウェーハ
１の表面に３００Å厚程度の酸化膜３を形成する。
１の表面に３００Å厚程度の酸化膜３を形成する。
【００１２】図２（ｃ）参照 第２のシリコンウェーハ４の表面に熱酸化により酸化膜
５を形成し、酸化膜５の形成された面と第１のシリコン
ウェーハ１の溝２の形成された面とを重ね合わせ、１０
００℃程度の温度に加熱して相互に接着する。
５を形成し、酸化膜５の形成された面と第１のシリコン
ウェーハ１の溝２の形成された面とを重ね合わせ、１０
００℃程度の温度に加熱して相互に接着する。
【００１３】図１（ａ）参照 第１のシリコンウェーハ１の背面から研削して５μｍ厚
程度までシリコンウェーハ１の厚さを減少する。
程度までシリコンウェーハ１の厚さを減少する。
【００１４】図１（ｂ）参照 通常の２０倍程度に希釈した研磨剤を使用し、２００ｒ
ｐｍ程度の回転数で回転させながらシリコンウェーハ１
の研削された背面を選択的に研磨する。その結果、酸化
膜３がストッパとなって、厚さが０．２μｍであり、厚
さのばらつきが０．０１μｍ以内である素子形成用シリ
コン層６を有する張り合わせ基板が形成される。なお、
第１のシリコンウェーハ１の溝２の底面に形成されてい
た酸化膜３は３００Å程度と極めて薄いため研磨中に欠
落し、素子形成用シリコン層６は島状に形成される。
ｐｍ程度の回転数で回転させながらシリコンウェーハ１
の研削された背面を選択的に研磨する。その結果、酸化
膜３がストッパとなって、厚さが０．２μｍであり、厚
さのばらつきが０．０１μｍ以内である素子形成用シリ
コン層６を有する張り合わせ基板が形成される。なお、
第１のシリコンウェーハ１の溝２の底面に形成されてい
た酸化膜３は３００Å程度と極めて薄いため研磨中に欠
落し、素子形成用シリコン層６は島状に形成される。
【００１５】第２実施例 図３（ａ）参照 第１実施例と同様にして、第１のシリコンウェーハ１と
第２のシリコンウェーハ４とにそれぞれ溝７を形成し、
溝７の内面を含むウェーハ表面上に酸化膜８を形成す
る。次いで、第１のシリコンウェーハ１と第２のシリコ
ンウェーハ４とを溝の形成された面が対接するように重
ね合わせて加熱し、相互に接着する。
第２のシリコンウェーハ４とにそれぞれ溝７を形成し、
溝７の内面を含むウェーハ表面上に酸化膜８を形成す
る。次いで、第１のシリコンウェーハ１と第２のシリコ
ンウェーハ４とを溝の形成された面が対接するように重
ね合わせて加熱し、相互に接着する。
【００１６】図３（ｂ）参照 第１実施例と同様に、一方のシリコンウェーハ、例えば
第１のシリコンウェーハ１の背面から研削・研磨をなし
て薄膜化し、０．２μｍ厚の素子形成用シリコン層６を
有する張り合わせ基板を形成する。
第１のシリコンウェーハ１の背面から研削・研磨をなし
て薄膜化し、０．２μｍ厚の素子形成用シリコン層６を
有する張り合わせ基板を形成する。
【００１７】
【発明の効果】以上説明したとおり、本発明に係る張り
合わせ半導体基板の製造方法においては、２枚の半導体
ウェーハのうちの少なくとも１枚の半導体ウェーハに溝
を形成し、溝の底面と側面とに酸化膜を形成してから相
互に張り合わせているので、一方の半導体ウェーハを背
面から研磨する際にこの酸化膜がストッパとして機能
し、溝の深さに相当する厚さに均一に半導体ウェーハを
薄膜化することができる。
合わせ半導体基板の製造方法においては、２枚の半導体
ウェーハのうちの少なくとも１枚の半導体ウェーハに溝
を形成し、溝の底面と側面とに酸化膜を形成してから相
互に張り合わせているので、一方の半導体ウェーハを背
面から研磨する際にこの酸化膜がストッパとして機能
し、溝の深さに相当する厚さに均一に半導体ウェーハを
薄膜化することができる。
【図１】本発明の第１実施例に係る張り合わせ半導体基
板の製造工程図である。
板の製造工程図である。
【図２】本発明の第１実施例に係る張り合わせ半導体基
板の製造工程図である。
板の製造工程図である。
【図３】本発明の第２実施例に係る張り合わせ半導体基
板の製造工程図である。
板の製造工程図である。
１ 第１の半導体基板（第１のシリコンウェーハ） ２ 溝 ３ 第１の酸化膜 ４ 第２の半導体基板（第２のシリコンウェーハ） ５ 第２の酸化膜 ６ 素子形成用シリコン層 ７ 溝 ８ 酸化膜
Claims (2)
- 【請求項１】 第１の半導体ウェーハ（１）に溝（２）
を形成して少なくとも該溝（２）の底面と側面とに第１
の酸化膜（３）を形成し、 第２の半導体ウェーハ（４）上に第２の酸化膜（５）を
形成し、 該第２の酸化膜（５）の形成された前記第２の半導体ウ
ェーハ（４）と前記溝（２）の形成された前記第１の半
導体ウェーハ（１）とを前記第２の半導体ウェーハ
（４）の前記第２の酸化膜（５）と前記第１の半導体ウ
ェーハ（１）の前記溝（２）の形成された面とが対接す
るように重ね合わせて接着し、 前記第１の酸化膜（３）をストッパとして前記第１の半
導体ウェーハ（１）を選択的に研磨してその厚さを減少
する工程を有することを特徴とする張り合わせ半導体基
板の製造方法。 - 【請求項２】 第１の半導体ウェーハ（１）と第２の半
導体ウェーハ（４）とのそれぞれに溝（７）を形成して
該溝（７）の底面と側面とを含む半導体ウェーハ表面に
それぞれ酸化膜（８）を形成し、 前記第１の半導体ウェーハ（１）と前記第２の半導体ウ
ェーハ（４）とを前記溝（７）の形成された面が対接す
るように重ね合わせて接着し、 前記酸化膜（８）をストッパとして前記第１の半導体ウ
ェーハ（１）または前記第２の半導体ウェーハ（４）を
選択的に研磨してその厚さを減少する工程を有すること
を特徴とする張り合わせ半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20880792A JPH0661340A (ja) | 1992-08-05 | 1992-08-05 | 張り合わせ半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20880792A JPH0661340A (ja) | 1992-08-05 | 1992-08-05 | 張り合わせ半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0661340A true JPH0661340A (ja) | 1994-03-04 |
Family
ID=16562452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20880792A Withdrawn JPH0661340A (ja) | 1992-08-05 | 1992-08-05 | 張り合わせ半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0661340A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102019100091A1 (de) | 2018-01-12 | 2019-07-18 | Jtekt Corporation | Zahnradbearbeitungsgerät und Zahnradbearbeitungsverfahren |
| JP6727460B1 (ja) * | 2019-06-21 | 2020-07-22 | 三菱電機株式会社 | 複合基板の製造方法、および、複合基板 |
-
1992
- 1992-08-05 JP JP20880792A patent/JPH0661340A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102019100091A1 (de) | 2018-01-12 | 2019-07-18 | Jtekt Corporation | Zahnradbearbeitungsgerät und Zahnradbearbeitungsverfahren |
| JP6727460B1 (ja) * | 2019-06-21 | 2020-07-22 | 三菱電機株式会社 | 複合基板の製造方法、および、複合基板 |
| WO2020255376A1 (ja) * | 2019-06-21 | 2020-12-24 | 三菱電機株式会社 | 複合基板の製造方法、および、複合基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10223497A (ja) | 貼り合わせ基板の作製方法 | |
| JPH0917984A (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| US3419956A (en) | Technique for obtaining isolated integrated circuits | |
| JPH0661340A (ja) | 張り合わせ半導体基板の製造方法 | |
| JPH01302837A (ja) | 半導体基板の製造方法 | |
| JP2779659B2 (ja) | 半導体装置の製造方法 | |
| JPH01305534A (ja) | 半導体基板の製造方法 | |
| JPH0437020A (ja) | 熱圧着ウエーハの製造方法 | |
| JPH03270254A (ja) | 半導体装置の製造方法 | |
| JP2855639B2 (ja) | 半導体装置の製造方法 | |
| JP2807717B2 (ja) | 半導体基板の製造方法 | |
| JP2584639B2 (ja) | 半導体基板の製造方法 | |
| JPH0555358A (ja) | 半導体装置の製造方法 | |
| JP2799035B2 (ja) | 半導体装置の製造方法 | |
| JPH03136346A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2003273051A (ja) | 半導体装置の製造方法 | |
| JP2570729B2 (ja) | 半導体装置の製造方法 | |
| JP3518083B2 (ja) | 基板の製造方法 | |
| JP2519139B2 (ja) | Ｓｉ単結晶薄膜の厚さを均一化する方法 | |
| JPH09162087A (ja) | 貼り合わせ基板の製造方法 | |
| JPS63202034A (ja) | 半導体装置の製造方法 | |
| JPS6278829A (ja) | 半導体装置の製造方法 | |
| JPH04199619A (ja) | 半導体装置用ウエハの製造方法 | |
| JP2778114B2 (ja) | 半導体基板の製法 | |
| JPH0365652B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |