JPH01302837A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH01302837A JPH01302837A JP13320288A JP13320288A JPH01302837A JP H01302837 A JPH01302837 A JP H01302837A JP 13320288 A JP13320288 A JP 13320288A JP 13320288 A JP13320288 A JP 13320288A JP H01302837 A JPH01302837 A JP H01302837A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- insulating layer
- semiconductor substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 42
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 13
- 229910052710 silicon Inorganic materials 0.000 abstract description 13
- 239000010703 silicon Substances 0.000 abstract description 13
- 238000002955 isolation Methods 0.000 abstract description 7
- 238000005498 polishing Methods 0.000 abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 6
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 239000010409 thin film Substances 0.000 description 5
- YCIMNLLNPGFGHC-UHFFFAOYSA-N catechol Chemical compound OC1=CC=CC=C1O YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 238000005530 etching Methods 0.000 description 2
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 239000013522 chelant Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体基板の製造方法に関し、更に詳しく薄
膜ウェハをＳ ＯＩ （Ｓｉｌｉｃｏｎ Ｏｎ １ｎｓ
ｕｌａＬｏｒ）技術を用いて作成する方法に係るもので
ある。
膜ウェハをＳ ＯＩ （Ｓｉｌｉｃｏｎ Ｏｎ １ｎｓ
ｕｌａＬｏｒ）技術を用いて作成する方法に係るもので
ある。
［発明の概要コ
本発明は、半導体基板の製造方法において、表面に凹凸
部を有する半導体基板上に絶縁層を形成する工程と、前
記絶縁層上に表面が平坦な半導体層を形成する工程と、
該半導体層上に基板を貼着する工程と、前記半導体基板
を裏面から前記絶縁層が露出するまで除去する工程とを
備えたこととしたことにより、 選択ボリシングを行なうことが可能となる為、超薄膜Ｓ
ｏｌを作成することが可能となり、また、平坦な素子間
分離を形成することが可能となる。
部を有する半導体基板上に絶縁層を形成する工程と、前
記絶縁層上に表面が平坦な半導体層を形成する工程と、
該半導体層上に基板を貼着する工程と、前記半導体基板
を裏面から前記絶縁層が露出するまで除去する工程とを
備えたこととしたことにより、 選択ボリシングを行なうことが可能となる為、超薄膜Ｓ
ｏｌを作成することが可能となり、また、平坦な素子間
分離を形成することが可能となる。
［従来の技術］
従来、この種の超薄膜Ｓｏ１基板を作成する方法として
は、貼り合わせ法と選択ポリッシュ法を使う方法が行な
われている。即ち、貼り合わされたウェハをポリシング
パットに押圧して化学液を介して回転することによって
薄膜半導体層を形成しようとするものである。
は、貼り合わせ法と選択ポリッシュ法を使う方法が行な
われている。即ち、貼り合わされたウェハをポリシング
パットに押圧して化学液を介して回転することによって
薄膜半導体層を形成しようとするものである。
［発明が解決しようとする課題］
しかしながら、従来においては、段差を有する基板を貼
り合わせるのに、通常の熱処理により貼り合わせるのが
困難であった。従って、貼り合ゎせを行なうには、平坦
な基板どうしを用いることが必要であった。
り合わせるのに、通常の熱処理により貼り合わせるのが
困難であった。従って、貼り合ゎせを行なうには、平坦
な基板どうしを用いることが必要であった。
本発明は、このような従来の問題点に着目して創案され
たのもであって、段差を有する基板を容易に貼り合わせ
ることが可能となると共に、平坦な素子間分離部も同時
に形成可能な半導体基板の製造方法を得んとするもので
ある。
たのもであって、段差を有する基板を容易に貼り合わせ
ることが可能となると共に、平坦な素子間分離部も同時
に形成可能な半導体基板の製造方法を得んとするもので
ある。
［課題を解決するための手段］
そこで、本発明は、表面に凹凸部を有する半導体基板上
に絶縁層を形成する工程と、前記絶縁層上に表面が平坦
な半導体層を形成する工程と、該半導体Ｈ上に基板を貼
着する里程と、前記半導体基板を裏面から前記絶縁層が
露出するまで除去する工程とを備えたことを、その解決
手段としている。
に絶縁層を形成する工程と、前記絶縁層上に表面が平坦
な半導体層を形成する工程と、該半導体Ｈ上に基板を貼
着する里程と、前記半導体基板を裏面から前記絶縁層が
露出するまで除去する工程とを備えたことを、その解決
手段としている。
［作用コ
半導体基板の凹凸部を存する表面側絶縁層を形成し、そ
の上に半導体層を設けた後、前記半導体基板を裏面から
除去（研削）して該絶縁層を露出さ仕ることにより、絶
縁層が例えば素子分＃部となる薄膜Ｓｏ１基板の形成が
可能となる。
の上に半導体層を設けた後、前記半導体基板を裏面から
除去（研削）して該絶縁層を露出さ仕ることにより、絶
縁層が例えば素子分＃部となる薄膜Ｓｏ１基板の形成が
可能となる。
［実施例］
以下、本発明に係る半導体基板の製造方法の詳細を図面
に示す実施例に基づいて説明する。
に示す実施例に基づいて説明する。
先ず、第１図に示すように、半導体基板としてのシリコ
ン基板１の表面に凹凸（段差）を形成するＦｌ’ｆ １
ａを形成する。なお、この溝１ａは後記する素子分離
部を形成するためのものであって、所定の幅、深さ（０
，１μｍ程度）寸法が予め設定されている。また、前記
ｍ１ ａは、エツチングにより形成される。
ン基板１の表面に凹凸（段差）を形成するＦｌ’ｆ １
ａを形成する。なお、この溝１ａは後記する素子分離
部を形成するためのものであって、所定の幅、深さ（０
，１μｍ程度）寸法が予め設定されている。また、前記
ｍ１ ａは、エツチングにより形成される。
次に、シリコン基板１の表面に、例えばＣＶＤ法により
絶縁層としてのＳ ｉ Ｏ、届２を堆積させる（第２図
）。
絶縁層としてのＳ ｉ Ｏ、届２を堆積させる（第２図
）。
そして、第３図に示すように、前記Ｓｉｎ、層２の表面
に半導体層としての多結晶シリコン層３を形成し、さら
に、第４図に示すように、この多結晶シリコン層３の表
面にミラーポリッシュを行ない平坦にする。
に半導体層としての多結晶シリコン層３を形成し、さら
に、第４図に示すように、この多結晶シリコン層３の表
面にミラーポリッシュを行ない平坦にする。
次に、第５図に示すように、多結晶シリコン層３の表面
に、基体としての別のシリコンウェハ４を貼り合わせた
後、シリコン基板ｌの裏面側より選択ポリッシュを前記
５ｔｏｐ層２が露出するまで行なう。このようにして、
第６図に示すように、上記シリコン基板ｌの溝ｌａ内の
Ｓｉｎ、層２が素子分＃部２ａとなり、素子分＃部２に
画成されたシリコン基板１が素子形成領域となる。
に、基体としての別のシリコンウェハ４を貼り合わせた
後、シリコン基板ｌの裏面側より選択ポリッシュを前記
５ｔｏｐ層２が露出するまで行なう。このようにして、
第６図に示すように、上記シリコン基板ｌの溝ｌａ内の
Ｓｉｎ、層２が素子分＃部２ａとなり、素子分＃部２に
画成されたシリコン基板１が素子形成領域となる。
以上、実施例について説明したが、上記した選択ポリッ
シュとは、例えばエチレンジアミン・ピロカテコールを
用いたＳｉのエツチングはＳｉとアミンと水が反応し、
Ｓｉ表面にＳ ｉ （ＯＨ）ニーが形成され、それがピ
ロカテコールとキレートを生成し、液中に溶解していく
反応による２段階で行なわれるが、このピロカテコール
にょる５ｉ（０１］）ニーの除去作用を機械的除去作用
に置き換えた方法である。
シュとは、例えばエチレンジアミン・ピロカテコールを
用いたＳｉのエツチングはＳｉとアミンと水が反応し、
Ｓｉ表面にＳ ｉ （ＯＨ）ニーが形成され、それがピ
ロカテコールとキレートを生成し、液中に溶解していく
反応による２段階で行なわれるが、このピロカテコール
にょる５ｉ（０１］）ニーの除去作用を機械的除去作用
に置き換えた方法である。
また、上記した実施例にあっては、基体とじてシリコン
ウェハ４を貼り付けたが、これに限るものではない。
ウェハ４を貼り付けたが、これに限るものではない。
［発明の効果コ
以上の説明から明らかなように、本発明に係る半導体基
板の製造方法にあっては、選択ポリッシュが用いられる
ため、超薄膜Ｓｏｌを可能にする効果がある。
板の製造方法にあっては、選択ポリッシュが用いられる
ため、超薄膜Ｓｏｌを可能にする効果がある。
また、同時に平坦な素子分ｌａ部も形成出来るため、素
子製造工程を簡略化する効果がある。
子製造工程を簡略化する効果がある。
第１図は〜第６図は本発明に係る半導体基板の製造方法
の実施例を示す断面図である。 Ｉ・・・シリコン基板、ｌａ・・・溝、ｌｂ・・・素子
形成領域、２・・・Ｓｉｎ、層、２ａ・・・素子分離部
、３・・・多結晶シリコン層、４・・・シリコンウェハ
。 第３図
の実施例を示す断面図である。 Ｉ・・・シリコン基板、ｌａ・・・溝、ｌｂ・・・素子
形成領域、２・・・Ｓｉｎ、層、２ａ・・・素子分離部
、３・・・多結晶シリコン層、４・・・シリコンウェハ
。 第３図
Claims (1)
- （１）表面に凹凸部を有する半導体基板上に絶縁層を形
成する工程と、前記絶縁層上に表面が平坦な半導体層を
形成する工程と、該半導体層上に基板を貼着する工程と
、前記半導体基板を裏面から前記絶縁層が露出するまで
除去する工程とを備えたことを特徴とする半導体基板の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63133202A JP2762462B2 (ja) | 1988-05-31 | 1988-05-31 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63133202A JP2762462B2 (ja) | 1988-05-31 | 1988-05-31 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01302837A true JPH01302837A (ja) | 1989-12-06 |
| JP2762462B2 JP2762462B2 (ja) | 1998-06-04 |
Family
ID=15099118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63133202A Expired - Fee Related JP2762462B2 (ja) | 1988-05-31 | 1988-05-31 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2762462B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH025545A (ja) * | 1988-06-24 | 1990-01-10 | Nec Corp | 半導体装置の製造方法 |
| JPH08116038A (ja) * | 1994-10-13 | 1996-05-07 | Nec Corp | 半導体装置及びその製造方法 |
| JPH08139295A (ja) * | 1994-11-07 | 1996-05-31 | Nec Corp | Ｓｏｉ基板 |
| US5755914A (en) * | 1992-08-25 | 1998-05-26 | Canon Kabushiki Kaisha | Method for bonding semiconductor substrates |
| US6191007B1 (en) | 1997-04-28 | 2001-02-20 | Denso Corporation | Method for manufacturing a semiconductor substrate |
| US6251754B1 (en) | 1997-05-09 | 2001-06-26 | Denso Corporation | Semiconductor substrate manufacturing method |
| US6333215B1 (en) | 1997-06-18 | 2001-12-25 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device |
| US6534380B1 (en) | 1997-07-18 | 2003-03-18 | Denso Corporation | Semiconductor substrate and method of manufacturing the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57180148A (en) * | 1981-04-30 | 1982-11-06 | Fujitsu Ltd | Manufacture of semiconductor device having dielectric isolation structure |
| JPS60262438A (ja) * | 1984-06-08 | 1985-12-25 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS61133641A (ja) * | 1984-12-03 | 1986-06-20 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS61292934A (ja) * | 1985-06-21 | 1986-12-23 | Toshiba Corp | 半導体素子の製造方法 |
-
1988
- 1988-05-31 JP JP63133202A patent/JP2762462B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57180148A (en) * | 1981-04-30 | 1982-11-06 | Fujitsu Ltd | Manufacture of semiconductor device having dielectric isolation structure |
| JPS60262438A (ja) * | 1984-06-08 | 1985-12-25 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS61133641A (ja) * | 1984-12-03 | 1986-06-20 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS61292934A (ja) * | 1985-06-21 | 1986-12-23 | Toshiba Corp | 半導体素子の製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH025545A (ja) * | 1988-06-24 | 1990-01-10 | Nec Corp | 半導体装置の製造方法 |
| US5755914A (en) * | 1992-08-25 | 1998-05-26 | Canon Kabushiki Kaisha | Method for bonding semiconductor substrates |
| JPH08116038A (ja) * | 1994-10-13 | 1996-05-07 | Nec Corp | 半導体装置及びその製造方法 |
| JPH08139295A (ja) * | 1994-11-07 | 1996-05-31 | Nec Corp | Ｓｏｉ基板 |
| US6191007B1 (en) | 1997-04-28 | 2001-02-20 | Denso Corporation | Method for manufacturing a semiconductor substrate |
| US6251754B1 (en) | 1997-05-09 | 2001-06-26 | Denso Corporation | Semiconductor substrate manufacturing method |
| US6333215B1 (en) | 1997-06-18 | 2001-12-25 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device |
| US6534380B1 (en) | 1997-07-18 | 2003-03-18 | Denso Corporation | Semiconductor substrate and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2762462B2 (ja) | 1998-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0636414B2 (ja) | 半導体素子形成用基板の製造方法 | |
| EP0368584B1 (en) | Method of manufacturing a semiconductor wafer | |
| JP2662495B2 (ja) | 接着半導体基板の製造方法 | |
| JPH0485827A (ja) | 半導体装置の製造方法 | |
| JPH01302837A (ja) | 半導体基板の製造方法 | |
| JPH0917984A (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| JPS61120424A (ja) | 誘電体分離基板の研磨方法 | |
| JPH01305534A (ja) | 半導体基板の製造方法 | |
| JPH08274286A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2779659B2 (ja) | 半導体装置の製造方法 | |
| JPH0555358A (ja) | 半導体装置の製造方法 | |
| JP2855639B2 (ja) | 半導体装置の製造方法 | |
| JPH0555357A (ja) | 半導体装置の製造方法 | |
| JPH09162087A (ja) | 貼り合わせ基板の製造方法 | |
| JP2001110765A (ja) | 高精度ウェーハとその製造方法 | |
| JPH0661340A (ja) | 張り合わせ半導体基板の製造方法 | |
| JPH07263537A (ja) | トレンチ素子分離の形成方法 | |
| JPH02129918A (ja) | 半導体ウエハの製造方法 | |
| JP2000306993A (ja) | 多層基板の製造方法 | |
| JPH04307735A (ja) | 半導体装置の製造方法 | |
| JP2519139B2 (ja) | Ｓｉ単結晶薄膜の厚さを均一化する方法 | |
| JP2778114B2 (ja) | 半導体基板の製法 | |
| JPH05291219A (ja) | 半導体装置の製造方法 | |
| JPH07211876A (ja) | 半導体基体の作成方法 | |
| JPH10209267A (ja) | 半導体ウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |