JPH0485827A

JPH0485827A - 半導体装置の製造方法

Info

Publication number: JPH0485827A
Application number: JP19854690A
Authority: JP
Inventors: Motomori Miyajima; 基守宮嶋
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-07-26
Filing date: 1990-07-26
Publication date: 1992-03-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［目次］・概要・産業上の利用分野・従来の技術（第３図）・発明が解決しようとする課題・課題を解決するための手段・作用・実施例 ■第１の発明の実施例（第１図） ■第２の発明の実施例（第２図）・発明の効果〔概要〕半導体装置の製造方法に関し、更に詳しく言えば、貼り
合わせ及び、研削又はエツチングによりＳＯＩ基板を作
成する工程を含む半導体装置の製造方法に関し、Ｓ○■基板の周辺部の形状を改善することにより、周辺
部の形状の不具合によるＳＯ■基板のワレやカケを防止
し、取扱いを容易にすることができる半導体装置の製造
方法を提供することを目的とし、第１の半導体基板の表面の周辺部を研削し、中央部より
も薄い厚さにする工程と、前記第１の半導体基板の表面
又は周辺部が面取りされた新たな第２の半導体基板の表
面に絶縁膜を形成する工程と、前記第１の半導体基板の
表面と新たな第２の半導体基板の表面とを対向させ、前
記絶縁膜を介して貼り合わせる工程と、前記第１の半導
体基板の裏面を研削又はエツチングして前記中央部のみ
残存し、前記第２の半導体基板上の絶縁膜の上に前記第
１の半導体基板からなる半導体層を形成する工程とを含
み構成する。

〔産業上の利用分野〕

本発明は、半導体装置の製造方法に関し、更に詳しく言
えば、貼り合わせ及び、研削又はエツチングによりＳｏ
ｌ基板を作成する工程を含む半導体装置の製造方法に関
する。

〔従来の技術］従来、ＳＯ１基板を作成するため、２枚の半導体基板を
貼り合わせた後、一方の半導体基板を研削又はエツチン
グして必要な厚さだけ残すようにしている。

しかし、接着に用いるＳＯ■基板は保持具等と接触し、
破損することを防ぐために８面取りが施されている。そ
のため、ＳＯｒ基板の外周３〜５閣は未接着領域として
残るため何らかの手段でこれらの領域を除去する必要が
ある。

このため、第１に、第３図（ａ）〜（ｅ）に示す特開昭
６１−２５６６２１のように、２枚の半導体基板１．２
を温度を印加しながら行うよく知られた方法により貼り
合わせた（第３図（ａ）〜（Ｃ））後、ＳＯＩ基板４の
周辺部のみ面取りしく同図（ｄ））、その後一方の半導
体基板１ａの裏面を研削している（同図（ｅ））。なお
、第３図中符号３は、貼り合わせのための介在物として
他方の半導体基板２の表面に形成されたＳｉＯ□膜であ
る。

また、第４図（ａ）〜（ｅ）に示す特開平１−２２７４
４１のように、２枚の半導体基板５．６を温度を印加し
ながら行うよく知られた方法により貼り合わせた（第４
図（ａ）〜（Ｃ））後、方の半導体基板５を所定の厚さ
に研削しく同図（ｄ））、その後、ｓｏｒ基板８ａの周
辺部の一方の半導体基板５ａを除去するとともに、他の
半導体基板６を所定の厚さ残すように研削することによ
り、Ｓｏ１基板８ｂの周辺部の形状を改善している（同
図（ｅ））、なお、第４図中符号７は貼り合わせのため
の介在物として他方の半導体基板６の表面に形成された
５ｉＯｚＷＡである。

〔発明が解決しようとする課題〕

しかし、特開昭６１−２５６６２１によれば、第３図（
ｄ）に示すように、ＳＯＩ基板４の周辺部を５１１１程
度面取りするので、作成されたＳＯ■基板４ｂの直径が
小さくなり、既存の設備、治具に合わなくなるなど取扱
いが容易でなくなるという問題がある０例えば、５イン
チウェハで接着し、次いで４インチにすると取扱いは容
易になるが、製造コストで不利となる。

また、特開平１−２２７４４１によれば、第４図（ｅ）
に示すように、形状を改善するために周辺部を研削する
際、他の半導体基板６も研削し、かつ薄く残しているの
で、他の半導体基板６ａの表面の研削された部分には発
生した研削屑等が残留するため、エツチングして除去す
ることが必要である。その際に研削面に流れが生し、レ
ジスト膜の残存やシリケートグラスのハガレ等により塵
が発生するという問題がある。

本発明は、かかる従来の問題点に鑑みてなされたもので
、Ｓｏｌ基板の周辺部の形状を改善することにより、周
辺部の形状の不具合によるＳＯ■基板のワレやカケを防
止し、取扱いを容易にすることができる半導体装置の製
造方法を提供することを目的とするものである。

〔課題を解決するための手段〕

上記課題は、第１に、第１の半導体基板の表面の周辺部
を研削し、中央部よりも薄い厚さにする工程と、前記第
１の半導体基板の表面又は周辺部が面取りされた新たな
第２の半導体基板の表面に絶縁膜を形成する工程と、前
記第１の半導体基板の表面と新たな第２の半導体基板の
表面とを対向させ、前記絶縁膜を介して貼り合わせる工
程と、前記第１の半導体基板の裏面を研削又はエツチン
グして前記中央部のみ残存し、前記第２の半導体基板上
の絶縁膜の上に前記第１の半導体基板からなる半導体層
を形成する工程とを有することを特徴とする半導体装置
の製造方法によって解決され、第２に、第１の半導体基
板の表面に選択的に溝を形成した後、該溝を第１の絶縁
膜により被覆し、その後、該溝を埋めるように前記第１
の絶縁膜上に半導体膜を形成した後、前記第１の半導体
基板の周辺部の半導体膜及び第１の半導体基板を研削し
て第１の半導体基板の周辺部を中央部よりも薄い厚さに
する工程と、前記第１の半導体基板上の半導体膜の表面
と予め用意した第２の半導体基板の表面とを対向させ、
第２の絶縁膜を介して貼り合わせる工程と、前記第１の
半導体基板の裏面を研削又はエツチングして前記第１の
半導体基板表面の中央部のみ残存し、前記第１の絶縁膜
により分離された第１の半導体基板からなる半導体領域
層を前記第２の半導体基板上に形成する工程とを有する
ことを特徴とする半導体装置の製造方法によって解決さ
れる。

〔作用〕

第１の発明の半導体装置の製造方法によれば、第２の半
導体基板上の絶縁膜の上に第１の半導体基板の中央部を
残して半導体層を形成しているので、作成されたＳｏｌ
基板の周辺部は面取りされた第２の半導体基板の周辺部
の形状のまま残っており、かつ第２の半導体基板上の半
導体層は第２の半導体基板の端部よりも必ず内側にある
。

従って、半導体層に基板保持具が接触するのを防止する
ことができる。また、第２の半導体基板の周辺部は面取
りされているので、この周辺部に基板保持具が接触して
も接触による応力が緩和される。これにより、半導体基
板のワレやカケが生じるのを防止することができる。

更に、作成されたＳｏ１基板の直径は元の第２の半導体
基板の直径と同じままなので、基板保持具のサイズに合
致する等、取扱いも容易である。

また、第２の発明の半導体装置の製造方法のように、絶
縁膜により互いに分離された複数の半導体領域層を有す
るＳＯＩ基板の作成にも第１の発明の方法を適用可能で
ある。

〔実施例〕

以下、図面を参照しながら本発明の実施例について説明
する。

■第１の発明の実施例第１図（ａ）〜（ｄ）は、第１の発明の実施例のＳＯＩ
基板の作成方法について説明する断面図である。

まず、同図（ａ）に示すように、第１のＳｉ基板（第１
の半導体基１）９の端部から約５ＩｉＩＩ１幅の周辺部
の一方の表面をよく知られた方法により約５０μｍ研削
する。その結果、中央部に凸部１０を有する第１のＳｉ
基板９ａを得る。

次いで、同図（ｂ）に示すように、周辺部が面取りされ
た別の第２のＳｒ基板（第２の半導体基板）１１の表面
にＳｉＯ□膜（絶縁膜）１２を形成する。

次に、同図（ｃ）に示すように、周囲温度１０００℃、
印加電圧ｓｏｏ　ｖの条件で第１のＳｉ基板９ａの凸部
１０と第２のＳｉ基板１１とを対向させて貼り合わせる
。

次いで、同図（ｄ）に示すように、第１のＳｉ基板９ａ
の裏面を研削して第２のＳｉ基板１１の表面に第１のＳ
ｉ基板９ａの凸部１０のみを残存すると、ｓｏｒ基板１
３ａが完成する。

以上のようにして作成されたＳＯＩ基板１３ａによれば
、第２のＳｉ基板１１上に第１のＳｉ基板９ａの凸部１
０のみを残しているので、ＳＯＴ基板１３ａの周辺部は
面取りされた第２のＳｉ基板１１の周辺部の形状のまま
残っており、かつ残存する第１のＳｉ基板９ａの凸部１
０は出来上がったＳｏｌ基板１３ａの端部よりも必ず内
側にある。

従って、残存する第１のＳｉ基板９ａの凸部１０に基板
保持具が接触するのを防止することができる。また、Ｓ
Ｏ■基板１３ａの周辺部は面取りされているので、基板
保持具が接触しても接触による応力が緩和される。これ
により、Ｓｏｌ基板１３ａのワレやカケが生じるのを防
止することができる。

更に、ＳＯＩ基板１３ａの直径は元の第２のＳｉ基板１
１の直径と同しままなので、基板保持具のサイズに合致
する等、取扱いも容易である。

■第２の発明の実施例第２図（ａｌ）〜（ｄ）は、第２の発明の実施例のＳｏ
ｌ基板の作成方法について説明する断面図である。

第１の発明の実施例と異なるところは、第２のＳｉ基板
２０上に残存する第１のＳｉ基板１４ｂの凸部１９に５
ｉ０２膜１５により互いに分離された複数の半導体領域
層２２ａ〜２２ｄを形成していることである。

まず、第２図（ａｌ）、　　（ａ２）に示すように、第
１のＳｉ基板（第１の半導体基板）１４の表面に選択的
に深さ約５０μｍの溝１７を形成した後、この溝１７を
第１のＳｉＯ□膜（第１の絶縁膜）１５により被覆する
。続いて、第１のＳｉＯ□膜１５上にポリシリコン膜１
８を形成して前記溝１７を埋めた後、ポリシリコン膜１
８の表面を平坦にする。

次いで、第１のＳｉ基板１４ａの端部から約５ｍ幅の周
辺部の一方の表面をよく知られた方法により研削し、ポ
リシリコン膜Ｉ８を除去するとともに、第１のＳｉ基板
１４ａを厚さ約５０μｍ除去する。その結果、中央部に
凸部１９を有する第１のＳｉ基板１４ｂを得る（同図（
ａ３））。

次に、同図（ｂ）に示すように、周辺部が面取りされた
新たな第２のＳｉ基板（第２の半導体基板）２０の表面
に第２のＳｉＯ□膜（第２の絶縁膜）２１を形成する。

次に、同図（ｃ）に示すように、周囲温度１０００°Ｃ
印加電圧５００　Ｖの条件で第１のＳｉ基板１４ｂの凸
部１９と第２のＳｉ基板２０とを対向させて貼り合わせ
る。

次いで、同図（ｄ）に示すように、第１のＳｉ基板１４
ｂの裏面を研削して第２のＳｉ基板２０の表面に第１の
Ｓｉ基板１４ｂの凸部１９のみを残存すると、第１のＳ
ｉＯ□膜１５膜上５互いに分離された半導体領域層２２
ａ〜２２ｄを有するＳｏｌ基板２３ａが完成する。

以上のように、第２の発明の実施例のＳｏｌ基板の作成
方法のように、第１のＳｉＯ□膜１５膜上５互いに絶縁
分離された半導体領域２２ａ〜２２ｄを有するＳｏｌ基
板２３ａの作成にも第１の発明の方法を適用可能である
。

なお、第２の発明の実施例では、溝１７を形成した後、
溝１７を被覆して絶縁膜及びポリシリコン膜１８を形成
しく第２図（ａ２））、Ｌかる後、第１のＳｉ基板１４
の周辺部を研削している（第２図（ａ３））が、先に第
１のＳｉ基板の周辺部を研削し、その後、中央部に残存
する第１のＳｉ基板に溝を形成し、かつ溝を被覆して絶
縁膜及びポリシリコン膜を形成することもできる。

〔発明の効果〕

以上のように、第１の発明の半導体装置の製造方法によ
れば、第２の半導体基板上の絶縁膜の上に第１の半導体
基板の中央部のみを残して半導体層を形成しているので
、作成されたＳｏＩ基板の周辺部は面取りされ、かつ半
導体層はＳＯｒ基板の端部よりも必ず内側にある。

従って、半導体層に基板保持具が接触するのを防止する
ことができ、更に、基板保持具が接触しても接触による
応力が緩和される。これにより、ＳＯＩ基板のワレやカ
ケが生じるのを防止することができる。

また、ＳＯ■基板の直径は元の第２の半導体基板の直径
と同じままなので、基板保持具のサイズに合致する等、
取扱いも容易である。

また、第２の発明の半導体装置の製造方法のように、絶
縁膜により互いに絶縁分離された複数の半導体領域層を
有するＳＯｒ基板の作成にも第１の発明の方法を適用可
能である。

【図面の簡単な説明】

第１図は、第１の発明の実施例のＳＯＩ基板の作成方法
について説明する断面図、第２図は、第２の発明の実施例のＳｏｌ基板の作成方法
について説明する断面図、第３図は、従来例のＳＯＩ基板の作成方法について説明
する断面図、第４図は、他の従来例のＳｏｌ基板の作成方法について
説明する断面図である。［符号の説明］１．１ａ、２．２ａ、５．５ａ、６・・・半導体基板、
ｌｂ、５ｂ・・・半導体層、３７・・・ＳｉＯ□膜、４　４ａ　　４ｂ、　　８．　８ａ、　　８ｂ、　　１
．３．１３ａ２３、２３ａ・ＳＯＴ基板、９　９ａ、１４，１４ａ、１４ｂ−・・第１のＳｉ基板
（第１の半導体基板）、１０．１９・・・凸部、１１２０・・・第２のＳｉ基板（第２の半導体基板）、
１２・・・ＳｉＯ□膜（絶縁膜）、１５・・・第１のＳｉＯ□膜（第１の絶縁膜）、１７・
・・溝、１８・・・ポリシリコン膜（半導体膜）、２１・・・第
２のＳｉＯ□膜（第２の絶縁膜）、２２ａ〜２２ｄ・・
・半導体領域層。、作成方法について説明する断面図第１図作成方法について説明する断面図第２図（ａ）１半導体基板従来例のＳｏｌ基板の作成方法について説明する断面図
（ａ）５半導体基板他の従来例のＳｏ１基板の作成方法について説明する断
面図第４図

Claims

【特許請求の範囲】

（１）第１の半導体基板の表面の周辺部を研削し、中央
部よりも薄い厚さにする工程と、前記第１の半導体基板の表面又は周辺部が面取りされた
新たな第２の半導体基板の表面に絶縁膜を形成する工程
と、前記第１の半導体基板の表面と前記第２の半導体基板の
表面とを対向させ、前記絶縁膜を介して貼り合わせる工
程と、前記第１の半導体基板の裏面を研削又はエッチングし、
前記第１の半導体基板表面の中央部のみ第２の半導体基
板上に残存し、前記第２の半導体基板上の絶縁膜の上に
前記第１の半導体基板からなる半導体層を形成する工程
とを有することを特徴とする半導体装置の製造方法。
（２）第１の半導体基板の表面に選択的に溝を形成した
後、該溝を第１の絶縁膜により被覆し、その後、該溝を
埋めるように前記第１の絶縁膜上に半導体膜を形成した
後、前記第１の半導体基板の周辺部の半導体膜及び第１
の半導体基板を研削して第１の半導体基板の周辺部を中
央部よりも薄い厚さにする工程と、前記第１の半導体基板上の半導体膜の表面と予め用意し
た第２の半導体基板の表面とを対向させ、第２の絶縁膜
を介して貼り合わせる工程と、前記第１の半導体基板の
裏面を研削又はエッチングして前記第１の半導体基板表
面の中央部のみ残存し、前記第１の絶縁膜により分離さ
れた第１の半導体基板からなる半導体領域層を前記第２
の半導体基板上に形成する工程とを有することを特徴と
する半導体装置の製造方法。