JPH098126A - 半導体基板の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、基板の一方の面を研磨基準面とし、
膜形成時にも研磨基準面を平坦を維持させ、基板の素子
形成面を均一に平坦化研磨する半導体基板の製造方法を
提供することを目的とする。 【構成】本発明は、半導体基板１の素子形成面側１ａに
所定の膜（絶縁膜や多結晶シリコン膜の面４ａとその反
対側の面４ｂ）を形成する際に、膜形成装置内に基板を
支持する治具の爪部８が半導体基板の素子を形成する面
（表面）１ａ側の端部に接触するように装着し膜形成を
行い、研磨の基準面となる表面１ａ側の反対側の面（裏
面）１ｂ側を常に平坦な面として維持させる。この裏面
１ｂ側を基準面として表面１ａ側の所定の膜を研磨する
ことより、素子形成面の全面均一な平坦化研磨がなされ
る半導体基板の製造方法である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体基板の製造方法
に係り、特に基板上に堆積させた膜を平坦化研磨する方
法に関する。

【０００２】

【従来の技術】一般に、誘電体分離基板の製造方法とし
ては、２枚のシリコン基板を酸化膜等の絶縁膜を挟んで
貼り合わせ、一方の基板側から所定の厚さまで研磨する
ことによって、ＳＯＩ（Silicon on Insulator）層を有
する基板を形成する方法が知られている。しかし、この
従来技術を用いて、例えば０．５μｍ以下の薄いＳＯＩ
層を形成する場合に、研磨装置等に起因する研磨精度の
制約からＳＯＩ層の厚みのバラツキが大きくなり、所望
の半導体素子を形成できない場合があった。

【０００３】そこで、例えば、特開平２−５５４５号公
報や特開平３−２０１５４８号公報に記載されるよう
に、このような薄いＳＯＩ層を厚さ精度よく形成する方
法がある。この形成方法は、半導体基板３０の一方の表
面を鏡面研磨した後、図６（ａ）に示すように、その鏡
面３０ａに凹部３１を形成する。次に、図６（ｂ）に示
すように鏡面３０ａの全面上に酸化膜３２を形成し、図
６（ｃ）に示すように、さらに上層に多結晶シリコン３
３を堆積する。

【０００４】その後、図６（ｄ）に示すように、多結晶
シリコン膜を研磨して平坦化する。そして、図６（ｅ）
に示すように、この研磨面と鏡面を持つ他の半導体基板
３４と貼り合わせる。

【０００５】さらに図６（ｆ）に示すように、酸化膜３
２に接しない面側から基板３０を研削し、図６（ｇ）に
示すように酸化膜３２ａが露出するまで研磨する。この
研磨において、凹部３１に形成された酸化膜３２ａをス
トッパとして機能させた研磨、すなわち選択研磨を行う
ことによりＳＯＩ層３５の厚みばらつきの小さなＳＯＩ
基板を得ることができる。

【０００６】

【発明が解決しようとする課題】しかしながら、前述し
た従来の製造方法で平坦化研磨により平滑な多結晶シリ
コンの鏡面を得るためには、少なくとも３μｍ以上の厚
い多結晶シリコン膜を堆積させて、貼り合わせが可能に
なるまで凹凸を平坦化し、さらに表面をマイクロラフネ
スの小さな平滑な鏡面に仕上げなければならない。

【０００７】また、多結晶シリコン膜を堆積させる装置
としては、種々の成膜装置があるが成膜速度を考慮した
場合には、一般的に、ＣＶＤ装置が用いられている。例
えば、縦型の炉形式のＬＰＣＶＤ装置を用いた場合に、
図４（ｃ）に示すように、半導体基板を基板支持治具
（基板ホルダ）へ装着させる際、ＳＯＩ層を形成する
面、つまり素子領域を形成する面（以下、表面と称す
る）をホルダに接しないようにさせて、非膜形成面つま
り、素子を形成しない面（以下、裏面と称する）側を基
板ホルダで支えるように装着している。

【０００８】このＬＰＣＶＤ装置は、基板をプロセスガ
ス（雰囲気ガス）中に入れ、基板の両面側に膜を形成す
る。このようなＣＶＤ装置は、スパッタリング装置など
基板の裏面には膜形成されない薄膜形成装置に対して、
基板の露出している表面の全てに速い成膜速度で堆積さ
せる特徴がある。

【０００９】前述した基板の装着状態では、図４
（ｄ），（ｅ）に示すように、基板ホルダの基板を支持
する部位（以下、爪部８と称する）と基板とが接触する
箇所（裏面端部）には、部分的に膜が形成されず、表面
上に凹凸が生じる。これは半導体基板を固定する支持治
具の爪部８が掛かる箇所では、形成される膜、例えば、
多結晶シリコン膜の堆積が不均一になり、爪部８の外周
部では凸に、内部では凹になる。

【００１０】図４（ｅ）に示すように、６μｍの多結晶
シリコンを堆積した場合では、この凹凸の高低差は２μ
ｍにもなった。しかし、膜形成面の平坦化研磨を行う時
は、基板の裏面を基準として研磨するため、この裏面の
凹凸形状部が基準面の転写により被研磨面となる表面側
に転写され、基板面内で、爪部８が掛かった領域が薄く
なり、多結晶シリコンの膜厚にばらつきが生じる。

【００１１】さらに場合によっては、爪部８が掛かる領
域の多結晶シリコンがすべて削り取られ、下地の酸化膜
が露出してしまうこともある。この表面の凹凸或いは、
酸化膜に露出した領域が発生した場合には、次の貼り合
わせ工程において、密着すべき接着面に隙間ができ、未
接合領域（ボイド）となる。

【００１２】従って、研磨により平坦化を行う場合は、
図４（ｆ）に示すように予め基板裏面の爪部８が掛かっ
た凹凸形状を平坦化処理するか、あるいは裏面に堆積し
た多結晶シリコンを全部除去して、平坦な面を確保する
必要が生じる。

【００１３】研削及びポリッシングにより基板の裏面の
爪部に生じた凹凸を平坦化する場合、研削、ポリッシン
グ加工は、表面側を研磨の基準面とするため、表面側の
パターンによる凹凸が裏面の研磨面に転写されるため、
逆に基板の裏面全面に凹凸が生じ利用できない。

【００１４】従って、この様な場合には、ウェットエッ
チングあるいは反応性イオンエッチング（ＲＩＥ）等の
ドライエッチングが用いられている。酸化膜堆積工程に
熱酸化を用いれば、酸化膜は基板の両面に形成される。
そこで図４（ｆ）に示すように、多結晶シリコン膜の下
層に形成された酸化膜をストッパとして利用して、基板
の裏面上に堆積した多結晶シリコンを、フッ硝酸、ＫＯ
Ｈ水溶液等のウェットエッチングあるいは反応性イオン
エッチング（ＲＩＥ）等のドライエッチングにより、す
べて除去して裏面の平面化を実現している。

【００１５】ここで、ウェットエッチング法を用いる
と、エッチング速度が比較的速いが、エッチング溶液に
浸る部分がすべてエッチングされるため、必要に応じて
表面にはエッチング防止用の保護膜（マスク）を形成し
なければならず、また処理後にマスクを除去する工程も
必要となり、工数が増える。また、ＲＩＥなどのドライ
エッチング法を用いると、エッチング速度が遅いため、
処理時間が増加する。

【００１６】また、裏面の多結晶シリコンをすべて除去
した場合には、図４（ｇ）に示すように、表面上に厚い
多結晶シリコンが残っているため、基板に応力が発生
し、反りが増大するという問題が生じる。例えば、６イ
ンチのシリコン基板（６２５μｍ厚）上に、５μｍの多
結晶シリコン膜を形成し、一方の面の多結晶シリコン膜
のみ除去すると、１５０μｍ反ってしまう。このような
反りが生じると、研磨加工を行う際に、基板を真空チャ
ッキングする吸着機構の場合には、密着性が不完全とな
り、研磨加工中に基板が外れたり、加工精度の悪化の原
因となる等の問題が生じる。

【００１７】そこで本発明は、基板の一方の面を研磨基
準面とし、膜形成時にも研磨基準面を平坦を維持させ、
基板の素子形成面に形成された膜を均一に平坦化研磨す
る半導体基板の製造方法を提供することを目的とする。

【００１８】

【課題を解決するための手段】本発明は上記目的を達成
するために、基板の両面に膜形成する膜形成装置により
半導体基板上に所定膜を形成し、形成された該所定膜表
面の凹凸を平坦化する研磨加工において、前記膜形成装
置内に前記半導体基板を固定する支持治具と接触する該
半導体基板の一方の表面を被研磨面とし、前記支持治具
とは未接触の他方の表面を研磨基準面とする半導体基板
の製造方法を提供する。

【００１９】

【作用】以上のような半導体基板の製造方法は、半導体
基板上に所定の膜を堆積する際に、膜形成装置内に基板
を支持する治具の爪部が半導体基板の素子を形成する面
（表面）に接触するように装着して、膜形成を行い、研
磨の基準面となる表面の反対側の面（裏面）には、常に
平坦な膜を形成する。常に裏面側を平坦に保ち基準面と
して利用して、素子形成面の全面均一な平坦化研磨がな
される。

【００２０】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１には、本発明による第１実施例とし
て、誘電体分離基板の製造工程順における基板の要部断
面構造を示し、製造方法について説明する。以下、各実
施例において、半導体基板で、素子を形成する側の面を
表面と称し、表面の反対側で素子を形成しない面を裏面
と称する。

【００２１】まず図１（ａ）に示すように、少なくとも
一方の面が鏡面研磨された第１半導体基板１の鏡面１ａ
上に図示しないフォトマスクを形成し、ウェットの化学
エッチング、あるいは反応性イオンエッチング（ＲＩ
Ｅ）等のドライエッチングを用いて、選択的にエッチン
グし、溝（凹部）２を形成する。この溝２の深さは、例
えば、０．０１〜１μｍとし、スクライブ領域若しくは
絶縁分離領域となる領域に形成する。次に、図１（ｂ）
に示すように、例えば、熱酸化法或いはＣＶＤ法を用い
て、第１半導体基板１の両方の面上に、例えば、０．１
μｍ〜５μｍの絶縁膜３ａ，３ｂを形成する。但し、絶
縁膜としては、酸化シリコン膜（ＳｉＯ₂）や窒化シリ
コン膜（ＳｉＮ）が好適する。

【００２２】そして、図１（ｃ）に示すように、膜形成
装置としてＬＰＣＶＤ装置等を用いて、第１半導体基板
１の両面の絶縁膜３ａ，３ｂ上に多結晶シリコン４ａ，
４ｂを、例えば、３μｍ以上堆積する。

【００２３】前記第１半導体基板１をＬＰＣＶＤ装置内
に装填するときに、図５（ａ）に示すように、表面１ａ
側が基板ホルダ（基板支持治具）９の爪部８に接触する
ように装着する。即ち、爪部８で基板の表面１ａの端部
を支持固定する。図１（ｂ）の工程でＬＰＣＶＤ装置を
用いた場合には、同様に装着する。このように装着する
ことにより、基板ホルダの爪部８が接触している表面１
ａの箇所に多結晶シリコン膜４ａの凹凸形状４ｃが形成
され、裏面１ｂの絶縁膜３ｂ上には全面平坦な多結晶シ
リコン４ｂが形成される。

【００２４】次に図１（ｄ）に示すように、平坦な裏面
１ｂ側を基準にして、表面１ａ側の多結晶シリコン４ａ
を平坦化研磨する。これによりパターンによる凹凸箇所
及び爪部８により生じた凹凸箇所４ｃを除去するととも
に、接合が可能な面粗度になるまで、鏡面研磨する。

【００２５】次に図１（ｅ）に示すように、少なくとも
一方の面が鏡面の第２半導体基板５の鏡面５ａと第１半
導体基板の平坦化研磨された多結晶シリコン面４ａとを
貼り合わせ、貼り合わせ基板を形成する。

【００２６】次に図１（ｆ）に示すように、多結晶シリ
コン４ｂ側から第１半導体基板１を研削する。さらに図
１（ｇ）に示すように、ポリッシング処理を行う。この
ポリッシング処理は、通常に行われているポリッシング
を利用し、研削加工による表面の凹凸（条痕）や破砕層
を除去することを目的とする。

【００２７】次に図１（ｈ）に示すように、凹部上に形
成された絶縁膜３部分をストッパとして機能させ、選択
研磨を行い、素子形成領域７を形成する。このように多
結晶シリコン堆積工程において、基板ホルダに半導体基
板を装着する際に、研磨の基準となる面（裏面）が基板
支持の爪部８に接触しないように反転させて基板ホルダ
９に装着することにより、爪部８の接触により生じる凹
凸形状を研磨される面に形成されるようにする。

【００２８】次に図２には、本発明による第２実施例と
して、誘電体分離基板の製造工程順における基板の要部
断面構造を示し、製造方法について説明する。図２
（ａ）に示すように、ウエハ貼合わせによりシリコン基
板１０ａ，１０ｂで酸化膜１１を挟んで構成されるＳＯ
Ｉ基板を作成する。シリコン基板１０ａの表面は鏡面と
なっている。また以下、シリコン基板１０ａを表面１０
ａ側と、シリコン基板１０ｂを裏面１０ｂ側と称する。

【００２９】そして、このＳＯＩ基板に電気的に絶縁さ
れた素子形成領域を形成するための絶縁分離方法として
は、以下に説明するような、溝切りを行い、その溝を絶
縁物で埋める手法が利用されている。

【００３０】図２（ｂ）に示すように、表面１０ａ側か
ら酸化膜１１に到達する深さの溝（トレンチ溝）１２を
形成し、その後、図２（ｃ）に示すように溝１２の側壁
を含む基板表面の両面に熱酸化法あるいはＣＶＤ法によ
り酸化膜１３を形成する。ＣＶＤ法により酸化膜を堆積
する場合には、表面１０ａ側がホルダ９の爪部８に接触
する向きに装着する。

【００３１】次に図２（ｄ）に示すように、ＬＰＣＶＤ
装置等を用いて、多結晶シリコンを堆積させ、前記溝１
２を埋設する。この堆積工程において、表面１０ａ側が
基板ホルダ９の爪部８と接触するように装着し、爪部８
により生じる多結晶シリコン膜１４ａの凹凸が表面１０
ａ側に形成されるようにする。一方、裏面１０ｂ側に
は、平坦な面を持つ多結晶シリコン膜１４ｂが形成され
る。

【００３２】次に図２（ｅ）に示すように、この裏面１
０ｂ側をポリッシング装置のテーブルに真空チャッキン
グにより固定し、溝１２を埋めている多結晶シリコン膜
１４ｃ以外の基板表面の多結晶シリコン膜１４ａを除去
する。この時、シリコン基板１０ａの表面（鏡面）側に
形成された酸化膜１３部分をストッパとして機能させ
て、ポリッシングする。裏面１０ｂ側は全面平坦である
ため、表面側は、全面均一にストッパとなる酸化膜１３
を表面に露出させることができる。

【００３３】次に図２（ｆ）に示すように、シリコン基
板１０ａをストッパとして機能させて、例えば、フッ酸
水溶液のウエットエッチングにより、表面１０ａ側の酸
化膜１３を除去する。このとき、溝１２の多結晶シリコ
ンは、除去した酸化膜厚に等しい高さだけ露出する。こ
のため、図２（ｇ）に示すように、この凸部１５をポリ
ッシングにより再度、研磨して平坦化する。このポリッ
シングにおいても基準となる裏面の平坦度が生かされ、
前述したように基板全面に均一な加工ができるためＳＯ
Ｉ層の厚みばらつきを低減することが可能となる。

【００３４】次に図３には、本発明による第３実施例と
して、層間絶縁膜の平坦化に研磨技術を適用する製造工
程順における基板の要部断面構造を示し、製造方法につ
いて説明する。

【００３５】図３（ａ）に示すような半導体基板２１の
表面２１ａ上に、フォトリソ技術を用いて、図３（ｂ）
に示す金属配線２２を形成する。その後に図３（ｃ）に
示すように、ＣＶＤ装置等を用いて、半導体基板２１の
両面に層間絶縁膜２３ａ，２３ｂを堆積する。この層間
絶縁膜の堆積工程において、表面２１ａ側に基板ホルダ
９の爪部８が接触するように装着して層間絶縁膜２３ａ
を堆積させる。この装着方法により、爪部８によって表
面２１ａの端部に絶縁膜の凹凸形状の発生する。一方、
裏面２１ｂには平坦な面の絶縁膜２３ｂが形成される。

【００３６】次に、図３（ｄ）に示すように、この裏面
を基準にして、表面の段差を無くす平坦化研磨を行う。
このとき基準となる裏面は平坦なため、表面側の絶縁膜
２３ａが均一に段差除去が可能になる。

【００３７】次に図３（ｅ）に示すように、ビアホール
２４を形成した後、図３（ｆ）に示すように、金属膜２
５で埋設する。この工程において、ＣＶＤ装置を用いた
場合で、金属膜が両面に堆積する場合は、前述したと同
様に、表面２１ａ側に基板ホルダ９の爪部８が接触する
ように装着して層間絶縁膜２３ａ上に金属膜２５を堆積
させる。この装着方法により、爪部８によって表面２１
ａの端部に金属膜の凹凸形状が発生するが、裏面には平
坦化な金属膜２６が形成される。

【００３８】このように層間絶縁膜、金属膜（配線）の
平坦化を実現することによって、多層配線技術に研磨に
よる平坦化技術を適用する場合においても、表面（素子
形成面）側を支持具に接触させて、爪部８により発生す
る堆積膜の凹凸形状を表面に形成させることにより、研
磨の基準面となる裏面は、常に平坦な面が保たれ、これ
を基準面として研磨処理を行うことにより、均一に堆積
膜が研磨された半導体基板を形成することができる。

【００３９】以上説明したように本実施例によれば、膜
形成時にも基板の一方の面を常に平坦な面として維持し
て、堆積膜の平坦化研磨の際、研磨の基準面として利用
することにより、均一に堆積膜が研磨された半導体基板
を形成することができる。

【００４０】さらに、研磨処理の基準となる面の多結晶
シリコンを平坦化処理する、若しくは全面除去する必要
はなく、膜形成工程後、そのまま表面のパターンによる
凹凸形状の平坦化と同時に基板支持治具の爪部により生
じた凹凸形状の平坦化ができる。従って、裏面の加工を
必要とせず、膜形成後１工程（研磨工程のみ）で素子形
成面側を平坦化研磨することができる。

【００４１】また裏面の多結晶シリコンの除去を行わな
いため、研磨工程での反りの問題もなくなる。また本発
明は、前述したＳＯＩ基板の形成工程における多結晶シ
リコンの平坦化に限定されたものではなく、形成する膜
が、シリコン膜、酸化膜、窒化膜等の絶縁膜や金属膜で
あってもよく、また、膜形成装置としては、常圧ＣＶＤ
装置、減圧ＣＶＤ装置等の気相成長させる膜形成装置で
あれば容易に実施することができる。

【００４２】

【発明の効果】以上詳述したように本発明によれば、基
板の一方の面を研磨基準面とし、膜形成時にも研磨基準
面を平坦を維持させ、基板の素子形成面に堆積された膜
を均一に平坦化研磨する半導体基板の製造方法を提供す
ることができる。

【図面の簡単な説明】

【図１】本発明による第１実施例として、誘電体分離基
板の製造工程順における基板の要部断面構造を示す図で
ある。

【図２】本発明による第２実施例として、誘電体分離基
板の製造工程順における基板の要部断面構造を示す図で
ある。

【図３】本発明による第３実施例として、層間絶縁膜の
平坦化に研磨技術を適用する製造工程順における基板の
要部断面構造を示す図である。

【図４】従来の堆積時の基板装着の構成と堆積した膜の
形状の関係を説明するための図である。

【図５】本発明の堆積時の基板装着の構成と堆積した膜
の形状の関係を説明するための図である。

【図６】従来のＳＯＩ基板を形成する技術を説明するた
めの図である。

【符号の説明】

１…第１半導体基板、１ａ…第１半導体基板の表面、１
ｂ…第１半導体基板の裏面、２…溝、３ａ，３ｂ…絶縁
膜、４ａ，４ｂ…多結晶シリコン、５…第２半導体基
板、７…素子形成領域、８…爪部、９…基板ホルダ（基
板支持治具）。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 基板の両面に膜形成する膜形成装置によ
   り半導体基板上に所定膜を形成し、形成された該所定膜
   表面の凹凸を平坦化する研磨加工において、 前記膜形成装置内に前記半導体基板を固定する支持治具
   と接触する該半導体基板の一方の表面を被研磨面とし、
   前記支持治具とは未接触の他方の表面を研磨基準面とす
   ることを特徴とする半導体基板の製造方法。
2. 【請求項２】 気相成長法により膜形成する膜形成装置
   により半導体基板上に所定膜を形成し、形成された該所
   定膜表面の凹凸を平坦化する研磨加工において、 前記半導体基板の素子形成面側に所定の膜を形成する際
   に、膜形成装置内に前記半導体基板を固定するための支
   持治具が該素子形成面の端部に接触して装填され、研磨
   の基準面となる素子形成面の反対側の面には該支持治具
   が未接触で、常に平坦な膜が形成されることを特徴とす
   る半導体基板の製造方法。
3. 【請求項３】 前記半導体基板がシリコン基板からな
   り、前記所定膜が多結晶シリコン、酸化膜、窒化膜、金
   属膜のいずれかであることを特徴とする請求項１若しく
   は２記載の半導体基板の製造方法。