JPH098125A - 絶縁分離基板及びその製造方法 - Google Patents
絶縁分離基板及びその製造方法Info
- Publication number
- JPH098125A JPH098125A JP14885095A JP14885095A JPH098125A JP H098125 A JPH098125 A JP H098125A JP 14885095 A JP14885095 A JP 14885095A JP 14885095 A JP14885095 A JP 14885095A JP H098125 A JPH098125 A JP H098125A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- substrate
- silicon oxide
- mirror
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】均一な厚さの薄いＳＯＩ層を、公知の貼り合わ
せ技術で作成されたＳＯＩ基板を用いて研磨にてストッ
パとして機能する絶縁層を選択的に貼り合わせ面の近傍
に精度良く形成して選択研磨することで形成する。 【構成】ＳＯＩ基板１１の鏡面１２から埋設された酸化
シリコン膜１３に達する溝１５を形成後、溝近傍の埋設
された酸化シリコン膜１３を除去して空洞部１６を形成
する。次に、熱酸化により空洞部１６に酸化シリコン膜
１７を形成し、多結晶シリコン１８で完全に埋設する。
そして、溝側壁及び基板表面に形成された多結晶シリコ
ン１８を熱酸化して酸化シリコン１９にした後、上記溝
側壁及び基板表面に形成された酸化シリコン１９を除去
する。そして、上記空洞部１６に形成された酸化シリコ
ン膜１７をストッパにして選択研磨する。
せ技術で作成されたＳＯＩ基板を用いて研磨にてストッ
パとして機能する絶縁層を選択的に貼り合わせ面の近傍
に精度良く形成して選択研磨することで形成する。 【構成】ＳＯＩ基板１１の鏡面１２から埋設された酸化
シリコン膜１３に達する溝１５を形成後、溝近傍の埋設
された酸化シリコン膜１３を除去して空洞部１６を形成
する。次に、熱酸化により空洞部１６に酸化シリコン膜
１７を形成し、多結晶シリコン１８で完全に埋設する。
そして、溝側壁及び基板表面に形成された多結晶シリコ
ン１８を熱酸化して酸化シリコン１９にした後、上記溝
側壁及び基板表面に形成された酸化シリコン１９を除去
する。そして、上記空洞部１６に形成された酸化シリコ
ン膜１７をストッパにして選択研磨する。
Description
【０００１】
【産業上の利用分野】この発明は、ウェハ貼り合わせ法
により作製する絶縁分離基板及びその製造方法に関し、
より詳細には基板の貼り合わせ技術を利用したＳＯＩ
（Silicon On Insulator) 層領域の厚みのばらつきの少
なく、且つ薄いＳＯＩ層を有する絶縁分離基板及びその
製造方法に関するものである。
により作製する絶縁分離基板及びその製造方法に関し、
より詳細には基板の貼り合わせ技術を利用したＳＯＩ
（Silicon On Insulator) 層領域の厚みのばらつきの少
なく、且つ薄いＳＯＩ層を有する絶縁分離基板及びその
製造方法に関するものである。
【０００２】
【従来の技術】絶縁分離基板の製造方法としては、２枚
のシリコン基板を酸化シリコン膜等の絶縁層を介して貼
り合わせ、一方の基板側から所定の厚さまで研磨するこ
とによって形成する方法が知られている。
のシリコン基板を酸化シリコン膜等の絶縁層を介して貼
り合わせ、一方の基板側から所定の厚さまで研磨するこ
とによって形成する方法が知られている。
【０００３】しかし、この従来技術を用いて、例えば１
μｍ以下の薄いＳＯＩ層を形成しようとすると、研磨精
度の制約からＳＯＩ層の厚みのばらつきが大きくなり、
所望の半導体素子を形成することができないという問題
があった。
μｍ以下の薄いＳＯＩ層を形成しようとすると、研磨精
度の制約からＳＯＩ層の厚みのばらつきが大きくなり、
所望の半導体素子を形成することができないという問題
があった。
【０００４】そこで、このような薄いＳＯＩ層を厚さ精
度よく形成する方法として、例えば特開平２−５５４５
号公報に記載された方法が知られている。図７は、こう
した従来技術による絶縁分離基板の製造方法を示した工
程図である。
度よく形成する方法として、例えば特開平２−５５４５
号公報に記載された方法が知られている。図７は、こう
した従来技術による絶縁分離基板の製造方法を示した工
程図である。
【０００５】図７に於いて、第１の半導体基板１の鏡面
１ａに凹凸を形成した後、酸化性雰囲気中で熱酸化して
酸化膜２を形成する（図７（ａ））。次に、この酸化膜
２上に多結晶シリコン３を堆積して、凹凸を埋設する
（図７（ｂ））。続いて、多結晶シリコン３の表面段差
を平坦化研磨して（図７（ｃ））、この研磨面３ａと第
２の半導体基板５の鏡面研磨された面とを貼り合わせる
（図７（ｄ））。
１ａに凹凸を形成した後、酸化性雰囲気中で熱酸化して
酸化膜２を形成する（図７（ａ））。次に、この酸化膜
２上に多結晶シリコン３を堆積して、凹凸を埋設する
（図７（ｂ））。続いて、多結晶シリコン３の表面段差
を平坦化研磨して（図７（ｃ））、この研磨面３ａと第
２の半導体基板５の鏡面研磨された面とを貼り合わせる
（図７（ｄ））。
【０００６】この後、第１の半導体基板１の他方の面１
ｂを、研削及び研磨する。そして、この研磨に於いて、
凹部４に形成された酸化膜２をストッパとして機能させ
て、ＳＯＩ層６の厚みばらつきの小さな絶縁分離基板７
を得る（図７（ｅ））。
ｂを、研削及び研磨する。そして、この研磨に於いて、
凹部４に形成された酸化膜２をストッパとして機能させ
て、ＳＯＩ層６の厚みばらつきの小さな絶縁分離基板７
を得る（図７（ｅ））。
【０００７】
【発明が解決しようとする課題】上述した方法では、酸
化シリコン膜２等の絶縁層をストッパとして選択研磨が
できるため、ＳＯＩ層６の厚さの精度、及び厚みばらつ
きは、ストッパの無い研磨よりも優れる。しかしなが
ら、こうした方法では、少なくとも３μｍ以上の厚い多
結晶シリコン３を堆積しなければならず、また加工精度
の要求される多結晶シリコン層の平坦化研磨を行わなけ
ればならない。
化シリコン膜２等の絶縁層をストッパとして選択研磨が
できるため、ＳＯＩ層６の厚さの精度、及び厚みばらつ
きは、ストッパの無い研磨よりも優れる。しかしなが
ら、こうした方法では、少なくとも３μｍ以上の厚い多
結晶シリコン３を堆積しなければならず、また加工精度
の要求される多結晶シリコン層の平坦化研磨を行わなけ
ればならない。
【０００８】すなわち、２つの半導体基板１、５の貼り
合わせが可能となるまで凹凸を平坦にすると共に、面粗
度を向上（マイクロラフネスを小さくする）させて多結
晶シリコン３の表面を鏡面に仕上げる必要が生じる。し
たがって、このような厚い多結晶シリコンの堆積及び平
坦化研磨の工程が必要となる。
合わせが可能となるまで凹凸を平坦にすると共に、面粗
度を向上（マイクロラフネスを小さくする）させて多結
晶シリコン３の表面を鏡面に仕上げる必要が生じる。し
たがって、このような厚い多結晶シリコンの堆積及び平
坦化研磨の工程が必要となる。
【０００９】上記方法で必要となる良質の多結晶シリコ
ンを堆積するためには、ＬＰＣＶＤで堆積速度を下げて
行うことが望ましい。それ故、厚く堆積するためには長
時間の堆積時間が必要となり、工程時間が増大してしま
う。また、平坦化研磨も、基板の貼り合わせ面の凹凸を
除去するためには、通常の研磨よりも機械的作用を強め
た（化学的作用を弱めた）研磨が必要である。しかしな
がら、このような研磨は加工速度が遅いために、やはり
長時間の研磨時間が必要となり、工程時間が増大してし
まうものであった。
ンを堆積するためには、ＬＰＣＶＤで堆積速度を下げて
行うことが望ましい。それ故、厚く堆積するためには長
時間の堆積時間が必要となり、工程時間が増大してしま
う。また、平坦化研磨も、基板の貼り合わせ面の凹凸を
除去するためには、通常の研磨よりも機械的作用を強め
た（化学的作用を弱めた）研磨が必要である。しかしな
がら、このような研磨は加工速度が遅いために、やはり
長時間の研磨時間が必要となり、工程時間が増大してし
まうものであった。
【００１０】更に、結晶方位がランダムな結晶粒から成
る多結晶シリコンの研磨後の面粗度は、単結晶シリコン
よりも悪い（マイクロラフネスが大きい）ことから、貼
り合わせ面にボイドと称される未接合領域が発生しやす
いといった問題もあった。
る多結晶シリコンの研磨後の面粗度は、単結晶シリコン
よりも悪い（マイクロラフネスが大きい）ことから、貼
り合わせ面にボイドと称される未接合領域が発生しやす
いといった問題もあった。
【００１１】この発明は上記課題に鑑みてなされたもの
であり、厚い多結晶シリコンの堆積及びその平坦化研磨
を必要とせず、通常の貼り合わせで作製されるＳＯＩ基
板を用いて、均一な厚さの薄いＳＯＩ層を形成できる絶
縁分離基板及びその製造方法を提供することを目的とす
る。
であり、厚い多結晶シリコンの堆積及びその平坦化研磨
を必要とせず、通常の貼り合わせで作製されるＳＯＩ基
板を用いて、均一な厚さの薄いＳＯＩ層を形成できる絶
縁分離基板及びその製造方法を提供することを目的とす
る。
【００１２】
【課題を解決するための手段】すなわちこの発明による
絶縁分離基板は、少なくとも一方の面が鏡面研磨された
第１半導体基板と、この第１半導体基板の鏡面研磨され
た面と少なくとも一方の面が鏡面研磨された第２半導体
基板の鏡面研磨された面とを酸化膜を介して貼り合わ
せ、上記第１の半導体基板の他方の面から研削、研磨す
ることにより上記酸化膜を介して上記第２半導体基板上
に所定の膜厚の第１半導体基板が形成されて成る絶縁分
離基板に於いて、上記第１半導体基板の他方の面から上
記埋設された酸化膜に達するように形成された溝と、上
記第１半導体基板の絶縁分離及び研磨加工のストッパと
して機能する上記溝の近傍の埋設された酸化膜を除去す
ることで形成された空洞部の第１半導体基板側に酸化性
雰囲気で熱処理することで形成された側壁酸化膜と、上
記側壁酸化膜及び埋設された酸化膜で包囲された上記第
１半導体基板から成る素子形成領域とを具備することを
特徴とする。
絶縁分離基板は、少なくとも一方の面が鏡面研磨された
第１半導体基板と、この第１半導体基板の鏡面研磨され
た面と少なくとも一方の面が鏡面研磨された第２半導体
基板の鏡面研磨された面とを酸化膜を介して貼り合わ
せ、上記第１の半導体基板の他方の面から研削、研磨す
ることにより上記酸化膜を介して上記第２半導体基板上
に所定の膜厚の第１半導体基板が形成されて成る絶縁分
離基板に於いて、上記第１半導体基板の他方の面から上
記埋設された酸化膜に達するように形成された溝と、上
記第１半導体基板の絶縁分離及び研磨加工のストッパと
して機能する上記溝の近傍の埋設された酸化膜を除去す
ることで形成された空洞部の第１半導体基板側に酸化性
雰囲気で熱処理することで形成された側壁酸化膜と、上
記側壁酸化膜及び埋設された酸化膜で包囲された上記第
１半導体基板から成る素子形成領域とを具備することを
特徴とする。
【００１３】また、この発明の絶縁分離基板の製造方法
は、少なくとも一方の面が鏡面研磨されていると共に、
該鏡面から所定の深さに酸化シリコン膜が埋設された貼
り合わせ基板を形成する第１工程と、上記鏡面から上記
酸化シリコン膜に達する溝部を形成する第２工程と、上
記溝部近傍の上記埋設された酸化シリコン膜をエッチン
グにより除去して上記埋設された酸化シリコン膜の領域
に空洞部を形成する第３工程と、酸化性雰囲気で熱処理
を施して上記空洞部に酸化シリコン膜を形成する第４工
程と、上記酸化シリコン膜が形成された空洞部を多結晶
シリコンで埋設する第５工程と、上記溝部の側壁及び上
記基板表面に形成された多結晶シリコンを酸化性雰囲気
で熱処理を施して酸化シリコン膜にする第６工程と、上
記溝部の側壁及び上記基板表面に形成された酸化シリコ
ン膜を除去する第７工程と、上記空洞部に形成された酸
化シリコン膜をストッパにして上記基板を選択研磨する
第８工程とを具備することを特徴とする。
は、少なくとも一方の面が鏡面研磨されていると共に、
該鏡面から所定の深さに酸化シリコン膜が埋設された貼
り合わせ基板を形成する第１工程と、上記鏡面から上記
酸化シリコン膜に達する溝部を形成する第２工程と、上
記溝部近傍の上記埋設された酸化シリコン膜をエッチン
グにより除去して上記埋設された酸化シリコン膜の領域
に空洞部を形成する第３工程と、酸化性雰囲気で熱処理
を施して上記空洞部に酸化シリコン膜を形成する第４工
程と、上記酸化シリコン膜が形成された空洞部を多結晶
シリコンで埋設する第５工程と、上記溝部の側壁及び上
記基板表面に形成された多結晶シリコンを酸化性雰囲気
で熱処理を施して酸化シリコン膜にする第６工程と、上
記溝部の側壁及び上記基板表面に形成された酸化シリコ
ン膜を除去する第７工程と、上記空洞部に形成された酸
化シリコン膜をストッパにして上記基板を選択研磨する
第８工程とを具備することを特徴とする。
【００１４】更に、この発明の絶縁分離基板の製造方法
は、少なくとも一方の面が鏡面研磨されていると共に、
該鏡面から所定の深さに酸化シリコン膜が埋設された貼
り合わせ基板を形成する第１工程と、上記鏡面から上記
酸化シリコン膜に達する溝部を形成する第２工程と、上
記溝部近傍の上記埋設された酸化シリコン膜をエッチン
グにより除去して上記埋設された酸化シリコン膜の領域
に空洞部を形成する第３工程と、酸化性雰囲気で熱処理
を施して上記空洞部を酸化シリコン膜で埋設する第４工
程と、上記溝部の側壁及び上記基板表面に形成された酸
化シリコン膜を除去する第５工程と、上記空洞部に形成
された酸化シリコン膜をストッパにして上記基板を選択
研磨する第６工程とを具備することを特徴とする。
は、少なくとも一方の面が鏡面研磨されていると共に、
該鏡面から所定の深さに酸化シリコン膜が埋設された貼
り合わせ基板を形成する第１工程と、上記鏡面から上記
酸化シリコン膜に達する溝部を形成する第２工程と、上
記溝部近傍の上記埋設された酸化シリコン膜をエッチン
グにより除去して上記埋設された酸化シリコン膜の領域
に空洞部を形成する第３工程と、酸化性雰囲気で熱処理
を施して上記空洞部を酸化シリコン膜で埋設する第４工
程と、上記溝部の側壁及び上記基板表面に形成された酸
化シリコン膜を除去する第５工程と、上記空洞部に形成
された酸化シリコン膜をストッパにして上記基板を選択
研磨する第６工程とを具備することを特徴とする。
【００１５】
【作用】この発明にあっては、少なくとも一方の面が鏡
面研磨されていると共に、該鏡面から所定の深さに酸化
シリコン膜が埋設された半導体基板に於いて、該鏡面か
ら該埋設された酸化シリコン膜に達する溝を形成する。
次いで、上記溝近傍の埋設された酸化シリコン膜をエッ
チングにより除去することで、埋設された酸化シリコン
膜の領域に空洞部を形成する。そして、これを酸化性雰
囲気で熱処理を施すことにより、上記空洞部に酸化シリ
コン膜を形成し、続いて上記酸化シリコン膜が形成され
た空洞部を多結晶シリコンで埋設する。次に、上記溝の
側壁及び基板表面に形成された多結晶シリコンを酸化性
雰囲気にて熱処理を施すことで酸化シリコン膜にし、上
記溝の側壁及び基板表面に形成された酸化シリコン膜を
除去する。その後、上記空洞部に形成された酸化シリコ
ン膜をストッパにして選択研磨することにより、絶縁分
離基板が製造される。
面研磨されていると共に、該鏡面から所定の深さに酸化
シリコン膜が埋設された半導体基板に於いて、該鏡面か
ら該埋設された酸化シリコン膜に達する溝を形成する。
次いで、上記溝近傍の埋設された酸化シリコン膜をエッ
チングにより除去することで、埋設された酸化シリコン
膜の領域に空洞部を形成する。そして、これを酸化性雰
囲気で熱処理を施すことにより、上記空洞部に酸化シリ
コン膜を形成し、続いて上記酸化シリコン膜が形成され
た空洞部を多結晶シリコンで埋設する。次に、上記溝の
側壁及び基板表面に形成された多結晶シリコンを酸化性
雰囲気にて熱処理を施すことで酸化シリコン膜にし、上
記溝の側壁及び基板表面に形成された酸化シリコン膜を
除去する。その後、上記空洞部に形成された酸化シリコ
ン膜をストッパにして選択研磨することにより、絶縁分
離基板が製造される。
【００１６】この発明では、厚い多結晶シリコンの堆積
及びその平坦化研磨を必要とせず、通常の貼り合わせで
作製されるＳＯＩ基板を用いて、研磨に於いてストッパ
として機能させる絶縁層を選択的に貼り合わせ面の近傍
に精度良く形成し、この絶縁層をストッパとして選択研
磨することにより、均一な厚さの薄いＳＯＩ層を形成す
ることができる。
及びその平坦化研磨を必要とせず、通常の貼り合わせで
作製されるＳＯＩ基板を用いて、研磨に於いてストッパ
として機能させる絶縁層を選択的に貼り合わせ面の近傍
に精度良く形成し、この絶縁層をストッパとして選択研
磨することにより、均一な厚さの薄いＳＯＩ層を形成す
ることができる。
【００１７】
【実施例】以下、図面を参照してこの発明の実施例を説
明する。図１は、この発明の第１の実施例に於ける絶縁
分離基板の製造工程を示すもので、該基板の要部断面構
造図である。
明する。図１は、この発明の第１の実施例に於ける絶縁
分離基板の製造工程を示すもので、該基板の要部断面構
造図である。
【００１８】先ず、図１（ａ）に示されるように、公知
のウエハ貼り合わせ技術によって絶縁分離基板１１を作
製する。この絶縁分離基板１１は、少なくとも一方の面
１２が鏡面研磨されていると共に、該鏡面１２から所定
の深さに酸化シリコン膜１３が埋設されている。この絶
縁分離基板１１の鏡面１２から酸化シリコン膜（埋込み
酸化膜）１３までの厚み、すなわちＳＯＩ層１４の厚み
は、できるだけ薄くした方が望ましい。これは、後工程
である溝形成工程でのエッチング深さ、また選択研磨工
程での研磨除去量がそれぞれ低減できるためであり、Ｓ
ＯＩ層１４の厚みは３μｍ以下にすることが望ましい。
のウエハ貼り合わせ技術によって絶縁分離基板１１を作
製する。この絶縁分離基板１１は、少なくとも一方の面
１２が鏡面研磨されていると共に、該鏡面１２から所定
の深さに酸化シリコン膜１３が埋設されている。この絶
縁分離基板１１の鏡面１２から酸化シリコン膜（埋込み
酸化膜）１３までの厚み、すなわちＳＯＩ層１４の厚み
は、できるだけ薄くした方が望ましい。これは、後工程
である溝形成工程でのエッチング深さ、また選択研磨工
程での研磨除去量がそれぞれ低減できるためであり、Ｓ
ＯＩ層１４の厚みは３μｍ以下にすることが望ましい。
【００１９】次に、図１（ｂ）に示されるように、埋設
された埋込み酸化膜１３に達する溝１５が形成される。
これは、鏡面１２に酸化膜を形成した後、その酸化膜を
マスクにして反応性イオンエッチング（ＲＩＥ）等のド
ライエッチング、或いはウエットの化学エッチング等に
より形成されるものである。上記溝１５は、例えばスク
ライブとなる領域、或いは素子の絶縁分離領域等に形成
される。
された埋込み酸化膜１３に達する溝１５が形成される。
これは、鏡面１２に酸化膜を形成した後、その酸化膜を
マスクにして反応性イオンエッチング（ＲＩＥ）等のド
ライエッチング、或いはウエットの化学エッチング等に
より形成されるものである。上記溝１５は、例えばスク
ライブとなる領域、或いは素子の絶縁分離領域等に形成
される。
【００２０】次いで、図１（ｃ）に示されるように、例
えば弗酸水溶液に基板が浸漬されることで、溝１５の近
傍の埋込み酸化膜１３が除去される。これにより、空洞
部１６が作製される。このときの埋込み酸化膜１３の除
去量は、溝側壁から例えば０．２〜１０μｍとする。
えば弗酸水溶液に基板が浸漬されることで、溝１５の近
傍の埋込み酸化膜１３が除去される。これにより、空洞
部１６が作製される。このときの埋込み酸化膜１３の除
去量は、溝側壁から例えば０．２〜１０μｍとする。
【００２１】尚、空洞部形成のための酸化膜の除去は、
溝１５の底部の酸化シリコン膜が完全に除去されなくと
もよい。例えば、図２に示されるように、空洞部１６′
の下側の酸化シリコン膜が残ってもよい。
溝１５の底部の酸化シリコン膜が完全に除去されなくと
もよい。例えば、図２に示されるように、空洞部１６′
の下側の酸化シリコン膜が残ってもよい。
【００２２】その後、図１（ｄ）に示されるように、例
えばドライＯ2 、ウエットＯ2 、或いはＨ2 ／Ｏ2 混合
燃焼気体中等の酸化性雰囲気で熱処理が施されて、空洞
部１６に酸化シリコン膜１７が形成される。この酸化シ
リコン膜１７の厚みは、形成されるＳＯＩ層の厚みによ
って決定される。
えばドライＯ2 、ウエットＯ2 、或いはＨ2 ／Ｏ2 混合
燃焼気体中等の酸化性雰囲気で熱処理が施されて、空洞
部１６に酸化シリコン膜１７が形成される。この酸化シ
リコン膜１７の厚みは、形成されるＳＯＩ層の厚みによ
って決定される。
【００２３】すなわち、熱酸化によって形成される酸化
シリコン膜１７は、その厚みの４５％がシリコン領域に
潜り込み、残りの５５％は空洞部１６側に膨脹する。し
たがって、ＳＯＩ層の厚みをｔSOI とすると、形成され
る酸化シリコン膜１７の厚みｔOXは、 ｔOX＝（ｔSOI ／４５）×１００ とされる。また、このとき空洞部１６の高さ、すなわち
埋込み酸化膜１３の厚みは、形成される酸化シリコン膜
１７の膨脹厚み（０．５５×ｔOX）の２倍以上がなけれ
ばならない。
シリコン膜１７は、その厚みの４５％がシリコン領域に
潜り込み、残りの５５％は空洞部１６側に膨脹する。し
たがって、ＳＯＩ層の厚みをｔSOI とすると、形成され
る酸化シリコン膜１７の厚みｔOXは、 ｔOX＝（ｔSOI ／４５）×１００ とされる。また、このとき空洞部１６の高さ、すなわち
埋込み酸化膜１３の厚みは、形成される酸化シリコン膜
１７の膨脹厚み（０．５５×ｔOX）の２倍以上がなけれ
ばならない。
【００２４】次に、図１（ｅ）に示されるように、空洞
部１６が完全に多結晶シリコン１８により埋設される。
これは、例えばＬＰＣＶＤによって行われるが、堆積さ
れる多結晶シリコン１８の厚みは、埋設される空洞部１
６の高さの半分以上を有していればよい。
部１６が完全に多結晶シリコン１８により埋設される。
これは、例えばＬＰＣＶＤによって行われるが、堆積さ
れる多結晶シリコン１８の厚みは、埋設される空洞部１
６の高さの半分以上を有していればよい。
【００２５】続いて、図１（ｆ）に示されるように、例
えばドライＯ2 、ウエットＯ2 、或いはＨ2 ／Ｏ2 混合
燃焼気体中等の酸化性雰囲気で熱処理が施されることに
より、溝１５の側壁及び基板表面に形成された多結晶シ
リコン１８が、全て酸化シリコン１９とされる。したが
って、この熱酸化の条件は、堆積される多結晶シリコン
１８の厚みによって決定される。
えばドライＯ2 、ウエットＯ2 、或いはＨ2 ／Ｏ2 混合
燃焼気体中等の酸化性雰囲気で熱処理が施されることに
より、溝１５の側壁及び基板表面に形成された多結晶シ
リコン１８が、全て酸化シリコン１９とされる。したが
って、この熱酸化の条件は、堆積される多結晶シリコン
１８の厚みによって決定される。
【００２６】上述したように、この熱酸化によって溝１
５の側壁に形成された多結晶シリコン１８は、全て酸化
シリコン１９となる。ここで、空洞部１６に埋設されて
いる多結晶シリコン１８は溝１５部側から酸化されるの
で、図１（ｆ）に示されるように、溝１５部側から離れ
た領域の多結晶シリコン１８は、酸化されずに残る。
５の側壁に形成された多結晶シリコン１８は、全て酸化
シリコン１９となる。ここで、空洞部１６に埋設されて
いる多結晶シリコン１８は溝１５部側から酸化されるの
で、図１（ｆ）に示されるように、溝１５部側から離れ
た領域の多結晶シリコン１８は、酸化されずに残る。
【００２７】次いで、図１（ｇ）に示されるように、弗
化水素水溶液により溝１５の側壁及び基板表面に形成さ
れた酸化シリコンが除去される。このときの条件は、空
洞部１６に形成された酸化膜の全てが除去されることが
ないようにしなければならない。
化水素水溶液により溝１５の側壁及び基板表面に形成さ
れた酸化シリコンが除去される。このときの条件は、空
洞部１６に形成された酸化膜の全てが除去されることが
ないようにしなければならない。
【００２８】次に、図１（ｈ）に示されるように、空洞
部１６に形成された酸化シリコン膜１７がＳＯＩ層側の
基板側表面に露出するまで、選択研磨が行われる。この
選択研磨は、例えばアミン系研磨液とポリエステル製の
平板パッドが使用される。空洞部１６に形成された酸化
シリコン膜１７を研磨のストッパとして機能させること
により、均一な厚さに制御された薄膜ＳＯＩ層２０が形
成される。
部１６に形成された酸化シリコン膜１７がＳＯＩ層側の
基板側表面に露出するまで、選択研磨が行われる。この
選択研磨は、例えばアミン系研磨液とポリエステル製の
平板パッドが使用される。空洞部１６に形成された酸化
シリコン膜１７を研磨のストッパとして機能させること
により、均一な厚さに制御された薄膜ＳＯＩ層２０が形
成される。
【００２９】尚、溝１５の部分にはＳＯＩ層及び埋込み
酸化膜の膜厚に応じた段差が残るが、通常は１μｍ以下
であるため、特に埋める必要はない。但し、段差が大き
く、後の素子形成工程に支障がある場合には、例えば図
１（ｇ）の酸化シリコン膜の除去工程後に、図３（ａ）
に示されるように、ストッパとして機能させる酸化シリ
コン膜１７よりも高くなるまで多結晶シリコン２１が溝
部に堆積された後、図３（ｂ）に示されるように選択研
磨が行われるようにしてもよい。
酸化膜の膜厚に応じた段差が残るが、通常は１μｍ以下
であるため、特に埋める必要はない。但し、段差が大き
く、後の素子形成工程に支障がある場合には、例えば図
１（ｇ）の酸化シリコン膜の除去工程後に、図３（ａ）
に示されるように、ストッパとして機能させる酸化シリ
コン膜１７よりも高くなるまで多結晶シリコン２１が溝
部に堆積された後、図３（ｂ）に示されるように選択研
磨が行われるようにしてもよい。
【００３０】このように、上述した第１の実施例に従っ
て絶縁分離基板を形成すれば、厚い多結晶シリコンの堆
積及びその平坦化研磨を必要とせず、通常の貼り合わせ
により作製されるＳＯＩ基板を用いて、絶縁層を選択的
に貼り合わせ面の近傍に精度良く形成し、これをストッ
パとして選択研磨することにより、均一な厚さの薄いＳ
ＯＩ層を形成することができる。
て絶縁分離基板を形成すれば、厚い多結晶シリコンの堆
積及びその平坦化研磨を必要とせず、通常の貼り合わせ
により作製されるＳＯＩ基板を用いて、絶縁層を選択的
に貼り合わせ面の近傍に精度良く形成し、これをストッ
パとして選択研磨することにより、均一な厚さの薄いＳ
ＯＩ層を形成することができる。
【００３１】次に、この発明の第２の実施例を説明す
る。この第２の実施例に於いて、上述した第１の実施例
と同様の工程部分は説明を省略し、相違点のみ説明す
る。図４（ａ）〜（ｃ）に示される絶縁分離基板１１の
作製から空洞部１６の形成工程までは、上述した第１の
実施例の図１（ａ）〜（ｃ）の工程と同様である。
る。この第２の実施例に於いて、上述した第１の実施例
と同様の工程部分は説明を省略し、相違点のみ説明す
る。図４（ａ）〜（ｃ）に示される絶縁分離基板１１の
作製から空洞部１６の形成工程までは、上述した第１の
実施例の図１（ａ）〜（ｃ）の工程と同様である。
【００３２】そして、第１の実施例では、埋込み酸化膜
１３のエッチングにより形成された空洞部１６は、酸化
シリコン膜１７及び多結晶シリコン１８で完全に埋設さ
れたが（図１（ｄ）及び（ｅ））、この第２の実施例で
は、図４（ｄ）に示されるように、多結晶シリコンでは
埋設されず、前工程の空洞部１６の酸化シリコン膜１
７′の形成工程（熱酸化工程）で、空洞部１６が完全に
埋設される。したがって、空洞部１６の高さ、すなわち
埋込み酸化膜１３の厚みｔBOによってＳＯＩ層の厚みが
決定される。このＳＯＩ層の厚みｔSOI は、 ｔSOI ＝（４５×ｔBO）／（２×５５） となる。この後の工程は、図４（ｅ）、（ｆ）に示され
るように、上述した第１の実施例と同様に、酸化シリコ
ン膜１７′がストッパとして機能されて、選択研磨が行
われる。これにより、均一な厚さに制御された薄膜ＳＯ
Ｉ層２０が形成される。
１３のエッチングにより形成された空洞部１６は、酸化
シリコン膜１７及び多結晶シリコン１８で完全に埋設さ
れたが（図１（ｄ）及び（ｅ））、この第２の実施例で
は、図４（ｄ）に示されるように、多結晶シリコンでは
埋設されず、前工程の空洞部１６の酸化シリコン膜１
７′の形成工程（熱酸化工程）で、空洞部１６が完全に
埋設される。したがって、空洞部１６の高さ、すなわち
埋込み酸化膜１３の厚みｔBOによってＳＯＩ層の厚みが
決定される。このＳＯＩ層の厚みｔSOI は、 ｔSOI ＝（４５×ｔBO）／（２×５５） となる。この後の工程は、図４（ｅ）、（ｆ）に示され
るように、上述した第１の実施例と同様に、酸化シリコ
ン膜１７′がストッパとして機能されて、選択研磨が行
われる。これにより、均一な厚さに制御された薄膜ＳＯ
Ｉ層２０が形成される。
【００３３】次に、この発明の第３の実施例を説明す
る。ここでは、上述した第１及び第２の実施例との相違
点のみ説明する。上述した第１及び第２の実施例では、
基板の貼り合わせ、研磨後に溝が形成されていたが、こ
の第３の実施例では、少なくとも一方の面が鏡面研磨さ
れた第１半導体基板の鏡面に溝が形成された後に第２半
導体基板と貼り合わされる。
る。ここでは、上述した第１及び第２の実施例との相違
点のみ説明する。上述した第１及び第２の実施例では、
基板の貼り合わせ、研磨後に溝が形成されていたが、こ
の第３の実施例では、少なくとも一方の面が鏡面研磨さ
れた第１半導体基板の鏡面に溝が形成された後に第２半
導体基板と貼り合わされる。
【００３４】すなわち、図５（ａ）に示されるように、
少なくとも一方の面が鏡面研磨された第１半導体基板２
３の鏡面２３ａに溝２４が形成されて、後に第２半導体
基板２５と貼り合わされる。この貼り合わせは酸化膜２
６を介した貼り合わせであり、第２半導体基板２５の鏡
面２５ａに、酸化膜２６が熱酸化により形成された後
に、第１半導体基板２３が貼り合わされる。
少なくとも一方の面が鏡面研磨された第１半導体基板２
３の鏡面２３ａに溝２４が形成されて、後に第２半導体
基板２５と貼り合わされる。この貼り合わせは酸化膜２
６を介した貼り合わせであり、第２半導体基板２５の鏡
面２５ａに、酸化膜２６が熱酸化により形成された後
に、第１半導体基板２３が貼り合わされる。
【００３５】次に、図５（ｂ）に示されるように、第１
半導体基板２３の他方の面２３ｂ側から、研削、研磨が
行われることにより、溝２４が露出される。図５（ａ）
及び（ｂ）は、第２半導体基板の鏡面に酸化膜が形成さ
れたが、この酸化膜は第１半導体基板の鏡面に形成され
るものであってもよい。
半導体基板２３の他方の面２３ｂ側から、研削、研磨が
行われることにより、溝２４が露出される。図５（ａ）
及び（ｂ）は、第２半導体基板の鏡面に酸化膜が形成さ
れたが、この酸化膜は第１半導体基板の鏡面に形成され
るものであってもよい。
【００３６】すなわち、図６（ａ）に示されるように、
溝２４が形成された第１半導体基板２３の鏡面２３ａに
酸化膜２６′が熱酸化で形成された後に、酸化膜２６′
を介して第２半導体基板２５と貼り合わされる。次い
で、図６（ｂ）に示されるように、第１半導体基板２３
の他方の面２３ｂ側から、研削、研磨が行われることに
より、溝２４が露出される。
溝２４が形成された第１半導体基板２３の鏡面２３ａに
酸化膜２６′が熱酸化で形成された後に、酸化膜２６′
を介して第２半導体基板２５と貼り合わされる。次い
で、図６（ｂ）に示されるように、第１半導体基板２３
の他方の面２３ｂ側から、研削、研磨が行われることに
より、溝２４が露出される。
【００３７】また、第１半導体基板と第２半導体基板の
貼り合わされる両鏡面に酸化膜が形成されるものであっ
ても良い。尚、図５（ｂ）及び図６（ｂ）に示される工
程の後の工程は、上述した第１または第２の実施例と同
じであるので、説明を省略する。
貼り合わされる両鏡面に酸化膜が形成されるものであっ
ても良い。尚、図５（ｂ）及び図６（ｂ）に示される工
程の後の工程は、上述した第１または第２の実施例と同
じであるので、説明を省略する。
【００３８】
【発明の効果】以上詳述したように、この発明によれ
ば、厚い多結晶シリコンの堆積及びその平坦化研磨を必
要とせず、通常の貼り合わせで作製されるＳＯＩ基板を
用いて研磨に於いてストッパとして機能させる絶縁層を
選択的に貼り合わせ面の近傍に精度良く形成し、これを
ストッパとして選択研磨することにより、均一な厚さの
薄いＳＯＩ層を形成することができる。
ば、厚い多結晶シリコンの堆積及びその平坦化研磨を必
要とせず、通常の貼り合わせで作製されるＳＯＩ基板を
用いて研磨に於いてストッパとして機能させる絶縁層を
選択的に貼り合わせ面の近傍に精度良く形成し、これを
ストッパとして選択研磨することにより、均一な厚さの
薄いＳＯＩ層を形成することができる。
【図１】この発明の第１の実施例に於ける絶縁分離基板
の製造工程を示すもので、該基板の要部断面構造図であ
る。
の製造工程を示すもので、該基板の要部断面構造図であ
る。
【図２】図１（ｃ）の製造工程に於ける他の例を示した
図である。
図である。
【図３】第１の実施例に於ける絶縁分離基板の製造工程
を補足する工程を示した図である。
を補足する工程を示した図である。
【図４】この発明の第２の実施例に於ける絶縁分離基板
の製造工程を示すもので、該基板の要部断面構造図であ
る。
の製造工程を示すもので、該基板の要部断面構造図であ
る。
【図５】この発明の第３の実施例に於ける絶縁分離基板
の製造工程を示すもので、該基板の要部断面構造図であ
る。
の製造工程を示すもので、該基板の要部断面構造図であ
る。
【図６】第３の実施例の他の例を示した基板の要部断面
構造図である。
構造図である。
【図７】従来の絶縁分離基板の製造工程を示した図であ
る。
る。
１１…絶縁分離基板、１２…絶縁分離基板の鏡面、１３
…酸化シリコン膜（埋込み酸化膜）、１４…ＳＯＩ層、
１５、２４…溝、１６…空洞部、１７、２６…酸化膜、
１８、２１…多結晶シリコン、１９…酸化シリコン、２
０…薄膜ＳＯＩ層、２３…第１半導体基板、２５…第２
半導体基板。
…酸化シリコン膜（埋込み酸化膜）、１４…ＳＯＩ層、
１５、２４…溝、１６…空洞部、１７、２６…酸化膜、
１８、２１…多結晶シリコン、１９…酸化シリコン、２
０…薄膜ＳＯＩ層、２３…第１半導体基板、２５…第２
半導体基板。
Claims (6)
- 【請求項１】 少なくとも一方の面が鏡面研磨された第
１半導体基板と、この第１半導体基板の鏡面研磨された
面と少なくとも一方の面が鏡面研磨された第２半導体基
板の鏡面研磨された面とを酸化膜を介して貼り合わせ、
上記第１の半導体基板の他方の面から研削、研磨するこ
とにより上記酸化膜を介して上記第２半導体基板上に所
定の膜厚の第１半導体基板が形成されて成る絶縁分離基
板に於いて、 上記第１半導体基板の他方の面から上記埋設された酸化
膜に達するように形成された溝と、 上記第１半導体基板の絶縁分離及び研磨加工のストッパ
として機能する上記溝の近傍の埋設された酸化膜を除去
することで形成された空洞部の第１半導体基板側に酸化
性雰囲気で熱処理することで形成された側壁酸化膜と、 上記側壁酸化膜及び埋設された酸化膜で包囲された上記
第１半導体基板から成る素子形成領域とを具備すること
を特徴とする絶縁分離基板。 - 【請求項２】 上記第１及び第２の半導体基板はシリコ
ンで構成され、上記酸化膜は酸化シリコン膜で構成され
る請求項１に記載の絶縁分離基板。 - 【請求項３】 少なくとも一方の面が鏡面研磨されてい
ると共に、該鏡面から所定の深さに酸化シリコン膜が埋
設された貼り合わせ基板を形成する第１工程と、 上記鏡面から上記酸化シリコン膜に達する溝部を形成す
る第２工程と、 上記溝部近傍の上記埋設された酸化シリコン膜をエッチ
ングにより除去して上記埋設された酸化シリコン膜の領
域に空洞部を形成する第３工程と、 酸化性雰囲気で熱処理を施して上記空洞部に酸化シリコ
ン膜を形成する第４工程と、 上記酸化シリコン膜が形成された空洞部を多結晶シリコ
ンで埋設する第５工程と、 上記溝部の側壁及び上記基板表面に形成された多結晶シ
リコンを酸化性雰囲気で熱処理を施して酸化シリコン膜
にする第６工程と、 上記溝部の側壁及び上記基板表面に形成された酸化シリ
コン膜を除去する第７工程と、 上記空洞部に形成された酸化シリコン膜をストッパにし
て上記基板を選択研磨する第８工程とを具備することを
特徴とする絶縁分離基板の製造方法。 - 【請求項４】 上記第１工程及び第２工程は、 少なくとも一方の面が鏡面研磨された第１シリコン基板
の鏡面側に溝を形成する工程と、上記第１シリコン基板
の鏡面研磨された面と、少なくとも一方の面が鏡面研磨
された第２シリコン基板の鏡面とを酸化膜を介して貼り
合わせ、上記第１シリコン基板の他方の面から研削、研
磨することにより、上記溝を第１シリコン基板の他方の
面に露出させる工程から成る請求項３に記載の絶縁分離
基板の製造方法。 - 【請求項５】 少なくとも一方の面が鏡面研磨されてい
ると共に、該鏡面から所定の深さに酸化シリコン膜が埋
設された貼り合わせ基板を形成する第１工程と、 上記鏡面から上記酸化シリコン膜に達する溝部を形成す
る第２工程と、 上記溝部近傍の上記埋設された酸化シリコン膜をエッチ
ングにより除去して上記埋設された酸化シリコン膜の領
域に空洞部を形成する第３工程と、 酸化性雰囲気で熱処理を施して上記空洞部を酸化シリコ
ン膜で埋設する第４工程と、 上記溝部の側壁及び上記基板表面に形成された酸化シリ
コン膜を除去する第５工程と、 上記空洞部に形成された酸化シリコン膜をストッパにし
て上記基板を選択研磨する第６工程とを具備することを
特徴とする絶縁分離基板の製造方法。 - 【請求項６】 上記第１工程及び第２工程は、 少なくとも一方の面が鏡面研磨された第１シリコン基板
の鏡面側に溝を形成する工程と、上記第１シリコン基板
の鏡面研磨された面と、少なくとも一方の面が鏡面研磨
された第２シリコン基板の鏡面とを酸化膜を介して貼り
合わせ、上記第１シリコン基板の他方の面から研削、研
磨することにより、上記溝を第１シリコン基板の他方の
面に露出させる工程から成る請求項５に記載の絶縁分離
基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14885095A JPH098125A (ja) | 1995-06-15 | 1995-06-15 | 絶縁分離基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14885095A JPH098125A (ja) | 1995-06-15 | 1995-06-15 | 絶縁分離基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH098125A true JPH098125A (ja) | 1997-01-10 |
Family
ID=15462139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14885095A Pending JPH098125A (ja) | 1995-06-15 | 1995-06-15 | 絶縁分離基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH098125A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008246903A (ja) * | 2007-03-30 | 2008-10-16 | Fuji Xerox Co Ltd | 画像形成装置、露光装置、光学装置および光学装置の製造方法 |
| CN113838795A (zh) * | 2021-08-19 | 2021-12-24 | 慧石（上海）测控科技有限公司 | 含有空腔的多层绝缘体上的硅晶圆及其制备方法 |
-
1995
- 1995-06-15 JP JP14885095A patent/JPH098125A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008246903A (ja) * | 2007-03-30 | 2008-10-16 | Fuji Xerox Co Ltd | 画像形成装置、露光装置、光学装置および光学装置の製造方法 |
| CN113838795A (zh) * | 2021-08-19 | 2021-12-24 | 慧石（上海）测控科技有限公司 | 含有空腔的多层绝缘体上的硅晶圆及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4971925A (en) | Improved method of manufacturing a semiconductor device of the "semiconductor on insulator" type | |
| US6242320B1 (en) | Method for fabricating SOI wafer | |
| JP3480480B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH09260620A (ja) | 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ | |
| JPH098125A (ja) | 絶縁分離基板及びその製造方法 | |
| JPH02177433A (ja) | 半導体基板の製法 | |
| JPH0437020A (ja) | 熱圧着ウエーハの製造方法 | |
| JPH0555357A (ja) | 半導体装置の製造方法 | |
| JP2002057309A (ja) | Ｓｏｉ基板の作製方法 | |
| JP2855639B2 (ja) | 半導体装置の製造方法 | |
| KR102533585B1 (ko) | Soi 기판 제조 방법 | |
| JPH0555358A (ja) | 半導体装置の製造方法 | |
| JPH08181296A (ja) | 半導体基板の製造方法 | |
| KR102204732B1 (ko) | Soi 기판 제조 방법 | |
| JPH1197654A (ja) | 半導体基板の製造方法 | |
| JPH056883A (ja) | 半導体基板の製造方法 | |
| KR100511900B1 (ko) | 에스오아이 기판의 제조방법 | |
| KR100511903B1 (ko) | 에스오아이 기판의 제조방법 | |
| JPH01150327A (ja) | 半導体装置用基板の製造方法 | |
| JPH06232245A (ja) | 誘電体分離基板の製造方法 | |
| KR100303365B1 (ko) | 에스오아이 기판의 제조방법 | |
| KR100511896B1 (ko) | 에스오아이 기판의 제조방법 | |
| JPH1022374A (ja) | 半導体装置の製造方法 | |
| JPH03265154A (ja) | 半導体基板の製造方法 | |
| JPH11297813A (ja) | 半導体装置及びその製造方法 |