JPH1197654A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH1197654A JPH1197654A JP25194497A JP25194497A JPH1197654A JP H1197654 A JPH1197654 A JP H1197654A JP 25194497 A JP25194497 A JP 25194497A JP 25194497 A JP25194497 A JP 25194497A JP H1197654 A JPH1197654 A JP H1197654A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- substrate
- forming
- manufacturing
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 埋め込み電極パターンを備えた半導体基板を
製造する場合に、素子形成用の半導体層の膜厚均一性を
大幅に高めると共に、その半導体層を極薄膜状に形成す
る際の膜厚制御性を飛躍的に高めること。 【解決手段】 （ｊ）のイオン注入工程では、所定深さ
に水素高濃度層１３を備えた水素高濃度層形成基板１１
を形成し、その基板１１を（ｋ）の第２の貼り合わせ工
程で埋め込み電極形成基板９に貼り合わせる。埋め込み
電極形成基板９は、第１半導体基板上に、シリコン酸化
膜２、電極パターン部３、シリコン酸化膜５、多結晶シ
リコン膜６を形成した後に、多結晶シリコン膜６の表面
を平坦化した状態で支持基板８に貼り合わせ、この状態
から第１半導体基板を除去してシリコン酸化膜２の表面
全体を露出させることにより形成される。（ｌ）の剥離
工程では、埋め込み電極形成基板９及び第２半導体基板
１０の一体物に対して熱処理を施すことにより、第２半
導体基板１０を水素高濃度層１３により形成される欠陥
層部分で剥離する。
製造する場合に、素子形成用の半導体層の膜厚均一性を
大幅に高めると共に、その半導体層を極薄膜状に形成す
る際の膜厚制御性を飛躍的に高めること。 【解決手段】 （ｊ）のイオン注入工程では、所定深さ
に水素高濃度層１３を備えた水素高濃度層形成基板１１
を形成し、その基板１１を（ｋ）の第２の貼り合わせ工
程で埋め込み電極形成基板９に貼り合わせる。埋め込み
電極形成基板９は、第１半導体基板上に、シリコン酸化
膜２、電極パターン部３、シリコン酸化膜５、多結晶シ
リコン膜６を形成した後に、多結晶シリコン膜６の表面
を平坦化した状態で支持基板８に貼り合わせ、この状態
から第１半導体基板を除去してシリコン酸化膜２の表面
全体を露出させることにより形成される。（ｌ）の剥離
工程では、埋め込み電極形成基板９及び第２半導体基板
１０の一体物に対して熱処理を施すことにより、第２半
導体基板１０を水素高濃度層１３により形成される欠陥
層部分で剥離する。
Description
【０００１】
【発明の属する技術分野】本発明は、支持基板上に絶縁
膜を介して素子形成用の半導体層を設けた半導体基板、
特には埋め込み電極のためのパターン構造を備えた半導
体基板の製造方法に関する。
膜を介して素子形成用の半導体層を設けた半導体基板、
特には埋め込み電極のためのパターン構造を備えた半導
体基板の製造方法に関する。
【０００２】
【発明が解決しようとする課題】支持基板上に絶縁膜を
介して素子形成用の半導体層を設けた半導体基板として
は、例えば、半導体層としてシリコン単結晶を設ける構
成のＳＯＩ（Silicon OnInsulator）基板がある。これ
は支持基板となるシリコン基板上に絶縁膜として機能す
る酸化膜を形成すると共に、その上に単結晶シリコン薄
膜を形成した構造を有するもので、このような半導体基
板を用いることにより、基板との絶縁分離工程を別途に
実施する必要がなくなって、その絶縁分離性能が良好
で、尚且つ高い集積度で単結晶シリコン薄膜に素子を形
成して集積回路を作り込むことができるものである。
介して素子形成用の半導体層を設けた半導体基板として
は、例えば、半導体層としてシリコン単結晶を設ける構
成のＳＯＩ（Silicon OnInsulator）基板がある。これ
は支持基板となるシリコン基板上に絶縁膜として機能す
る酸化膜を形成すると共に、その上に単結晶シリコン薄
膜を形成した構造を有するもので、このような半導体基
板を用いることにより、基板との絶縁分離工程を別途に
実施する必要がなくなって、その絶縁分離性能が良好
で、尚且つ高い集積度で単結晶シリコン薄膜に素子を形
成して集積回路を作り込むことができるものである。
【０００３】このようなＳＯＩ構造を備えた半導体基板
において、例えばダブルゲートＭＯＳＦＥＴのような素
子を形成するために、酸化膜の下面側或いは酸化膜中
に、バックゲートや配線パターンとなる電極パターン部
を予め埋め込み形成するものが考えられている。しかし
ながら、従来では、このような埋め込み電極のためのパ
ターン構造を有した半導体基板において、ＳＯＩ層（単
結晶シリコン薄膜）の膜厚均一性を大幅に高めると共
に、そのＳＯＩ層を極薄膜状に形成する際の膜厚制御性
を飛躍的に高めるという製造技術は、未だ完成している
とは言えず、このような製造技術の進展が望まれてい
た。
において、例えばダブルゲートＭＯＳＦＥＴのような素
子を形成するために、酸化膜の下面側或いは酸化膜中
に、バックゲートや配線パターンとなる電極パターン部
を予め埋め込み形成するものが考えられている。しかし
ながら、従来では、このような埋め込み電極のためのパ
ターン構造を有した半導体基板において、ＳＯＩ層（単
結晶シリコン薄膜）の膜厚均一性を大幅に高めると共
に、そのＳＯＩ層を極薄膜状に形成する際の膜厚制御性
を飛躍的に高めるという製造技術は、未だ完成している
とは言えず、このような製造技術の進展が望まれてい
た。
【０００４】本発明は上記のような事情に鑑みてなされ
たものであり、その目的は、支持基板上に絶縁膜を介し
て素子形成用の半導体層を形成すると共に、埋め込み電
極のためのパターン構造を形成する場合に、上記半導体
層の膜厚均一性を大幅に高めることができると共に、そ
の半導体層を極薄膜状に形成する際の膜厚制御性を飛躍
的に高めることができて、品質及び特性の向上、並びに
多様な用途への展開が可能になるなどの効果を奏する半
導体基板を製造できる方法を提供することにある。
たものであり、その目的は、支持基板上に絶縁膜を介し
て素子形成用の半導体層を形成すると共に、埋め込み電
極のためのパターン構造を形成する場合に、上記半導体
層の膜厚均一性を大幅に高めることができると共に、そ
の半導体層を極薄膜状に形成する際の膜厚制御性を飛躍
的に高めることができて、品質及び特性の向上、並びに
多様な用途への展開が可能になるなどの効果を奏する半
導体基板を製造できる方法を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載したような製造方法を採用できる。
この製造方法によれば、第１半導体基板（１）上に、最
終的に支持基板（８）と半導体層（１０ｂ）との間を絶
縁した形態となる絶縁膜（２）を形成する絶縁膜形成工
程を実行した後に、その絶縁膜（２）上の所定領域に、
最終的に埋め込み電極となる電極パターン部（３）を形
成する電極パターン部形成工程を実行することになる。
さらに、上記絶縁膜（２）上に、当該絶縁膜（２）及び
前記電極パターン部（３）を覆った状態で絶縁材料
（５）を堆積する絶縁材料堆積工程、その絶縁材料
（５）上にこれを覆った状態で平坦化処理用材料（６）
を堆積する平坦化処理用材料堆積工程、並びにその平坦
化処理用材料（６）の表面を平坦化する平坦化工程を順
次実行した後に、第１半導体基板（１）を、上記平坦化
された平坦化処理用材料（６）を介して支持基板（８）
上に貼り合わせるという第１の貼り合わせ工程を実行す
る。
に、請求項１に記載したような製造方法を採用できる。
この製造方法によれば、第１半導体基板（１）上に、最
終的に支持基板（８）と半導体層（１０ｂ）との間を絶
縁した形態となる絶縁膜（２）を形成する絶縁膜形成工
程を実行した後に、その絶縁膜（２）上の所定領域に、
最終的に埋め込み電極となる電極パターン部（３）を形
成する電極パターン部形成工程を実行することになる。
さらに、上記絶縁膜（２）上に、当該絶縁膜（２）及び
前記電極パターン部（３）を覆った状態で絶縁材料
（５）を堆積する絶縁材料堆積工程、その絶縁材料
（５）上にこれを覆った状態で平坦化処理用材料（６）
を堆積する平坦化処理用材料堆積工程、並びにその平坦
化処理用材料（６）の表面を平坦化する平坦化工程を順
次実行した後に、第１半導体基板（１）を、上記平坦化
された平坦化処理用材料（６）を介して支持基板（８）
上に貼り合わせるという第１の貼り合わせ工程を実行す
る。
【０００６】この後には、基板形成工程において、支持
基板（８）に貼り合わされた状態の前記第１半導体基板
（１）を除去して前記絶縁膜（２）の表面全体を露出さ
せることにより、当該支持基板（８）並びに表面に露出
した状態の上記絶縁膜（２）の下面側に電極パターン部
（３）を備えた形態の埋め込み電極形成基板（９）を形
成する。つまり、このように形成された埋め込み電極形
成基板（９）にあっては、支持基板（８）上に、平坦化
処理用材料（６）、絶縁材料（５）、電極パターン部
（３）及び絶縁膜（２）をこの順に配置した形態とな
る。
基板（８）に貼り合わされた状態の前記第１半導体基板
（１）を除去して前記絶縁膜（２）の表面全体を露出さ
せることにより、当該支持基板（８）並びに表面に露出
した状態の上記絶縁膜（２）の下面側に電極パターン部
（３）を備えた形態の埋め込み電極形成基板（９）を形
成する。つまり、このように形成された埋め込み電極形
成基板（９）にあっては、支持基板（８）上に、平坦化
処理用材料（６）、絶縁材料（５）、電極パターン部
（３）及び絶縁膜（２）をこの順に配置した形態とな
る。
【０００７】一方、このような埋め込み電極形成基板
（９）の形成とは別途に、第２半導体基板（１０）に対
し所定深さまでイオン注入することにより剥離用のイオ
ン注入層（１３）を形成するイオン注入工程を実行して
おき、前記埋め込み電極形成基板（９）における前記絶
縁膜（２）上に、上記第２半導体基板（１０）のイオン
注入側の面を貼り合わせる第２の貼り合わせ工程を実行
する。
（９）の形成とは別途に、第２半導体基板（１０）に対
し所定深さまでイオン注入することにより剥離用のイオ
ン注入層（１３）を形成するイオン注入工程を実行して
おき、前記埋め込み電極形成基板（９）における前記絶
縁膜（２）上に、上記第２半導体基板（１０）のイオン
注入側の面を貼り合わせる第２の貼り合わせ工程を実行
する。
【０００８】この後には、第２の貼り合わせ工程を経た
前記埋め込み電極形成基板（９）及び第２半導体基板
（１０）の一体物に対して熱処理を施すことにより、当
該第２半導体基板（１０）を前記イオン注入層（１３）
により形成される欠陥層部分で剥離する剥離工程を実行
する。尚、上記のような熱処理時において、第２半導体
基板（１０）にあっては、イオン注入層（１３）により
形成される欠陥層領域部分で微小気泡が凝集してマクロ
な気泡を生じ、これにより当該欠陥層部分を境界とした
剥離が生ずるものである。
前記埋め込み電極形成基板（９）及び第２半導体基板
（１０）の一体物に対して熱処理を施すことにより、当
該第２半導体基板（１０）を前記イオン注入層（１３）
により形成される欠陥層部分で剥離する剥離工程を実行
する。尚、上記のような熱処理時において、第２半導体
基板（１０）にあっては、イオン注入層（１３）により
形成される欠陥層領域部分で微小気泡が凝集してマクロ
な気泡を生じ、これにより当該欠陥層部分を境界とした
剥離が生ずるものである。
【０００９】上記のような各工程を実行することによ
り、支持基板（８）上に絶縁膜（２）を介して半導体層
（１０ｂ）が形成された基本構造（ＳＯＩ構造に相当）
を備え、且つ上記絶縁膜（２）の下面側に埋め込み電極
のための電極パターン部（３）が形成された半導体基板
（１４）を製造できるものである。
り、支持基板（８）上に絶縁膜（２）を介して半導体層
（１０ｂ）が形成された基本構造（ＳＯＩ構造に相当）
を備え、且つ上記絶縁膜（２）の下面側に埋め込み電極
のための電極パターン部（３）が形成された半導体基板
（１４）を製造できるものである。
【００１０】以上のような製造方法によれば、支持基板
（８）上に絶縁膜（２）を介して形成された半導体層
（１０ｂ）の膜厚は、イオン注入工程において第２半導
体基板（１０）に形成されるイオン注入層（１３）の深
さに応じて決定されることになるが、その深さは、イオ
ン注入エネルギの制御によって厳密に設定できるもので
ある。このため、上記半導体層（１０ｂ）を極薄膜状に
形成する場合であっても、その膜厚制御性を飛躍的に高
めることができて、半導体層（１０ｂ）の膜厚を所望の
寸法に設定した半導体基板（１４）を容易に製造できる
ものであり、以て多様な用途へ展開できるようになる。
（８）上に絶縁膜（２）を介して形成された半導体層
（１０ｂ）の膜厚は、イオン注入工程において第２半導
体基板（１０）に形成されるイオン注入層（１３）の深
さに応じて決定されることになるが、その深さは、イオ
ン注入エネルギの制御によって厳密に設定できるもので
ある。このため、上記半導体層（１０ｂ）を極薄膜状に
形成する場合であっても、その膜厚制御性を飛躍的に高
めることができて、半導体層（１０ｂ）の膜厚を所望の
寸法に設定した半導体基板（１４）を容易に製造できる
ものであり、以て多様な用途へ展開できるようになる。
【００１１】また、第２半導体基板（１０）におけるイ
オン注入側の面は、これを予め平坦化した状態とするこ
とは極めて容易であるから、このように平坦化した状態
でイオン注入工程を行えば、イオン注入層（１３）を絶
縁膜（２）に対して厳密に平行させた状態で形成できる
ことになる。この結果、前記半導体層（１０ｂ）の膜厚
均一性を大幅に高め得るようになって、最終的に得られ
る半導体基板（１４）の品質及び特性の向上を実現でき
るものである。
オン注入側の面は、これを予め平坦化した状態とするこ
とは極めて容易であるから、このように平坦化した状態
でイオン注入工程を行えば、イオン注入層（１３）を絶
縁膜（２）に対して厳密に平行させた状態で形成できる
ことになる。この結果、前記半導体層（１０ｂ）の膜厚
均一性を大幅に高め得るようになって、最終的に得られ
る半導体基板（１４）の品質及び特性の向上を実現でき
るものである。
【００１２】しかも、第２半導体基板（１０）にあって
は、剥離工程が行われる毎に支持基板（８）側に残置さ
れる部分の膜厚分ずつ消費されるだけであって、これを
繰り返し再利用できることになるから、全体の製造コス
トの低減を実現できるようになる。
は、剥離工程が行われる毎に支持基板（８）側に残置さ
れる部分の膜厚分ずつ消費されるだけであって、これを
繰り返し再利用できることになるから、全体の製造コス
トの低減を実現できるようになる。
【００１３】さらに、半導体基板（１４）の製造過程に
おいて、第１半導体基板（１）上に順次形成した絶縁膜
（２）、電極パターン部（３）、絶縁材料（５）及び平
坦化処理用材料（６）を、貼り合わせ工程及び基板形成
工程を経ることにより、支持基板（８）側に転写する構
成、つまり、支持基板（８）上に、平坦化処理用材料
（６）、絶縁材料（５）、電極パターン部（３）及び絶
縁膜（２）をこの順に配置した形態の埋め込み電極形成
基板（９）を形成する構成となっているから、特に、絶
縁膜（２）の形成手法についての選択肢を広げ得るよう
になる。例えば、絶縁膜（２）を、膜厚制御性が高い手
法（第１半導体基板（１）の熱酸化など）により形成す
れば、その特性の安定化を図り得るようになる。
おいて、第１半導体基板（１）上に順次形成した絶縁膜
（２）、電極パターン部（３）、絶縁材料（５）及び平
坦化処理用材料（６）を、貼り合わせ工程及び基板形成
工程を経ることにより、支持基板（８）側に転写する構
成、つまり、支持基板（８）上に、平坦化処理用材料
（６）、絶縁材料（５）、電極パターン部（３）及び絶
縁膜（２）をこの順に配置した形態の埋め込み電極形成
基板（９）を形成する構成となっているから、特に、絶
縁膜（２）の形成手法についての選択肢を広げ得るよう
になる。例えば、絶縁膜（２）を、膜厚制御性が高い手
法（第１半導体基板（１）の熱酸化など）により形成す
れば、その特性の安定化を図り得るようになる。
【００１４】また、平坦化工程において平坦化処理用材
料（６）のみに平坦化処理を施せば済むようになって、
絶縁材料（５）を除去する必要がなくなる。このため、
絶縁材料（５）の厚さ寸法を当初の堆積状態のまま保持
できて、その厚さ寸法のばらつきを極力小さくできる。
この結果、平坦化処理用材料（６）の材質選定に考慮を
払っておけば、裏面電極、裏面配線の静電容量が、絶縁
材料（５）の膜厚に依存して変動する事態を抑制できる
ようになって、最終的に得られる半導体基板（１４）の
特性安定化に寄与できるようになる。
料（６）のみに平坦化処理を施せば済むようになって、
絶縁材料（５）を除去する必要がなくなる。このため、
絶縁材料（５）の厚さ寸法を当初の堆積状態のまま保持
できて、その厚さ寸法のばらつきを極力小さくできる。
この結果、平坦化処理用材料（６）の材質選定に考慮を
払っておけば、裏面電極、裏面配線の静電容量が、絶縁
材料（５）の膜厚に依存して変動する事態を抑制できる
ようになって、最終的に得られる半導体基板（１４）の
特性安定化に寄与できるようになる。
【００１５】請求項２に記載した製造方法によれば、熱
処理工程において、剥離工程での熱処理温度より高温の
熱処理を施すことにより、前記埋め込み電極形成基板
（９）及び第２半導体基板（１０）間の貼り合わせ面、
つまり絶縁膜（２）と半導体層（１０ｂ）との間の貼り
合わせ面の接合強度が増大されるようになるから、最終
的に得られる半導体基板（１４）の信頼性を向上させ得
るようになる。
処理工程において、剥離工程での熱処理温度より高温の
熱処理を施すことにより、前記埋め込み電極形成基板
（９）及び第２半導体基板（１０）間の貼り合わせ面、
つまり絶縁膜（２）と半導体層（１０ｂ）との間の貼り
合わせ面の接合強度が増大されるようになるから、最終
的に得られる半導体基板（１４）の信頼性を向上させ得
るようになる。
【００１６】請求項３に記載した製造方法のように、酸
化性雰囲気での補助熱処理工程を実行することにより、
埋め込み電極形成基板（９）側に残置された前記第２半
導体基板（１０）（半導体層（１０ｂ））における絶縁
膜（２）との界面に酸化層を形成した場合には、半導体
層（１０ｂ）とその下部の裏面ゲート酸化膜となる絶縁
膜（２）との界面が、貼り合わせ面ではなく、補助熱処
理工程で半導体層（１０ｂ）が熱酸化されて形成される
酸化層との界面となることで、界面の欠陥、固定電荷が
少なくなる結果、ゲート酸化膜の絶縁耐圧不良、しきい
値の変動がなくなり、ＳＯＩ構造の半導体基板（１４）
の特性を向上させ得るようになる。
化性雰囲気での補助熱処理工程を実行することにより、
埋め込み電極形成基板（９）側に残置された前記第２半
導体基板（１０）（半導体層（１０ｂ））における絶縁
膜（２）との界面に酸化層を形成した場合には、半導体
層（１０ｂ）とその下部の裏面ゲート酸化膜となる絶縁
膜（２）との界面が、貼り合わせ面ではなく、補助熱処
理工程で半導体層（１０ｂ）が熱酸化されて形成される
酸化層との界面となることで、界面の欠陥、固定電荷が
少なくなる結果、ゲート酸化膜の絶縁耐圧不良、しきい
値の変動がなくなり、ＳＯＩ構造の半導体基板（１４）
の特性を向上させ得るようになる。
【００１７】請求項５に記載した製造方法のように、絶
縁膜（２）を第１半導体基板（１）の表面を熱酸化させ
て形成する場合には、当該絶縁膜（２）（埋め込み電極
のゲート酸化膜に相当）を緻密に且つ所望の膜厚に形成
できるようになり、その膜厚均一性の向上及びこれに伴
う特性の安定化を図り得るようになる。
縁膜（２）を第１半導体基板（１）の表面を熱酸化させ
て形成する場合には、当該絶縁膜（２）（埋め込み電極
のゲート酸化膜に相当）を緻密に且つ所望の膜厚に形成
できるようになり、その膜厚均一性の向上及びこれに伴
う特性の安定化を図り得るようになる。
【００１８】請求項９記載の半導体基板の製造方法によ
れば、支持基板（８）に貼り合わされた状態の第１半導
体基板（１）を除去して絶縁膜（２）の表面全体を露出
させるための基板形成工程が以下のような手順で行われ
ることになる。
れば、支持基板（８）に貼り合わされた状態の第１半導
体基板（１）を除去して絶縁膜（２）の表面全体を露出
させるための基板形成工程が以下のような手順で行われ
ることになる。
【００１９】即ち、第１半導体基板（１）と支持基板
（８）とを当該第１半導体基板（１）に堆積された平坦
化処理用材料（６）を介して貼り合わせるという第１の
貼り合わせ工程の実行前の段階で、第１半導体基板用イ
オン注入工程において、その第１半導体基板（１）に対
し絶縁膜（２）側の面から所定深さまでイオン注入する
ことにより、剥離用のイオン注入層（７）を形成してお
く。そして、第１の貼り合わせ工程を行った後に、第１
半導体基板用剥離工程において、第１半導体基板（１）
及び支持基板（８）の一体物に対して熱処理を施すこと
により、当該第１半導体基板（１）を上記イオン注入層
（７）により形成される欠陥層部分で剥離し、さらに、
除去工程において、支持基板（８）側に残置された第１
半導体基板（１）を除去して前記絶縁膜（２）の表面全
体を露出させることになる。
（８）とを当該第１半導体基板（１）に堆積された平坦
化処理用材料（６）を介して貼り合わせるという第１の
貼り合わせ工程の実行前の段階で、第１半導体基板用イ
オン注入工程において、その第１半導体基板（１）に対
し絶縁膜（２）側の面から所定深さまでイオン注入する
ことにより、剥離用のイオン注入層（７）を形成してお
く。そして、第１の貼り合わせ工程を行った後に、第１
半導体基板用剥離工程において、第１半導体基板（１）
及び支持基板（８）の一体物に対して熱処理を施すこと
により、当該第１半導体基板（１）を上記イオン注入層
（７）により形成される欠陥層部分で剥離し、さらに、
除去工程において、支持基板（８）側に残置された第１
半導体基板（１）を除去して前記絶縁膜（２）の表面全
体を露出させることになる。
【００２０】この場合、第１半導体基板（１）にあって
は、第１半導体基板用剥離工程が行われる毎に支持基板
（８）側に残置される部分の膜厚分ずつ消費されるだけ
であって、これを繰り返し再利用できることになるか
ら、この面からも製造コストの低減を図り得るようにな
る。
は、第１半導体基板用剥離工程が行われる毎に支持基板
（８）側に残置される部分の膜厚分ずつ消費されるだけ
であって、これを繰り返し再利用できることになるか
ら、この面からも製造コストの低減を図り得るようにな
る。
【００２１】請求項１３或いは１４記載の半導体基板の
製造方法によれば、基板形成工程中で行われる除去工程
において、支持基板（８）側に残置された第１半導体基
板（１）を、絶縁膜（２）をストッパとして機能させた
選択研磨或いは選択エッチングにより除去するようにし
たから、その絶縁膜（２）の表面全体を露出させる作業
を簡単且つ確実に行い得るようになる。
製造方法によれば、基板形成工程中で行われる除去工程
において、支持基板（８）側に残置された第１半導体基
板（１）を、絶縁膜（２）をストッパとして機能させた
選択研磨或いは選択エッチングにより除去するようにし
たから、その絶縁膜（２）の表面全体を露出させる作業
を簡単且つ確実に行い得るようになる。
【００２２】上記除去工程を、絶縁膜（２）をストッパ
として機能させた選択エッチングにより行う場合には、
請求項１５記載の半導体基板の製造方法のように、その
エッチングを、水酸化テトラメチルアンモニウム水溶
液、または水酸化ナトリウム水溶液、若しくは水酸化カ
リウム水溶液を使用したウエットエッチングにより行う
ことができる。本件発明者による実験によれば、上記の
ようなウエットエッチングを行ったときには、最終的な
貼り合わせ面（絶縁膜（２）と第２半導体基板（１０）
との間の貼り合わせ面）の表面均一性が良好となって、
その貼り合わせ信頼性の向上を実現できることが分かっ
た。
として機能させた選択エッチングにより行う場合には、
請求項１５記載の半導体基板の製造方法のように、その
エッチングを、水酸化テトラメチルアンモニウム水溶
液、または水酸化ナトリウム水溶液、若しくは水酸化カ
リウム水溶液を使用したウエットエッチングにより行う
ことができる。本件発明者による実験によれば、上記の
ようなウエットエッチングを行ったときには、最終的な
貼り合わせ面（絶縁膜（２）と第２半導体基板（１０）
との間の貼り合わせ面）の表面均一性が良好となって、
その貼り合わせ信頼性の向上を実現できることが分かっ
た。
【００２３】支持基板（８）に貼り合わされた状態の第
１半導体基板（１）を除去して絶縁膜（２）の表面全体
を露出させるための基板形成工程を、請求項１６に記載
した製造方法のように研削工程及び研磨工程により行う
場合、或いは、請求項１７に記載した製造方法のように
研削工程及びエッチング工程により行う場合には、必要
となる工程の種類を減らすことができる。
１半導体基板（１）を除去して絶縁膜（２）の表面全体
を露出させるための基板形成工程を、請求項１６に記載
した製造方法のように研削工程及び研磨工程により行う
場合、或いは、請求項１７に記載した製造方法のように
研削工程及びエッチング工程により行う場合には、必要
となる工程の種類を減らすことができる。
【００２４】この場合、請求項１８に記載した製造方法
のように、上記エッチング工程を水酸化テトラメチルア
ンモニウム水溶液、または水酸化ナトリウム水溶液、若
しくは水酸化カリウム水溶液を使用したウエットエッチ
ングにより行う場合には、前にも述べたように、最終的
な貼り合わせ面の表面均一性が良好となって、その貼り
合わせ信頼性の向上を実現できることになる。
のように、上記エッチング工程を水酸化テトラメチルア
ンモニウム水溶液、または水酸化ナトリウム水溶液、若
しくは水酸化カリウム水溶液を使用したウエットエッチ
ングにより行う場合には、前にも述べたように、最終的
な貼り合わせ面の表面均一性が良好となって、その貼り
合わせ信頼性の向上を実現できることになる。
【００２５】前記目的を達成するために、請求項２０に
記載したような製造方法を採用することもできる。この
製造方法によれば、第１半導体基板（１）上に、絶縁膜
（２）を形成する絶縁膜形成工程、その絶縁膜（２）上
の所定領域に電極パターン部（３）を形成する電極パタ
ーン部形成工程、上記絶縁膜（２）上に、当該絶縁膜
（２）及び前記電極パターン部（３）を覆った状態で絶
縁材料（５）を堆積する絶縁材料堆積工程を順次実行し
た後に、平坦化工程を実行することになる。さらに、平
坦化工程で、絶縁材料（５）の表面を平坦化した後に、
第１半導体基板（１）を、上記平坦化された絶縁材料
（５）を介して支持基板（８）上に貼り合わせるという
第１の貼り合わせ工程を実行する。
記載したような製造方法を採用することもできる。この
製造方法によれば、第１半導体基板（１）上に、絶縁膜
（２）を形成する絶縁膜形成工程、その絶縁膜（２）上
の所定領域に電極パターン部（３）を形成する電極パタ
ーン部形成工程、上記絶縁膜（２）上に、当該絶縁膜
（２）及び前記電極パターン部（３）を覆った状態で絶
縁材料（５）を堆積する絶縁材料堆積工程を順次実行し
た後に、平坦化工程を実行することになる。さらに、平
坦化工程で、絶縁材料（５）の表面を平坦化した後に、
第１半導体基板（１）を、上記平坦化された絶縁材料
（５）を介して支持基板（８）上に貼り合わせるという
第１の貼り合わせ工程を実行する。
【００２６】この後には、基板形成工程において、支持
基板（８）に貼り合わされた状態の前記第１半導体基板
（１）を除去して前記絶縁膜（２）の表面全体を露出さ
せることにより、当該支持基板（８）並びに表面に露出
した状態の上記絶縁膜（２）の下面側に電極パターン部
（３）を備えた形態の埋め込み電極形成基板（９′）を
形成する。つまり、このように形成された埋め込み電極
形成基板（９′）にあっては、支持基板（８）上に、絶
縁材料（５）、電極パターン部（３）及び絶縁膜（２）
をこの順に配置した形態となる。
基板（８）に貼り合わされた状態の前記第１半導体基板
（１）を除去して前記絶縁膜（２）の表面全体を露出さ
せることにより、当該支持基板（８）並びに表面に露出
した状態の上記絶縁膜（２）の下面側に電極パターン部
（３）を備えた形態の埋め込み電極形成基板（９′）を
形成する。つまり、このように形成された埋め込み電極
形成基板（９′）にあっては、支持基板（８）上に、絶
縁材料（５）、電極パターン部（３）及び絶縁膜（２）
をこの順に配置した形態となる。
【００２７】一方、このような埋め込み電極形成基板
（９′）の形成とは別途に、第２半導体基板（１０）に
対し所定深さまでイオン注入することにより剥離用のイ
オン注入層（１３）を形成するイオン注入工程を実行し
ておき、前記埋め込み電極形成基板（９′）における前
記絶縁膜（２）上に、上記第２半導体基板（１０）のイ
オン注入側の面を貼り合わせる第２の貼り合わせ工程を
実行する。
（９′）の形成とは別途に、第２半導体基板（１０）に
対し所定深さまでイオン注入することにより剥離用のイ
オン注入層（１３）を形成するイオン注入工程を実行し
ておき、前記埋め込み電極形成基板（９′）における前
記絶縁膜（２）上に、上記第２半導体基板（１０）のイ
オン注入側の面を貼り合わせる第２の貼り合わせ工程を
実行する。
【００２８】この後には、第２の貼り合わせ工程を経た
前記埋め込み電極形成基板（９′）及び第２半導体基板
（１０）の一体物に対して熱処理を施すことにより、当
該第２半導体基板（１０）を前記イオン注入層（１３）
により形成される欠陥層部分で剥離する剥離工程を実行
する。
前記埋め込み電極形成基板（９′）及び第２半導体基板
（１０）の一体物に対して熱処理を施すことにより、当
該第２半導体基板（１０）を前記イオン注入層（１３）
により形成される欠陥層部分で剥離する剥離工程を実行
する。
【００２９】上記のような各工程を実行することによ
り、支持基板（８）上に絶縁膜（２）を介して半導体層
１０ｂが形成された基本構造（ＳＯＩ構造に相当）を備
え、且つ上記絶縁膜（２）の下面側に埋め込み電極のた
めの電極パターン部（３）が形成された半導体基板を製
造できるものであり、このような製造方法によっても、
請求項１記載の製造方法とほぼ同様の効果を奏すること
ができる。
り、支持基板（８）上に絶縁膜（２）を介して半導体層
１０ｂが形成された基本構造（ＳＯＩ構造に相当）を備
え、且つ上記絶縁膜（２）の下面側に埋め込み電極のた
めの電極パターン部（３）が形成された半導体基板を製
造できるものであり、このような製造方法によっても、
請求項１記載の製造方法とほぼ同様の効果を奏すること
ができる。
【００３０】請求項２１に記載した製造方法によれば、
熱処理工程において、剥離工程での熱処理温度より高温
の熱処理を施すことにより、前記埋め込み電極形成基板
（９′）及び第２半導体基板（１０）間の貼り合わせ
面、つまり絶縁膜（２）と半導体層（１０ｂ）との間の
貼り合わせ面の接合強度が増大されるようになるから、
最終的に得られる半導体基板の信頼性を向上させ得るよ
うになる。
熱処理工程において、剥離工程での熱処理温度より高温
の熱処理を施すことにより、前記埋め込み電極形成基板
（９′）及び第２半導体基板（１０）間の貼り合わせ
面、つまり絶縁膜（２）と半導体層（１０ｂ）との間の
貼り合わせ面の接合強度が増大されるようになるから、
最終的に得られる半導体基板の信頼性を向上させ得るよ
うになる。
【００３１】請求項２２に記載した製造方法のように、
酸性化雰囲気での補助熱処理工程を実行することによ
り、埋め込み電極形成基板（９′）側に残置された前記
第２半導体基板（１０）（半導体層（１０ｂ））におけ
る絶縁膜（２）との界面に酸化層を形成した場合には、
半導体層（１０ｂ）とその下部の裏面ゲート酸化膜とな
る絶縁膜（２）との界面が、貼り合わせ面ではなく、補
助熱処理工程で半導体層（１０ｂ）が熱酸化されて形成
される酸化層との界面となることで、界面の欠陥、固定
電荷が少なくなる結果、ゲート酸化膜の絶縁耐圧不良、
しきい値の変動がなくなり、ＳＯＩ構造の半導体基板と
しての特性を向上させ得るようになる。
酸性化雰囲気での補助熱処理工程を実行することによ
り、埋め込み電極形成基板（９′）側に残置された前記
第２半導体基板（１０）（半導体層（１０ｂ））におけ
る絶縁膜（２）との界面に酸化層を形成した場合には、
半導体層（１０ｂ）とその下部の裏面ゲート酸化膜とな
る絶縁膜（２）との界面が、貼り合わせ面ではなく、補
助熱処理工程で半導体層（１０ｂ）が熱酸化されて形成
される酸化層との界面となることで、界面の欠陥、固定
電荷が少なくなる結果、ゲート酸化膜の絶縁耐圧不良、
しきい値の変動がなくなり、ＳＯＩ構造の半導体基板と
しての特性を向上させ得るようになる。
【００３２】請求項２４に記載した製造方法のように、
絶縁膜（２）を第１半導体基板（１）の表面を熱酸化さ
せて形成した場合には、当該絶縁膜（２）（埋め込み電
極のゲート酸化膜に相当）を緻密に且つ所望の膜厚に形
成できるようになり、その膜厚均一性の向上及びこれに
伴う特性の安定化を図り得るようになる。
絶縁膜（２）を第１半導体基板（１）の表面を熱酸化さ
せて形成した場合には、当該絶縁膜（２）（埋め込み電
極のゲート酸化膜に相当）を緻密に且つ所望の膜厚に形
成できるようになり、その膜厚均一性の向上及びこれに
伴う特性の安定化を図り得るようになる。
【００３３】請求項２７記載の半導体基板の製造方法に
よれば、支持基板（８）に貼り合わされた状態の第１半
導体基板（１）を除去して絶縁膜（２）の表面全体を露
出させるための基板形成工程が以下のような手順で行わ
れることになる。
よれば、支持基板（８）に貼り合わされた状態の第１半
導体基板（１）を除去して絶縁膜（２）の表面全体を露
出させるための基板形成工程が以下のような手順で行わ
れることになる。
【００３４】即ち、第１半導体基板（１）と支持基板
（８）とを当該第１半導体基板（１）に堆積された絶縁
材料（５）を介して貼り合わせるという第１の貼り合わ
せ工程の実行前の段階で、第１半導体基板用イオン注入
工程において、その第１半導体基板（１）に対し絶縁膜
（２）側の面から所定深さまでイオン注入することによ
り、剥離用のイオン注入層（７）を形成しておく。そし
て、第１の貼り合わせ工程を行った後に、第１半導体基
板用剥離工程において、第１半導体基板（１）及び支持
基板（８）の一体物に対して熱処理を施すことにより、
当該第１半導体基板（１）を上記イオン注入層（７）に
より形成される欠陥層部分で剥離し、さらに、除去工程
において、支持基板（８）側に残置された第１半導体基
板（１）を除去して前記絶縁膜（２）の表面全体を露出
させることになる。
（８）とを当該第１半導体基板（１）に堆積された絶縁
材料（５）を介して貼り合わせるという第１の貼り合わ
せ工程の実行前の段階で、第１半導体基板用イオン注入
工程において、その第１半導体基板（１）に対し絶縁膜
（２）側の面から所定深さまでイオン注入することによ
り、剥離用のイオン注入層（７）を形成しておく。そし
て、第１の貼り合わせ工程を行った後に、第１半導体基
板用剥離工程において、第１半導体基板（１）及び支持
基板（８）の一体物に対して熱処理を施すことにより、
当該第１半導体基板（１）を上記イオン注入層（７）に
より形成される欠陥層部分で剥離し、さらに、除去工程
において、支持基板（８）側に残置された第１半導体基
板（１）を除去して前記絶縁膜（２）の表面全体を露出
させることになる。
【００３５】この場合、第１半導体基板（１）にあって
は、第１半導体基板用剥離工程が行われる毎に支持基板
（８）側に残置される部分の膜厚分ずつ消費されるだけ
であって、これを繰り返し再利用できることになるか
ら、この面からも製造コストの低減を図り得るようにな
る。
は、第１半導体基板用剥離工程が行われる毎に支持基板
（８）側に残置される部分の膜厚分ずつ消費されるだけ
であって、これを繰り返し再利用できることになるか
ら、この面からも製造コストの低減を図り得るようにな
る。
【００３６】請求項３１或いは３２記載の半導体基板の
製造方法によれば、基板形成工程中で行われる除去工程
において、支持基板（８）側に残置された第１半導体基
板（１）を、絶縁膜（２）をストッパとして機能させた
選択研磨或いは選択エッチングにより除去するようにし
たから、その絶縁膜（２）の表面全体を露出させる作業
を簡単且つ確実に行い得るようになる。
製造方法によれば、基板形成工程中で行われる除去工程
において、支持基板（８）側に残置された第１半導体基
板（１）を、絶縁膜（２）をストッパとして機能させた
選択研磨或いは選択エッチングにより除去するようにし
たから、その絶縁膜（２）の表面全体を露出させる作業
を簡単且つ確実に行い得るようになる。
【００３７】上記除去工程を、絶縁膜（２）をストッパ
として機能させた選択エッチングにより行う場合には、
請求項３３記載の半導体基板の製造方法のように、その
エッチングを、水酸化テトラメチルアンモニウム水溶
液、または水酸化ナトリウム水溶液、若しくは水酸化カ
リウム水溶液を使用したウエットエッチングにより行う
ことができる。この場合には、最終的な貼り合わせ面
（絶縁膜（２）と第２半導体基板（１０）との間の貼り
合わせ面）の表面均一性が良好となって、その貼り合わ
せ信頼性の向上を実現できるようになる。
として機能させた選択エッチングにより行う場合には、
請求項３３記載の半導体基板の製造方法のように、その
エッチングを、水酸化テトラメチルアンモニウム水溶
液、または水酸化ナトリウム水溶液、若しくは水酸化カ
リウム水溶液を使用したウエットエッチングにより行う
ことができる。この場合には、最終的な貼り合わせ面
（絶縁膜（２）と第２半導体基板（１０）との間の貼り
合わせ面）の表面均一性が良好となって、その貼り合わ
せ信頼性の向上を実現できるようになる。
【００３８】支持基板（８）に貼り合わされた状態の第
１半導体基板（１）を除去して絶縁膜（２）の表面全体
を露出させるための基板形成工程を、請求項３４に記載
した製造方法のように研削工程及び研磨工程により行う
場合、或いは、請求項３５に記載した製造方法のように
研削工程及びエッチング工程により行う場合には、必要
となる工程の種類を減らすことができる。
１半導体基板（１）を除去して絶縁膜（２）の表面全体
を露出させるための基板形成工程を、請求項３４に記載
した製造方法のように研削工程及び研磨工程により行う
場合、或いは、請求項３５に記載した製造方法のように
研削工程及びエッチング工程により行う場合には、必要
となる工程の種類を減らすことができる。
【００３９】この場合、請求項３６に記載した製造方法
のように、上記エッチング工程を水酸化テトラメチルア
ンモニウム水溶液、または水酸化ナトリウム水溶液、若
しくは水酸化カリウム水溶液を使用したウエットエッチ
ングにより行う場合には、前にも述べたように、最終的
な貼り合わせ面の表面均一性が良好となって、その貼り
合わせ信頼性の向上を実現できることになる。
のように、上記エッチング工程を水酸化テトラメチルア
ンモニウム水溶液、または水酸化ナトリウム水溶液、若
しくは水酸化カリウム水溶液を使用したウエットエッチ
ングにより行う場合には、前にも述べたように、最終的
な貼り合わせ面の表面均一性が良好となって、その貼り
合わせ信頼性の向上を実現できることになる。
【００４０】
（第１の実施の形態）以下、本発明をＳＯＩ基板に適用
した第１実施例について、その製造工程を模式的な断面
図により示す図１ないし図３を参照しながら説明する。
即ち、図１（ａ）に示す絶縁膜形成工程では、単結晶シ
リコンウェハより成る第１半導体基板１を用意し、その
半導体基板１の表面に、例えば熱酸化により均一な膜厚
のシリコン酸化膜２を絶縁膜として形成する。この場
合、シリコン酸化膜２の厚さ寸法は、例えば１０〜５０
０ｎｍ程度の範囲に設定する。尚、このシリコン酸化膜
２は、その一部若しくは全部が埋め込み電極用のゲート
酸化膜として機能するものである。
した第１実施例について、その製造工程を模式的な断面
図により示す図１ないし図３を参照しながら説明する。
即ち、図１（ａ）に示す絶縁膜形成工程では、単結晶シ
リコンウェハより成る第１半導体基板１を用意し、その
半導体基板１の表面に、例えば熱酸化により均一な膜厚
のシリコン酸化膜２を絶縁膜として形成する。この場
合、シリコン酸化膜２の厚さ寸法は、例えば１０〜５０
０ｎｍ程度の範囲に設定する。尚、このシリコン酸化膜
２は、その一部若しくは全部が埋め込み電極用のゲート
酸化膜として機能するものである。
【００４１】この後、図１（ｂ）に示す電極パターン部
形成工程では、以下に述べる手順を踏むことにより、シ
リコン酸化膜２上に不純物がドープされた多結晶シリコ
ンより成る電極パターン部３を形成する。尚、この電極
パターン部３は、最終的に埋め込み電極となる部分であ
る。
形成工程では、以下に述べる手順を踏むことにより、シ
リコン酸化膜２上に不純物がドープされた多結晶シリコ
ンより成る電極パターン部３を形成する。尚、この電極
パターン部３は、最終的に埋め込み電極となる部分であ
る。
【００４２】上記電極パターン部形成工程では、まず、
図１（ｂ）中に二点鎖線で示すように、シリコン酸化膜
２上の全面に、例えばＬＰＣＶＤ法によって均質な多結
晶シリコン膜４を堆積し、この多結晶シリコン膜４に対
しイオン注入法や拡散法などによって不純物を添加す
る。この場合、多結晶シリコン膜４の厚さ寸法は、例え
ば０．１μｍ〜数μｍの範囲に設定する。次いで、多結
晶シリコン膜４に対しフォトリソグラフィ技術などを利
用したパターニング処理を施すことにより、電極パター
ン部３を形成する。
図１（ｂ）中に二点鎖線で示すように、シリコン酸化膜
２上の全面に、例えばＬＰＣＶＤ法によって均質な多結
晶シリコン膜４を堆積し、この多結晶シリコン膜４に対
しイオン注入法や拡散法などによって不純物を添加す
る。この場合、多結晶シリコン膜４の厚さ寸法は、例え
ば０．１μｍ〜数μｍの範囲に設定する。次いで、多結
晶シリコン膜４に対しフォトリソグラフィ技術などを利
用したパターニング処理を施すことにより、電極パター
ン部３を形成する。
【００４３】尚、多結晶シリコン膜４に添加する不純物
は、用途に応じてＰ型またはＮ型の何れでも良く、その
添加に際しては、不純物を含む雰囲気下で多結晶シリコ
ンを堆積する手法を採用することもできる。また、多結
晶シリコン膜４の全体に不純物を添加する必要はなく、
上述のような手法によって不純物が添加された下層多結
晶シリコン膜と、添加されていない上層多結晶シリコン
膜とを形成した２層構造としても良い。
は、用途に応じてＰ型またはＮ型の何れでも良く、その
添加に際しては、不純物を含む雰囲気下で多結晶シリコ
ンを堆積する手法を採用することもできる。また、多結
晶シリコン膜４の全体に不純物を添加する必要はなく、
上述のような手法によって不純物が添加された下層多結
晶シリコン膜と、添加されていない上層多結晶シリコン
膜とを形成した２層構造としても良い。
【００４４】次に、図１（ｃ）に示す絶縁材料堆積工程
では、シリコン酸化膜２及び電極パターン部３上に、Ｃ
ＶＤ法を利用して絶縁材料であるシリコン酸化膜５を堆
積する。この場合、シリコン酸化膜５の厚さ寸法は、例
えば０．５〜５μｍ程度の範囲に設定する。
では、シリコン酸化膜２及び電極パターン部３上に、Ｃ
ＶＤ法を利用して絶縁材料であるシリコン酸化膜５を堆
積する。この場合、シリコン酸化膜５の厚さ寸法は、例
えば０．５〜５μｍ程度の範囲に設定する。
【００４５】図１（ｄ）に示す平坦化処理用材料堆積工
程では、シリコン酸化膜５上に、例えばＬＰＣＶＤ法に
よって厚さ寸法１〜１０μｍ程度の多結晶シリコン膜６
を平坦化処理用材料として堆積する。
程では、シリコン酸化膜５上に、例えばＬＰＣＶＤ法に
よって厚さ寸法１〜１０μｍ程度の多結晶シリコン膜６
を平坦化処理用材料として堆積する。
【００４６】さらに、図１（ｅ）に示す平坦化工程で
は、多結晶シリコン膜６に対して、例えば化学的機械研
磨（ＣＭＰ）を施すことにより、その膜厚を低減させる
と共に表面を平坦化、平滑化し、この状態から、図２
（ｆ）に示す第１半導体基板用イオン注入工程を行う。
は、多結晶シリコン膜６に対して、例えば化学的機械研
磨（ＣＭＰ）を施すことにより、その膜厚を低減させる
と共に表面を平坦化、平滑化し、この状態から、図２
（ｆ）に示す第１半導体基板用イオン注入工程を行う。
【００４７】この第１半導体基板用イオン注入工程で
は、第１半導体基板１に対し、図中に矢印で示すように
絶縁膜２側の面から水素イオンを注入することにより、
当該第１半導体基板１の表面と平行した分布状態の水素
高濃度層７（本発明でいうイオン注入層に相当）を形成
する。この場合、水素イオンのドーズ量は、水素イオン
の場合で１×１０１６atoms/cm２ 以上、好ましくは５
×１０１６atoms/cm２以上に設定する。また、イオン注
入エネルギ（イオンの加速電圧に対応）は、多結晶シリ
コン膜６及びシリコン酸化膜２、５の厚さ寸法、並びに
水素高濃度層７を形成する深さに応じて設定することに
なる。
は、第１半導体基板１に対し、図中に矢印で示すように
絶縁膜２側の面から水素イオンを注入することにより、
当該第１半導体基板１の表面と平行した分布状態の水素
高濃度層７（本発明でいうイオン注入層に相当）を形成
する。この場合、水素イオンのドーズ量は、水素イオン
の場合で１×１０１６atoms/cm２ 以上、好ましくは５
×１０１６atoms/cm２以上に設定する。また、イオン注
入エネルギ（イオンの加速電圧に対応）は、多結晶シリ
コン膜６及びシリコン酸化膜２、５の厚さ寸法、並びに
水素高濃度層７を形成する深さに応じて設定することに
なる。
【００４８】上記第１半導体基板用イオン注入工程の実
行後には、必要に応じて、多結晶シリコン膜６の表面に
化学的機械研磨を施すことによりイオン注入により生じ
た表面荒れを除去するという第２次平坦化工程（図示せ
ず）を実行し、その表面を平滑化（鏡面化）しても良
い。
行後には、必要に応じて、多結晶シリコン膜６の表面に
化学的機械研磨を施すことによりイオン注入により生じ
た表面荒れを除去するという第２次平坦化工程（図示せ
ず）を実行し、その表面を平滑化（鏡面化）しても良
い。
【００４９】尚、第１半導体基板１に対するイオン注入
工程は、前述した平坦化処理用材料堆積工程（図１
（ｄ）参照）の実行直後に行う構成としても良い。この
ような構成とした場合には、前記平坦化工程（図１
（ｅ）参照）及び図示しない第２次平坦化工程を一つの
工程として行うことができる（但し、イオン注入工程で
必要なイオン注入エネルギが増大することになる）。ま
た、平坦化工程において、多結晶シリコン膜６を鏡面研
磨した後に、その表面（鏡面研磨処理面）に熱酸化法な
どにより均一な膜厚のシリコン酸化膜を形成し、このシ
リコン酸化膜を汚染保護膜として機能させた状態でイオ
ン注入工程を行う構成としても良い。このように汚染保
護膜を形成した場合、その後に第２次平坦化工程を行う
ことなく後述する第１の貼り合わせ工程をへ移行しても
良く、また、汚染保護膜の一部または全部を化学的エッ
チング（ウェットエッチング、ドライエッチング）など
により除去してから第１の貼り合わせ工程へ移行する構
成としても良い。
工程は、前述した平坦化処理用材料堆積工程（図１
（ｄ）参照）の実行直後に行う構成としても良い。この
ような構成とした場合には、前記平坦化工程（図１
（ｅ）参照）及び図示しない第２次平坦化工程を一つの
工程として行うことができる（但し、イオン注入工程で
必要なイオン注入エネルギが増大することになる）。ま
た、平坦化工程において、多結晶シリコン膜６を鏡面研
磨した後に、その表面（鏡面研磨処理面）に熱酸化法な
どにより均一な膜厚のシリコン酸化膜を形成し、このシ
リコン酸化膜を汚染保護膜として機能させた状態でイオ
ン注入工程を行う構成としても良い。このように汚染保
護膜を形成した場合、その後に第２次平坦化工程を行う
ことなく後述する第１の貼り合わせ工程をへ移行しても
良く、また、汚染保護膜の一部または全部を化学的エッ
チング（ウェットエッチング、ドライエッチング）など
により除去してから第１の貼り合わせ工程へ移行する構
成としても良い。
【００５０】さて、第１半導体基板用イオン注入工程を
行った後には、図２（ｇ）に示すような第１の貼り合わ
せ工程を行う。この第１の貼り合わせ工程では、まず、
少なくとも片側の面が鏡面である単結晶シリコンウェハ
より成る支持基板８（図２（ｇ）参照）を用意し、この
支持基板８の表面（鏡面）、並びに前記第１半導体基板
１側の多結晶シリコン膜６の表面に親水性を持たせるた
めの親水化処理を行う。
行った後には、図２（ｇ）に示すような第１の貼り合わ
せ工程を行う。この第１の貼り合わせ工程では、まず、
少なくとも片側の面が鏡面である単結晶シリコンウェハ
より成る支持基板８（図２（ｇ）参照）を用意し、この
支持基板８の表面（鏡面）、並びに前記第１半導体基板
１側の多結晶シリコン膜６の表面に親水性を持たせるた
めの親水化処理を行う。
【００５１】具体的には、この親水化処理時には、第１
半導体基板１及び支持基板８を、９０〜１２０℃程度に
保温された硫酸と過酸化水素水との混合溶液（例えば、
Ｈ2ＳＯ4 ：Ｈ2 Ｏ2 ＝４：１）などの酸性溶液中に浸
漬したり、或いは酸素プラズマ照射するなどの手段によ
って、第１半導体基板１の表面（多結晶シリコン膜６の
表面）及び支持基板８の表面に酸化層を形成して親水性
を持たせ、しかる後に超純水にて流水洗浄する。次に、
スピンドライヤなどによる乾燥を行って第１半導体基板
１及び支持基板８の表面に吸着する水分量を制御する。
半導体基板１及び支持基板８を、９０〜１２０℃程度に
保温された硫酸と過酸化水素水との混合溶液（例えば、
Ｈ2ＳＯ4 ：Ｈ2 Ｏ2 ＝４：１）などの酸性溶液中に浸
漬したり、或いは酸素プラズマ照射するなどの手段によ
って、第１半導体基板１の表面（多結晶シリコン膜６の
表面）及び支持基板８の表面に酸化層を形成して親水性
を持たせ、しかる後に超純水にて流水洗浄する。次に、
スピンドライヤなどによる乾燥を行って第１半導体基板
１及び支持基板８の表面に吸着する水分量を制御する。
【００５２】この後に、第１半導体基板１の表面（多結
晶シリコン６の表面）と支持基板８の表面とを密着させ
る。これにより、各基板１及び８は、表面に形成された
シラノール基及び表面に吸着した水分子の水素結合によ
り接着される。
晶シリコン６の表面）と支持基板８の表面とを密着させ
る。これにより、各基板１及び８は、表面に形成された
シラノール基及び表面に吸着した水分子の水素結合によ
り接着される。
【００５３】尚、支持基板８の表面（鏡面）に、例えば
熱酸化によって均一な膜厚（１００〜１０００ｎｍ程
度）のシリコン酸化膜を予め形成しておき、斯様なシリ
コン酸化膜の表面に親水化を施した後に、上述のような
第１の貼り合わせ工程を行う構成としても良い。
熱酸化によって均一な膜厚（１００〜１０００ｎｍ程
度）のシリコン酸化膜を予め形成しておき、斯様なシリ
コン酸化膜の表面に親水化を施した後に、上述のような
第１の貼り合わせ工程を行う構成としても良い。
【００５４】この後、図２（ｈ）に示す第１半導体基板
用剥離工程では、第１半導体基板１及び支持基板８の一
体物に対して、例えば窒素などの不活性ガス雰囲気中で
熱処理を施すことによって、第１半導体基板１を水素高
濃度層７により形成される欠陥層領域部分で剥離するも
のであり、これにより、支持基板８上に絶縁膜となるシ
リコン酸化膜２を介して単結晶シリコン薄膜より成る残
存シリコン１ａが積層された状態となる。
用剥離工程では、第１半導体基板１及び支持基板８の一
体物に対して、例えば窒素などの不活性ガス雰囲気中で
熱処理を施すことによって、第１半導体基板１を水素高
濃度層７により形成される欠陥層領域部分で剥離するも
のであり、これにより、支持基板８上に絶縁膜となるシ
リコン酸化膜２を介して単結晶シリコン薄膜より成る残
存シリコン１ａが積層された状態となる。
【００５５】この第１半導体基板用剥離工程では、４０
０〜６００℃程度で熱処理を行うことが好ましく、斯様
な熱処理に応じて、水素高濃度層７により形成される欠
陥層領域部分で、微小気泡が凝集してマクロな気泡を生
じ、これにより当該欠陥層領域部分を境界とした剥離が
生ずることになる。
０〜６００℃程度で熱処理を行うことが好ましく、斯様
な熱処理に応じて、水素高濃度層７により形成される欠
陥層領域部分で、微小気泡が凝集してマクロな気泡を生
じ、これにより当該欠陥層領域部分を境界とした剥離が
生ずることになる。
【００５６】尚、残存シリコン１ａの膜厚は極力小さく
なることが望ましく、前記第１半導体基板用イオン注入
工程では、このような膜厚が得られるようにイオン打ち
込み深さ（高濃度水素層７の深さ位置）を設定すること
になる。また、第１半導体基板用剥離工程で前記残存シ
リコン１ａ部分が切り離された第１半導体基板１は、そ
の剥離面を化学的機械研磨などにより平坦化して再利用
することができる。
なることが望ましく、前記第１半導体基板用イオン注入
工程では、このような膜厚が得られるようにイオン打ち
込み深さ（高濃度水素層７の深さ位置）を設定すること
になる。また、第１半導体基板用剥離工程で前記残存シ
リコン１ａ部分が切り離された第１半導体基板１は、そ
の剥離面を化学的機械研磨などにより平坦化して再利用
することができる。
【００５７】上記第１半導体基板用剥離工程によって第
１半導体基板１から残存シリコン１ａを剥離した後に
は、具体的に図示しないが、引き続いて熱処理工程を実
行する。この熱処理工程では、窒素などの不活性ガス雰
囲気中或いは酸化性雰囲気中において、第１半導体基板
用剥離工程での熱処理温度より高温（好ましくは１００
０〜１２００℃以上）の熱処理を１時間以上施すことに
より、多結晶シリコン６と支持基板８との間の貼り合わ
せ面の接合強度を強化する。
１半導体基板１から残存シリコン１ａを剥離した後に
は、具体的に図示しないが、引き続いて熱処理工程を実
行する。この熱処理工程では、窒素などの不活性ガス雰
囲気中或いは酸化性雰囲気中において、第１半導体基板
用剥離工程での熱処理温度より高温（好ましくは１００
０〜１２００℃以上）の熱処理を１時間以上施すことに
より、多結晶シリコン６と支持基板８との間の貼り合わ
せ面の接合強度を強化する。
【００５８】次に、図２（ｉ）に示すように、除去工程
を実行して、シリコン酸化膜２上の残存シリコン１ａを
除去することにより、当該シリコン酸化膜２を全面露出
させた状態の埋め込み電極形成基板９を形成する。具体
的には、上記除去工程では、シリコン酸化膜２をストッ
パとして機能させたウエットエッチングを行うことによ
って残存シリコン１ａを除去することができる。この場
合のエッチング液としては、水酸化テトラメチルアンモ
ニウム（ＴＭＡＨ）の水溶液、水酸化ナトリウム（Ｎａ
ＯＨ）の水溶液、水酸化カリウム（ＫＯＨ）の水溶液、
フッ化水素酸−硝酸系エッチング液などを使用できる。
を実行して、シリコン酸化膜２上の残存シリコン１ａを
除去することにより、当該シリコン酸化膜２を全面露出
させた状態の埋め込み電極形成基板９を形成する。具体
的には、上記除去工程では、シリコン酸化膜２をストッ
パとして機能させたウエットエッチングを行うことによ
って残存シリコン１ａを除去することができる。この場
合のエッチング液としては、水酸化テトラメチルアンモ
ニウム（ＴＭＡＨ）の水溶液、水酸化ナトリウム（Ｎａ
ＯＨ）の水溶液、水酸化カリウム（ＫＯＨ）の水溶液、
フッ化水素酸−硝酸系エッチング液などを使用できる。
【００５９】尚、残存シリコン１ａの除去を、シリコン
酸化膜２をストッパとして機能させた選択研磨或いはド
ライエッチングにより行っても良いものであるが、何れ
の除去方法を採用する場合でも、シリコン酸化膜２がエ
ッチング或いは研磨されにくい条件（単結晶シリコンと
シリコン酸化膜との選択性が大きい条件）を選定するこ
とにより、シリコン酸化膜２の厚みばらつきを抑制する
ことが望ましい。
酸化膜２をストッパとして機能させた選択研磨或いはド
ライエッチングにより行っても良いものであるが、何れ
の除去方法を採用する場合でも、シリコン酸化膜２がエ
ッチング或いは研磨されにくい条件（単結晶シリコンと
シリコン酸化膜との選択性が大きい条件）を選定するこ
とにより、シリコン酸化膜２の厚みばらつきを抑制する
ことが望ましい。
【００６０】しかして、上記のように埋め込み電極形成
基板９を形成するための各工程のうち、第１半導体基板
用イオン注入工程、第１半導体基板用剥離工程及び除去
工程が本発明でいう基板形成工程に相当するものである
が、このように埋め込み電極形成基板９を形成する一方
で、図３（ｊ）に示すように、少なくとも片側の面が鏡
面である単結晶シリコンウェハより成る第２半導体基板
１０を用意し、この半導体基板１０を利用して水素高濃
度層形成基板１１を形成する。
基板９を形成するための各工程のうち、第１半導体基板
用イオン注入工程、第１半導体基板用剥離工程及び除去
工程が本発明でいう基板形成工程に相当するものである
が、このように埋め込み電極形成基板９を形成する一方
で、図３（ｊ）に示すように、少なくとも片側の面が鏡
面である単結晶シリコンウェハより成る第２半導体基板
１０を用意し、この半導体基板１０を利用して水素高濃
度層形成基板１１を形成する。
【００６１】即ち、図３（ｊ）はイオン注入工程を示す
ものであり、この工程の実行前に、第２半導体基板１０
の表面（鏡面）に、熱酸化法またはＣＶＤ法によって汚
染保護膜として機能するシリコン酸化膜１２（膜厚５０
〜１００ｎｍ程度）を形成しておく。
ものであり、この工程の実行前に、第２半導体基板１０
の表面（鏡面）に、熱酸化法またはＣＶＤ法によって汚
染保護膜として機能するシリコン酸化膜１２（膜厚５０
〜１００ｎｍ程度）を形成しておく。
【００６２】イオン注入工程においては、第２半導体基
板１０に対し、図中に矢印で示すようにシリコン酸化膜
１２側から水素イオンを注入することにより、当該第２
半導体基板１０の表面と平行した分布状態の水素高濃度
層１３（本発明でいうイオン注入層に相当）を形成する
ものであり、以て水素高濃度層形成基板１１を完成させ
る。
板１０に対し、図中に矢印で示すようにシリコン酸化膜
１２側から水素イオンを注入することにより、当該第２
半導体基板１０の表面と平行した分布状態の水素高濃度
層１３（本発明でいうイオン注入層に相当）を形成する
ものであり、以て水素高濃度層形成基板１１を完成させ
る。
【００６３】この場合、本実施例では、水素高濃度層１
３を、第２半導体基板１０の表面から０．１〜２μｍ程
度の深さに形成するようにしている。また、このイオン
注入工程においても、前記第１半導体基板用イオン注入
工程（図２（ｆ）参照）と同様に、水素イオンのドーズ
量は、１×１０１６atoms/cm２ 以上、好ましくは５×
１０１６atoms/cm２ 以上に設定するものであり、ま
た、イオン注入エネルギは、シリコン酸化膜１２の厚さ
寸法、並びに水素高濃度層１３を形成する深さに応じて
設定することになる。
３を、第２半導体基板１０の表面から０．１〜２μｍ程
度の深さに形成するようにしている。また、このイオン
注入工程においても、前記第１半導体基板用イオン注入
工程（図２（ｆ）参照）と同様に、水素イオンのドーズ
量は、１×１０１６atoms/cm２ 以上、好ましくは５×
１０１６atoms/cm２ 以上に設定するものであり、ま
た、イオン注入エネルギは、シリコン酸化膜１２の厚さ
寸法、並びに水素高濃度層１３を形成する深さに応じて
設定することになる。
【００６４】尚、本実施例では、上記のようなイオン注
入工程の実行後に、シリコン酸化膜１２をウエットエッ
チング（例えばフッ酸水溶液を使用）或いはドライエッ
チングにより全部除去した後に、以下に述べる第２の貼
り合わせ工程以降の工程を行うようにしているが、その
シリコン酸化膜１２をそのまま残した状態、若しくは表
面の一部だけを除去した状態で、上記第２の貼り合わせ
工程以降の工程を行う構成としても良い。
入工程の実行後に、シリコン酸化膜１２をウエットエッ
チング（例えばフッ酸水溶液を使用）或いはドライエッ
チングにより全部除去した後に、以下に述べる第２の貼
り合わせ工程以降の工程を行うようにしているが、その
シリコン酸化膜１２をそのまま残した状態、若しくは表
面の一部だけを除去した状態で、上記第２の貼り合わせ
工程以降の工程を行う構成としても良い。
【００６５】図３（ｋ）に示す第２の貼り合わせ工程で
は、まず親水化処理を行う、この親水化処理時には、埋
め込み電極形成基板９及び水素高濃度層形成基板１１
を、９０〜１２０℃程度に保温された硫酸と過酸化水素
水との混合溶液（例えば、Ｈ2ＳＯ4 ：Ｈ2 Ｏ2 ＝４：
１）などの酸性溶液中に浸漬したり、或いは酸素プラズ
マ照射するなどの手段によって、埋め込み電極形成基板
９の表面（シリコン酸化膜２の表面）及び水素高濃度層
形成基板１１の表面（この場合、シリコン酸化膜１２が
全部除去されているため、第２半導体基板１０の表面に
相当）に酸化層を形成して親水性を持たせ、しかる後に
超純水にて流水洗浄する。次に、スピンドライヤなどに
よる乾燥を行って埋め込み電極形成基板９及び水素高濃
度層形成基板１１の表面に吸着する水分量を制御する。
は、まず親水化処理を行う、この親水化処理時には、埋
め込み電極形成基板９及び水素高濃度層形成基板１１
を、９０〜１２０℃程度に保温された硫酸と過酸化水素
水との混合溶液（例えば、Ｈ2ＳＯ4 ：Ｈ2 Ｏ2 ＝４：
１）などの酸性溶液中に浸漬したり、或いは酸素プラズ
マ照射するなどの手段によって、埋め込み電極形成基板
９の表面（シリコン酸化膜２の表面）及び水素高濃度層
形成基板１１の表面（この場合、シリコン酸化膜１２が
全部除去されているため、第２半導体基板１０の表面に
相当）に酸化層を形成して親水性を持たせ、しかる後に
超純水にて流水洗浄する。次に、スピンドライヤなどに
よる乾燥を行って埋め込み電極形成基板９及び水素高濃
度層形成基板１１の表面に吸着する水分量を制御する。
【００６６】次いで、埋め込み電極形成基板９の表面
（シリコン酸化膜２の表面）と水素高濃度層形成基板１
１の表面とを密着させる。これにより、各基板９及び１
１は、表面に形成されたシラノール基及び表面に吸着し
た水分子の水素結合により接着される。
（シリコン酸化膜２の表面）と水素高濃度層形成基板１
１の表面とを密着させる。これにより、各基板９及び１
１は、表面に形成されたシラノール基及び表面に吸着し
た水分子の水素結合により接着される。
【００６７】この後、図３（ｌ）に示す剥離工程では、
埋め込み電極形成基板９及び水素高濃度層形成基板１１
の一体物に対して、例えば窒素などの不活性ガス雰囲気
中で熱処理を施すことによって、水素高濃度層形成基板
１１を水素高濃度層１３により形成される欠陥層領域部
分で剥離するものであり、これにより、埋め込み電極形
成基板９上に絶縁膜となるシリコン酸化膜２を介して単
結晶シリコン薄膜より成る残存シリコン１０ａが積層さ
れた状態となる。
埋め込み電極形成基板９及び水素高濃度層形成基板１１
の一体物に対して、例えば窒素などの不活性ガス雰囲気
中で熱処理を施すことによって、水素高濃度層形成基板
１１を水素高濃度層１３により形成される欠陥層領域部
分で剥離するものであり、これにより、埋め込み電極形
成基板９上に絶縁膜となるシリコン酸化膜２を介して単
結晶シリコン薄膜より成る残存シリコン１０ａが積層さ
れた状態となる。
【００６８】この剥離工程では、４００〜６００℃程度
で熱処理を行うことが好ましく、斯様な熱処理に応じ
て、水素高濃度層１３により形成される欠陥層領域部分
で、微小気泡が凝集してマクロな気泡を生じ、これによ
り当該欠陥層領域部分を境界とした剥離が生ずることに
なる。
で熱処理を行うことが好ましく、斯様な熱処理に応じ
て、水素高濃度層１３により形成される欠陥層領域部分
で、微小気泡が凝集してマクロな気泡を生じ、これによ
り当該欠陥層領域部分を境界とした剥離が生ずることに
なる。
【００６９】この場合、前記イオン注入工程では、水素
高濃度層１３を、第２半導体基板１０の表面から０．１
〜２μｍ程度の深さで形成するようにしたから、上記残
存シリコン１０ａの膜厚は０．１〜２μｍ程度以下にな
るものである。また、剥離工程で前記残存シリコン１０
ａ部分が切り離された第２半導体基板１０は、その剥離
面を化学的機械研磨などにより平坦化して再利用するこ
とができる。
高濃度層１３を、第２半導体基板１０の表面から０．１
〜２μｍ程度の深さで形成するようにしたから、上記残
存シリコン１０ａの膜厚は０．１〜２μｍ程度以下にな
るものである。また、剥離工程で前記残存シリコン１０
ａ部分が切り離された第２半導体基板１０は、その剥離
面を化学的機械研磨などにより平坦化して再利用するこ
とができる。
【００７０】上記剥離工程により水素高濃度層形成基板
１１から残存シリコン１０ａを剥離した後には、具体的
に図示しないが、引き続いて熱処理工程を実行する。こ
の熱処理工程では、窒素などの不活性ガス雰囲気中にお
いて、剥離工程での熱処理温度より高温（好ましくは１
０００〜１２００℃以上）の熱処理を１時間以上施すこ
とにより、シリコン酸化膜２と水素高濃度層形成基板１
１（残存シリコン１０ａ）との間の貼り合わせ面の接合
強度を強化する。
１１から残存シリコン１０ａを剥離した後には、具体的
に図示しないが、引き続いて熱処理工程を実行する。こ
の熱処理工程では、窒素などの不活性ガス雰囲気中にお
いて、剥離工程での熱処理温度より高温（好ましくは１
０００〜１２００℃以上）の熱処理を１時間以上施すこ
とにより、シリコン酸化膜２と水素高濃度層形成基板１
１（残存シリコン１０ａ）との間の貼り合わせ面の接合
強度を強化する。
【００７１】また、この熱処理工程に引き続いて、酸化
性雰囲気で高温熱処理を施すという補助熱処理工程を実
行する。この補助熱処理工程では、例えば、熱処理工程
の終了後に、雰囲気ガスを不活性ガスから酸素ガスに置
換し、この状態で、１０００〜１２００℃／１時間程度
の熱処理を施すことにより、埋め込み電極形成基板９側
の残存シリコン１０ａにおけるシリコン酸化膜２との界
面に、例えば膜厚が１０ｎｍ程度以下の酸化層を形成す
る。
性雰囲気で高温熱処理を施すという補助熱処理工程を実
行する。この補助熱処理工程では、例えば、熱処理工程
の終了後に、雰囲気ガスを不活性ガスから酸素ガスに置
換し、この状態で、１０００〜１２００℃／１時間程度
の熱処理を施すことにより、埋め込み電極形成基板９側
の残存シリコン１０ａにおけるシリコン酸化膜２との界
面に、例えば膜厚が１０ｎｍ程度以下の酸化層を形成す
る。
【００７２】尚、このような補助熱処理工程の実行に伴
い、残存シリコン１０ａの表面側にもシリコン酸化層が
形成されることになるため、残存シリコン１０ａの膜厚
（イオン注入工程でのイオン打ち込み深さ）は、この酸
化分も見越して設定することになる。また、前記熱処理
工程を当初から酸化性雰囲気で行うことにより、当該熱
処理工程と補助熱処理工程を兼用しても良い。
い、残存シリコン１０ａの表面側にもシリコン酸化層が
形成されることになるため、残存シリコン１０ａの膜厚
（イオン注入工程でのイオン打ち込み深さ）は、この酸
化分も見越して設定することになる。また、前記熱処理
工程を当初から酸化性雰囲気で行うことにより、当該熱
処理工程と補助熱処理工程を兼用しても良い。
【００７３】上記のような残存シリコン１０ａの表面
（剥離面）には、イオン注入に伴い形成された欠陥層が
残存すると共に、数ｎｍ〜数十ｎｍ程度の微小段差が生
ずることになる。そこで、前記補助熱処理工程の実行後
には、図３（ｍ）に示すように、残存シリコン１０ａの
表面段差及び欠陥層並びにシリコン酸化層を除去するた
めの剥離面処理工程を行うことによって、最終的に、Ｓ
ＯＩ層（半導体層）となる単結晶シリコン薄膜１０ｂ
（残存シリコン１０ａに相当）及び埋め込み電極のため
のパターン構造（電極パターン部３）並びにその埋め込
み電極用のゲート酸化膜として機能するシリコン酸化膜
２を備えたＳＯＩ基板１４（半導体基板）を完成させる
ようにしている。
（剥離面）には、イオン注入に伴い形成された欠陥層が
残存すると共に、数ｎｍ〜数十ｎｍ程度の微小段差が生
ずることになる。そこで、前記補助熱処理工程の実行後
には、図３（ｍ）に示すように、残存シリコン１０ａの
表面段差及び欠陥層並びにシリコン酸化層を除去するた
めの剥離面処理工程を行うことによって、最終的に、Ｓ
ＯＩ層（半導体層）となる単結晶シリコン薄膜１０ｂ
（残存シリコン１０ａに相当）及び埋め込み電極のため
のパターン構造（電極パターン部３）並びにその埋め込
み電極用のゲート酸化膜として機能するシリコン酸化膜
２を備えたＳＯＩ基板１４（半導体基板）を完成させる
ようにしている。
【００７４】尚、上記剥離面処理工程では、化学的機械
研磨によって残存シリコン１０ａの表面段差及び欠陥層
を除去できるが、残存シリコン１０ａ表面の酸化層を、
例えばウエットエッチングなどで除去した後に化学的機
械研磨を行うようにすれば、化学的機械研磨のみで除去
する場合に比べて、単結晶シリコン薄膜１０ｂ（ＳＯＩ
層）の膜厚制御性を高めることができる。つまり、補助
熱処理工程の実行に応じて残存シリコン１０ａの表面側
にシリコン酸化層が形成されるときには、その残存シリ
コン１０ａにおける単結晶シリコン部分の表面（シリコ
ン酸化層との界面）の凹凸が減少することになるため、
残存シリコン１０ａに対する研磨代が化学的機械研磨の
みの場合に比べて小さくなるものであり、結果的に単結
晶シリコン薄膜１０ｂの膜厚制御性を高め得るようにな
る。
研磨によって残存シリコン１０ａの表面段差及び欠陥層
を除去できるが、残存シリコン１０ａ表面の酸化層を、
例えばウエットエッチングなどで除去した後に化学的機
械研磨を行うようにすれば、化学的機械研磨のみで除去
する場合に比べて、単結晶シリコン薄膜１０ｂ（ＳＯＩ
層）の膜厚制御性を高めることができる。つまり、補助
熱処理工程の実行に応じて残存シリコン１０ａの表面側
にシリコン酸化層が形成されるときには、その残存シリ
コン１０ａにおける単結晶シリコン部分の表面（シリコ
ン酸化層との界面）の凹凸が減少することになるため、
残存シリコン１０ａに対する研磨代が化学的機械研磨の
みの場合に比べて小さくなるものであり、結果的に単結
晶シリコン薄膜１０ｂの膜厚制御性を高め得るようにな
る。
【００７５】上記した本実施例による製造方法によれ
ば、埋め込み電極（電極パターン部３）並びにその埋め
込み電極用のゲート酸化膜（シリコン酸化膜２）を備え
たＳＯＩ基板１４を製造するに際して、以下に述べるよ
うな数々の作用・効果を奏することができる。
ば、埋め込み電極（電極パターン部３）並びにその埋め
込み電極用のゲート酸化膜（シリコン酸化膜２）を備え
たＳＯＩ基板１４を製造するに際して、以下に述べるよ
うな数々の作用・効果を奏することができる。
【００７６】即ち、支持基板８上にシリコン酸化膜２を
介して形成された単結晶シリコン薄膜１０ｂの膜厚は、
イオン注入工程において第２半導体基板１０に形成され
る水素高濃度層１３の深さに応じて決定されることにな
るが、その深さは、イオン注入エネルギの制御によって
厳密に設定できるという事情がある。このため、単結晶
シリコン薄膜１０ｂを極薄膜状に形成する場合であって
も、その膜厚制御性を飛躍的に高めることができて、単
結晶シリコン薄膜１０ｂの膜厚を所望の寸法に設定した
ＳＯＩ基板１４を容易に製造できるものであり、以て多
様な用途へ展開できるようになる。
介して形成された単結晶シリコン薄膜１０ｂの膜厚は、
イオン注入工程において第２半導体基板１０に形成され
る水素高濃度層１３の深さに応じて決定されることにな
るが、その深さは、イオン注入エネルギの制御によって
厳密に設定できるという事情がある。このため、単結晶
シリコン薄膜１０ｂを極薄膜状に形成する場合であって
も、その膜厚制御性を飛躍的に高めることができて、単
結晶シリコン薄膜１０ｂの膜厚を所望の寸法に設定した
ＳＯＩ基板１４を容易に製造できるものであり、以て多
様な用途へ展開できるようになる。
【００７７】また、第２半導体基板１０におけるイオン
注入側の面は、これを予め平坦化した状態とすることは
極めて容易であり、本実施例のように、少なくとも片側
の面が鏡面化された第２半導体基板１０を用意し、その
鏡面（実際には、汚染保護膜としてシリコン酸化膜１２
が形成された面）側からイオン注入を行う構成とした場
合には、第２の貼り合わせ工程を実行した後の状態にお
いて、水素高濃度層１３とシリコン酸化膜２とを厳密に
平行させた状態とすることができる。この結果、前記単
結晶シリコン薄膜１０ｂの膜厚均一性を大幅に高め得る
ようになって、最終的に得られるＳＯＩ基板１４の品質
及び特性の大幅な向上を実現できるものである。
注入側の面は、これを予め平坦化した状態とすることは
極めて容易であり、本実施例のように、少なくとも片側
の面が鏡面化された第２半導体基板１０を用意し、その
鏡面（実際には、汚染保護膜としてシリコン酸化膜１２
が形成された面）側からイオン注入を行う構成とした場
合には、第２の貼り合わせ工程を実行した後の状態にお
いて、水素高濃度層１３とシリコン酸化膜２とを厳密に
平行させた状態とすることができる。この結果、前記単
結晶シリコン薄膜１０ｂの膜厚均一性を大幅に高め得る
ようになって、最終的に得られるＳＯＩ基板１４の品質
及び特性の大幅な向上を実現できるものである。
【００７８】さらに、ＳＯＩ基板１４の製造過程におい
て、第１半導体基板１上に順次形成したシリコン酸化膜
２、電極パターン部３、シリコン酸化膜５及び多結晶シ
リコン膜６を、貼り合わせ工程及び基板形成工程（第１
半導体基板用イオン注入工程、第１半導体基板用剥離工
程、除去工程）を経ることにより、支持基板８側に転写
する構成、つまり、支持基板８上に、多結晶シリコン
６、シリコン酸化膜５、電極パターン部３及びシリコン
酸化膜２をこの順に配置した形態の埋め込み電極形成基
板９を形成する構成となっているから、特に、ゲート酸
化膜として機能するシリコン酸化膜２の形成手法につい
ての選択肢を広げ得るようになる。
て、第１半導体基板１上に順次形成したシリコン酸化膜
２、電極パターン部３、シリコン酸化膜５及び多結晶シ
リコン膜６を、貼り合わせ工程及び基板形成工程（第１
半導体基板用イオン注入工程、第１半導体基板用剥離工
程、除去工程）を経ることにより、支持基板８側に転写
する構成、つまり、支持基板８上に、多結晶シリコン
６、シリコン酸化膜５、電極パターン部３及びシリコン
酸化膜２をこの順に配置した形態の埋め込み電極形成基
板９を形成する構成となっているから、特に、ゲート酸
化膜として機能するシリコン酸化膜２の形成手法につい
ての選択肢を広げ得るようになる。
【００７９】具体的には、本実施例では、シリコン酸化
膜２を、膜厚制御性が高い熱酸化により形成する構成と
しているから、当該シリコン酸化膜２を緻密に且つ所望
の膜厚に形成できるようになり、その膜厚均一性の向上
及びこれに伴う特性の安定化を図り得るようになる。
膜２を、膜厚制御性が高い熱酸化により形成する構成と
しているから、当該シリコン酸化膜２を緻密に且つ所望
の膜厚に形成できるようになり、その膜厚均一性の向上
及びこれに伴う特性の安定化を図り得るようになる。
【００８０】シリコン酸化膜２などが形成された第１半
導体基板１を支持基板８に貼り合わせるために必要とな
る平坦化工程においては、平坦化処理用材料である多結
晶シリコン膜６のみに平坦化処理を施せば済むようにな
って、絶縁材料であるシリコン酸化膜５を除去する必要
がなくなる。このため、当該シリコン酸化膜５の厚さ寸
法を、絶縁材料堆積工程での当初の堆積状態のまま保持
できて、その厚さ寸法のばらつきを極力小さくできるよ
うになる。この結果、平坦化処理用材料として本実施例
のように多結晶シリコン膜６を使用するなど、その材質
選定に考慮を払っておけば、上記シリコン酸化膜５の膜
厚に依存して裏面電極、裏面配線の静電容量が変動する
事態を抑制できるようになって、最終的に得られるＳＯ
Ｉ基板１４の特性安定化に寄与できるようになる。
導体基板１を支持基板８に貼り合わせるために必要とな
る平坦化工程においては、平坦化処理用材料である多結
晶シリコン膜６のみに平坦化処理を施せば済むようにな
って、絶縁材料であるシリコン酸化膜５を除去する必要
がなくなる。このため、当該シリコン酸化膜５の厚さ寸
法を、絶縁材料堆積工程での当初の堆積状態のまま保持
できて、その厚さ寸法のばらつきを極力小さくできるよ
うになる。この結果、平坦化処理用材料として本実施例
のように多結晶シリコン膜６を使用するなど、その材質
選定に考慮を払っておけば、上記シリコン酸化膜５の膜
厚に依存して裏面電極、裏面配線の静電容量が変動する
事態を抑制できるようになって、最終的に得られるＳＯ
Ｉ基板１４の特性安定化に寄与できるようになる。
【００８１】この場合、電極パターン部３の構造に起因
して多結晶シリコン膜６の表面に大きな凹凸が生ずると
きには、平坦化工程での削り代を大きく取る必要があ
る。このため、当該多結晶シリコン膜６の膜厚を大きく
設定する必要が出てくるが、一般的に、多結晶シリコン
の堆積速度は酸化シリコンの堆積速度より早いという事
情があるから、シリコン酸化膜５のみを必要な膜厚とな
るように堆積する場合に比べて、スループットが向上す
るという利点もある。
して多結晶シリコン膜６の表面に大きな凹凸が生ずると
きには、平坦化工程での削り代を大きく取る必要があ
る。このため、当該多結晶シリコン膜６の膜厚を大きく
設定する必要が出てくるが、一般的に、多結晶シリコン
の堆積速度は酸化シリコンの堆積速度より早いという事
情があるから、シリコン酸化膜５のみを必要な膜厚とな
るように堆積する場合に比べて、スループットが向上す
るという利点もある。
【００８２】第１半導体基板１及び第２半導体基板１０
にあっては、それぞれから残存シリコン１ａ及び１０ａ
の剥離が行われる毎に、当該残存シリコン１ａ及び１０
ａの膜厚分ずつ消費されるだけであって、これらを繰り
返し再利用できることになるから、全体の製造コストを
大幅に低減できるようになる。
にあっては、それぞれから残存シリコン１ａ及び１０ａ
の剥離が行われる毎に、当該残存シリコン１ａ及び１０
ａの膜厚分ずつ消費されるだけであって、これらを繰り
返し再利用できることになるから、全体の製造コストを
大幅に低減できるようになる。
【００８３】最終段階で行われる熱処理工程において、
第２半導体基板１０を剥離するための剥離工程での熱処
理温度（４００〜６００℃）より高温（好ましくは１０
００〜１２００℃以上）の熱処理を施すことにより、埋
め込み電極形成基板９側のシリコン酸化膜２及び第２半
導体基板１０との間の貼り合わせ面の接合強度を増大さ
せるようにしているから、最終的に得られるＳＯＩ基板
１４の信頼性を向上させ得るようになる。
第２半導体基板１０を剥離するための剥離工程での熱処
理温度（４００〜６００℃）より高温（好ましくは１０
００〜１２００℃以上）の熱処理を施すことにより、埋
め込み電極形成基板９側のシリコン酸化膜２及び第２半
導体基板１０との間の貼り合わせ面の接合強度を増大さ
せるようにしているから、最終的に得られるＳＯＩ基板
１４の信頼性を向上させ得るようになる。
【００８４】また、最終段階において、酸化性雰囲気で
の補助熱処理工程を実行することにより、埋め込み電極
形成基板９側の残存シリコン１０ａにおけるシリコン酸
化膜２との界面に酸化層を形成するようにしたから、半
導体層１０ｂとその下部の裏面ゲート酸化膜となるシリ
コン酸化膜２との界面が、貼り合わせ面ではなく、補助
熱処理工程で半導体層１０ｂが熱酸化されて形成される
酸化層との界面となることで、界面の欠陥、固定電荷が
少なくなる結果、ゲート酸化膜の絶縁耐圧不良、しきい
値の変動がなくなり、最終的に得られる単結晶シリコン
薄膜１０ｂとシリコン酸化膜２との界面を良好な状態と
することができて、ＳＯＩ基板１４の特性を向上させ得
るようになる。
の補助熱処理工程を実行することにより、埋め込み電極
形成基板９側の残存シリコン１０ａにおけるシリコン酸
化膜２との界面に酸化層を形成するようにしたから、半
導体層１０ｂとその下部の裏面ゲート酸化膜となるシリ
コン酸化膜２との界面が、貼り合わせ面ではなく、補助
熱処理工程で半導体層１０ｂが熱酸化されて形成される
酸化層との界面となることで、界面の欠陥、固定電荷が
少なくなる結果、ゲート酸化膜の絶縁耐圧不良、しきい
値の変動がなくなり、最終的に得られる単結晶シリコン
薄膜１０ｂとシリコン酸化膜２との界面を良好な状態と
することができて、ＳＯＩ基板１４の特性を向上させ得
るようになる。
【００８５】埋め込み電極形成基板９を形成するに際し
て、シリコン酸化膜２上の残存シリコン１ａを除去して
当該シリコン酸化膜２を全面露出させるのに、シリコン
酸化膜２をストッパとして機能させたウエットエッチン
グを行うようにしているから、そのシリコン酸化膜２の
表面全体を露出させる作業を簡単且つ確実に行い得るよ
うになる。尚、残存シリコン１ａの除去を、シリコン酸
化膜２をストッパとして機能させた選択研磨或いはドラ
イエッチングにより行った場合でも同様の効果を奏する
ことができる。
て、シリコン酸化膜２上の残存シリコン１ａを除去して
当該シリコン酸化膜２を全面露出させるのに、シリコン
酸化膜２をストッパとして機能させたウエットエッチン
グを行うようにしているから、そのシリコン酸化膜２の
表面全体を露出させる作業を簡単且つ確実に行い得るよ
うになる。尚、残存シリコン１ａの除去を、シリコン酸
化膜２をストッパとして機能させた選択研磨或いはドラ
イエッチングにより行った場合でも同様の効果を奏する
ことができる。
【００８６】また、特に、ウエットエッチングを行う際
に、水酸化テトラメチルアンモニウム（ＴＭＡＨ）の水
溶液、水酸化ナトリウム（ＮａＯＨ）の水溶液、水酸化
カリウム（ＫＯＨ）の水溶液、フッ化水素酸−硝酸系エ
ッチング液などを使用した場合には、本件発明者による
実験によれば、最終的な貼り合わせ面（シリコン酸化膜
２と水素高濃度層形成基板１１との間の貼り合わせ面）
の表面均一性が良好となって、その貼り合わせ信頼性の
向上を実現できることが分かっており、実用上において
有益となる。
に、水酸化テトラメチルアンモニウム（ＴＭＡＨ）の水
溶液、水酸化ナトリウム（ＮａＯＨ）の水溶液、水酸化
カリウム（ＫＯＨ）の水溶液、フッ化水素酸−硝酸系エ
ッチング液などを使用した場合には、本件発明者による
実験によれば、最終的な貼り合わせ面（シリコン酸化膜
２と水素高濃度層形成基板１１との間の貼り合わせ面）
の表面均一性が良好となって、その貼り合わせ信頼性の
向上を実現できることが分かっており、実用上において
有益となる。
【００８７】（第２の実施の形態）図４ないし図６に
は、本発明の第２実施例が示されており、以下これにつ
いて前記第１実施例と異なる部分のみ説明する。尚、図
４ないし図６は、前記図１ないし図３と同様にＳＯＩ基
板の製造工程を模式的な断面図により示したものであ
る。
は、本発明の第２実施例が示されており、以下これにつ
いて前記第１実施例と異なる部分のみ説明する。尚、図
４ないし図６は、前記図１ないし図３と同様にＳＯＩ基
板の製造工程を模式的な断面図により示したものであ
る。
【００８８】即ち、本実施例においては、図４（ａ）に
示す絶縁膜形成工程、図４（ｂ）に示す電極パターン部
形成工程、図４（ｃ）に示す絶縁材料堆積工程、図４
（ｄ）に示す平坦化処理用材料堆積工程、図４（ｅ）に
示す平坦化工程を、第１実施例における絶縁膜形成工程
（図１（ａ）参照）、電極パターン部形成工程（図１
（ｂ）参照）、絶縁材料堆積工程（図１（ｃ）参照）、
平坦化処理用材料堆積工程（図１（ｄ）参照）、平坦化
工程（図１（ｅ）参照）と同様に行う。
示す絶縁膜形成工程、図４（ｂ）に示す電極パターン部
形成工程、図４（ｃ）に示す絶縁材料堆積工程、図４
（ｄ）に示す平坦化処理用材料堆積工程、図４（ｅ）に
示す平坦化工程を、第１実施例における絶縁膜形成工程
（図１（ａ）参照）、電極パターン部形成工程（図１
（ｂ）参照）、絶縁材料堆積工程（図１（ｃ）参照）、
平坦化処理用材料堆積工程（図１（ｄ）参照）、平坦化
工程（図１（ｅ）参照）と同様に行う。
【００８９】この後には、第１実施例のような第１半導
体基板用イオン注入工程を行うことなく、図５（ｆ）に
示す第１の貼り合わせ工程を実行する。この場合、第１
の貼り合わせ工程では、まず親水化処理を行う。この親
水化処理時には、少なくとも片側の面が鏡面である単結
晶シリコンウェハより成る支持基板８を用意し、この支
持基板８の表面（鏡面）、並びに第１半導体基板１側の
多結晶シリコン膜６の表面に親水性を持たせるための処
理を第１実施例と同様に実行する。
体基板用イオン注入工程を行うことなく、図５（ｆ）に
示す第１の貼り合わせ工程を実行する。この場合、第１
の貼り合わせ工程では、まず親水化処理を行う。この親
水化処理時には、少なくとも片側の面が鏡面である単結
晶シリコンウェハより成る支持基板８を用意し、この支
持基板８の表面（鏡面）、並びに第１半導体基板１側の
多結晶シリコン膜６の表面に親水性を持たせるための処
理を第１実施例と同様に実行する。
【００９０】この後に、第１半導体基板１の表面（多結
晶シリコン６の表面）と支持基板８の表面とを密着させ
ることにより、各基板１及び８を、表面に形成されたシ
ラノール基及び表面に吸着した水分子の水素結合により
接着させる。次に、このような貼り合わせ基板に対して
熱処理を施すことにより、多結晶シリコン６と支持基板
８との貼り合わせ面の接合強度を強化する。この場合の
熱処理は、１０００〜１２００℃以上の温度で１時間以
上行うこと望ましい。尚、支持基板８の表面（鏡面）
に、例えば熱酸化によって均一な膜厚（１００〜１００
０ｎｍ程度）のシリコン酸化膜を予め形成しておき、斯
様なシリコン酸化膜の表面に親水化を施した後に、上述
のような第１の貼り合わせ工程を行う構成としても良
い。
晶シリコン６の表面）と支持基板８の表面とを密着させ
ることにより、各基板１及び８を、表面に形成されたシ
ラノール基及び表面に吸着した水分子の水素結合により
接着させる。次に、このような貼り合わせ基板に対して
熱処理を施すことにより、多結晶シリコン６と支持基板
８との貼り合わせ面の接合強度を強化する。この場合の
熱処理は、１０００〜１２００℃以上の温度で１時間以
上行うこと望ましい。尚、支持基板８の表面（鏡面）
に、例えば熱酸化によって均一な膜厚（１００〜１００
０ｎｍ程度）のシリコン酸化膜を予め形成しておき、斯
様なシリコン酸化膜の表面に親水化を施した後に、上述
のような第１の貼り合わせ工程を行う構成としても良
い。
【００９１】次に、図５（ｇ）に示す研削工程において
は、第１半導体基板１を、シリコン酸化膜２が露出する
寸前まで研削加工することによって、膜厚が１〜１０μ
ｍ程度の残存シリコン１ｂを形成する。
は、第１半導体基板１を、シリコン酸化膜２が露出する
寸前まで研削加工することによって、膜厚が１〜１０μ
ｍ程度の残存シリコン１ｂを形成する。
【００９２】この後には、図５（ｈ）に示すように、エ
ッチング工程を実行することによりシリコン酸化膜２上
の残存シリコン１ｂを除去し、以て当該シリコン酸化膜
２を全面露出させた状態の埋め込み電極形成基板９を形
成する。具体的には、上記エッチング工程では、シリコ
ン酸化膜２をストッパとして機能させたウエットエッチ
ングを行うことによって残存シリコン１ｂを除去するこ
とができる。この場合のエッチング液としては、水酸化
テトラメチルアンモニウム（ＴＭＡＨ）の水溶液、水酸
化ナトリウム（ＮａＯＨ）の水溶液、水酸化カリウム
（ＫＯＨ）の水溶液、フッ化水素酸−硝酸系エッチング
液などを使用できる。
ッチング工程を実行することによりシリコン酸化膜２上
の残存シリコン１ｂを除去し、以て当該シリコン酸化膜
２を全面露出させた状態の埋め込み電極形成基板９を形
成する。具体的には、上記エッチング工程では、シリコ
ン酸化膜２をストッパとして機能させたウエットエッチ
ングを行うことによって残存シリコン１ｂを除去するこ
とができる。この場合のエッチング液としては、水酸化
テトラメチルアンモニウム（ＴＭＡＨ）の水溶液、水酸
化ナトリウム（ＮａＯＨ）の水溶液、水酸化カリウム
（ＫＯＨ）の水溶液、フッ化水素酸−硝酸系エッチング
液などを使用できる。
【００９３】尚、第１半導体基板１の研削加工に代えて
エッチング加工を行う構成としても良く、この場合に
は、一連のエッチング加工によってシリコン酸化膜２を
全面露出させることができる。
エッチング加工を行う構成としても良く、この場合に
は、一連のエッチング加工によってシリコン酸化膜２を
全面露出させることができる。
【００９４】しかして、上記のように埋め込み電極形成
基板９を形成するための各工程のうち、研削工程及びエ
ッチング工程が本発明でいう基板形成工程に相当するも
のであるが、このように埋め込み電極形成基板９を形成
する一方で、少なくとも片側の面が鏡面である単結晶シ
リコンウェハより成る第２半導体基板１０を用意し、図
６（ｉ）に示すイオン注入工程、図６（ｊ）に示す第２
の貼り合わせ工程、図６（ｋ）に示す剥離工程、図６
（ｌ）に示す剥離面処理工程を、第１実施例におけるイ
オン注入工程（図３（ｊ）参照）、第２の貼り合わせ工
程（図３（ｋ）参照）、剥離工程（図３（ｌ）参照）、
剥離面処理工程（図３（ｍ）参照）と同様に実行するこ
とによりＳＯＩ基板１４を完成させる。尚、本実施例に
おいても、剥離工程の実行後に、貼り合わせ面の接合強
度を高めるための熱処理工程、残存シリコン１０ａにお
けるシリコン酸化膜２との界面に酸化層を形成するため
の補助熱処理工程を実行する。
基板９を形成するための各工程のうち、研削工程及びエ
ッチング工程が本発明でいう基板形成工程に相当するも
のであるが、このように埋め込み電極形成基板９を形成
する一方で、少なくとも片側の面が鏡面である単結晶シ
リコンウェハより成る第２半導体基板１０を用意し、図
６（ｉ）に示すイオン注入工程、図６（ｊ）に示す第２
の貼り合わせ工程、図６（ｋ）に示す剥離工程、図６
（ｌ）に示す剥離面処理工程を、第１実施例におけるイ
オン注入工程（図３（ｊ）参照）、第２の貼り合わせ工
程（図３（ｋ）参照）、剥離工程（図３（ｌ）参照）、
剥離面処理工程（図３（ｍ）参照）と同様に実行するこ
とによりＳＯＩ基板１４を完成させる。尚、本実施例に
おいても、剥離工程の実行後に、貼り合わせ面の接合強
度を高めるための熱処理工程、残存シリコン１０ａにお
けるシリコン酸化膜２との界面に酸化層を形成するため
の補助熱処理工程を実行する。
【００９５】このように構成した本実施例によれば、基
板形成工程を研削工程及びエッチング工程のみで済ませ
ることができるから、必要となる工程の種類を減らす場
合に有用となる。
板形成工程を研削工程及びエッチング工程のみで済ませ
ることができるから、必要となる工程の種類を減らす場
合に有用となる。
【００９６】尚、本実施例においては、基板形成工程と
して、第１半導体基板１を研削加工する研削工程及び残
存シリコン１ｂをウエットエッチングするエッチング工
程を行う構成としたが、上記エッチング工程に代えて、
シリコン酸化膜２をストッパとして機能させた選択研磨
工程を行うようにしても良く、また、ドライエッチング
を行うようにしても良い。
して、第１半導体基板１を研削加工する研削工程及び残
存シリコン１ｂをウエットエッチングするエッチング工
程を行う構成としたが、上記エッチング工程に代えて、
シリコン酸化膜２をストッパとして機能させた選択研磨
工程を行うようにしても良く、また、ドライエッチング
を行うようにしても良い。
【００９７】（第３の実施の形態）図７ないし図９に
は、本発明の第４実施例が示されており、以下これにつ
いて前記第１実施例と異なる部分のみ説明する。尚、図
７ないし図９は、前記図１ないし図３と同様にＳＯＩ基
板の製造工程を模式的な断面図により示したものであ
る。
は、本発明の第４実施例が示されており、以下これにつ
いて前記第１実施例と異なる部分のみ説明する。尚、図
７ないし図９は、前記図１ないし図３と同様にＳＯＩ基
板の製造工程を模式的な断面図により示したものであ
る。
【００９８】即ち、本実施例においては、図７（ａ）に
示す絶縁膜形成工程、図７（ｂ）に示す電極パターン部
形成工程、図７（ｃ）に示す絶縁材料堆積工程を、第１
実施例における絶縁膜形成工程（図１（ａ）参照）、電
極パターン部形成工程（図１（ｂ）参照）、絶縁材料堆
積工程（図１（ｃ）参照）と同様に行い、この後に、図
７（ｄ）に示す平坦化工程を行う。この平坦化工程で
は、シリコン酸化膜５に対して、例えば化学的機械研磨
（ＣＭＰ）を施すことにより、その膜厚を低減させると
共に表面を平坦化する。
示す絶縁膜形成工程、図７（ｂ）に示す電極パターン部
形成工程、図７（ｃ）に示す絶縁材料堆積工程を、第１
実施例における絶縁膜形成工程（図１（ａ）参照）、電
極パターン部形成工程（図１（ｂ）参照）、絶縁材料堆
積工程（図１（ｃ）参照）と同様に行い、この後に、図
７（ｄ）に示す平坦化工程を行う。この平坦化工程で
は、シリコン酸化膜５に対して、例えば化学的機械研磨
（ＣＭＰ）を施すことにより、その膜厚を低減させると
共に表面を平坦化する。
【００９９】この後には、図８（ｅ）に示す第１半導体
基板用イオン注入工程、図８（ｆ）に示す第１の貼り合
わせ工程、図８（ｇ）に示す第１半導体基板用剥離工
程、図８（ｈ）に示す除去工程を、第１実施例における
第１半導体基板用イオン注入工程（図２（ｆ）参照）、
第１の貼り合わせ工程（図２（ｇ）参照）、第１半導体
基板用剥離工程、除去工程（図２（ｉ）参照）と同様に
行うことにより、シリコン酸化膜２を全面露出させた状
態の埋め込み電極形成基板９′を形成する。
基板用イオン注入工程、図８（ｆ）に示す第１の貼り合
わせ工程、図８（ｇ）に示す第１半導体基板用剥離工
程、図８（ｈ）に示す除去工程を、第１実施例における
第１半導体基板用イオン注入工程（図２（ｆ）参照）、
第１の貼り合わせ工程（図２（ｇ）参照）、第１半導体
基板用剥離工程、除去工程（図２（ｉ）参照）と同様に
行うことにより、シリコン酸化膜２を全面露出させた状
態の埋め込み電極形成基板９′を形成する。
【０１００】しかして、上記のように埋め込み電極形成
基板９′を形成するための各工程のうち、第１半導体基
板用イオン注入工程、第１半導体基板用剥離工程及び除
去工程が本発明でいう基板形成工程に相当するものであ
るが、このように埋め込み電極形成基板９′を形成する
一方で、少なくとも片側の面が鏡面である単結晶シリコ
ンウェハより成る第２半導体基板１０を用意し、図９
（ｉ）に示すイオン注入工程、図９（ｊ）に示す第２の
貼り合わせ工程、図９（ｋ）に示す剥離工程、図９
（ｌ）に示す剥離面処理工程を、第１実施例におけるイ
オン注入工程（図３（ｊ）参照）、第２の貼り合わせ工
程（図３（ｋ）参照）、剥離工程（図３（ｌ）参照）、
剥離面処理工程（図３（ｍ）参照）と同様に実行するこ
とによりＳＯＩ基板１４′を完成させる。尚、本実施例
においても、剥離工程の実行後に、第１実施例と同様の
熱処理工程及び補助熱処理工程を実行する。
基板９′を形成するための各工程のうち、第１半導体基
板用イオン注入工程、第１半導体基板用剥離工程及び除
去工程が本発明でいう基板形成工程に相当するものであ
るが、このように埋め込み電極形成基板９′を形成する
一方で、少なくとも片側の面が鏡面である単結晶シリコ
ンウェハより成る第２半導体基板１０を用意し、図９
（ｉ）に示すイオン注入工程、図９（ｊ）に示す第２の
貼り合わせ工程、図９（ｋ）に示す剥離工程、図９
（ｌ）に示す剥離面処理工程を、第１実施例におけるイ
オン注入工程（図３（ｊ）参照）、第２の貼り合わせ工
程（図３（ｋ）参照）、剥離工程（図３（ｌ）参照）、
剥離面処理工程（図３（ｍ）参照）と同様に実行するこ
とによりＳＯＩ基板１４′を完成させる。尚、本実施例
においても、剥離工程の実行後に、第１実施例と同様の
熱処理工程及び補助熱処理工程を実行する。
【０１０１】このように構成した本実施例は、第１実施
例で必要であった平坦化処理用材料堆積工程（図１
（ｄ）参照）を不要にした点に特徴を有するものである
が、斯様な製造方法は、電極パターン部３の構造に起因
してシリコン酸化膜５の表面に生じる凹凸が比較的小さ
い場合に好適するようになる。つまり、シリコン酸化膜
５の表面に生じる凹凸が比較的小さい場合には、平坦化
工程での削り代を大きく取る必要がないため、第１実施
例のように平坦化処理用材料堆積工程を行って多結晶シ
リコン６を堆積する必要がなくなるものである。従っ
て、シリコン酸化膜５の表面に生じる凹凸が比較的小さ
い場合には、スループットの向上を期待できるようにな
る。
例で必要であった平坦化処理用材料堆積工程（図１
（ｄ）参照）を不要にした点に特徴を有するものである
が、斯様な製造方法は、電極パターン部３の構造に起因
してシリコン酸化膜５の表面に生じる凹凸が比較的小さ
い場合に好適するようになる。つまり、シリコン酸化膜
５の表面に生じる凹凸が比較的小さい場合には、平坦化
工程での削り代を大きく取る必要がないため、第１実施
例のように平坦化処理用材料堆積工程を行って多結晶シ
リコン６を堆積する必要がなくなるものである。従っ
て、シリコン酸化膜５の表面に生じる凹凸が比較的小さ
い場合には、スループットの向上を期待できるようにな
る。
【０１０２】尚、本実施例においては、第１半導体基板
用イオン注入工程、第１半導体基板用剥離工程及び除去
工程より成る基板形成工程を行う構成としたが、前記第
２実施例のように、研削工程及びエッチング工程より成
る基板形成工程、或いは研削工程及び選択研磨工程より
成る基板形成工程を行う構成としても良い。
用イオン注入工程、第１半導体基板用剥離工程及び除去
工程より成る基板形成工程を行う構成としたが、前記第
２実施例のように、研削工程及びエッチング工程より成
る基板形成工程、或いは研削工程及び選択研磨工程より
成る基板形成工程を行う構成としても良い。
【０１０３】（第４の実施の形態）図１０ないし図１３
には、本発明の第４実施例が示されており、以下これに
ついて説明する。尚、図１０ないし図１３は、前記図１
ないし図３と同様にＳＯＩ基板の製造工程を模式的な断
面図により示したものである。
には、本発明の第４実施例が示されており、以下これに
ついて説明する。尚、図１０ないし図１３は、前記図１
ないし図３と同様にＳＯＩ基板の製造工程を模式的な断
面図により示したものである。
【０１０４】即ち、前記第１ないし第３実施例で製造さ
れるＳＯＩ基板１４或いは１４′の単結晶シリコン薄膜
１０ｂ（ＳＯＩ層）に対して素子を形成する際には、埋
め込み電極のための電極パターン部３との位置合わせが
必要となる。つまり、この位置合わせのためには、素子
形成過程で行われるフォトリソグラフィ工程で必要とな
るアライメントマークを予め形成しておくことが必要と
なる。本実施例は、このようなアライメントマークの形
成方法を提供するものである。
れるＳＯＩ基板１４或いは１４′の単結晶シリコン薄膜
１０ｂ（ＳＯＩ層）に対して素子を形成する際には、埋
め込み電極のための電極パターン部３との位置合わせが
必要となる。つまり、この位置合わせのためには、素子
形成過程で行われるフォトリソグラフィ工程で必要とな
るアライメントマークを予め形成しておくことが必要と
なる。本実施例は、このようなアライメントマークの形
成方法を提供するものである。
【０１０５】具体的には、本実施例は第１実施例の製造
方法に適用した例を示しており、図１０（ａ）に示す絶
縁膜形成工程を、第１実施例における絶縁膜形成工程
（図１（ａ）参照）と同様に行い、この後に、図１０
（ｂ）に示すアライメント用孔部形成工程を実行する。
この工程では、レジストをマスクとしてシリコン酸化膜
２をエッチング（例えばドライエッチング）することに
より、そのシリコン酸化膜２の所定位置に第１半導体基
板１まで到達した状態の孔部１５を形成する。
方法に適用した例を示しており、図１０（ａ）に示す絶
縁膜形成工程を、第１実施例における絶縁膜形成工程
（図１（ａ）参照）と同様に行い、この後に、図１０
（ｂ）に示すアライメント用孔部形成工程を実行する。
この工程では、レジストをマスクとしてシリコン酸化膜
２をエッチング（例えばドライエッチング）することに
より、そのシリコン酸化膜２の所定位置に第１半導体基
板１まで到達した状態の孔部１５を形成する。
【０１０６】次に、この後に行われる電極パターン部形
成工程では、まず、図１０（ｃ）に示すように、シリコ
ン酸化膜２上の全面に、例えばＬＰＣＶＤ法によって均
質な多結晶シリコン膜１６を堆積し、この多結晶シリコ
ン膜１６に対しイオン注入法や拡散法などによって不純
物を添加する。このような堆積が行われたときには、多
結晶シリコン膜１６における前記孔部１５との対応位置
に凹部１６ａが形成された状態となる。尚、多結晶シリ
コン膜１６の厚さ寸法は、例えば０．１μｍ〜数μｍの
範囲に設定する。
成工程では、まず、図１０（ｃ）に示すように、シリコ
ン酸化膜２上の全面に、例えばＬＰＣＶＤ法によって均
質な多結晶シリコン膜１６を堆積し、この多結晶シリコ
ン膜１６に対しイオン注入法や拡散法などによって不純
物を添加する。このような堆積が行われたときには、多
結晶シリコン膜１６における前記孔部１５との対応位置
に凹部１６ａが形成された状態となる。尚、多結晶シリ
コン膜１６の厚さ寸法は、例えば０．１μｍ〜数μｍの
範囲に設定する。
【０１０７】次いで、上記電極パターン部形成工程で
は、図１０（ｄ）に示すように、フォトリソグラフィ技
術などを利用して、前記凹部１６ａを位置基準とした多
結晶シリコン膜１６のパターニング処理を施すことによ
り、孔部１５に対し所定の位置関係にある電極パターン
部１７並びに当該孔部１５を覆った形状のダミー電極パ
ターン部１８を形成する。
は、図１０（ｄ）に示すように、フォトリソグラフィ技
術などを利用して、前記凹部１６ａを位置基準とした多
結晶シリコン膜１６のパターニング処理を施すことによ
り、孔部１５に対し所定の位置関係にある電極パターン
部１７並びに当該孔部１５を覆った形状のダミー電極パ
ターン部１８を形成する。
【０１０８】この後には、図１０（ｅ）に示す絶縁材料
堆積工程、図１１（ｆ）に示す平坦化処理用材料堆積工
程、図１１（ｇ）に示す平坦化工程、図１１（ｈ）に示
す第１半導体基板用イオン注入工程、図示しない第２次
平坦化工程、図１１（ｉ）に示す第１の貼り合わせ工
程、図１２（ｊ）に示す第１半導体基板用剥離工程、図
１２（ｋ）に示す除去工程を、第１実施例における絶縁
材料堆積工程（図１（ｃ）参照）、平坦化処理用材料堆
積工程（図（ｄ）参照）、平坦化工程（図１（ｅ）参
照）、第１半導体基板用イオン注入工程（図２（ｆ）参
照）、第１の貼り合わせ工程（図２（ｇ）参照）、第１
半導体基板用剥離工程（図２（ｈ）参照）、除去工程
（図２（ｉ）参照）と同様に行うことにより、埋め込み
電極形成基板９″を完成させる。。
堆積工程、図１１（ｆ）に示す平坦化処理用材料堆積工
程、図１１（ｇ）に示す平坦化工程、図１１（ｈ）に示
す第１半導体基板用イオン注入工程、図示しない第２次
平坦化工程、図１１（ｉ）に示す第１の貼り合わせ工
程、図１２（ｊ）に示す第１半導体基板用剥離工程、図
１２（ｋ）に示す除去工程を、第１実施例における絶縁
材料堆積工程（図１（ｃ）参照）、平坦化処理用材料堆
積工程（図（ｄ）参照）、平坦化工程（図１（ｅ）参
照）、第１半導体基板用イオン注入工程（図２（ｆ）参
照）、第１の貼り合わせ工程（図２（ｇ）参照）、第１
半導体基板用剥離工程（図２（ｈ）参照）、除去工程
（図２（ｉ）参照）と同様に行うことにより、埋め込み
電極形成基板９″を完成させる。。
【０１０９】ここで、シリコン酸化膜２上の残存シリコ
ン１ａを除去するための上記除去工程（図１２（ｋ）参
照）では、シリコン酸化膜２をストッパとして機能させ
たウエットエッチング或いは選択研磨を行うことによっ
て残存シリコン１ａを除去するものであるが、ダミー電
極パターン部１８における孔部１５に対応した部分には
シリコン酸化膜２が存在しないため、シリコン酸化膜２
の全体が露出されて埋め込み電極形成基板９″が完成し
たときには、孔部１５内のダミー電極パターン部１８が
シリコン酸化膜２の表面より凹んだ状態、つまり段差が
できた状態となる。
ン１ａを除去するための上記除去工程（図１２（ｋ）参
照）では、シリコン酸化膜２をストッパとして機能させ
たウエットエッチング或いは選択研磨を行うことによっ
て残存シリコン１ａを除去するものであるが、ダミー電
極パターン部１８における孔部１５に対応した部分には
シリコン酸化膜２が存在しないため、シリコン酸化膜２
の全体が露出されて埋め込み電極形成基板９″が完成し
たときには、孔部１５内のダミー電極パターン部１８が
シリコン酸化膜２の表面より凹んだ状態、つまり段差が
できた状態となる。
【０１１０】また、上記のような除去工程の実行後に
は、図１２（ｌ）に示すイオン注入工程、図１３（ｍ）
に示す第２の貼り合わせ工程、図１３（ｎ）に示す剥離
工程を、第１実施例におけるイオン注入工程（図３
（ｊ）参照）、第２の貼り合わせ工程（図３（ｋ）参
照）、剥離工程（図３（ｌ）参照）と同様に実行する。
は、図１２（ｌ）に示すイオン注入工程、図１３（ｍ）
に示す第２の貼り合わせ工程、図１３（ｎ）に示す剥離
工程を、第１実施例におけるイオン注入工程（図３
（ｊ）参照）、第２の貼り合わせ工程（図３（ｋ）参
照）、剥離工程（図３（ｌ）参照）と同様に実行する。
【０１１１】この場合、埋め込み電極形成基板９″の表
面（シリコン酸化膜２の表面）と水素高濃度層形成基板
１１の表面（第２半導体基板１０の表面）とを貼り合わ
せるための上記第２の貼り合わせ工程（図１３（ｍ）参
照）を行ったときには、埋め込み電極形成基板９″側の
孔部１５に対応した部分に段差が存在するため、その部
分が水素高濃度層形成基板１１の表面と接合されること
はない。
面（シリコン酸化膜２の表面）と水素高濃度層形成基板
１１の表面（第２半導体基板１０の表面）とを貼り合わ
せるための上記第２の貼り合わせ工程（図１３（ｍ）参
照）を行ったときには、埋め込み電極形成基板９″側の
孔部１５に対応した部分に段差が存在するため、その部
分が水素高濃度層形成基板１１の表面と接合されること
はない。
【０１１２】また、水素高濃度層形成基板１１を水素高
濃度層１３により形成される欠陥層領域部分で剥離する
ための上記剥離工程（図１３（ｎ）参照）では、当該水
素高濃度層形成基板１１が水素高濃度層１３部分で剥離
して、埋め込み電極形成基板９側に接合された状態の残
存シリコン１０ａが形成されるものの、孔部１５と対応
した部分は、前述したように埋め込み電極形成基板９側
と接合されていないため、水素高濃度層形成基板１１側
に残置されたままとなる。この結果、残存シリコン１０
ａには、孔部１５に対応した位置にアライメントマーク
１９が形成されることになる。
濃度層１３により形成される欠陥層領域部分で剥離する
ための上記剥離工程（図１３（ｎ）参照）では、当該水
素高濃度層形成基板１１が水素高濃度層１３部分で剥離
して、埋め込み電極形成基板９側に接合された状態の残
存シリコン１０ａが形成されるものの、孔部１５と対応
した部分は、前述したように埋め込み電極形成基板９側
と接合されていないため、水素高濃度層形成基板１１側
に残置されたままとなる。この結果、残存シリコン１０
ａには、孔部１５に対応した位置にアライメントマーク
１９が形成されることになる。
【０１１３】この後に、図１３（ｏ）に示すような剥離
面処理工程を、第１実施例における剥離面処理工程（図
３（ｍ）参照）と同様に行うことにより、アライメント
マーク１９が形成された単結晶シリコン薄膜１０ｂ′を
備えたＳＯＩ基板１４″（半導体基板）を完成させる。
面処理工程を、第１実施例における剥離面処理工程（図
３（ｍ）参照）と同様に行うことにより、アライメント
マーク１９が形成された単結晶シリコン薄膜１０ｂ′を
備えたＳＯＩ基板１４″（半導体基板）を完成させる。
【０１１４】このような製造方法によれば、シリコン酸
化膜２に予め孔部１５を形成しておけば、その後の各工
程を第１実施例と同様に行われるのに応じて、ＳＯＩ層
となる単結晶シリコン薄膜１０ｂ′に対してアライメン
トマーク１９が自動的に形成されるものであり、従っ
て、アライメントマーク１９を極めて容易に形成できる
ことになる。
化膜２に予め孔部１５を形成しておけば、その後の各工
程を第１実施例と同様に行われるのに応じて、ＳＯＩ層
となる単結晶シリコン薄膜１０ｂ′に対してアライメン
トマーク１９が自動的に形成されるものであり、従っ
て、アライメントマーク１９を極めて容易に形成できる
ことになる。
【０１１５】尚、本実施例によるアライメントマーク形
成手法は、前記第２及び第３の各実施例に適用できるこ
とは勿論である。また、このアライメントマーク形成手
法を、ＳＯＩ基板における素子分離構造に適用すること
も可能である。具体的には、シリコン酸化膜２に対し
て、エッチングなどによって、ＳＯＩ層に形成する素子
分離領域と対応する位置に孔部を予め形成しておけば、
最終的にＳＯＩ基板が完成した状態で、ＳＯＩ層におけ
る上記孔部に対応した素子分離領域には単結晶シリコン
薄膜が存在しない状態、つまり凹部が形成された状態と
なる。従って、その凹部をシリコン酸化膜などにより埋
めるようにすれば、素子分離構造を備えたＳＯＩ基板を
形成することができる。
成手法は、前記第２及び第３の各実施例に適用できるこ
とは勿論である。また、このアライメントマーク形成手
法を、ＳＯＩ基板における素子分離構造に適用すること
も可能である。具体的には、シリコン酸化膜２に対し
て、エッチングなどによって、ＳＯＩ層に形成する素子
分離領域と対応する位置に孔部を予め形成しておけば、
最終的にＳＯＩ基板が完成した状態で、ＳＯＩ層におけ
る上記孔部に対応した素子分離領域には単結晶シリコン
薄膜が存在しない状態、つまり凹部が形成された状態と
なる。従って、その凹部をシリコン酸化膜などにより埋
めるようにすれば、素子分離構造を備えたＳＯＩ基板を
形成することができる。
【０１１６】（その他の実施の形態）尚、本発明は上記
した実施例に限定されるものではなく、次のような変形
または拡張が可能である。第１ないし第３の各実施例に
おいて、最終段階で行う剥離面処理工程は必要に応じて
行えば良い。また、イオン注入工程並びに第１半導体基
板用イオン注入工程での注入イオンとしては、水素イオ
ン以外に、希ガス、酸素、塩素、フッ素の各イオンなど
種々のものを利用することが可能である。
した実施例に限定されるものではなく、次のような変形
または拡張が可能である。第１ないし第３の各実施例に
おいて、最終段階で行う剥離面処理工程は必要に応じて
行えば良い。また、イオン注入工程並びに第１半導体基
板用イオン注入工程での注入イオンとしては、水素イオ
ン以外に、希ガス、酸素、塩素、フッ素の各イオンなど
種々のものを利用することが可能である。
【０１１７】単結晶シリコン薄膜１０ｂの接合界面を良
好な状態とするために、以下に述べる手法を用いても良
い。つまり、水素高濃度層形成基板１１のシリコン酸化
膜１２を除去した後に、その表面を水素高濃度層１３で
の剥離現象が生じない低温で熱酸化して数十ｎｍ程度の
シリコン酸化膜を形成し、このシリコン酸化膜と埋め込
み電極形成基板９側のシリコン酸化膜２とを接合する構
成とすれば、単結晶シリコン薄膜１０ｂの接合界面を良
好な状態とすることができる。
好な状態とするために、以下に述べる手法を用いても良
い。つまり、水素高濃度層形成基板１１のシリコン酸化
膜１２を除去した後に、その表面を水素高濃度層１３で
の剥離現象が生じない低温で熱酸化して数十ｎｍ程度の
シリコン酸化膜を形成し、このシリコン酸化膜と埋め込
み電極形成基板９側のシリコン酸化膜２とを接合する構
成とすれば、単結晶シリコン薄膜１０ｂの接合界面を良
好な状態とすることができる。
【０１１８】また、上記のような低温熱酸化によらず
に、シリコン酸化膜１２を除去した状態の水素高濃度層
形成基板１１を、適温に保温された硫酸と過酸化水素水
との混合溶液（例えば、Ｈ2 ＳＯ4 ：Ｈ2 Ｏ2 ＝４：
１）などの酸性溶液中に浸漬させることにより、シリコ
ン酸化膜を形成し、このシリコン酸化膜と埋め込み電極
形成基板９側のシリコン酸化膜２とを接合する構成とし
ても良い。
に、シリコン酸化膜１２を除去した状態の水素高濃度層
形成基板１１を、適温に保温された硫酸と過酸化水素水
との混合溶液（例えば、Ｈ2 ＳＯ4 ：Ｈ2 Ｏ2 ＝４：
１）などの酸性溶液中に浸漬させることにより、シリコ
ン酸化膜を形成し、このシリコン酸化膜と埋め込み電極
形成基板９側のシリコン酸化膜２とを接合する構成とし
ても良い。
【０１１９】単結晶シリコン薄膜１０ｂの接合界面を良
好な状態とするための別の手法として、第２半導体基板
１０に水素イオンを注入して水素高濃度層形成基板１１
を形成する前の段階、或いは形成後の段階で、その第２
半導体基板１０の表面領域に酸素イオンを注入、または
第２半導体基板１０を酸素プラズマ中に放置し、このよ
うな第２半導体基板１０より成る水素高濃度層形成基板
１１を埋め込み電極形成基板９と貼り合わせて剥離工程
を行った後に、接合強度強化のための熱処理工程におい
て、残存シリコン１０ａの下面側に良質なシリコン酸化
層を形成することも考えられる。
好な状態とするための別の手法として、第２半導体基板
１０に水素イオンを注入して水素高濃度層形成基板１１
を形成する前の段階、或いは形成後の段階で、その第２
半導体基板１０の表面領域に酸素イオンを注入、または
第２半導体基板１０を酸素プラズマ中に放置し、このよ
うな第２半導体基板１０より成る水素高濃度層形成基板
１１を埋め込み電極形成基板９と貼り合わせて剥離工程
を行った後に、接合強度強化のための熱処理工程におい
て、残存シリコン１０ａの下面側に良質なシリコン酸化
層を形成することも考えられる。
【０１２０】電極パターン部形成工程では、不純物がド
ープされた多結晶シリコンにより電極パターン部３或い
は１７を形成する構成としたが、他の不純物がドープさ
れた多結晶半導体材料、或いはタングステンなどの高融
点金属材料により電極パターン部を形成する構成として
も良い。また、絶縁材料堆積工程では、絶縁材料として
シリコン酸化膜５を堆積する構成としたが、シリコン窒
化膜或いは他の絶縁材料を堆積する構成としても良い。
ープされた多結晶シリコンにより電極パターン部３或い
は１７を形成する構成としたが、他の不純物がドープさ
れた多結晶半導体材料、或いはタングステンなどの高融
点金属材料により電極パターン部を形成する構成として
も良い。また、絶縁材料堆積工程では、絶縁材料として
シリコン酸化膜５を堆積する構成としたが、シリコン窒
化膜或いは他の絶縁材料を堆積する構成としても良い。
【０１２１】第１半導体基板１及び第２半導体基板１０
としては、単結晶シリコンウェハ上にシリコンをエピタ
キシャル成長させた基板、または、多孔質のシリコン面
上に単結晶シリコンをエピタキシャル成長させた基板な
どを用いることもできる。
としては、単結晶シリコンウェハ上にシリコンをエピタ
キシャル成長させた基板、または、多孔質のシリコン面
上に単結晶シリコンをエピタキシャル成長させた基板な
どを用いることもできる。
【０１２２】第１半導体基板１及び第２半導体基板１０
を単結晶シリコンウェハにより形成したが、４族元素を
主体とした半導体であれば、例えば、Ｇｅ（ゲルマニウ
ム）、ＳｉＣ（炭化シリコン）、ＳｉＧｅ（シリコンゲ
ルマニウム）などの基板を用いることができ、また、多
結晶シリコン基板を用いても良いものである。さらに支
持基板８も単結晶シリコンウェハにより形成したが、こ
れに限らず、他の半導体ウェハ或いは絶縁性を有するセ
ラミック基板またはガラス基板などを用いることができ
る。
を単結晶シリコンウェハにより形成したが、４族元素を
主体とした半導体であれば、例えば、Ｇｅ（ゲルマニウ
ム）、ＳｉＣ（炭化シリコン）、ＳｉＧｅ（シリコンゲ
ルマニウム）などの基板を用いることができ、また、多
結晶シリコン基板を用いても良いものである。さらに支
持基板８も単結晶シリコンウェハにより形成したが、こ
れに限らず、他の半導体ウェハ或いは絶縁性を有するセ
ラミック基板またはガラス基板などを用いることができ
る。
【０１２３】第１半導体基板用イオン注入工程は、絶縁
膜形成工程（図１（ａ）、図４（ａ）、図７（ａ）、図
１０（ａ）参照）の直後に行うことも可能である。但
し、この場合には、その後に行われる各工程での堆積温
度条件などが剥離温度（４００〜６００℃）より低い条
件となるように工夫する必要（例えばプラズマＣＶＤな
どを使用することなど）がある。
膜形成工程（図１（ａ）、図４（ａ）、図７（ａ）、図
１０（ａ）参照）の直後に行うことも可能である。但
し、この場合には、その後に行われる各工程での堆積温
度条件などが剥離温度（４００〜６００℃）より低い条
件となるように工夫する必要（例えばプラズマＣＶＤな
どを使用することなど）がある。
【図１】本発明の第１実施例による製造工程を模式的に
示す縦断面図その１
示す縦断面図その１
【図２】同製造工程を模式的に示す縦断面図その２
【図３】同製造工程を模式的に示す縦断面図その３
【図４】本発明の第２実施例による製造工程を模式的に
示す縦断面図その１
示す縦断面図その１
【図５】同製造工程を模式的に示す縦断面図その２
【図６】同製造工程を模式的に示す縦断面図その３
【図７】本発明の第３実施例による製造工程を模式的に
示す縦断面図その１
示す縦断面図その１
【図８】同製造工程を模式的に示す縦断面図その２
【図９】同製造工程を模式的に示す縦断面図その３
【図１０】本発明の第４実施例による製造工程を模式的
に示す縦断面図その１
に示す縦断面図その１
【図１１】同製造工程を模式的に示す縦断面図その２
【図１２】同製造工程を模式的に示す縦断面図その３
【図１３】同製造工程を模式的に示す縦断面図その４
１は第１半導体基板、１ａ、１ｂは残存シリコン、２は
シリコン酸化膜（絶縁膜）、３は電極パターン部、４は
多結晶シリコン膜、５はシリコン酸化膜（絶縁材料）、
６は多結晶シリコン膜（平坦化処理用材料）、７は水素
高濃度層（イオン注入層）、８は支持基板、９、９′、
９″は埋め込み電極形成基板、１０は第２半導体基板、
１０ａは残存シリコン、１０ｂ、１０ｂ′は単結晶シリ
コン薄膜、１１は水素高濃度層形成基板、１２はシリコ
ン酸化膜、１３は水素高濃度層（イオン注入層）、１
４、１４′、１４″はＳＯＩ基板（半導体基板）、１５
は孔部、１６は多結晶シリコン膜、１６ａは凹部、１７
は電極パターン部、１８はダミー電極パターン部、１９
はアライメントマークを示す。
シリコン酸化膜（絶縁膜）、３は電極パターン部、４は
多結晶シリコン膜、５はシリコン酸化膜（絶縁材料）、
６は多結晶シリコン膜（平坦化処理用材料）、７は水素
高濃度層（イオン注入層）、８は支持基板、９、９′、
９″は埋め込み電極形成基板、１０は第２半導体基板、
１０ａは残存シリコン、１０ｂ、１０ｂ′は単結晶シリ
コン薄膜、１１は水素高濃度層形成基板、１２はシリコ
ン酸化膜、１３は水素高濃度層（イオン注入層）、１
４、１４′、１４″はＳＯＩ基板（半導体基板）、１５
は孔部、１６は多結晶シリコン膜、１６ａは凹部、１７
は電極パターン部、１８はダミー電極パターン部、１９
はアライメントマークを示す。
Claims (37)
- 【請求項１】 第１半導体基板（１）上に絶縁膜（２）
を形成する絶縁膜形成工程、 前記絶縁膜（２）上の所定領域に埋め込み電極のための
電極パターン部（３）を形成する電極パターン部形成工
程、 前記絶縁膜（２）上に当該絶縁膜（２）及び前記電極パ
ターン部（３）を覆った状態で絶縁材料（５）を堆積す
る絶縁材料堆積工程、 前記絶縁材料（５）上にこれを覆った状態で平坦化処理
用材料（６）を堆積する平坦化処理用材料堆積工程、 前記平坦化処理用材料（６）の表面を平坦化する平坦化
工程、 前記第１半導体基板（１）を、その平坦化処理用材料
（６）を介して支持基板（８）上に貼り合わせる第１の
貼り合わせ工程、 前記第１半導体基板（１）を除去して前記絶縁膜（２）
の表面全体を露出させることにより、前記支持基板
（８）並びに表面に露出した状態の上記絶縁膜（２）の
下面側に電極パターン部（３）を備えた形態の埋め込み
電極形成基板（９）を形成する基板形成工程、 第２半導体基板（１０）に対し所定深さまでイオン注入
することにより剥離用のイオン注入層（１３）を形成す
るイオン注入工程、 前記埋め込み電極形成基板（９）における前記絶縁膜
（２）上に前記第２半導体基板（１０）のイオン注入側
の面を貼り合わせる第２の貼り合わせ工程、 この第２の貼り合わせ工程を経た前記埋め込み電極形成
基板（９）及び第２半導体基板（１０）の一体物に対し
て熱処理を施すことにより、当該第２半導体基板（１
０）を前記イオン注入層（１３）により形成される欠陥
層部分で剥離する剥離工程、を実行することを特徴とす
る半導体基板の製造方法。 - 【請求項２】 前記剥離工程の実行後に、その剥離工程
での熱処理温度より高温の熱処理を施すことにより、前
記埋め込み電極形成基板（９）及び第２半導体基板（１
０）間の貼り合わせ面の接合強度を増大させる熱処理工
程を実行することを特徴とする請求項１記載の半導体基
板の製造方法。 - 【請求項３】 前記剥離工程の実行後に、酸化性雰囲気
で高温熱処理を施すことにより、前記埋め込み電極形成
基板（９）側に残置された前記第２半導体基板（１０）
における前記絶縁膜（２）との界面に酸化層を形成する
補助熱処理工程を実行することを特徴とする請求項１ま
たは２記載の半導体基板の製造方法。 - 【請求項４】 請求項１ないし３の何れかに記載の半導
体基板の製造方法において、 前記埋め込み電極形成基板（９）側に残置された前記第
２半導体基板（１０）の剥離面の表面段差を除去して平
坦化する剥離面処理工程を行うことを特徴とする半導体
基板の製造方法。 - 【請求項５】 前記絶縁膜形成工程では、前記第１半導
体基板（１）の表面を熱酸化させて絶縁膜（２）を形成
することを特徴とする請求項１ないし４の何れかに記載
の半導体基板の製造方法。 - 【請求項６】 前記電極パターン部形成工程では、不純
物がドープされた多結晶半導体材料または高融点金属材
料により前記電極パターン部（３）を形成することを特
徴とする請求項１ないし５の何れかに記載の半導体基板
の製造方法。 - 【請求項７】 前記絶縁材料堆積工程で堆積する絶縁材
料（５）は、酸化膜または窒化膜であることを特徴とす
る請求項１ないし６の何れかに記載の半導体基板の製造
方法。 - 【請求項８】 前記平坦化処理用材料堆積工程で堆積す
る平坦化処理用材料（６）は多結晶シリコンであること
を特徴とする請求項１ないし７の何れかに記載の半導体
基板の製造方法。 - 【請求項９】 前記基板形成工程は、 前記第１の貼り合わせ工程の実行前の段階で、前記第１
半導体基板（１）に対し前記絶縁膜（２）側の面から所
定深さまでイオン注入することにより剥離用のイオン注
入層（７）を形成する第１半導体基板用イオン注入工
程、 前記第１の貼り合わせ工程を経た第１半導体基板（１）
及び支持基板（８）の一体物に対して熱処理を施すこと
により、当該第１半導体基板（１）を前記イオン注入層
（７）により形成される欠陥層部分で剥離する第１半導
体基板用剥離工程、 前記支持基板（８）側に残置された第１半導体基板
（１）を除去して前記絶縁膜（２）の表面全体を露出さ
せる除去工程、 を含んで成ることを特徴とする請求項１ないし８の何れ
かに記載の半導体基板の製造方法。 - 【請求項１０】 請求項９記載の半導体基板の製造方法
において、 前記平坦化処理用材料堆積工程の実行後に前記第１半導
体基板用イオン注入工程を実行した後に、前記平坦化工
程へ移行するように構成したことを特徴とする半導体基
板の製造方法。 - 【請求項１１】 請求項９記載の半導体基板の製造方法
において、 前記平坦化工程の実行後に前記第１半導体基板用イオン
注入工程を実行した後に、前記平坦化処理用材料（６）
の表面を再度平坦化する第２次平坦化工程を実行するよ
うに構成したことを特徴とする半導体基板の製造方法。 - 【請求項１２】 請求項９記載の半導体基板の製造方法
において、 前記平坦化工程の実行後に前記平坦化処理用材料（６）
の表面に汚染保護膜を形成する保護膜形成工程を実行
し、この後に前記第１半導体基板用イオン注入工程を実
行するように構成したことを特徴とする半導体基板の製
造方法。 - 【請求項１３】 請求項９ないし１２の何れかに記載の
半導体基板の製造方法において、 前記除去工程では、前記支持基板（８）側に残置された
第１半導体基板（１）を、前記絶縁膜（２）をストッパ
として機能させた選択研磨により除去することを特徴と
する半導体基板の製造方法。 - 【請求項１４】 請求項９ないし１２の何れかに記載の
半導体基板の製造方法において、 前記除去工程では、前記支持基板（８）側に残置された
第１半導体基板（１）を、前記絶縁膜（２）をストッパ
として機能させた選択エッチングにより除去することを
特徴とする半導体基板の製造方法。 - 【請求項１５】 請求項１４記載の半導体基板の製造方
法において、 前記除去工程では、水酸化テトラメチルアンモニウム水
溶液、または水酸化ナトリウム水溶液、若しくは水酸化
カリウム水溶液を使用したウエットエッチングを行うこ
とを特徴とする半導体基板の製造方法。 - 【請求項１６】 前記基板形成工程は、 前記第１の貼り合わせ工程の実行後に、前記第１半導体
基板（１）を所定の厚さ寸法になるまで研削する研削工
程、 この後に前記第１半導体基板（１）を前記絶縁膜（２）
をストッパとして機能させた選択研磨により除去して前
記絶縁膜（２）の表面全体を露出させる研磨工程、 を含んで成ることを特徴とする請求項１ないし８の何れ
かに記載の半導体基板の製造方法。 - 【請求項１７】 前記基板形成工程は、 前記第１の貼り合わせ工程の実行後に、前記第１半導体
基板（１）を所定の厚さ寸法になるまで研削する研削工
程、 この後に前記第１半導体基板（１）を前記絶縁膜（２）
をストッパとして機能させた選択エッチングにより除去
して前記絶縁膜（２）の表面全体を露出させるエッチン
グ工程、を含んで成ることを特徴とする請求項１ないし
８の何れかに記載の半導体基板の製造方法。 - 【請求項１８】 請求項１７記載の半導体基板の製造方
法において、 前記エッチング工程では、水酸化テトラメチルアンモニ
ウム水溶液、または水酸化ナトリウム水溶液、若しくは
水酸化カリウム水溶液を使用したウエットエッチングを
行うことを特徴とする半導体基板の製造方法。 - 【請求項１９】 請求項１ないし１８の何れかに記載の
半導体基板の製造方法において、 前記絶縁膜形成工程の実行後に、前記絶縁膜（２）に対
して、前記第１半導体基板（１）まで到達した状態の孔
部（１５）を形成するアライメント用孔部形成工程を実
行し、 この後に実行する前記電極パターン部形成工程では、前
記絶縁膜（２）上の全面に前記電極パターン部（３）の
ための電極材料を堆積した後に、その堆積に伴い電極材
料上に前記孔部（１５）と対応した状態で形成される凹
部（１５ａ）を位置基準としたパターニング処理を施す
ことにより、孔部（１５）に対し所定の位置関係にある
電極パターン部（３）並びに当該孔部（１５）を覆った
形状のダミー電極パターン部を形成することを特徴とす
る半導体基板の製造方法。 - 【請求項２０】 第１半導体基板（１）上に絶縁膜
（２）を形成する絶縁膜形成工程、 前記絶縁膜（２）上の所定領域に埋め込み電極のための
電極パターン部（３）を形成する電極パターン部形成工
程、 前記絶縁膜（２）上に当該絶縁膜（２）及び前記電極パ
ターン部（３）を覆った状態で絶縁材料（５）を堆積す
る絶縁材料堆積工程、 前記絶縁材料（５）の表面を平坦化する平坦化工程、 前記第１半導体基板（１）を、その絶縁材料（５）を介
して支持基板（８）上に貼り合わせる第１の貼り合わせ
工程、 前記第１半導体基板（１）を除去して前記絶縁膜（２）
の表面全体を露出させることにより、前記支持基板
（８）並びに表面に露出した状態の上記絶縁膜（２）の
下面側に電極パターン部（３）を備えた形態の埋め込み
電極形成基板（９′）を形成する基板形成工程、 第２半導体基板（１０）に対し所定深さまでイオン注入
することにより剥離用のイオン注入層（１３）を形成す
るイオン注入工程、 前記埋め込み電極形成基板（９′）における前記絶縁膜
（２）上に前記第２半導体基板（１０）のイオン注入側
の面を貼り合わせる第２の貼り合わせ工程、 この第２の貼り合わせ工程を経た前記埋め込み電極形成
基板（９′）及び第２半導体基板（１０）の一体物に対
して熱処理を施すことにより、当該第２半導体基板（１
０）を前記イオン注入層（１３）により形成される欠陥
層部分で剥離する剥離工程、を実行することを特徴とす
る半導体基板の製造方法。 - 【請求項２１】 前記剥離工程の実行後に、その剥離工
程での熱処理温度より高温の熱処理を施すことにより、
前記埋め込み電極形成基板（９′）及び第２半導体基板
（１０）間の貼り合わせ面の接合強度を増大させる熱処
理工程を実行することを特徴とする請求項２０記載の半
導体基板の製造方法。 - 【請求項２２】 前記剥離工程の実行後に、酸化性雰囲
気で高温熱処理を施すことにより、前記埋め込み電極形
成基板（９′）側に残置された前記第２半導体基板（１
０）における前記絶縁膜（２）との界面に酸化層を形成
する補助熱処理工程を実行することを特徴とする請求項
２０または２１記載の半導体基板の製造方法。 - 【請求項２３】 請求項２０ないし２２の何れかに記載
の半導体基板の製造方法において、 前記埋め込み電極形成基板（９′）側に残置された前記
第２半導体基板（１０）の剥離面の表面段差を除去して
平坦化する剥離面処理工程を行うことを特徴とする半導
体基板の製造方法。 - 【請求項２４】 前記絶縁膜形成工程では、前記第１半
導体基板（１）の表面を熱酸化させて絶縁膜（２）を形
成することを特徴とする請求項２０ないし２３の何れか
に記載の半導体基板の製造方法。 - 【請求項２５】 前記電極パターン部形成工程では、不
純物がドープされた多結晶半導体材料または高融点金属
材料により前記電極パターン部（３）を形成することを
特徴とする請求項２０ないし２４の何れかに記載の半導
体基板の製造方法。 - 【請求項２６】 前記絶縁材料堆積工程で堆積する絶縁
材料（５）は、酸化膜または窒化膜であることを特徴と
する請求項２０ないし２５の何れかに記載の半導体基板
の製造方法。 - 【請求項２７】 前記基板形成工程は、 前記第１の貼り合わせ工程の実行前の段階で、前記第１
半導体基板（１）に対し前記絶縁膜（２）側の面から所
定深さまでイオン注入することにより剥離用のイオン注
入層（７）を形成する第１半導体基板用イオン注入工
程、 前記第１の貼り合わせ工程を経た第１半導体基板（１）
及び支持基板（８）の一体物に対して熱処理を施すこと
により、当該第１半導体基板（１）を前記イオン注入層
（７）により形成される欠陥層部分で剥離する第１半導
体基板用剥離工程、 前記支持基板（８）側に残置された第１半導体基板
（１）を除去して前記絶縁膜（２）の表面全体を露出さ
せる除去工程、 を含んで成ることを特徴とする請求項２０ないし２６の
何れかに記載の半導体基板の製造方法。 - 【請求項２８】 請求項２７記載の半導体基板の製造方
法において、 前記絶縁材料堆積工程の実行後に前記第１半導体基板用
イオン注入工程を実行した後に、前記平坦化工程へ移行
するように構成したことを特徴とする半導体基板の製造
方法。 - 【請求項２９】 請求項２７記載の半導体基板の製造方
法において、 前記平坦化工程の実行後に前記第１半導体基板用イオン
注入工程を実行した後に、前記絶縁材料（５）の表面を
再度平坦化する第２次平坦化工程を実行するように構成
したことを特徴とする半導体基板の製造方法。 - 【請求項３０】 請求項２７記載の半導体基板の製造方
法において、 前記平坦化工程の実行後に前記絶縁材料（５）の表面に
汚染保護膜を形成する保護膜形成工程を実行し、この後
に前記第１半導体基板用イオン注入工程を実行するよう
に構成したことを特徴とする半導体基板の製造方法。 - 【請求項３１】 請求項２７ないし３０の何れかに記載
の半導体基板の製造方法において、 前記除去工程では、前記支持基板（８）側に残置された
第１半導体基板（１）を、前記絶縁膜（２）をストッパ
として機能させた選択研磨により除去することを特徴と
する半導体基板の製造方法。 - 【請求項３２】 請求項２７ないし３０の何れかに記載
の半導体基板の製造方法において、 前記除去工程では、前記支持基板（８）側に残置された
第１半導体基板（１）を、前記絶縁膜（２）をストッパ
として機能させた選択エッチングにより除去することを
特徴とする半導体基板の製造方法。 - 【請求項３３】 請求項３２記載の半導体基板の製造方
法において、 前記除去工程では、水酸化テトラメチルアンモニウム水
溶液、または水酸化ナトリウム水溶液、若しくは水酸化
カリウム水溶液を使用したウエットエッチングを行うこ
とを特徴とする半導体基板の製造方法。 - 【請求項３４】 前記基板形成工程は、 前記第１の貼り合わせ工程の実行後に、前記第１半導体
基板（１）を所定の厚さ寸法になるまで研削する研削工
程、 この後に前記第１半導体基板（１）を前記絶縁膜（２）
をストッパとして機能させた選択研磨により除去して前
記絶縁膜（２）の表面全体を露出させる研磨工程、を含
んで成ることを特徴とする請求項２０ないし２６の何れ
かに記載の半導体基板の製造方法。 - 【請求項３５】 前記基板形成工程は、 前記第１の貼り合わせ工程の実行後に、前記第１半導体
基板（１）を所定の厚さ寸法になるまで研削する研削工
程、 この後に前記第１半導体基板（１）を前記絶縁膜（２）
をストッパとして機能させた選択エッチングにより除去
して前記絶縁膜（２）の表面全体を露出させるエッチン
グ工程、を含んで成ることを特徴とする請求項２０ない
し２６の何れかに記載の半導体基板の製造方法。 - 【請求項３６】 請求項３５記載の半導体基板の製造方
法において、 前記エッチング工程では、水酸化テトラメチルアンモニ
ウム水溶液、または水酸化ナトリウム水溶液、若しくは
水酸化カリウム水溶液を使用したウエットエッチングを
行うことを特徴とする半導体基板の製造方法。 - 【請求項３７】 請求項２０ないし３６の何れかに記載
の半導体基板の製造方法において、 前記絶縁膜形成工程の実行後に、前記絶縁膜（２）に対
して、前記第１半導体基板（１）まで到達した状態の孔
部（１５）を形成するアライメント用孔部形成工程を実
行し、 この後に実行する前記電極パターン部形成工程では、前
記絶縁膜（２）上の全面に前記電極パターン部（３）の
ための電極材料を堆積した後に、その堆積に伴い電極材
料上に前記孔部（１５）と対応した状態で形成される凹
部（１５ａ）を位置基準としたパターニング処理を施す
ことにより、孔部（１５）に対し所定の位置関係にある
電極パターン部（３）並びに当該孔部（１５）を覆った
形状のダミー電極パターン部を形成することを特徴とす
る半導体基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25194497A JPH1197654A (ja) | 1997-09-17 | 1997-09-17 | 半導体基板の製造方法 |
| US09/066,971 US6191007B1 (en) | 1997-04-28 | 1998-04-28 | Method for manufacturing a semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25194497A JPH1197654A (ja) | 1997-09-17 | 1997-09-17 | 半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1197654A true JPH1197654A (ja) | 1999-04-09 |
Family
ID=17230309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25194497A Pending JPH1197654A (ja) | 1997-04-28 | 1997-09-17 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1197654A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002280531A (ja) * | 2001-03-19 | 2002-09-27 | Denso Corp | 半導体基板及びその製造方法 |
| JP2005093757A (ja) * | 2003-09-18 | 2005-04-07 | Sharp Corp | 薄膜半導体装置および薄膜半導体装置の製造方法 |
| WO2009084287A1 (ja) * | 2007-12-27 | 2009-07-09 | Sharp Kabushiki Kaisha | 半導体装置およびその製造方法 |
| JP2009534837A (ja) * | 2006-04-21 | 2009-09-24 | コーニング インコーポレイテッド | 改良された薄膜化プロセスを用いて製造されたガラス絶縁体上半導体 |
| WO2011039907A1 (ja) * | 2009-10-02 | 2011-04-07 | シャープ株式会社 | 半導体装置及びその製造方法 |
-
1997
- 1997-09-17 JP JP25194497A patent/JPH1197654A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002280531A (ja) * | 2001-03-19 | 2002-09-27 | Denso Corp | 半導体基板及びその製造方法 |
| JP2005093757A (ja) * | 2003-09-18 | 2005-04-07 | Sharp Corp | 薄膜半導体装置および薄膜半導体装置の製造方法 |
| JP4651924B2 (ja) * | 2003-09-18 | 2011-03-16 | シャープ株式会社 | 薄膜半導体装置および薄膜半導体装置の製造方法 |
| JP2009534837A (ja) * | 2006-04-21 | 2009-09-24 | コーニング インコーポレイテッド | 改良された薄膜化プロセスを用いて製造されたガラス絶縁体上半導体 |
| WO2009084287A1 (ja) * | 2007-12-27 | 2009-07-09 | Sharp Kabushiki Kaisha | 半導体装置およびその製造方法 |
| WO2011039907A1 (ja) * | 2009-10-02 | 2011-04-07 | シャープ株式会社 | 半導体装置及びその製造方法 |
| US8569147B2 (en) | 2009-10-02 | 2013-10-29 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100274924B1 (ko) | 라인에서 불량으로 판별된 웨이퍼를 새 것처럼 사용할 수 있도록 복원하기 위한 공정 | |
| JP5505367B2 (ja) | 基板の一部に絶縁層を有する貼り合わせ基板の製造方法 | |
| CA2233096C (en) | Substrate and production method thereof | |
| JPH1197379A (ja) | 半導体基板及び半導体基板の製造方法 | |
| JP2007123875A (ja) | 多孔質層を用いてゲルマニウム・オン・インシュレータ半導体構造を形成するための方法及びこれらの方法によって形成される半導体構造 | |
| JPH11233449A (ja) | 半導体基板の製造方法 | |
| JP2001168308A (ja) | シリコン薄膜の製造方法、ｓｏｉ基板の作製方法及び半導体装置 | |
| JPH11121310A (ja) | 半導体基板の製造方法 | |
| JP3697052B2 (ja) | 基板の製造方法及び半導体膜の製造方法 | |
| JP2976929B2 (ja) | 半導体装置の製造方法 | |
| JPH1174208A (ja) | 半導体基板の製造方法 | |
| JPH1174209A (ja) | 半導体基板の製造方法 | |
| JP4902362B2 (ja) | 半導体装置の製造方法 | |
| JPH1197654A (ja) | 半導体基板の製造方法 | |
| JPH11145481A (ja) | 半導体基板およびその製造方法 | |
| JP5254549B2 (ja) | 半導体複合構造体 | |
| US7504314B2 (en) | Method for fabricating oxygen-implanted silicon on insulation type semiconductor and semiconductor formed therefrom | |
| JP2004096044A (ja) | 基板及びその製造方法 | |
| JPH11186186A (ja) | 半導体基板の製造方法 | |
| JPH11111839A (ja) | 半導体基板およびその製造方法 | |
| JP2001135805A (ja) | 半導体部材及び半導体装置の製造方法 | |
| JP2005347301A (ja) | 基板の作製方法 | |
| JP5466668B2 (ja) | 半導体複合体構造を形成する方法 | |
| JPH11145074A (ja) | 半導体基板の製造方法 | |
| KR100491272B1 (ko) | 소이 기판의 제조 방법 |