JPH11186186A - 半導体基板の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 パターン構造を設ける場合でも、１回のイオ
ン注入によって均一な深さに平坦性の良い剥離用のイオ
ン注入層を形成できるようにする。 【解決手段】 シリコン基板１８に酸化膜１４ａを形成
し、パターン部材としての多結晶シリコン膜１５をパタ
ーニングする。酸化膜１４ｂで全面を覆ってパターン構
造１６を形成する。多結晶シリコン膜１５がない領域
に、イオン注入調整部材として成膜した多結晶シリコン
膜１９をパターニングする。面内全体でイオン注入に対
する阻止能が同等となるようにした状態でイオン注入を
行なう。イオン注入層２０は略平面内に均一に形成され
る。支持基板１２と貼り合わせて剥離を行なって半導体
層１７を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、支持基板上に絶縁
状態でパターン構造を設けると共に表面に素子形成用の
半導体層を設けた構成の半導体基板の製造方法に関す
る。

【０００２】

【発明が解決しようとする課題】支持基板上に絶縁膜を
介して素子形成用の半導体層を形成してなる半導体基板
としては、例えば、半導体層として単結晶シリコン薄膜
を設ける構成のＳＯＩ（Silicon On Insulator）基板が
ある。これは、支持基板となるシリコン基板上に酸化膜
が形成され、その上に単結晶シリコン薄膜が形成された
構造を有するもので、このような半導体基板を用いるこ
とにより、支持基板との絶縁分離工程を別途に実施する
必要がなくなり、分離性能が良く、高い集積度で単結晶
シリコン薄膜に素子を形成して集積回路を形成すること
ができるものである。

【０００３】この場合、ＳＯＩ基板に設けている単結晶
シリコン薄膜の製造方法としては、従来より種々の方法
があるが、その中で以下の３段階の工程を経て製造する
ようにした半導体薄膜製造技術が特開平５−２１１１２
８号に開示されている。以下に、その製造方法について
簡単に説明する。

【０００４】まず、第１段階として、半導体基板中に水
素ガスもしくは希ガスをイオン化して所定のエネルギー
で加速して注入することにより、半導体基板の表面から
所定深さに注入イオンが分布するようにしてイオン注入
層を形成する。次に、第２段階として、この半導体基板
１のイオン注入をした側の面に、少なくとも１つの剛性
材料から形成された支持基板を貼り合わせなどの方法に
より結合させる。この場合、支持基板は、半導体製の基
板を用いることが可能で最終的にＳＯＩ基板を形成させ
るという点では、酸化膜のような絶縁膜を成膜させた状
態としておくことが望ましい。

【０００５】次に、第３段階として、半導体基板および
支持基板を結合させた状態で熱処理を施すことにより、
イオン注入層に形成されるマイクロボイド（微小気泡）
部分を境界として半導体基板と薄膜部分とが分離するよ
うに剥離させ、これにより支持基板上に絶縁膜を介して
単結晶シリコン薄膜が接着された構造のＳＯＩ基板が形
成される。

【０００６】実際には、この剥離された面には、数ｎｍ
程度の凹凸が存在するため、この剥離面に化学的機械的
研磨（ＣＭＰ）法により研磨処理を行なって単結晶シリ
コン薄膜の表面を平坦に仕上げると共に、所定膜厚（例
えば、０．１μｍ）となるように調整してＳＯＩ基板と
して形成されるものである。

【０００７】ところで、これらの技術は、上述したよう
に、単一材料で形成されたもので表面が平坦な半導体基
板の場合や、あるいは半導体基板に一様に多種の材料を
積層した多層膜構造を持った構成の場合などにおいては
適しているが、例えば、半導体基板の表面に部分的に複
数の積層材料を配置したパターン構造を形成した場合
や、あるいは、半導体基板の表面に段差を設けた場合な
どにおいては、次のような不具合が発生する。

【０００８】すなわち、図１０に示すように、上述のよ
うなパターン構造１を形成した半導体基板２では、その
表面からイオン注入を行なうと、パターン材料３の相違
や段差などによるパターン構造１の影響を受けて、半導
体基板２内へのイオンの注入の深さｄが面内の位置によ
って異なるようになる。例えば、パターン材料３が設け
られている領域Ａではイオン注入領域４ａの深さが浅
く、パターン材料３が設けられていない領域Ｂではイオ
ン注入領域４ｂの深さが深くなる。この結果、支持基板
を貼り合わせた状態で剥離工程を実施すると、パターン
構造の影響を受けたイオン注入層４ａ，４ｂの各面に沿
った形状に剥離が起こるため、剥離された面がイオン注
入層の段差に対応した段差を有する状態となる。

【０００９】したがって、剥離時に得られる単結晶シリ
コン薄膜の表面は、段差を有する面となる。このように
得られた剥離面を研磨工程により平坦化することは不可
能ではないが、その剥離面に初期的に残っている段差
は、研磨によって最終的に残す単結晶シリコン薄膜の膜
厚（例えば、研磨段階では０．２μｍ程度）に比べて何
倍もの寸法となる場合があり、これを研磨処理により平
坦化することは困難であると共に、単結晶シリコン薄膜
を平行度を保ちながら膜厚を精度良く制御するように研
磨処理することが非常に難しく、結果的にコスト高にな
るという不具合がある。

【００１０】換言すれば、半導体基板上に段差が生じて
いる状態でイオン注入工程を実施して剥離面となる欠陥
層領域を形成して剥離を行なうには、面内に注入された
イオン注入材料の注入深さがパターン構造により異なる
ため、剥離面を平坦にすることは困難となり、実用的に
は採用できないものとなるのである。

【００１１】本発明は、上記事情に鑑みてなされたもの
で、その目的は、貼り合わせを行なう支持基板側に、成
膜工程やエッチング工程等によりパターン構造を形成し
た基板についてそのパターン形成部分の、全体もしくは
一部の薄膜を所望の膜厚で剥離させる場合に剥離面の平
坦性を確保した状態で支持基板に接合させることにより
ＳＯＩ基板のような半導体基板を形成することができる
ようにした半導体基板の製造方法を提供することにあ
る。

【００１２】

【課題を解決するための手段】請求項１の発明によれ
ば、半導体層用基板にパターン構造を設けた状態でイオ
ン注入層を形成する際に、調整材料形成工程を実施し
て、パターン構造の表面にイオン注入調整材料を設ける
ことにより、パターン部材によりイオン注入するイオン
種が阻止される度合いに対応してパターン部材が配置さ
れていない領域の同イオン種の阻止される度合いを同程
度とするので、１回のイオン注入を行なうことにより均
一な深さにイオン注入層を形成することができるように
なり、後の剥離工程により得られる剥離面の平坦化の精
度を向上させることができるようになり、半導体層を精
度良く形成することができるようになる。

【００１３】請求項２の発明によれば、調整材料形成工
程において、イオン注入調整材料として、パターン構造
のパターン材料のイオン阻止能と同等のイオン阻止能を
有する材料を用い、これをパターン構造とは電気的に分
離された状態に設けることにより、イオン注入時には半
導体層用基板内に侵入するイオンの深さを均一にして略
同一平面内にイオン注入層を形成することができるよう
になる。

【００１４】請求項３の発明によれば、パターン構造が
パターン部材を配設して段差を有する形状に設けられた
構成の場合に、調整材料形成工程において、パターン部
材による段差を解消させるようにイオン注入調整材料を
形成するので、パターン部材と同等のイオン阻止能を有
するイオン注入調整材料を配設して全面に渡って同じイ
オン阻止能となるようにすることができ、これによっ
て、イオン注入により侵入するイオン種の深さ寸法を同
じにすることができるようになり、略同一平面内にイオ
ン注入層を形成することができるようになる。

【００１５】請求項４の発明によれば、調整材料形成工
程において、イオン注入調整材料をパターン部材による
段差が解消するように設けた状態で且つパターン構造の
面よりも全面に所定膜厚だけ積層した状態に設けるの
で、全面に渡ってイオン注入に対する阻止能が影響する
分が均等に増えるだけであるので、上述同様にして、イ
オン注入により侵入するイオン種の深さ寸法を同じにす
ることができるようになり、略同一平面内にイオン注入
層を形成することができるようになる。

【００１６】請求項５の発明によれば、調整材料形成工
程は、イオン注入調整材料として多結晶シリコンを用い
てパターン構造と電気的に絶縁された状態で形成するの
で、シリコン系の材料を基板あるいはパターン材料とし
て用いる場合には、同系統の材料であることから、加工
性やイオン阻止能などの点から取扱いや膜厚の設定が行
ない易く製造工程を複雑化することなく実施することが
できるようになる。

【００１７】請求項６の発明によれば、調整材料形成工
程を多結晶シリコン膜形成工程および研磨工程により行
なうようにし、多結晶シリコン膜形成工程では、半導体
層用基板に対してパターン構造が形成された面側に多結
晶シリコン膜を全面に形成し、続く研磨工程では、多結
晶シリコン膜を研磨処理を行なって前記段差を解消する
ことにより、イオン阻止能を全面に渡って均一となるよ
うにイオン注入調整材料を形成することができるように
なる。

【００１８】請求項７の発明によれば、イオン注入層形
成工程を実施した後に，多結晶シリコン膜形成工程によ
り、調整材料形成工程において形成した多結晶シリコン
膜の表面に多結晶シリコン膜を所定膜厚で形成し、この
多結晶シリコン膜の面に支持基板を貼り合わせるので、
貼り合わせの面を均質な面とすることができ、接着性の
向上を図ることができるようになる。

【００１９】請求項８の発明によれば、研磨工程におい
て多結晶シリコン膜を研磨する際にその研磨処理を多結
晶シリコン膜が全面に所定膜厚が残存する状態で停止す
るので、請求項６の発明と同様の作用効果を得ることが
できるようになる。

【００２０】請求項９の発明によれば、調整材料形成工
程では、パターン構造のパターン材料のイオン阻止能よ
りも小さい阻止能を有するイオン注入調整材料を用いて
いるので、イオン注入の深さの制御をそのイオン注入調
整材料の膜厚の制御により細かく設定することができ、
例えば、パターン部材の厚さ寸法が比較的薄い場合に
は、そのイオン注入調整材料をそれほど厚く形成するこ
となくイオン注入の侵入深さの調整を精度良く行なうこ
とができるようになる。

【００２１】請求項１０の発明によれば、調整材料形成
工程においては、イオン注入調整材料としてフォトレジ
スト膜を用いるので、特別な工程を設けることなく、通
常のフォトリソグラフィ処理を行なうことにより簡単に
調整することができるようになる。

【００２２】請求項１１の発明によれば、調整材料形成
工程では、パターン構造のパターン材料のイオン阻止能
よりも大きい阻止能を有するイオン注入調整材料を用い
ているので、イオン注入の深さの制御のために形成する
膜厚をパターン部材の膜厚よりも薄くすることができる
ようになり、膜形成に要する時間を短縮することがで
き、例えば、パターン部材の膜厚が厚い場合には特に時
間の短縮効果が大きくなる。

【００２３】請求項１２の発明によれば、調整材料形成
工程においては、イオン注入調整材料として高融点金属
膜を用いるので、簡単にイオン阻止能の高い材料を形成
することができるようになる。

【００２４】請求項１３および１４の発明によれば、調
整材料形成工程においては、パターン構造を形成した面
に全面にイオン注入調整材料を形成し、前記パターン材
料の有無によって生ずるイオン注入深さの差を吸収する
ようにしたので、パターン部材の形状に対応してイオン
注入調整材料を配設形成する必要がなくなり、フォトリ
ソグラフィ処理の工程を無くして工程を簡単にすること
ができる。この場合において、パターン部材の膜厚が薄
い場合には、イオン注入調整材料の形成膜厚も比較的薄
く設定することができ、膜形成の時間を短縮することが
できるようになる。

【００２５】請求項１４の発明によれば、調整材料形成
工程においては、イオン注入調整材料として注入イオン
に対する阻止能がパターン材料の阻止能よりも高い材料
を用いるので、パターン材料の膜厚に対してイオン注入
調整材料の膜厚も比較的薄く設定することができるよう
になる。

【００２６】請求項１５の発明によれば、調整材料形成
工程においては、イオン注入調整材料としてフォトレジ
ストに金属フィラーを混合した材料を用いるので、通常
のフォトリソグラフィ処理によりイオン注入調整材料を
形成することができ、工程を簡単にすることができるよ
うになる。

【００２７】請求項１６の発明によれば、半導体層用基
板のパターン構造を形成した面と反対側の面からイオン
注入層を形成するためのイオン注入を行なうので、パタ
ーン構造の影響を受けることなく簡単にイオン注入層を
均一な深さに形成することができる。なお、この場合に
おいて、イオン注入は、半導体層用基板の裏面側から行
なうことでパターン構造を形成した側の所定深さの領域
にイオン注入層を形成するのであるから、上述した各発
明に対してかなり大きいエネルギーで注入イオンを加速
する必要があり、半導体層用基板の厚さを薄くした状態
で使用することが好ましい。

【００２８】

【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態について図１ないし図４を参照しなが
ら説明する。図２は、本発明でいうところの半導体基板
であるＳＯＩ基板１１を模式的断面で示すもので、その
構造は、支持基板としてのベースシリコン基板１２上に
多結晶シリコン膜１３が形成され、その上に酸化シリコ
ンなどの絶縁膜１４および多結晶シリコン膜１５からな
るパターン部材が配設されたパターン構造１６が形成さ
れ、さらに、その上に素子形成用の半導体層としての単
結晶シリコン薄膜１７が形成されている。

【００２９】この場合、本実施形態におけるＳＯＩ基板
１１は、例えば、単結晶シリコン薄膜１７中に素子形成
工程を経てＦＥＴなどの素子が形成されたときに、その
ＦＥＴに対してパターン構造１６の絶縁膜１４中に形成
された単結晶シリコン膜１５からなるパターン部材を埋
込電極として使用する構造の素子を形成するのに適して
いる。さらに、このようなＦＥＴ以外の素子を形成する
ことができ、種々の素子を形成した集積回路を設けるこ
とができるものである。

【００３０】次に、上記構成のＳＯＩ基板１１を製造す
る方法について図１，図３，図４も参照して説明する。
すなわち、図１はＳＯＩ基板１１を製造する場合の全体
の工程の流れを概略的に示しており、図３および図４は
それらの各過程の工程に対応した状態を模式的な断面で
示したものである。

【００３１】まず、上述したパターン構造１６を形成す
るためのパターン構造形成工程として、半導体層用基板
である単結晶シリコン基板１８に対して、酸化膜形成工
程Ｐ１，埋込パターン形成工程Ｐ２，酸化膜形成工程Ｐ
３を順次行なう。酸化膜形成工程Ｐ１においては、単結
晶シリコン基板１８の表面に酸化膜１４ａを形成する
（図３（ａ）参照）。

【００３２】この場合、酸化膜１４ａは、熱酸化あるい
はＣＶＤなどの方法により形成することができるもの
で、膜厚は、例えば１００ｎｍ程度である。また、この
酸化膜１４ａは、特に、熱酸化により形成する場合に
は、埋込パターンとしての多結晶シリコン膜１５による
電気的制御を行なう場合のゲート酸化膜として良質なも
のとして提供することができる。

【００３３】次に、埋込パターン形成工程Ｐ２において
は、埋込電極となる埋込パターンを形成するために、多
結晶シリコン膜１５をＣＶＤ法などにより積層形成して
フォトリソグラフィ処理を行なうことによりパターニン
グする（同図（ｂ）参照）。このとき、多結晶シリコン
膜１５は、例えば３５０ｎｍ程度の膜厚で形成し、必要
に応じて膜形成と同時あるいは膜形成後に不純物を導入
して抵抗値を調整する。また、パターニングに際して
は、ドライエッチングあるいはウェットエッチングなど
の方法を用いることができる。

【００３４】続く酸化膜形成工程Ｐ３においては、ＣＶ
Ｄ法などにより酸化膜１４ｂを例えば膜厚１００ｎｍ程
度で積層形成する（同図（ｃ）参照）。これにより、単
結晶シリコン基板１８上に酸化膜１４ａ，１４ｂにより
電気的に絶縁された状態としてパターニングされた多結
晶シリコン膜１５が形成され、これによりパターン構造
１６が形成される。

【００３５】次に、イオン注入調整材料としての多結晶
シリコン膜１３を形成するための調整材料形成工程を、
多結晶シリコン膜形成工程Ｐ４および研磨工程Ｐ５に分
けて実施する。多結晶シリコン膜形成工程Ｐ４では、パ
ターン構造１６の上に全面に渡って多結晶シリコン膜１
９をＣＶＤ法などにより形成する。この場合、多結晶シ
リコン膜１９の膜厚としては、パターン構造１６の段差
の寸法以上が必要で、続く研磨工程Ｐ５との関係を考慮
して適切な厚さ寸法に設定する。

【００３６】研磨工程Ｐ５では、多結晶シリコン膜１９
を研磨してその膜厚が多結晶シリコン膜１５と等しくな
るようにする。これは、図３（ｅ）にも示すように、酸
化膜１４ｂが全面に形成されているので、その酸化膜１
４ｂを研磨ストッパとして研磨処理を行なうことにより
得ることができる。

【００３７】これにより、単結晶シリコン基板１８の面
内でほぼ全域に渡って酸化膜１４ａ，１４ｂが同じ膜厚
分だけ形成されると共に、多結晶シリコン膜１５または
１９により同じ膜厚分だけ形成されたことになる。な
お、図示のように、多結晶シリコン膜１５と１９との境
界部分には酸化膜１４ａ，１４ｂのみが存在する狭い領
域が形成されることになるが、これは、酸化膜１４ａ，
１４ｂの膜厚分の狭い範囲であるから、実質的には次工
程のイオン注入層形成工程Ｐ６では支障のない程度のこ
とである。

【００３８】さて、イオン注入層形成工程Ｐ６において
は、単結晶シリコン基板１８に対して上述のように形成
したパターン構造１６および多結晶シリコン膜１９の面
側からイオン注入を行なって剥離用のイオン注入層２０
を所定深さに形成する（図４（ａ）参照）。この場合、
注入するイオン種は、例えば、水素イオン（プロトン）
や希ガスのイオンを用い、これを侵入深さに対応した所
定の加速エネルギーで加速して注入する。また、注入量
（ドーズ量）は、１×１０^１６〜１×１０^１７atoms/cm
^２ 程度の範囲で好ましくは５×１０^１６atoms/cm^２
程度である。

【００３９】また、これによってパターン構造１６が形
成されていても、多結晶シリコン膜１５が形成されてい
る領域と、多結晶シリコン膜１９が形成されている領域
とでイオン注入層２０は単結晶シリコン基板１８内で略
同じ深さに面内で均一に形成されるようになる。これ
は、イオン注入するイオン（例えば水素イオン）が打ち
込まれて単結晶シリコン基板１８に達するまでに、多結
晶シリコン膜１５および酸化膜１４ａ，１４ｂにより阻
止される程度（阻止能）と、多結晶シリコン膜１９およ
び酸化膜１４ａ，１４ｂにより阻止される程度（阻止
能）とが、それぞれ同じ膜厚に設定したことにより同程
度とすることができるからである。

【００４０】さらに、前述したように、多結晶シリコン
膜１５と１９との境界部分には酸化膜１４ａ，１４ｂの
みが存在する狭い領域が形成されているが、これは、酸
化膜１４ａ，１４ｂの膜厚分の狭い範囲であるから、多
結晶シリコン膜１５および１９の両者に注入されたイオ
ンでそれらの境界部分がほぼ連続した状態となるように
イオン注入層２０が形成されるので、後の剥離工程Ｐ１
０において剥離処理に支障を来すことはない。

【００４１】次に、多結晶シリコン膜形成工程Ｐ７にお
いて、平坦化処理膜として全面に渡って所定膜厚で多結
晶シリコン膜２１を形成する。この後、研磨工程Ｐ８に
おいて多結晶シリコン膜２１の表面を研磨し、次工程の
貼り合わせ工程Ｐ９で貼り合わせ可能な程度まで平坦な
面となるまで仕上げる（同図（ｂ）参照）。なお、この
多結晶シリコン膜形成工程Ｐ７および研磨工程Ｐ８は、
イオン注入層形成工程Ｐ６の実施前に形成したパターン
構造１６に多結晶シリコン膜１９を形成した状態の面が
十分に平坦で貼り合わせ可能な面として仕上げられてい
る場合には、省略することができる。また、イオン注入
層２０は、同図（ｂ）に示した状態すなわち、多結晶シ
リコン膜２１を形成した状態でイオン注入を行って形成
することもできる。

【００４２】貼り合わせ工程Ｐ９では、上述のようにし
てパターン構造１６等を形成した単結晶シリコン基板１
８に支持基板としての単結晶シリコン基板１２を親水化
処理を行なった上で貼り合わせる（同図（ｃ）参照）。
親水化処理としては、例えば、硫酸（Ｈ_２ＳＯ_４）と過
酸化水素水（Ｈ_２Ｏ_２）とを４：１で混合した溶液中で
９０℃〜１２０℃に保持した状態で洗浄を行なった後、
純水洗浄を順次行ない、スピン乾燥により基板表面に吸
着する水分量を制御した状態とする処理で、この状態と
して両者を貼り合わせて密着させる。これにより、２枚
の単結晶シリコン基板１２，１８はそれぞれの表面に形
成されたシラノール基および表面に吸着した水分子の水
素結合によって接着される。

【００４３】続いて、剥離工程Ｐ１０では、貼り合わせ
た単結晶シリコン基板１２および１８を２段階に分けて
熱処理を行なう。すなわち、第１の熱処理では、４００
℃／６００℃の範囲（イオン種が水素イオンの場合に対
応する）で、例えば５００℃程度で熱処理を行なうこと
により、単結晶シリコン基板１８に形成しているイオン
注入層２０の部分つまり水素の高濃度領域部分に欠陥が
集中形成されるようにしてその薄膜部分が分離するよう
にして剥離させる。また、この熱処理によって、貼り合
わせを行なった接着面では脱水縮合反応が生じて両者の
接着強度が高くなる。これによって、支持基板としての
単結晶シリコン基板１２側に単結晶シリコン薄膜１７を
接着した状態に形成してＳＯＩ基板１１の構造を形成す
ることができる。

【００４４】次に、第２の熱処理では、貼り合わせによ
り形成した単結晶シリコン薄膜１７の酸化膜１４への密
着度を高めるために、さらに高温で熱処理をおこなう。
この第２の熱処理においては、例えば、１０００℃〜１
２００℃程度の温度の範囲で、好ましくは１１００℃程
度で行なう。これにより、接着面では脱水縮合反応が生
じてより強固な状態で接合されるようになる。

【００４５】なお、上述の熱処理工程においては、窒素
雰囲気あるいは酸素雰囲気中で熱処理を行なうことが好
ましい。この場合において、酸素雰囲気中で第２の熱処
理を行なう場合には、その熱処理中に剥離面の単結晶シ
リコン薄膜１７部分に同時に酸化膜が形成されることに
なる。

【００４６】研磨工程Ｐ１１においては、単結晶シリコ
ン薄膜１７の表面つまり剥離面に残存している凹凸によ
り形成された数ｎｍ〜数十ｎｍの微小な段差を平坦化す
るために研磨処理を行なう。この研磨処理では、化学的
機械的研磨（ＣＭＰ）法を用いて表面を平坦化すると共
に単結晶シリコン薄膜１７の膜厚が所望の膜厚となるよ
うに仕上げる。

【００４７】なお、前述した剥離工程Ｐ１０の第２の熱
処理において酸素雰囲気中で行なった場合には剥離面の
表面に酸化膜が形成されているので、研磨処理に先だっ
てその酸化膜をフッ酸などのエッチング処理によって除
去する。なお、このように酸化膜を形成するのは、剥離
面に残った凹凸を熱酸化を行なうことによって酸化膜内
部に吸収して解消させることができるので、研磨による
負担を軽減することができるからである。

【００４８】このような本実施形態によれば、イオン注
入を行なう単結晶シリコン基板１８の表面にパターン構
造１６を形成する場合でも、イオン注入による阻止能を
調整するイオン注入調整材料として多結晶シリコン膜１
９を必要な領域に設けることにより、１回のイオン注入
を行なうだけで均一な深さにイオン注入層２０を形成す
ることができるようになる。

【００４９】また、イオン注入調整材料として多結晶シ
リコン膜１９を用いることで、パターン部材の多結晶シ
リコン１５と同じ材料としているので、多結晶シリコン
膜１９の厚さを多結晶シリコン１５と同じ膜厚に設定す
ることで上述の目的を達成することができるので、その
膜厚の設定の際に、研磨処理を行なって酸化膜１４ｂが
露出する時点で停止すれば良いので、酸化膜１４ｂをス
トッパとした選択研磨を行なうことにより簡単に設定す
ることができるようになる。

【００５０】（第２の実施形態）図５は本発明の第２の
実施形態を示すもので、以下第１の実施形態と異なる部
分について説明する。すなわち、この実施形態において
は、第１の実施形態において多結晶シリコン膜形成工程
Ｐ４でイオン注入調整材料として形成した多結晶シリコ
ン膜１９に対して、次の研磨工程Ｐ５において酸化膜１
４ｂをストッパとして研磨していることに代えて、酸化
膜１４ｂの面が露出する前つまり、多結晶シリコン膜１
９を全面に所定膜厚だけ残した状態で研磨を停止するよ
うにしたところである。

【００５１】すなわち、図５（ａ）に示すように、多結
晶シリコン膜形成工程Ｐ４において、パターン構造１６
により発生している段差を吸収可能な程度の膜厚で多結
晶シリコン膜１９を全面に渡って形成し、次に、研磨工
程Ｐ５では、多結晶シリコン膜１９の研磨の停止を酸化
膜１４ｂを研磨ストッパとした研磨ではなく、酸化膜１
４ｂの表面に達する前に多結晶シリコン膜１９を所定膜
厚Ｄだけ残存した状態で研磨を停止する（同図（ｂ）参
照）。

【００５２】この場合、研磨により多結晶シリコン膜１
９を膜厚Ｄだけ残存させるためには、ストッパとしての
材料を用いないことから、具体的には研磨時間を調整す
ることにより膜厚を制御することになるが、この制御を
精度良く行なうことができることが前提となるものであ
る。

【００５３】そして、この状態でイオン注入層形成工程
Ｐ６を実施する。この場合においては、多結晶シリコン
膜１９が残存している分だけ注入するイオンの注入深さ
が浅くなるため、この膜厚Ｄを考慮して注入深さ寸法を
設定する必要がある。なお、多結晶シリコン膜１９を全
面に渡って膜厚Ｄだけ厚くなるように残しているので、
第１の実施形態における図４（ａ）の状態に対して、パ
ターン構造１６のパターンの存在の有無にかかわらず全
面に渡って同等に多結晶シリコン膜１９が存在すること
になる。

【００５４】したがって、イオン注入に対する調整を行
なうという点では第１の実施形態と全く同様に作用させ
ることができる。すなわち、イオン注入層形成工程Ｐ６
を実施する場合においては、１回のイオン注入を全面に
行なうことで単結晶シリコン基板１８の内部の所定深さ
に面内で均一にイオン注入層２０を形成することができ
る。

【００５５】そして、多結晶シリコン膜１９の表面が研
磨により十分に平坦に形成されているので、その表面に
支持基板としての単結晶シリコン基板２を貼り合わせる
ことができるので、第１の実施形態における多結晶シリ
コン膜形成工程Ｐ７およびこれに続く研磨工程Ｐ８を省
略することができる。したがって、この後、貼り合わせ
工程Ｐ９に移行して以下第１の実施形態と同様にして工
程を進めることにより半導体基板１１を得ることができ
るようになる。

【００５６】このような第２の実施形態によれば、イオ
ン注入調整材料としての多結晶シリコン膜１９の研磨を
全面に渡って所定膜厚残存させるようにして停止させる
ので、１回のイオン注入によりイオン注入層２０を均一
で平坦に形成することができると共に、貼り合わせに対
する平坦度を確保した状態としているので、平坦化処理
膜を形成するための工程を経ることなく貼り合わせ工程
Ｐ９に移行することができるようになる。これにより、
工程を簡略化することができ、引いてはコスト低減を行
なうことができるようになる。

【００５７】（第３の実施形態）図６は本発明の第３の
実施形態を示すもので、第１の実施形態と異なるところ
は、イオン注入調整材料として高融点金属材料を用いた
ところである。一般に、高融点金属材料はイオン注入に
対する阻止能はシリコン等の半導体よりも高いので、多
結晶シリコンにより形成されたパターン構造１６のパタ
ーン部材に対して同等の阻止能を持たせるために形成す
べき膜厚をパターン部材の膜厚よりも薄く設定すること
ができる。

【００５８】すなわち、調整材料形成工程では、パター
ン構造１６のうちのパターン部材である多結晶シリコン
膜１５が配設されていない凹部となる領域に対応して、
高融点金属材料としてのタングステンシリサイド膜２１
を所定膜厚で形成する。これによって、多結晶シリコン
膜１５を通過するイオンの阻止能とタングステンシリサ
イド膜２１を通過するイオンの阻止能を同等とすること
ができ、第１の実施形態と同様にして、１回のイオン注
入を行なうことにより、単結晶シリコン基板１８の所定
深さに均一で平坦なイオン注入層２０を形成することが
できるようになる。

【００５９】このような第３の実施形態によっても第１
の実施形態と同様の効果を得ることができると共に、膜
厚形成のための所要時間を短くすることができ、工程の
時間短縮をすることができるようになる。

【００６０】（第４の実施形態）図７は本発明の第４の
実施形態を示すもので、第１の実施形態と異なるところ
は、イオン注入調整材料としてフォトレジストを用いた
ところである。フォトレジストは、イオン注入に対する
阻止能はシリコン等の半導体よりも低いので、多結晶シ
リコンにより形成されたパターン構造１６のパターン部
材に対して同等の阻止能を持たせるために形成すべき膜
厚をパターン部材の膜厚よりも厚く設定する必要があ
る。

【００６１】しかし、その反面、フォトレジスト膜は所
定の膜厚に簡単に塗布することができると共に、そのパ
ターニングについても本来的に実施しやすいものである
から、フォトレジストの膜厚を所望の厚さに調整するこ
とによりイオン注入に対する阻止能の度合いの設定を精
度良く行なえるようになる。

【００６２】図７において、調整材料形成工程では、パ
ターン構造１６のうちのパターン部材である多結晶シリ
コン膜１５が配設されていない凹部となる領域に対応し
て、フォトレジストを所定条件で塗布してパターニング
することによりフォトレジスト膜２２を所定膜厚で形成
する。これによって、多結晶シリコン膜１５を通過する
イオンの阻止能とフォトレジスト膜２２を通過するイオ
ンの阻止能を同等とすることができ、第１の実施形態と
同様にして、１回のイオン注入を行なうことにより単結
晶シリコン基板１８の所定深さに均一で平坦なイオン注
入層２０を形成することができるようになる。

【００６３】このような第４の実施形態によっても第１
の実施形態と同様の効果を得ることができると共に、イ
オン注入調整部材の形成のための工程を簡単にすること
ができ、工程の時間短縮をすることができるようにな
る。そして、特に、パターン構造１６のパターン部材と
ししての多結晶シリコン膜１５の膜厚が厚くない場合に
は、形成するフォトレジスト膜２２の膜厚も過大な厚さ
寸法とならないので、容易に適用することができるもの
である。

【００６４】（第５の実施形態）図８は本発明の第５の
実施形態を示すもので、第１の実施形態と異なるところ
は、イオン注入調整部材をパターン構造１６の全面に渡
って形成することで調整を行なうようにしたところであ
る。すなわち、この実施形態においては、上記した各実
施例におけるようなイオン注入調整部材をパターン構造
１６のパターンに対応させて設けるのではなく、図８に
示すように、イオン注入に対する阻止能が高い材料とし
て金属入りのフォトレジスト膜２３を全面に比較的厚く
形成している。

【００６５】これにより、フォトレジスト膜２３による
イオンの阻止能が非常に大きくなるので、その下層に位
置するパターン構造１６のパターン部材としての多結晶
シリコン膜１５の有無の差によるイオンの阻止能の大き
さが誤差の範囲程度となり、結局、このままで高い加速
エネルギーで加速してイオン注入を行なうことにより、
パターン構造１６に影響されることなく、単結晶シリコ
ン基盤１８の内部に均一で平坦なイオン注入層２０を形
成することができるようになる。

【００６６】したがって、このような金属入りのフォト
レジスト膜２３を形成することで、パターニングを行な
うことなく１回のイオン注入を行なうだけでイオン注入
層２０を形成することができ、注入の加速エネルギーが
大きくなることを除いて、形成工程が非常に簡単になる
という効果が得られる。

【００６７】（第６の実施形態）図９は本発明の第６の
実施形態を示すもので、第１の実施形態と異なるところ
は、イオン注入調整部材としては特に何も設けることな
く、イオン注入工程を実施する。ただし、イオン注入を
行なう面が単結晶シリコン基板１８のパターン構造１６
を形成していない平坦な面側から行なうという点で第１
の実施形態とは異なる。

【００６８】この場合、図９に示すように、単結晶シリ
コン基板１８の表面と裏面との平行度を精度良く維持し
ていれば、裏面側から高い加速エネルギーでイオン注入
を行なうことにより、パターン構造１６の近傍の内部に
イオン注入層２０を形成することができるようになる。
そして、この場合において、裏面からイオン注入を行な
うので、パターン構造１６によるイオンの阻止能の差の
影響を受けることがなく、前述の各実施形態におけるよ
うにイオン注入調整材料を設けることなくそのままイオ
ン注入層形成工程を実施することができるようになる。

【００６９】なお、上述の場合においては、形成しよう
とするイオン注入層２０の位置がパターン構造１６に極
近い領域であるから、単結晶シリコン基板１８の略全厚
さ寸法に匹敵する深さにイオンを打ち込む必要がある。
このことは、例えば、単結晶シリコン基板１８の厚さ寸
法を数百μｍ程度と仮定しても、パターン構造１６側か
ら打ち込む場合の加速エネルギーと比較してかなりの程
度の加速エネルギーを要するから、現在の技術では特殊
な装置が必要となるが、他の点においては問題はないの
で、このようなイオン注入が可能であれば工程を簡単化
することができるものである。また、この様にして実施
するイオン注入は、第１の実施形態における研磨工程Ｐ
８の後（図４（ｂ）参照）や、あるいは、貼り合わせ工
程Ｐ９の後（同図（ｃ）参照）に実施することもでき
る。

【００７０】本発明は、上記実施形態にのみ限定される
ものではなく、次のように変形また拡張できる。イオン
注入調整材料としては、第１の実施形態において多結晶
シリコン膜１９を用いたが、これに類するものとしてア
モルファスシリコン膜を形成しても良いし、あるいは、
酸化膜を用いることもできるし、その他のイオン注入に
対する阻止能を有する材料を用いることができる。

【００７１】平坦化処理膜としての多結晶シリコン膜２
１は、必要に応じて設ければ良く、貼り合わせに必要な
平坦度が確保されていれば特に設ける必要はない。ま
た、設ける場合には、多結晶シリコン膜に限らず、他
に、ＰＳＧ，ＢＰＳＧなどの酸化膜を平坦化処理膜とし
て用いることもできる。

【００７２】半導体層用基板は、単結晶シリコン基板１
８以外に、基板上にエピタキシャル層を設けたものを用
いてイオン注入層を形成したり、あるいは多孔質シリコ
ンの上にエピタキシャル層を形成したものを用いて、多
孔質シリコン膜部分にイオン注入層を形成することもで
きる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態を示す概略的な製造工
程の説明図

【図２】ＳＯＩ基板の模式的な縦断側面図

【図３】ＳＯＩ基板の各製造工程における模式的な縦断
側面図（その１）

【図４】ＳＯＩ基板の各製造工程における模式的な縦断
側面図（その２）

【図５】本発明の第２の実施形態を示す図３相当図

【図６】本発明の第３の実施形態を示すイオン注入工程
での模式的な縦断側面図

【図７】本発明の第４の実施形態を示す図６相当図

【図８】本発明の第５の実施形態を示す図６相当図

【図９】本発明の第６の実施形態を示す図６相当図

【図１０】従来例を示す図６相当図

【符号の説明】

１１はＳＯＩ基板（半導体基板）、１２は単結晶シリコ
ン基板（支持基板）、１３は多結晶シリコン膜、１４
ａ，１４ｂは酸化膜、１５は多結晶シリコン膜（パター
ン部材）、１６はパターン構造、１７は単結晶シリコン
薄膜（半導体層）、１８は単結晶シリコン基板（半導体
層用基板）、１９は多結晶シリコン膜（イオン注入調整
材料）、２０はイオン注入層、２１は高融点金属膜（イ
オン注入調整材料）、２２はフォトレジスト膜（イオン
注入調整材料）、２３は金属入りフォトレジスト膜（イ
オン注入調整材料）である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山内 庄一 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内

Claims (16)

【特許請求の範囲】
1. 【請求項１】 半導体層用基板にパターン部材を設けた
   パターン構造を形成すると共にそのパターン構造を形成
   した面側に剥離用のイオン注入層を形成し、支持基板と
   貼り合わせを行なって剥離を行なうことで支持基板上に
   パターン構造および半導体層を設ける半導体基板の製造
   方法において、 前記半導体層用基板の前記パターン構造を形成した面側
   から前記イオン注入層を形成するためのイオン注入を行
   なう場合にそのイオン注入層形成工程に先だって、前記
   パターン構造のパターン部材により前記イオン注入する
   イオン種が阻止される度合いに対応して前記パターン部
   材が配置されていない領域の同イオン種の阻止される度
   合いを同程度とするようにイオン注入調整材料を設ける
   調整材料形成工程を行なうことを特徴とする半導体基板
   の製造方法。
2. 【請求項２】 請求項１に記載の半導体基板の製造方法
   において、 前記調整材料形成工程においては、前記パターン構造の
   パターン材料のイオン阻止能と同等のイオン阻止能を有
   する材料を前記イオン注入調整材料として用いて前記パ
   ターン構造とは電気的に分離された状態に設けることを
   特徴とする半導体基板の製造方法。
3. 【請求項３】 請求項１または２に記載の半導体基板の
   製造方法において、 前記調整材料形成工程は、前記パターン構造が前記パタ
   ーン部材により段差が形成された状態として設けられて
   いる場合には、前記イオン注入調整材料をその段差を解
   消させるように形成することを特徴とする半導体基板の
   製造方法。
4. 【請求項４】 請求項３に記載の半導体基板の製造方法
   において、 前記調整材料形成工程は、前記イオン注入調整材料を前
   記段差が解消するように設けた状態で且つ前記パターン
   構造の面よりも全面に所定膜厚だけ積層された状態に設
   けられることを特徴とする半導体基板の製造方法。
5. 【請求項５】 請求項１ないし４のいずれかに記載の半
   導体基板の製造方法において、 前記調整材料形成工程は、前記イオン注入調整材料とし
   て多結晶シリコンを用いて前記パターン構造と電気的に
   絶縁された状態で形成されることを特徴とする半導体基
   板の製造方法。
6. 【請求項６】 請求項５に記載の半導体基板の製造方法
   において、 前記調整材料形成工程は、 前記半導体層用基板に対して前記パターン構造が形成さ
   れた面側に多結晶シリコン膜を全面に形成する多結晶シ
   リコン膜形成工程と、 この多結晶シリコン膜形成工程により形成された前記多
   結晶シリコン膜を研磨処理を行なって前記段差を解消す
   る研磨工程とを設けていることを特徴とする半導体基板
   の製造方法。
7. 【請求項７】 請求項６に記載の半導体基板の製造方法
   において、 前記イオン注入層形成工程の後に前記調整材料形成工程
   において形成した前記多結晶シリコン膜の表面に、多結
   晶シリコン膜を所定膜厚で形成する多結晶シリコン形成
   工程を設け、 この多結晶シリコン形成工程を経て前記支持基板との貼
   り合わせを行なうことを特徴とする半導体基板の製造方
   法。
8. 【請求項８】 請求項６または７に記載の半導体基板の
   製造方法において、 前記研磨工程においては、前記多結晶シリコン膜を研磨
   する際に多結晶シリコン膜が全面に所定膜厚が残存する
   ように研磨処理を行なうことを特徴とする半導体基板の
   製造方法。
9. 【請求項９】 請求項１に記載の半導体基板の製造方法
   において、 前記調整材料形成工程は、前記パターン構造のパターン
   材料のイオン阻止能よりも小さい阻止能を有するイオン
   注入調整材料を用いていることを特徴とする半導体基板
   の製造方法。
10. 【請求項１０】 請求項９に記載の半導体基板の製造方
    法において、 前記調整材料形成工程は、前記イオン注入調整材料とし
    てフォトレジスト膜を用いることを特徴とする半導体基
    板の製造方法。
11. 【請求項１１】 請求項１に記載の半導体基板の製造方
    法において、 前記調整材料形成工程は、前記パターン構造のパターン
    材料のイオン阻止能よりも大きい阻止能を有するイオン
    注入調整材料を用いていることを特徴とする半導体基板
    の製造方法。
12. 【請求項１２】 請求項１１に記載の半導体基板の製造
    方法において、 前記調整材料形成工程は、前記イオン注入調整材料とし
    て高融点金属膜を用いることを特徴とする半導体基板の
    製造方法。
13. 【請求項１３】 請求項１に記載の半導体基板の製造方
    法において、 前記調整材料形成工程は、前記パターン構造を形成した
    面に全面に前記イオン注入調整材料を形成し、前記パタ
    ーン材料の有無によって生ずるイオン注入深さの差を吸
    収するようにしたことを特徴とする半導体基板の製造方
    法。
14. 【請求項１４】 請求項１３に記載の半導体基板の製造
    方法において、 前記調整材料形成工程は、前記イオン注入調整材料とし
    て注入イオンに対する阻止能が前記パターン材料の阻止
    能よりも高い材料を用いることを特徴とする半導体基板
    の製造方法。
15. 【請求項１５】 請求項１４に記載の半導体基板の製造
    方法において、 前記調整材料形成工程は、前記イオン注入調整材料とし
    てフォトレジストに金属フィラーを混合した材料を用い
    ることを特徴とする半導体基板の製造方法。
16. 【請求項１６】 半導体層用基板にパターン部材を設け
    たパターン構造を形成すると共にそのパターン構造を形
    成した面側に剥離用のイオン注入層を形成し、支持基板
    と貼り合わせを行なって剥離を行なうことで支持基板上
    にパターン構造および半導体層を設ける半導体基板の製
    造方法において、 前記半導体層用基板の前記パターン構造を形成した面と
    反対側の面から前記イオン注入層を形成するためのイオ
    ン注入を行なうことを特徴とする半導体基板の製造方
    法。