JPH11145481A - 半導体基板およびその製造方法 - Google Patents

半導体基板およびその製造方法

Info

Publication number
JPH11145481A
JPH11145481A JP30449097A JP30449097A JPH11145481A JP H11145481 A JPH11145481 A JP H11145481A JP 30449097 A JP30449097 A JP 30449097A JP 30449097 A JP30449097 A JP 30449097A JP H11145481 A JPH11145481 A JP H11145481A
Authority
JP
Japan
Prior art keywords
semiconductor layer
substrate
forming
insulating film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30449097A
Other languages
English (en)
Inventor
Kunihiro Onoda
邦広 小野田
Masaki Matsui
正樹 松井
Shoichi Yamauchi
庄一 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP30449097A priority Critical patent/JPH11145481A/ja
Publication of JPH11145481A publication Critical patent/JPH11145481A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 SOI基板の半導体層として、異なる膜厚の
素子形成領域を設ける構成として素子設計の自由度を向
上する。 【解決手段】 SOI基板1は、支持基板である単結晶
シリコン基板2上に絶縁膜3を介して半導体層としての
素子形成領域4が形成された構成である。素子形成領域
4は、膜厚が厚い領域4aと薄い領域4bとが連結され
た状態に且つ周囲の部分とは絶縁分離された状態に形成
されている。例えば、MOSトランジスタを形成する場
合に、領域4aをソース,ドレイン領域とし、領域4b
をチャネル領域とする。領域4aでは、シリサイド層を
形成するのに十分な膜厚を確保でき、領域4bではチャ
ネル層として利用するのに適した膜厚を維持する構成と
することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、支持基板上に絶縁
膜を介した状態で半導体層が形成された構成の半導体基
板およびその製造方法に関する。
【0002】
【従来の技術】支持基板上に絶縁膜を介して素子形成用
の半導体層を形成してなる半導体基板としては、例え
ば、半導体層として単結晶シリコン薄膜を設ける構成の
SOI(Silicon On Insulator)基板がある。これは、
支持基板となるシリコン基板上に酸化膜が形成され、そ
の上に単結晶シリコン薄膜が形成された構造を有するも
ので、このような半導体基板を用いることにより、支持
基板との間の絶縁分離工程を別途に実施する必要がなく
なり、分離性能が良く、高い集積度で単結晶シリコン薄
膜に素子を形成して集積回路を形成することができるも
のである。
【0003】この場合、SOI基板に設けている単結晶
シリコン薄膜の製造方法としては、従来より、例えば、
支持基板の表面に絶縁膜としての酸化膜等を形成し、こ
れに単結晶シリコン基板を貼り合わせて密着状態とし、
この単結晶シリコン基板を膜厚を僅かに残して研磨によ
り除去することで支持基板の酸化膜上に単結晶シリコン
薄膜として形成する方法がある。
【0004】また、最近では、以下の3段階の工程を経
て製造するようにした半導体薄膜製造技術が特開平5−
211128号に開示されている。以下に、その製造方
法について簡単に説明する。
【0005】まず、第1段階として、半導体基板中に水
素ガスもしくは希ガスをイオン化して所定のエネルギー
で加速して注入することにより、半導体基板の表面から
所定深さに注入イオンが分布するようにしてイオン注入
層を形成する。次に、第2段階として、この半導体基板
1のイオン注入をした側の面に、少なくとも1つの剛性
材料から形成された支持基板を貼り合わせなどの方法に
より結合させる。この場合、支持基板は、半導体製の基
板を用いることが可能で最終的にSOI基板を形成させ
るという点では、酸化膜のような絶縁膜を成膜させた状
態としておくことが望ましい。
【0006】次に、第3段階として、半導体基板および
支持基板を結合させた状態で熱処理を施すことにより、
イオン注入層に形成されるマイクロボイド(微小気泡)
部分を境界として半導体基板と薄膜部分とが分離するよ
うに剥離させ、これにより支持基板上に絶縁膜を介して
単結晶シリコン薄膜が接着された構造のSOI基板が形
成される。
【0007】実際には、この剥離された面には、数nm
程度の凹凸が存在するため、この剥離面に化学的機械的
研磨(CMP)法により研磨処理を行なって単結晶シリ
コン薄膜の表面を平坦に仕上げると共に、所定膜厚(例
えば、0.1μm)となるように調整してSOI基板と
して形成されるものである。
【0008】上記の方法によれば、前述した貼り合わせ
と研磨により単結晶シリコン薄膜を形成する場合に比べ
て、膜厚の制御が行ない易く、極めて薄い単結晶シリコ
ン薄膜を形成することが可能となる。加えて、貼り合わ
せた単結晶シリコン基板をほとんど研磨により除去する
前述の方法に比べて、短時間で精度良く形成することが
できるという利点がある。
【0009】
【発明が解決しようとする課題】ところで、上述のよう
な構成の半導体基板においては、単結晶シリコン薄膜
を、基板の全面に渡って均一な膜厚で形成した構成のも
のが一般的であり、したがって、この単結晶シリコン薄
膜に素子を形成する場合には、均一な膜厚で可能な範囲
内で設計を行なって作り込んでいく必要があり、素子形
成工程においては、設計上での制約を受ける場合があっ
た。
【0010】このような事情が発生する一例としては、
上述したように膜厚数十nm程度の単結晶シリコン薄膜
を有するSOI基板を用いて高速動作を目的としたMO
Sトランジスタを形成する場合に、チャネル領域の膜厚
としては適した膜厚であるが、ソース,ドレイン領域に
低抵抗電極材料であるシリサイドを形成して電気的接続
を行なう構成を採用しようとした場合に、単結晶シリコ
ン薄膜の膜厚が薄いことに起因して発生する不具合があ
る。
【0011】これは、ソース,ドレイン領域の単結晶シ
リコン薄膜の表面にシリサイド用の金属を形成した後
に、シリサイドを形成するための熱処理を行なうと、単
結晶シリコン薄膜の膜厚が数十nm程度しかない場合に
は、シリサイドを形成する金属膜に対して十分なシリコ
ンが供給されなくなるため、シリサイドが凝集しやすく
なり、これによって抵抗が増大したり、あるいはボイド
が発生するという不具合である。
【0012】本発明は、上記事情に鑑みてなされたもの
で、その目的は、支持基板上に絶縁状態で形成する半導
体層に対して、素子設計上での制約を少なくして設計の
自由度の向上を図ることができるようにした半導体基板
を提供すると共に、その半導体基板の製造方法を提供す
ることにある。
【0013】
【課題を解決するための手段】請求項1の発明によれ
ば、支持基板上に絶縁膜を介して形成する半導体層を他
の領域と電気的に分離されるように絶縁膜により島状に
区画した状態に設け、その半導体層の下層に位置する絶
縁膜を部分的に膜厚が異なる複数の領域から形成するこ
とにより、半導体層を、絶縁膜の異なる膜厚の領域に対
して、領域毎に異なる膜厚を有するように形成したの
で、その半導体層に素子を形成するにあたって、その形
成しようとする素子に適した半導体層の膜厚を選定して
集積化を図ることができるので、素子形成に対する設計
の自由度が向上し、集積化する際に形成しようとする素
子の制約を少なくすることができ、全体として形成しよ
うとする半導体装置の高機能化を図ることができるよう
になる。
【0014】請求項2の発明によれば、半導体層を面内
で絶縁分離した複数の素子形成領域を設けるので、あら
かじめ絶縁分離する領域の半導体層の膜厚を薄く形成す
ることにより、簡単に絶縁分離した複数の素子形成領域
を設けた半導体基板として用いることができるようにな
る。
【0015】請求項3の発明によれば、半導体層として
形成する素子形成領域を、ひとつの素子形成領域内で異
なる膜厚の部分を有するように形成したものを設けてい
るので、素子形成を行なう上で構造的に必要となる各部
の膜厚に対応して素子を設けることができ、素子を設計
する上で部分的に必要な膜厚を最適な膜厚に設定して形
成することができるようになり、設計の自由度の向上を
図れると共に、形成する素子の電気的特性の向上を図る
ことができるようになる。
【0016】請求項4の発明によれば、半導体層を複数
の素子形成領域の間で異なる膜厚となるように形成して
いるので、個々の素子に必要な膜厚を所望の膜厚に設定
して形成することができるようになり、膜厚の異なる素
子を混在した状態に形成することができ、設計の自由度
の向上を図ることができるようになる。
【0017】請求項5の発明によれば、半導体層の各素
子形成領域は、選択酸化膜により絶縁分離されているの
で、各素子形成領域毎に独立して対応する素子を形成す
ることができるようになる。
【0018】請求項6の発明によれば、素子形成領域
が、MOSトランジスタ形成用に対応させたものとし
て、ソース,ドレイン領域がチャネル領域よりも膜厚が
厚くなるように形成されているので、ソース,ドレイン
領域にシリサイド層を形成する場合に、シリサイド層と
してチャネル領域と同等の膜厚では十分なシリサイド層
を形成することができない条件であっても、シリサイド
が凝集するなどの不具合を発生することなく十分なシリ
コンの供給が行なえるので、電気的特性の良好なMOS
トランジスタを形成することができるようになる。
【0019】請求項7の発明によれば、支持基板上に絶
縁膜を介して形成する半導体層を他の領域と電気的に分
離されるように絶縁膜により島状に区画した状態に設
け、その半導体層の下層に位置する支持基板との間に平
坦化処理用の膜を形成して部分的に膜厚が異なる複数の
領域を形成することにより、半導体層を、絶縁膜の異な
る膜厚の領域に対して、領域毎に異なる膜厚を有するよ
うに形成したので、その半導体層に素子を形成するにあ
たって、その形成しようとする素子に適した半導体層の
膜厚を選定して集積化を図ることができるので、素子形
成に対する設計の自由度が向上し、集積化する際に形成
しようとする素子の制約を少なくすることができ、全体
として形成しようとする半導体装置の高機能化を図るこ
とができるようになる。
【0020】請求項8の発明によれば、上述したような
半導体層の膜厚が異なるように形成された半導体基板を
製造する場合において、段差形成工程では、半導体層用
基板に半導体層となる部分を残して他の領域をエッチン
グして異なる深さ寸法の段差部を形成し、絶縁膜形成工
程では、エッチングされた表面に絶縁膜を形成し、イオ
ン注入層形成工程では、絶縁膜を介して半導体層用基板
の表面にイオン注入を行なうことにより半導体層に対応
した所定深さの平面内に剥離用のイオン注入層を形成
し、続く平坦化処理工程では、半導体層用基板のイオン
注入層を形成した側の面の段差を平坦化するように処理
し、この後、貼り合わせ工程および剥離工程を実施する
ことにより、支持基板と前記半導体層用基板とを貼り合
わせた状態で熱処理を行なってイオン注入層部分で剥離
して半導体層を形成する。これにより、簡単な工程を経
ることにより上述した半導体基板を得ることができるよ
うになる。
【0021】請求項9の発明によれば、上述の場合にお
いて、剥離工程に続いて、選択酸化工程を実施すること
により、半導体層を所望の素子形成領域に対応して絶縁
膜に達するように酸化膜を形成して絶縁分離するので、
半導体層を必要な素子形成領域毎に絶縁分離した状態と
することができ、この場合に、例えば、分離領域に対応
する部分の半導体層の膜厚を薄く形成しておくことによ
り、簡単に素子形成領域間を絶縁分離することができる
ようになる。
【0022】請求項10の発明によれば、剥離工程に続
いて、分離エッチング工程を実行することにより、半導
体層を所望の素子形成領域に対応して絶縁分離するため
に分離領域に対応する部分をエッチングにより除去する
ので、半導体層を必要な素子形成領域毎に絶縁分離した
状態とすることができ、この場合に、例えば、分離領域
に対応する部分の半導体層の膜厚を薄く形成しておくこ
とにより、簡単に素子形成領域間を絶縁分離することが
できるようになる。
【0023】請求項11の発明によれば、剥離工程に続
いて研磨工程を実施することにより、剥離面に露出する
半導体層を絶縁膜が露出するまで研磨してその露出した
絶縁膜の面よりも深い領域まで形成されている半導体層
を素子形成領域として絶縁分離することができるように
なる。なお、この場合に、剥離面を研磨する工程を設け
ている場合には、その剥離面処理の研磨工程に続けて連
続的に行なうことにより半導体層を絶縁分離することが
できるので、工程数を少なくして簡単に形成することが
できるようになる。
【0024】請求項12の発明によれば、段差形成工程
の後に形成する絶縁膜を熱酸化膜としたので、最終的に
半導体層として設けた領域がこの熱酸化膜により支持基
板側と絶縁された状態として形成することができ、電気
的に優れた絶縁状態を得ることができるようになる。
【0025】請求項13の発明によれば、イオン注入層
形成工程として、半導体層用基板の表面に段差に応じた
イオン注入調整材料を形成してイオン注入に対するイオ
ン阻止能を面内に渡って同等となるようにする調整材料
形成工程およびそのイオン注入調整材料が形成された面
にイオン注入を行なうことによりイオン注入層を形成す
るイオン注入工程を設けているので、イオン注入を行な
う面に段差がある場合でも、1回のイオン注入を行なう
ことにより所定深さの面内にイオン注入層を形成するこ
とができるようになる。
【0026】請求項14の発明によれば、イオン注入層
形成工程として、段差形成工程において形成された半導
体層用基板の表面の段差のレベルが同じ部分を残して他
の領域にマスク部材を形成するマスク部材形成工程およ
びそのマスク部材が形成された表面から所定深さにイオ
ン注入層を形成するようにイオン注入を行なうイオン注
入工程を、段差のレベルが異なる領域に対応して繰り返
し実施することにより所定深さの面内にイオン注入層を
形成するので、例えば、フォトレジストなどをマスク部
材として用いる簡単な方法によりイオン注入層を形成す
ることができるようになる。
【0027】請求項15の発明によれば、平坦化処理工
程として、平坦化処理膜形成工程により半導体層用基板
の段差を形成した表面に平坦化処理膜を形成し、この平
坦化処理膜を研磨工程により研磨して表面を平坦に形成
するので、貼り合わせ工程において十分に貼り合わせ可
能な平坦な面を得ることができるようになり、確実に支
持基板との接合を行なうことができるようになる。
【0028】請求項16の発明によれば、イオン注入層
形成工程として、絶縁膜形成工程により半導体層用基板
の段差が形成された表面に絶縁膜が形成された状態の表
面に対してそのままイオン注入を行なうことにより、段
差のレベルに対応した領域毎に深さの異なるイオン注入
領域を形成しておき、この状態で貼り合わせ工程および
剥離工程を実施したときに剥離面に現れる段差を、次の
平坦化研磨工程により研磨を行なって平坦化するので、
イオン注入層形成工程に先立つ工程数を少なくして簡単
に形成することができるようになる。
【0029】請求項17の発明によれば、前述したよう
な半導体層の膜厚が異なるように形成された半導体基板
を製造する場合において、段差形成工程では、半導体層
用基板に半導体層となる部分を残して他の領域をエッチ
ングして異なる深さ寸法の段差部を形成し、絶縁膜形成
工程では、エッチングされた表面に絶縁膜を形成し、平
坦化処理工程では、半導体層用基板に形成されている段
差を平坦化するように処理し、この後、貼り合わせ工程
で支持基板と貼り合わせた状態とし、平坦化研磨工程に
では、半導体層用基板側から基板を研磨して所望の膜厚
の半導体層が残存するように形成することにより、半導
体層を設けた状態の半導体基板を得ることができるよう
になる。
【0030】
【発明の実施の形態】(第1の実施形態)以下、本発明
の第1の実施形態について図1ないし図6を参照しなが
ら説明する。図1は半導体基板であるSOI基板1の模
式的断面を示すもので、ここではMOSトランジスタ形
成用のものを例にとって示している。SOI基板1は、
支持基板としての単結晶シリコン基板2上に絶縁膜とし
てのシリコン酸化物など(製造上の都合で必要に応じて
多結晶シリコン膜なども用いた構成とする)からなる絶
縁膜3が形成されている。
【0031】この絶縁膜3の表面には、MOSトランジ
スタを形成するための半導体層として単結晶シリコンに
よりなる素子形成領域4が島状に設けられていて、その
周囲には絶縁膜3の表面が露出するように形成されてい
る。素子形成領域4は、MOSトランジスタの構造に対
応して形成されており、そのソース,ドレインとなる領
域4aは膜厚が厚く(例えば100nm程度)形成さ
れ、チャネルとなる領域4bは膜厚が薄く(例えば50
nm程度)形成されている。
【0032】図2は、このような構成のSOI基板1を
用いてMOSトランジスタ5を形成した場合の模式的な
断面を示すもので、素子形成領域4のチャネル領域4b
にはp型あるいはn型の不純物が導入された状態に形成
され、その表面にはゲート酸化膜6が形成されると共に
多結晶シリコンからなるゲート電極7が形成されてい
る。ゲート電極7のソース領域およびドレイン領域と対
向する部分には絶縁膜からなるサイドウォール8が形成
されている。
【0033】ソース,ドレイン領域4aには、チャネル
領域4bとは反対の導電型の不純物が導入されており、
その表面側にはゲート電極7,サイドウォール8および
絶縁膜3をマスク部材として形成されたシリサイド層9
が設けられている。このシリサイド層9は、低抵抗化を
図るためのもので、ここでは60nm程度の深さまで形
成されている。この場合、シリサイド層9は、チタン、
タングステン、コバルト、ニッケルなどの高融点金属と
シリコンとを熱処理により化合させて形成している。
【0034】全面を覆うように酸化膜などのパッシベー
ション膜10が形成され、上述したシリサイド層9部分
には開口部が形成され、ソース,ドレイン領域4aと電
気的接触をとるためのアルミニウム電極11がパターニ
ングされている。なお、ゲート電極7に対しては、図示
しない別の部分で電気的接続が取られるようになってい
る。
【0035】上記構成の場合に、素子形成領域4のソー
ス,ドレイン領域4aは、チャネル領域4bの深さ寸法
に比べて深く形成されているので、シリサイド層9を形
成する際に、十分にシリコンが供給されるのでシリサイ
ドの凝集の発生がなくなり、抵抗の増大やボイドの発生
を抑制することができるようになる。また、この場合
に、チャネル領域4bの深さ寸法はソース,ドレイン領
域4aの深さ寸法の制約を受けることなく独自に設定す
ることができるので、素子の電気的特性を損なうことな
くシリサイド層9を形成することができる。
【0036】次に、上記したSOI基板1の製造方法に
ついて図3ないし図6も参照して説明する。図3は製造
工程の流れを概略的に示すもので、図4および図5は各
製造工程における模式的な断面を示すものである。ま
ず、半導体層としての素子形成領域4を形成するための
半導体層用基板である単結晶シリコン基板12に対し
て、次のようにして段差形成工程としてのパターンエッ
チング工程P1および熱酸化工程P2を実施する。
【0037】パターンエッチング工程P1では、図4
(a)に示すように、単結晶シリコン基板12の表面に
凹部12a,12bを形成する。これは、凸状となって
残る部分12cが素子形成領域4のソース,ドレイン領
域4aとなるもので、この部分を残すようにフォトリソ
グラフィ処理によってマスク部材をパターニングしてド
ライエッチングなどの方法を用いて所定深さ寸法までエ
ッチングを行なって形成する。次に、熱酸化工程P2で
は、通常の熱酸化を行なうことにより、エッチングによ
り凹凸が形成された単結晶シリコン基板12の表面に熱
酸化膜13を所定膜厚で形成する(同図(b)参照)。
【0038】この後、単結晶シリコン基板12の内部の
所定深さの同一面内に剥離用のイオン注入層14(同図
(c)参照)を形成するために、これに先だって、次の
ような前処理工程を行なう。すなわち、この実施形態に
おいては、イオン注入層14を1回のイオン注入により
形成すべく、イオン注入調整部材を設ける調整部材形成
工程を行なう。
【0039】この調整部材形成工程としては、多結晶シ
リコン膜形成工程P3を実施して、多結晶シリコン膜1
5を全面に形成して所定の領域のみを残すように除去す
る。この場合、イオン注入調整部材としての多結晶シリ
コンは、図4(a)に示す単結晶シリコン基板12の表
面からイオン注入を行なった場合に生ずる凹凸の段差に
応じた注入深さの差を無くすように設けるもので、基板
と同じシリコンを材料としているので、ほぼ同じイオン
注入阻止能を有する。このことを利用して、単結晶シリ
コン基板12に形成した凹部12a,12bと同じ深さ
まで多結晶シリコン膜15を残すように除去してパター
ニングする(同図(b)参照)。
【0040】そして、イオン注入層形成工程P4では、
上述のようにしてパターニングで形成したイオン注入調
整材料の上から水素イオン(プロトン)あるいは希ガス
のイオンを所定深さに所定量だけ注入し、イオン注入層
14を形成する(同図(c)参照)。この場合、水素イ
オンを注入することを前提とし、そのイオン注入量は、
1×1016atoms/cm以上とし、好ましくは5×1
16atoms/cm以上程度とする。また、加速電圧は
注入するイオン種が単結晶シリコン基板12の凹部12
aの面よりも所定深さだけ進入した位置にイオン注入層
14が形成されるように設定する。
【0041】次に、多結晶シリコン膜剥離工程P5で
は、イオン注入調整材料として用いた多結晶シリコン膜
15をエッチングにより除去し、熱酸化膜13の表面を
露出させるようにする(同図(d)参照)。続けて、平
坦化処理工程として、酸化膜形成工程P6および研磨工
程P7を実施する。
【0042】酸化膜形成工程P6では、単結晶シリコン
基板12に形成している熱酸化膜13の表面にCVD法
などにより平坦化処理用の膜としての酸化膜16を形成
する(同図(d)参照)。この酸化膜16の膜厚は、少
なくとも単結晶シリコン基板12に形成されている凹部
12aの段差の寸法以上となるように設定し、続く研磨
工程P7では酸化膜16を研磨することにより段差をな
くした平坦な面に形成する(同図(e)参照)。これに
より、絶縁膜3が熱酸化膜13および研磨された酸化膜
16により形成される。
【0043】続いて、貼り合わせ工程P8では、上述の
ようにして形成した単結晶シリコン基板12の絶縁膜3
の表面に支持基板としての単結晶シリコン基板2を、親
水化処理を行なった上で、貼り合わせる(図5(a)参
照)。なお、この貼り合わせに先だって行なう親水化処
理においては、例えば、硫酸(HSO)と過酸化水
素水(H)とを4:1で混合した溶液中で90℃
〜120℃に保持した状態で洗浄を行なった後、純水洗
浄を順次行ない、スピン乾燥により基板表面に吸着する
水分量を制御した状態として両者を貼り合わせて密着さ
せる。これにより、2枚の単結晶シリコン基板2,12
はそれぞれの表面に形成されたシラノール基および表面
に吸着した水分子の水素結合によって接着される。
【0044】この後、剥離工程P9では、貼り合わせた
単結晶シリコン基板2,12を2段階に分けて熱処理を
行なう。すなわち、第1の熱処理では、400℃〜60
0℃の範囲で、例えば500℃程度で熱処理を行なうこ
とにより、単結晶シリコン基板12に形成しているイオ
ン注入層14の部分つまり水素の高濃度領域層部分に、
欠陥が集中されて単結晶シリコン基板12の表層側に単
結晶シリコン薄膜17が分離するようにして剥離する。
また、この熱処理で、単結晶シリコン基板12の絶縁膜
3と支持基板2との接着部分では、脱水縮合反応が生じ
て両者の接着強度が高くなる。
【0045】これにより、単結晶シリコン基板2上に絶
縁膜3を介した状態で素子形成領域4を含んだ単結晶シ
リコン薄膜17を形成した構造を得ることができる。な
お、このようにして得られた単結晶シリコン薄膜17の
表面は、イオン注入層14の剥離面であるから、数nm
から数十nm程度の凹凸が生じており、このような段差
は後工程で必要に応じて平坦な面となるように処理する
必要がある。
【0046】次に、第2の熱処理では、貼り合わせた絶
縁膜3と単結晶シリコン基板2との間の密着度を高める
ために、さらに高温で熱処理を行なう。この第2の熱処
理の処理温度は、例えば、1000℃〜1200℃程度
の範囲で、好ましくは1100℃程度で行なう。これに
より、接着面では、脱水縮合反応が生じて両者はより強
固な状態で接合されるようになる。
【0047】なお、上述の熱処理工程においては、窒素
雰囲気中あるいは酸素雰囲気中において熱処理を行なう
ことが好ましい。そして、酸素雰囲気中で第2の熱処理
を行なう場合には、その熱処理中に剥離面の単結晶シリ
コン薄膜17部分に同時に酸化膜が形成されることにな
る。この場合、酸化膜が形成される過程で、上述した単
結晶シリコン薄膜17の剥離表面に残っている凹凸が吸
収されるようになるので、この酸化膜をエッチングによ
り剥離することで剥離表面の平坦度は改善される。
【0048】さて、次の研磨工程P10では、単結晶シ
リコン薄膜17の表面に残る微小な凹凸による段差およ
びイオン注入層形成工程P4の実施時に発生している欠
陥層を除去すべくCMP(化学的機械的研磨)法などに
より研磨処理を行なう(同図(b)参照)。このとき、
研磨により除去する単結晶シリコン薄膜17の膜厚は、
基板側に残る素子形成領域4におけるチャネル領域4b
部分の膜厚が必要な膜厚となるように制御しながら行な
う。なお、この研磨工程P10の終了時点では、半導体
層としての単結晶シリコン薄膜17は、多数の素子形成
領域4として設けられるが、この状態では隣接する素子
形成領域4同士が表層部分において連結した状態に形成
されている。
【0049】この場合、前述したように、第2の熱処理
において酸素雰囲気中で行なうことにより剥離面に酸化
膜を形成した場合には、これによって凹凸が吸収される
と共に研磨に要する膜厚を除去したことになるので、研
磨開始時点であらかじめ凹凸を吸収するように研磨した
のと同等の効果を得ることができ、研磨量を少なくする
ことができて、研磨の制御性を高めることができるよう
になる。
【0050】次に、選択酸化膜形成工程P11では、素
子形成領域4と他の素子形成領域4とを絶縁分離するた
めに、選択酸化つまりLOCOS膜18を形成する。こ
れは、一般的に行なわれる方法で、素子形成領域4の表
面部分をシリコン窒化膜などを設けて酸化しないように
マスクし、その状態で熱酸化処理を行なうことにより、
素子形成領域4間の分離領域の単結晶シリコン薄膜17
のみを選択的に酸化してLOCOS膜18を形成するこ
とにより分離するものである。
【0051】この場合に、LOCOS膜18を形成する
領域の単結晶シリコン薄膜17の膜厚は分離用として薄
く形成されているので、簡単に絶縁分離した構造を形成
することができるようになる。これによって、図1に示
したものと同等のSOI基板1Aを形成することができ
る。
【0052】このような本実施形態によれば、SOI基
板1Aとして、支持基板としての単結晶シリコン基板2
上に絶縁膜3を介した状態で領域に応じて膜厚の異なる
素子形成領域4を周囲と絶縁状態となるように形成した
ので、その素子形成領域4中に種々の素子を形成する場
合に、その素子の構造に対応して領域毎に適した膜厚の
素子形成領域4とすることができ、素子形成の自由度を
高めることができるようになる。
【0053】また、素子形成領域4をソース,ドレイン
領域4aの膜厚を厚く、チャネル領域4bの膜厚を薄く
形成したので、チャネル領域4bの膜厚の制約を受ける
ことなくソース,ドレイン領域4aにおいてシリサイド
層9を形成することができるようになり、シリサイドの
凝集の発生を抑制して低抵抗の特性の良好なものを得る
ことができるようになる。そして、このようなSOI基
板1Aを上記したような工程P1〜P11を経て製造す
るようにしたので、特殊な工程を付加することなく簡単
な工程を経ることにより形成することができるようにな
る。
【0054】なお、上記実施形態においては、最終工程
である選択酸化膜形成工程P11では、LOCOS膜1
8を形成することにより素子形成領域4間を絶縁分離す
るようにしたが、これに限らず、例えば、対応する領域
の単結晶シリコン薄膜17を部分的にエッチング除去す
ることにより、図6に示すようなメサ状の素子形成領域
4を形成することでも絶縁分離することができ、これに
よって図1に示したSOI基板1と同等のSOI基板1
Bを得ることができる。
【0055】また、上記実施形態においては、平坦化処
理材料としてCVD法により形成する酸化膜16のみと
したが、これ以外に、酸化膜と多結晶シリコン膜とを積
層した構成としてその多結晶シリコン膜を研磨すること
により平坦化する工程とすることもできる。
【0056】(第2の実施形態)図7および図8は、本
発明の第2の実施形態を示すもので、第1の実施形態と
異なるところは、SOI基板1に代えてSOI基板19
を設けたところで、これは、図8(c)に示す構成つま
り図1に示したものと同等のSOI基板19を形成する
ようにしたところである。すなわち、この実施形態にお
けるSOI基板19においては、絶縁分離を行なうため
にLOCOS膜18を形成するのではなく、隣接する素
子形成領域4間を直接絶縁膜3により分離した構成とし
ているところが異なる。
【0057】図7および図8は製造工程の模式的断面を
示すもので、以下、これらの図を参照して製造過程につ
いて説明する。工程的には、内容が多少異なるが項目は
略同じであり、最終段階での選択酸化膜形成工程P11
は実施する必要がない。まず、パターンエッチング工程
P1では、第1の実施形態と同様に所望の領域に凹部を
設けて段差を形成する。
【0058】このとき、例えば、絶縁分離を行なう領域
に対応する部分のエッチング深さd1は、素子形成領域
4のチャネル領域4bに対応する部分のエッチング深さ
d2に比べて深くなるように(d1>d2)形成する
(図7(a)参照)。また、このように異なる深さとな
るようにエッチングをする場合には、深さに応じてフォ
トリソグラフィ処理によってマスクパターンを形成し、
ドライエッチング処理を行なうことにより形成する。
【0059】この後、熱酸化工程P2を経てエッチング
面に熱酸化膜13を形成し、多結晶シリコン膜形成工程
P3において、イオン注入調整部材としての多結晶シリ
コン膜15を形成する(同図(b)参照)。この場合、
パターニングする多結晶シリコン膜15の膜厚は、エッ
チング深さd1,d2のそれぞれに応じて異なるように
形成する。
【0060】これは、それぞれの領域のシリコンの厚さ
が異なることに起因して次の工程であるイオン注入層形
成工程P4においてイオンの阻止能が異なるからであ
る。ここで、多結晶シリコンはシリコンとほぼ同等のイ
オン阻止能を有するから、多結晶シリコン膜15を全面
に形成した後に、単結晶シリコン基板12の表面が凹凸
のない平面状態となるように多結晶シリコン膜15をエ
ッチング処理して除去することで面内でほぼ同等な阻止
能となる状態に形成することができる。つまり、単結晶
シリコン基板12の表面の凹部を平坦になるように多結
晶シリコン膜15a,15bなどで埋めるように形成す
るのである。
【0061】なお、多結晶シリコン膜15が凹部を平坦
に埋めるように形成する方法以外に、上述の原理にした
がって、例えば、多結晶シリコン膜15を単結晶シリコ
ン基板12の表面に形成した状態で、研磨を行なうこと
により凹部だけではなく、全面に残した状態で研磨を停
止しておくことでも同等のイオンの阻止能を得ることが
できる。
【0062】この後、イオン注入層形成工程P4を実施
して1回のイオン注入を行なうことにより、所定深さに
イオン注入層14を形成し(同図(c)参照)、多結晶
シリコン膜剥離工程P5で多結晶シリコン膜15を剥離
する。続いて、酸化膜形成工程P6にて形成した酸化膜
16(同図(d)参照)を研磨工程P7で研磨して平坦
な面を形成する(同図(e)参照)。続いて、貼り合わ
せ工程P8で、支持基板としての単結晶シリコン基板2
と貼り合わせ(図8(a)参照)、剥離工程P9で熱処
理を行なうことによりイオン注入層14部分での剥離を
行なう(同図(b)参照)。
【0063】次に、研磨工程P10において、剥離され
た面を前述同様にして研磨処理を行なうが、この研磨処
理では、研磨する単結晶シリコン薄膜17の面に対し
て、絶縁膜3をストッパとして研磨する。すなわち、単
結晶シリコン薄膜17を研磨するうちに絶縁膜3の一部
が露出してくると、その絶縁膜3を同時に研磨すること
になるが、シリコンとは材質が異なることに起因して研
磨速度が異なると共に、研磨による発熱量が増大するの
で、この発熱量の増大を温度変化として検出することに
より研磨処理を停止することができる。これにより、単
結晶シリコン薄膜17の膜厚が薄い部分が研磨により除
去され、素子形成領域4毎に絶縁膜3で分離された状態
に形成されるようになる(同図(c)参照)。
【0064】このような第2の実施形態によれば、パタ
ーンエッチング工程P1において異なる深さにエッチン
グ処理を行なって段差を形成しておくことにより、第1
の実施形態において設けた最終工程である選択酸化膜形
成工程を不要として、研磨工程P10を実施したときに
絶縁膜3を研磨ストッパとして用いることにより絶縁分
離することができるようになる。
【0065】また、第2の実施形態によれば、異なる段
差を有する場合でもイオン注入調整部材として下地の単
結晶シリコン基板12とほぼ同じイオン阻止能である多
結晶シリコン膜15を用いるので、凹部を埋めるように
平坦に多結晶シリコン膜15を形成することで1回のイ
オン注入でイオン注入層14を形成することができるよ
うになる。
【0066】(第3の実施形態)図9および図10は本
発明の第3の実施形態を示すもので、第2の実施形態と
異なるところは、イオン注入層を形成せずにSOI基板
19を製造するようにしたところである。図9はその製
造工程の流れを概略的に示すものであり、図10は各工
程における模式的断面を示している。
【0067】まず、パターンエッチング工程P1では、
第2の実施形態と同様に、半導体層用基板としての単結
晶シリコン基板12の表面にエッチング処理を行なっ
て、素子形成領域4の形状に対応した凹部となるように
必要な段差を設けるようにする(図10(a)参照)。
次に、単結晶シリコン基板12の段差を有する表面に対
して、熱酸化工程P2にて熱酸化膜13を形成すると共
に、酸化膜形成工程P6にてCVD法などにより平坦化
処理用の酸化膜16を形成し、続く研磨工程P7にて表
面の凹凸がなくなるまで研磨して平坦な面となるように
して絶縁膜3を形成する(同図(b)参照)。
【0068】次に、貼り合わせ工程P8において、単結
晶シリコン基板12に形成した絶縁膜3の面に支持基板
としての単結晶シリコン基板2を貼り合わせ(同図
(c)参照)、この状態としてから研磨工程P11によ
り、単結晶シリコン基板12の裏面側から研磨を行な
い、不要な部分を除去することにより素子形成領域4を
残した状態となるようにする(同図(d)参照)。この
場合、研磨処理の停止検出は、前述同様にして絶縁膜3
をストッパとして利用することができる。これによっ
て、SOI基板19を形成することができる。
【0069】なお、上述のようにしてSOI基板19を
形成する際に、貼り合わせ工程P8において貼り合わせ
を行なった面の結合力を高めるために、熱処理を必要に
応じて行なうと良い。また、熱酸化工程P2は必要に応
じて行なえば良く、電気的特性の面からは熱酸化膜を設
けることが好ましく、特性面で必要ない場合にはこの熱
酸化工程P2を省略することができる。
【0070】このような第3の実施形態によれば、イオ
ン注入層形成工程を不要とすることにより、これに関連
した工程についても工程数を少なくすることができ、半
導体層用基板である単結晶シリコン基板12は研磨によ
り消費するが、全体として簡単な工程を経ることにより
SOI基板19を得ることができるようになる。
【0071】(第4の実施形態)図11ないし図13は
本発明の第4の実施形態を示すもので、第2の実施形態
と異なるところは、イオン注入層形成工程P4に先立っ
てイオン注入調整材料としての多結晶シリコン膜を設け
る調整材料形成工程としての多結晶シリコン膜形成工程
P3を実施しないところである。
【0072】図11は工程の概略を示し、図12および
図13は各工程での模式的断面を示している。パターン
エッチング工程P1では、第2の実施形態と同様にし
て、半導体層用基板としての単結晶シリコン基板12に
対して、エッチング処理を行なって異なる深さの凹部1
2c,12d,12eを形成し(図12(a))、続く
熱酸化工程P2では、熱酸化処理を行なって熱酸化膜1
3を形成する(同図(b)参照)。
【0073】続いて、イオン注入層形成工程P4では、
単結晶シリコン基板12の熱酸化膜13を介してイオン
注入を行なう。この場合、単結晶シリコン基板21内に
形成されるイオン注入層20は、表面に形成されている
凹部12c,12d,12eの深さに応じて異なる深さ
に形成されることになるので、表面の段差の形状を反映
するように領域に応じて深さの異なるイオン注入層20
a,20b,20cが形成されるようになる(同図
(c)参照)。この場合、イオン注入層20a〜20c
を形成するに際しては、一番浅い位置に形成されるイオ
ン注入層20cの深さが、最終的に形成しようとする単
結晶シリコン薄膜17の膜厚と同等以上程度となるよう
に設定する。
【0074】次に、第2の実施形態と同様にして、酸化
膜形成工程P6により、平坦化処理膜としての酸化膜1
6をCVD法などにより形成し、研磨工程P7により、
研磨を行なって表面を平坦化し絶縁膜3を形成する(同
図(d)参照)。続いて、貼り合わせ工程P8により、
支持基板としての単結晶シリコン基板2と貼り合わせ
(図13(a)参照)、剥離工程P9によりイオン注入
層20a〜20cの面で剥離を行ない単結晶シリコン薄
膜21を形成する。
【0075】このとき、単結晶シリコン薄膜21の剥離
面は、イオン注入層20a〜20cが段差を有する状態
で形成されていることから、その段差に対応した段差を
有する状態に階段状に形成されている(同図(b)参
照)。次に、研磨工程P10において、単結晶シリコン
薄膜21の表面を研磨することにより、表面が平坦にな
るようにすると共に、絶縁膜3をストッパとして研磨す
ることで絶縁膜3が部分的に露出する時点で研磨を停止
し、単結晶シリコン薄膜21は素子形成領域4に分離さ
れた状態に形成される(同図(c)参照)。
【0076】このような第4の実施形態によれば、イオ
ン注入層形成工程P4に先立ってイオン注入調整材料を
形成する工程を実施することなく素子形成領域4を有す
る構成のSOI基板19を得ることができるので、最終
段階における研磨工程P10で剥離面の凹凸を平坦にす
る研磨を要することを除いて、工程数を少なくして簡略
化することができるようになる。
【0077】(第5の実施形態)図14および図15は
本発明の第5の実施形態を示すもので、以下、第2の実
施形態と異なる点について説明する。この実施形態にお
いては、半導体基板として、図15(c)に示すような
構成のSOI基板22を形成している。すなわち、支持
基板としての単結晶シリコン基板2上に絶縁膜3が形成
された構成で、その絶縁膜3の表面の所定領域に、半導
体層として各々深さ寸法の異なる素子形成領域23a,
23b,23c等が形成された構成である。
【0078】これは、SOI基板22として、絶縁膜3
で絶縁分離された状態で膜厚の異なる素子形成領域23
a〜23cが形成された構成のものであり、これによ
り、形成する素子それぞれに対応して必要な膜厚の素子
形成領域23a〜23cを提供することができ、形成し
ようとする素子を最適な膜厚で形成して電気的特性の向
上を図ることができ、設計面では設計の自由度の向上を
図ることができるものである。
【0079】このようなSOI基板22の製造方法につ
いて簡単に説明する。なお、製造工程としては第2の実
施形態と略同じである。まず、パターンエッチング工程
P1では、前述と同様にしてエッチング処理を行なう
が、このとき、形成しようとする素子形成領域23a〜
23cの膜厚に対応して高さ寸法を設定する(図14
(a)参照)。すなわち、凹部12fの深さ寸法は共通
となるように設定し、凸部12g,12h,12iの位
置が異なるようにエッチングを行なう。この場合、エッ
チング処理は、各深さ寸法に対応して複数段階に分割し
て行なう。
【0080】次の熱酸化工程P2では、前述同様にして
熱酸化を行なって熱酸化膜13を段差のある面に形成す
る(同図(b)参照)。次に、多結晶シリコン膜形成工
程P3を実施してイオン注入調整部材としての多結晶シ
リコン膜15を形成する。これは前述したと同様の原理
により、単結晶シリコン基板12の面が略平面となるよ
うに形成する。この後、イオン注入層形成工程P4を実
施して所定深さにイオン注入層14を形成する(同図
(c)参照)。
【0081】この後、多結晶シリコン膜剥離工程P5に
て、多結晶シリコン膜15を剥離し、続く酸化膜形成工
程P6により、熱酸化膜13の面上にCVD法によって
平坦化処理用に形成し、研磨工程P7により平坦な面を
形成するように研磨処理を行なう(同図(d)参照)。
続いて、貼り合わせ工程P8にて支持基板である単結晶
シリコン基板2と貼り合わせを行ない(図15(a)参
照)、剥離工程P9にて熱処理を行なうことにより、単
結晶シリコン薄膜24を剥離形成する(同図(b)参
照)。この後、研磨工程P10により、絶縁膜3が露出
するまで研磨処理を行なうことにより、単結晶シリコン
薄膜24を素子形成領域23a〜23cに絶縁分離した
状態にしてSOI基板22を形成する(同図(c)参
照)。
【0082】このような第5の実施形態によれば、膜厚
の異なる素子形成領域23a〜23cを設けた構成のS
OI基板24とすることができるので、素子設計の自由
度が向上し、電気的特性の向上を図れると共に、最適な
素子を作り込むことができるので、集積度の向上にも貢
献できるようになる。
【0083】本発明は、上記実施形態にのみ限定される
ものではなく、次のように変形また拡張できる。絶縁膜
3は、酸化膜16に加えて多結晶シリコン膜などを積層
した構成としてこの多結晶シリコン膜を研磨することに
より平坦化するようにしても良い。
【0084】半導体層用基板としては、単結晶シリコン
基板12以外に、単結晶シリコン基板にエピタキシャル
層を積層したものを用いても良いし、あるいは、単結晶
シリコン基板の表面に多孔質を形成し、これにエピタキ
シャル層を積層形成した基板を用いることもできる。
【0085】第1〜第4の実施形態の構成のSOI基板
1,19と第5の実施形態の構成のSOI基板22とを
合成した構成の半導体基板を構成することもできる。す
なわち、複数の素子形成領域がそれぞれ異なる深さで形
成され、且つ素子形成領域内部において異なる深さで形
成された領域を有する構成のSOI基板である。
【0086】半導体層は、素子形成領域4に絶縁分離さ
れたもの以外に、支持基板の表面に全面に渡って連続的
に形成されたものとしても良く、この場合に、面内の領
域毎に異なる膜厚となるように形成されたものとするこ
とができる。
【0087】イオン注入調整材料としては、多結晶シリ
コン膜以外に、フォトレジストや金属膜などイオン阻止
能がシリコンと異なるものを用いることもできる。この
場合には、段差に応じたイオン注入深さが面内で同等と
なるように各領域毎に膜厚を調整して形成することによ
り1回のイオン注入を行なうことでイオン注入層を形成
することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態を示すSOI基板の模
式的断面図
【図2】MOSトランジスタの模式的断面図
【図3】製造工程の概略的な説明図
【図4】SOI基板の製造工程を示す模式的断面図(そ
の1)
【図5】SOI基板の製造工程を示す模式的断面図(そ
の2)
【図6】異なる絶縁分離を行なった場合の図1相当図
【図7】本発明の第2の実施形態におけるSOI基板の
製造工程を示す模式的断面図(その1)
【図8】SOI基板の製造工程を示す模式的断面図(そ
の2)
【図9】本発明の第3の実施形態を示す図3相当図
【図10】SOI基板の製造工程を示す模式的断面図
【図11】本発明の第4の実施形態を示す図3相当図
【図12】SOI基板の製造工程を示す模式的断面図
(その1)
【図13】SOI基板の製造工程を示す模式的断面図
(その2)
【図14】本発明の第5の実施形態におけるSOI基板
の製造工程を示す模式的断面図(その1)
【図15】SOI基板の製造工程を示す模式的断面図
(その2)
【符号の説明】
1,1A,1B,19,22はSOI基板(半導体基
板)、2は単結晶シリコン基板(支持基板)、3は絶縁
膜、4,23a,23b,23cは素子形成領域(半導
体層)、4aはソース,ドレイン領域、4bはチャネル
領域、5はMOSトランジスタ、6はゲート酸化膜、7
はゲート電極、8はサイドウォール、9はシリサイド
層、12は単結晶シリコン基板(半導体層用基板)、1
3は熱酸化膜、14,20a,20b,20cはイオン
注入層、15は多結晶シリコン膜(イオン注入調整材
料)、16は酸化膜(平坦化処理材料)、17,21,
24は単結晶シリコン薄膜、18はLOCOS膜(選択
酸化膜)である。
フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 29/78 627D

Claims (17)

    【特許請求の範囲】
  1. 【請求項1】 支持基板と、この支持基板上に形成され
    た絶縁膜と、この絶縁膜を介して前記支持基板上に形成
    され、他の領域と電気的に分離されるように前記絶縁膜
    により島状に区画されて形成された半導体層と、を備え
    た半導体基板において、 前記絶縁膜における前記支持基板と前記半導体層との間
    の領域は、部分的に膜厚が異なる複数の領域からなり、 前記半導体層は、前記絶縁膜の異なる膜厚の領域に対し
    て、領域毎に異なる膜厚を有することを特徴とする半導
    体基板。
  2. 【請求項2】 請求項1に記載の半導体基板において、 前記半導体層は、面内で絶縁分離された複数の素子形成
    領域を有することを特徴とする半導体基板。
  3. 【請求項3】 請求項2に記載の半導体基板において、 前記半導体層は、前記素子形成領域内で異なる膜厚とな
    るように形成されたものを有することを特徴とする半導
    体基板。
  4. 【請求項4】 請求項2に記載の半導体基板において、 前記半導体層は、前記素子形成領域の間で異なる膜厚と
    なるように形成されたものを有することを特徴とする半
    導体基板。
  5. 【請求項5】 請求項2ないし4のいずれかに記載の半
    導体基板において、 前記素子形成領域は、選択酸化膜により絶縁分離されて
    いることを特徴とする半導体基板。
  6. 【請求項6】 請求項2ないし5のいずれかに記載の半
    導体基板において、 前記素子形成領域は、MOSトランジスタ形成用に対応
    させたものとして、ソース,ドレイン領域がチャネル領
    域よりも膜厚が厚くなるように形成されていることを特
    徴とする半導体基板。
  7. 【請求項7】 支持基板と、この支持基板上に形成され
    た絶縁膜と、この絶縁膜を介して前記支持基板上に形成
    され、他の領域と電気的に分離されるように前記絶縁膜
    により島状に区画されて形成された半導体層と、を備え
    た半導体基板において、 前記絶縁膜における前記支持基板と前記半導体層との間
    の領域は、平坦化処理用の膜を部分的に膜厚が異なるよ
    うに形成した複数の領域からなり、 前記半導体層は、前記絶縁膜の異なる膜厚の領域に対し
    て、領域毎に異なる膜厚を有することを特徴とする半導
    体基板。
  8. 【請求項8】 支持基板上に絶縁膜を介した状態で半導
    体層が形成された構成の半導体基板の製造方法におい
    て、 前記半導体層を形成するための半導体層用基板に、その
    半導体層となる部分を残して他の領域をエッチングして
    異なる深さ寸法の段差部を形成する段差形成工程と、 エッチングされた表面に前記絶縁膜を形成する絶縁膜形
    成工程と、 前記絶縁膜を介して前記半導体層用基板の表面にイオン
    注入を行なうことにより前記半導体層に対応した所定深
    さの平面内に剥離用のイオン注入層を形成するイオン注
    入層形成工程と、 前記半導体層用基板の前記イオン注入層を形成した側の
    面の段差を平坦化する平坦化処理工程と、 前記支持基板と前記半導体層用基板とを貼り合わせる貼
    り合わせ工程と、 前記貼り合わせた支持基板と半導体層用基板とを熱処理
    を行なうことにより前記イオン注入層部分で剥離して前
    記半導体層を形成する剥離工程とを設けたことを特徴と
    する半導体基板の製造方法。
  9. 【請求項9】 請求項8に記載の半導体基板の製造方法
    において、 前記剥離工程に続いて、前記半導体層を所望の素子形成
    領域に対応して前記絶縁膜に達するように酸化膜を形成
    して絶縁分離するための選択酸化工程を設けたことを特
    徴とする半導体基板の製造方法。
  10. 【請求項10】 請求項8または9に記載の半導体基板
    の製造方法において、 前記剥離工程に続いて、前記半導体層を所望の素子形成
    領域に対応して絶縁分離するために分離領域に対応する
    部分をエッチングにより除去する分離エッチング工程を
    設けたことを特徴とする半導体基板の製造方法。
  11. 【請求項11】 請求項8ないし10のいずれかに記載
    の半導体基板の製造方法において、 前記剥離工程に続いて、剥離面に露出する半導体層を前
    記絶縁膜が露出するまで研磨することによりその露出し
    た絶縁膜の面よりも深い領域まで形成されている半導体
    層を素子形成領域として絶縁分離する研磨工程を設けた
    ことを特徴とする半導体基板の製造方法。
  12. 【請求項12】 請求項8ないし11のいずれかに記載
    の半導体基板の製造方法において、 前記絶縁膜形成工程は、熱酸化膜を形成することを特徴
    とする半導体基板の製造方法。
  13. 【請求項13】 請求項8ないし12のいずれかに記載
    の半導体基板の製造方法において、 前記イオン注入層形成工程は、 前記半導体層用基板の表面に前記段差に応じたイオン注
    入調整材料を形成してイオン注入に対するイオン阻止能
    を面内に渡って同等となるようにする調整材料形成工程
    と、 前記イオン注入調整材料が形成された面に前記イオン注
    入を行なって前記イオン注入層を形成するイオン注入工
    程とからなることを特徴とする半導体基板の製造方法。
  14. 【請求項14】 請求項8ないし12のいずれかに記載
    の半導体基板の製造方法において、 前記イオン注入層形成工程は、 前記段差形成工程において形成された前記半導体層用基
    板の表面の段差のレベルが同じ部分を残して他の領域に
    マスク部材を形成するマスク部材形成工程と、 このマスク部材が形成された表面から所定深さにイオン
    注入層を形成するようにイオン注入を行なうイオン注入
    工程とを備え、 前記マスク部材形成工程およびイオン注入工程を、前記
    段差のレベルが異なる領域に対応して繰り返し実施する
    ことにより、前記イオン注入層を形成することを特徴と
    する半導体基板の製造方法。
  15. 【請求項15】 請求項8ないし14のいずれかに記載
    の半導体基板の製造方法において、 前記平坦化処理工程は、 前記平坦化処理膜を形成する平坦化処理膜形成工程と、 前記平坦化処理膜を研磨することにより表面を平坦にす
    る研磨工程とからなることを特徴とする半導体基板の製
    造方法。
  16. 【請求項16】 請求項8ないし12のいずれかに記載
    の半導体基板の製造方法において、 前記イオン注入層形成工程は、前記絶縁膜形成工程によ
    り前記半導体層用基板の段差が形成された表面に絶縁膜
    が形成された状態の表面に対して、イオン注入を行なう
    ことにより、段差のレベルに対応した領域毎に深さの異
    なるイオン注入領域を形成し、 前記剥離工程の後に、その剥離工程において剥離面に残
    る前記段差を解消するように研磨を行なう平坦化研磨工
    程を設けたことを特徴とする半導体基板の製造方法。
  17. 【請求項17】 支持基板上に絶縁膜を介した状態で半
    導体層が形成された構成の半導体基板の製造方法におい
    て、 前記半導体層を形成するための半導体層用基板に、その
    半導体層となる部分を残して他の領域をエッチングして
    異なる深さ寸法の段差部を形成する段差形成工程と、 エッチングされた表面に前記絶縁膜を形成する絶縁膜形
    成工程と、 前記半導体層用基板の前記絶縁膜を形成した側の面の段
    差を平坦化する平坦化処理工程と、 前記支持基板と前記半導体層用基板とを貼り合わせる貼
    り合わせ工程と、 前記支持基板に貼り合わせた前記半導体層用基板を除去
    して所望の膜厚の半導体層が残存するように研磨する研
    磨工程とを設けたことを特徴とする半導体基板の製造方
    法。
JP30449097A 1997-11-06 1997-11-06 半導体基板およびその製造方法 Pending JPH11145481A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30449097A JPH11145481A (ja) 1997-11-06 1997-11-06 半導体基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30449097A JPH11145481A (ja) 1997-11-06 1997-11-06 半導体基板およびその製造方法

Publications (1)

Publication Number Publication Date
JPH11145481A true JPH11145481A (ja) 1999-05-28

Family

ID=17933668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30449097A Pending JPH11145481A (ja) 1997-11-06 1997-11-06 半導体基板およびその製造方法

Country Status (1)

Country Link
JP (1) JPH11145481A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093789A (ja) * 1999-09-27 2001-04-06 Komatsu Electronic Metals Co Ltd 貼り合せsoiウェーハの製造方法
FR2847077A1 (fr) * 2002-11-12 2004-05-14 Soitec Silicon On Insulator Composants semi-conducteurs, et notamment de type soi mixtes, et procede de realisation
JP2005026472A (ja) * 2003-07-02 2005-01-27 Sharp Corp 半導体装置の製造方法
EP1555690A4 (en) * 2002-10-22 2006-10-04 Sumco Corp SILICON-TYPE INSULATING SUBSTRATE, METHOD FOR PRODUCING SAME, AND SEMICONDUCTOR DEVICE
US7382020B2 (en) 2004-03-02 2008-06-03 National Institute Of Advanced Industrial Science And Technology Semiconductor integrated circuit
JPWO2006075444A1 (ja) * 2005-01-12 2008-06-12 シャープ株式会社 半導体装置の製造方法、及び半導体装置
JP2009076729A (ja) * 2007-09-21 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2010071074A1 (ja) * 2008-12-16 2010-06-24 国立大学法人東北大学 イオン注入装置、イオン注入方法及び半導体装置
JP2021501477A (ja) * 2017-10-31 2021-01-14 ソワテク 非平坦面を有する支持体上にフィルムを製造するための方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4547056B2 (ja) * 1999-09-27 2010-09-22 Sumco Techxiv株式会社 貼り合せsoiウェーハの製造方法
JP2001093789A (ja) * 1999-09-27 2001-04-06 Komatsu Electronic Metals Co Ltd 貼り合せsoiウェーハの製造方法
EP1555690A4 (en) * 2002-10-22 2006-10-04 Sumco Corp SILICON-TYPE INSULATING SUBSTRATE, METHOD FOR PRODUCING SAME, AND SEMICONDUCTOR DEVICE
KR100734229B1 (ko) * 2002-10-22 2007-07-02 주식회사 사무코 접합 soi 기판, 그 제조 방법 및 반도체 장치
US7253082B2 (en) 2002-10-22 2007-08-07 Sumitomo Mitsubishi Silicon Corporation Pasted SOI substrate, process for producing the same and semiconductor device
FR2847077A1 (fr) * 2002-11-12 2004-05-14 Soitec Silicon On Insulator Composants semi-conducteurs, et notamment de type soi mixtes, et procede de realisation
WO2004044975A1 (en) * 2002-11-12 2004-05-27 S.O.I. Tec Silicon On Insulator Technologies Semiconductor structure, and methods for fabricating same
US6955971B2 (en) 2002-11-12 2005-10-18 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure and methods for fabricating same
DE10393700B4 (de) 2002-11-12 2019-06-06 Soitec Verfahren zur Herstellung einer Halbleiteranordnung durch Ausbildung geschwächter Bereiche oder einer geschwächten Schicht und zugehöriges Halbleiterbauelement
JP2005026472A (ja) * 2003-07-02 2005-01-27 Sharp Corp 半導体装置の製造方法
US7382020B2 (en) 2004-03-02 2008-06-03 National Institute Of Advanced Industrial Science And Technology Semiconductor integrated circuit
JP4902362B2 (ja) * 2005-01-12 2012-03-21 シャープ株式会社 半導体装置の製造方法
JPWO2006075444A1 (ja) * 2005-01-12 2008-06-12 シャープ株式会社 半導体装置の製造方法、及び半導体装置
JP2009076729A (ja) * 2007-09-21 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2010071074A1 (ja) * 2008-12-16 2010-06-24 国立大学法人東北大学 イオン注入装置、イオン注入方法及び半導体装置
JP2010147045A (ja) * 2008-12-16 2010-07-01 Tohoku Univ イオン注入装置、イオン注入方法、及び半導体装置
JP2021501477A (ja) * 2017-10-31 2021-01-14 ソワテク 非平坦面を有する支持体上にフィルムを製造するための方法
EP3704736B1 (en) * 2017-10-31 2024-07-03 Soitec Method for manufacturing a film on a support having a non-flat surface
US12087615B2 (en) 2017-10-31 2024-09-10 Soitec Method for manufacturing a film on a support having a non-flat surface

Similar Documents

Publication Publication Date Title
US7563693B2 (en) Method for manufacturing semiconductor substrate and semiconductor substrate
JP2822656B2 (ja) 半導体装置およびその製造方法
JP3012673B2 (ja) 半導体装置の製造方法
US8017492B2 (en) Method for fabricating semiconductor device and semiconductor device with separation along peeling layer
JPWO2007102248A1 (ja) 半導体装置及びその製造方法
JPH03129765A (ja) 半導体装置およびその製造方法
JPH11145481A (ja) 半導体基板およびその製造方法
US6627511B1 (en) Reduced stress isolation for SOI devices and a method for fabricating
JP2011216897A (ja) 半導体装置
JPH11186186A (ja) 半導体基板の製造方法
JP2001156166A (ja) 半導体装置の製造方法
JPH1197654A (ja) 半導体基板の製造方法
JP2004096044A (ja) 基板及びその製造方法
JP2839088B2 (ja) 半導体装置
JPH09213916A (ja) Soi基板の製造方法
JPH09139382A (ja) 半導体装置の製造方法
KR100286776B1 (ko) 실리콘 온 인슐레이터 웨이퍼의 제조방법
JPH10125879A (ja) 張り合わせsoi基板、その作製方法及びそれに形成されたmosトランジスター
JPH10308354A (ja) 半導体基板の製造方法
JPH11103034A (ja) 半導体基板の製造方法
JPH10335254A (ja) 半導体基板の製造方法
JP2674570B2 (ja) So1基板およびその製造方法
JP2000357665A (ja) 半導体基板中に絶縁領域を形成する方法
JP2002118261A (ja) 半導体装置及びその製造方法
JP2001257354A (ja) 半導体装置及びその製造方法