JPH11145481A - 半導体基板およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＳＯＩ基板の半導体層として、異なる膜厚の
素子形成領域を設ける構成として素子設計の自由度を向
上する。 【解決手段】 ＳＯＩ基板１は、支持基板である単結晶
シリコン基板２上に絶縁膜３を介して半導体層としての
素子形成領域４が形成された構成である。素子形成領域
４は、膜厚が厚い領域４ａと薄い領域４ｂとが連結され
た状態に且つ周囲の部分とは絶縁分離された状態に形成
されている。例えば、ＭＯＳトランジスタを形成する場
合に、領域４ａをソース，ドレイン領域とし、領域４ｂ
をチャネル領域とする。領域４ａでは、シリサイド層を
形成するのに十分な膜厚を確保でき、領域４ｂではチャ
ネル層として利用するのに適した膜厚を維持する構成と
することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、支持基板上に絶縁
膜を介した状態で半導体層が形成された構成の半導体基
板およびその製造方法に関する。

【０００２】

【従来の技術】支持基板上に絶縁膜を介して素子形成用
の半導体層を形成してなる半導体基板としては、例え
ば、半導体層として単結晶シリコン薄膜を設ける構成の
ＳＯＩ（Silicon On Insulator）基板がある。これは、
支持基板となるシリコン基板上に酸化膜が形成され、そ
の上に単結晶シリコン薄膜が形成された構造を有するも
ので、このような半導体基板を用いることにより、支持
基板との間の絶縁分離工程を別途に実施する必要がなく
なり、分離性能が良く、高い集積度で単結晶シリコン薄
膜に素子を形成して集積回路を形成することができるも
のである。

【０００３】この場合、ＳＯＩ基板に設けている単結晶
シリコン薄膜の製造方法としては、従来より、例えば、
支持基板の表面に絶縁膜としての酸化膜等を形成し、こ
れに単結晶シリコン基板を貼り合わせて密着状態とし、
この単結晶シリコン基板を膜厚を僅かに残して研磨によ
り除去することで支持基板の酸化膜上に単結晶シリコン
薄膜として形成する方法がある。

【０００４】また、最近では、以下の３段階の工程を経
て製造するようにした半導体薄膜製造技術が特開平５−
２１１１２８号に開示されている。以下に、その製造方
法について簡単に説明する。

【０００５】まず、第１段階として、半導体基板中に水
素ガスもしくは希ガスをイオン化して所定のエネルギー
で加速して注入することにより、半導体基板の表面から
所定深さに注入イオンが分布するようにしてイオン注入
層を形成する。次に、第２段階として、この半導体基板
１のイオン注入をした側の面に、少なくとも１つの剛性
材料から形成された支持基板を貼り合わせなどの方法に
より結合させる。この場合、支持基板は、半導体製の基
板を用いることが可能で最終的にＳＯＩ基板を形成させ
るという点では、酸化膜のような絶縁膜を成膜させた状
態としておくことが望ましい。

【０００６】次に、第３段階として、半導体基板および
支持基板を結合させた状態で熱処理を施すことにより、
イオン注入層に形成されるマイクロボイド（微小気泡）
部分を境界として半導体基板と薄膜部分とが分離するよ
うに剥離させ、これにより支持基板上に絶縁膜を介して
単結晶シリコン薄膜が接着された構造のＳＯＩ基板が形
成される。

【０００７】実際には、この剥離された面には、数ｎｍ
程度の凹凸が存在するため、この剥離面に化学的機械的
研磨（ＣＭＰ）法により研磨処理を行なって単結晶シリ
コン薄膜の表面を平坦に仕上げると共に、所定膜厚（例
えば、０．１μｍ）となるように調整してＳＯＩ基板と
して形成されるものである。

【０００８】上記の方法によれば、前述した貼り合わせ
と研磨により単結晶シリコン薄膜を形成する場合に比べ
て、膜厚の制御が行ない易く、極めて薄い単結晶シリコ
ン薄膜を形成することが可能となる。加えて、貼り合わ
せた単結晶シリコン基板をほとんど研磨により除去する
前述の方法に比べて、短時間で精度良く形成することが
できるという利点がある。

【０００９】

【発明が解決しようとする課題】ところで、上述のよう
な構成の半導体基板においては、単結晶シリコン薄膜
を、基板の全面に渡って均一な膜厚で形成した構成のも
のが一般的であり、したがって、この単結晶シリコン薄
膜に素子を形成する場合には、均一な膜厚で可能な範囲
内で設計を行なって作り込んでいく必要があり、素子形
成工程においては、設計上での制約を受ける場合があっ
た。

【００１０】このような事情が発生する一例としては、
上述したように膜厚数十ｎｍ程度の単結晶シリコン薄膜
を有するＳＯＩ基板を用いて高速動作を目的としたＭＯ
Ｓトランジスタを形成する場合に、チャネル領域の膜厚
としては適した膜厚であるが、ソース，ドレイン領域に
低抵抗電極材料であるシリサイドを形成して電気的接続
を行なう構成を採用しようとした場合に、単結晶シリコ
ン薄膜の膜厚が薄いことに起因して発生する不具合があ
る。

【００１１】これは、ソース，ドレイン領域の単結晶シ
リコン薄膜の表面にシリサイド用の金属を形成した後
に、シリサイドを形成するための熱処理を行なうと、単
結晶シリコン薄膜の膜厚が数十ｎｍ程度しかない場合に
は、シリサイドを形成する金属膜に対して十分なシリコ
ンが供給されなくなるため、シリサイドが凝集しやすく
なり、これによって抵抗が増大したり、あるいはボイド
が発生するという不具合である。

【００１２】本発明は、上記事情に鑑みてなされたもの
で、その目的は、支持基板上に絶縁状態で形成する半導
体層に対して、素子設計上での制約を少なくして設計の
自由度の向上を図ることができるようにした半導体基板
を提供すると共に、その半導体基板の製造方法を提供す
ることにある。

【００１３】

【課題を解決するための手段】請求項１の発明によれ
ば、支持基板上に絶縁膜を介して形成する半導体層を他
の領域と電気的に分離されるように絶縁膜により島状に
区画した状態に設け、その半導体層の下層に位置する絶
縁膜を部分的に膜厚が異なる複数の領域から形成するこ
とにより、半導体層を、絶縁膜の異なる膜厚の領域に対
して、領域毎に異なる膜厚を有するように形成したの
で、その半導体層に素子を形成するにあたって、その形
成しようとする素子に適した半導体層の膜厚を選定して
集積化を図ることができるので、素子形成に対する設計
の自由度が向上し、集積化する際に形成しようとする素
子の制約を少なくすることができ、全体として形成しよ
うとする半導体装置の高機能化を図ることができるよう
になる。

【００１４】請求項２の発明によれば、半導体層を面内
で絶縁分離した複数の素子形成領域を設けるので、あら
かじめ絶縁分離する領域の半導体層の膜厚を薄く形成す
ることにより、簡単に絶縁分離した複数の素子形成領域
を設けた半導体基板として用いることができるようにな
る。

【００１５】請求項３の発明によれば、半導体層として
形成する素子形成領域を、ひとつの素子形成領域内で異
なる膜厚の部分を有するように形成したものを設けてい
るので、素子形成を行なう上で構造的に必要となる各部
の膜厚に対応して素子を設けることができ、素子を設計
する上で部分的に必要な膜厚を最適な膜厚に設定して形
成することができるようになり、設計の自由度の向上を
図れると共に、形成する素子の電気的特性の向上を図る
ことができるようになる。

【００１６】請求項４の発明によれば、半導体層を複数
の素子形成領域の間で異なる膜厚となるように形成して
いるので、個々の素子に必要な膜厚を所望の膜厚に設定
して形成することができるようになり、膜厚の異なる素
子を混在した状態に形成することができ、設計の自由度
の向上を図ることができるようになる。

【００１７】請求項５の発明によれば、半導体層の各素
子形成領域は、選択酸化膜により絶縁分離されているの
で、各素子形成領域毎に独立して対応する素子を形成す
ることができるようになる。

【００１８】請求項６の発明によれば、素子形成領域
が、ＭＯＳトランジスタ形成用に対応させたものとし
て、ソース，ドレイン領域がチャネル領域よりも膜厚が
厚くなるように形成されているので、ソース，ドレイン
領域にシリサイド層を形成する場合に、シリサイド層と
してチャネル領域と同等の膜厚では十分なシリサイド層
を形成することができない条件であっても、シリサイド
が凝集するなどの不具合を発生することなく十分なシリ
コンの供給が行なえるので、電気的特性の良好なＭＯＳ
トランジスタを形成することができるようになる。

【００１９】請求項７の発明によれば、支持基板上に絶
縁膜を介して形成する半導体層を他の領域と電気的に分
離されるように絶縁膜により島状に区画した状態に設
け、その半導体層の下層に位置する支持基板との間に平
坦化処理用の膜を形成して部分的に膜厚が異なる複数の
領域を形成することにより、半導体層を、絶縁膜の異な
る膜厚の領域に対して、領域毎に異なる膜厚を有するよ
うに形成したので、その半導体層に素子を形成するにあ
たって、その形成しようとする素子に適した半導体層の
膜厚を選定して集積化を図ることができるので、素子形
成に対する設計の自由度が向上し、集積化する際に形成
しようとする素子の制約を少なくすることができ、全体
として形成しようとする半導体装置の高機能化を図るこ
とができるようになる。

【００２０】請求項８の発明によれば、上述したような
半導体層の膜厚が異なるように形成された半導体基板を
製造する場合において、段差形成工程では、半導体層用
基板に半導体層となる部分を残して他の領域をエッチン
グして異なる深さ寸法の段差部を形成し、絶縁膜形成工
程では、エッチングされた表面に絶縁膜を形成し、イオ
ン注入層形成工程では、絶縁膜を介して半導体層用基板
の表面にイオン注入を行なうことにより半導体層に対応
した所定深さの平面内に剥離用のイオン注入層を形成
し、続く平坦化処理工程では、半導体層用基板のイオン
注入層を形成した側の面の段差を平坦化するように処理
し、この後、貼り合わせ工程および剥離工程を実施する
ことにより、支持基板と前記半導体層用基板とを貼り合
わせた状態で熱処理を行なってイオン注入層部分で剥離
して半導体層を形成する。これにより、簡単な工程を経
ることにより上述した半導体基板を得ることができるよ
うになる。

【００２１】請求項９の発明によれば、上述の場合にお
いて、剥離工程に続いて、選択酸化工程を実施すること
により、半導体層を所望の素子形成領域に対応して絶縁
膜に達するように酸化膜を形成して絶縁分離するので、
半導体層を必要な素子形成領域毎に絶縁分離した状態と
することができ、この場合に、例えば、分離領域に対応
する部分の半導体層の膜厚を薄く形成しておくことによ
り、簡単に素子形成領域間を絶縁分離することができる
ようになる。

【００２２】請求項１０の発明によれば、剥離工程に続
いて、分離エッチング工程を実行することにより、半導
体層を所望の素子形成領域に対応して絶縁分離するため
に分離領域に対応する部分をエッチングにより除去する
ので、半導体層を必要な素子形成領域毎に絶縁分離した
状態とすることができ、この場合に、例えば、分離領域
に対応する部分の半導体層の膜厚を薄く形成しておくこ
とにより、簡単に素子形成領域間を絶縁分離することが
できるようになる。

【００２３】請求項１１の発明によれば、剥離工程に続
いて研磨工程を実施することにより、剥離面に露出する
半導体層を絶縁膜が露出するまで研磨してその露出した
絶縁膜の面よりも深い領域まで形成されている半導体層
を素子形成領域として絶縁分離することができるように
なる。なお、この場合に、剥離面を研磨する工程を設け
ている場合には、その剥離面処理の研磨工程に続けて連
続的に行なうことにより半導体層を絶縁分離することが
できるので、工程数を少なくして簡単に形成することが
できるようになる。

【００２４】請求項１２の発明によれば、段差形成工程
の後に形成する絶縁膜を熱酸化膜としたので、最終的に
半導体層として設けた領域がこの熱酸化膜により支持基
板側と絶縁された状態として形成することができ、電気
的に優れた絶縁状態を得ることができるようになる。

【００２５】請求項１３の発明によれば、イオン注入層
形成工程として、半導体層用基板の表面に段差に応じた
イオン注入調整材料を形成してイオン注入に対するイオ
ン阻止能を面内に渡って同等となるようにする調整材料
形成工程およびそのイオン注入調整材料が形成された面
にイオン注入を行なうことによりイオン注入層を形成す
るイオン注入工程を設けているので、イオン注入を行な
う面に段差がある場合でも、１回のイオン注入を行なう
ことにより所定深さの面内にイオン注入層を形成するこ
とができるようになる。

【００２６】請求項１４の発明によれば、イオン注入層
形成工程として、段差形成工程において形成された半導
体層用基板の表面の段差のレベルが同じ部分を残して他
の領域にマスク部材を形成するマスク部材形成工程およ
びそのマスク部材が形成された表面から所定深さにイオ
ン注入層を形成するようにイオン注入を行なうイオン注
入工程を、段差のレベルが異なる領域に対応して繰り返
し実施することにより所定深さの面内にイオン注入層を
形成するので、例えば、フォトレジストなどをマスク部
材として用いる簡単な方法によりイオン注入層を形成す
ることができるようになる。

【００２７】請求項１５の発明によれば、平坦化処理工
程として、平坦化処理膜形成工程により半導体層用基板
の段差を形成した表面に平坦化処理膜を形成し、この平
坦化処理膜を研磨工程により研磨して表面を平坦に形成
するので、貼り合わせ工程において十分に貼り合わせ可
能な平坦な面を得ることができるようになり、確実に支
持基板との接合を行なうことができるようになる。

【００２８】請求項１６の発明によれば、イオン注入層
形成工程として、絶縁膜形成工程により半導体層用基板
の段差が形成された表面に絶縁膜が形成された状態の表
面に対してそのままイオン注入を行なうことにより、段
差のレベルに対応した領域毎に深さの異なるイオン注入
領域を形成しておき、この状態で貼り合わせ工程および
剥離工程を実施したときに剥離面に現れる段差を、次の
平坦化研磨工程により研磨を行なって平坦化するので、
イオン注入層形成工程に先立つ工程数を少なくして簡単
に形成することができるようになる。

【００２９】請求項１７の発明によれば、前述したよう
な半導体層の膜厚が異なるように形成された半導体基板
を製造する場合において、段差形成工程では、半導体層
用基板に半導体層となる部分を残して他の領域をエッチ
ングして異なる深さ寸法の段差部を形成し、絶縁膜形成
工程では、エッチングされた表面に絶縁膜を形成し、平
坦化処理工程では、半導体層用基板に形成されている段
差を平坦化するように処理し、この後、貼り合わせ工程
で支持基板と貼り合わせた状態とし、平坦化研磨工程に
では、半導体層用基板側から基板を研磨して所望の膜厚
の半導体層が残存するように形成することにより、半導
体層を設けた状態の半導体基板を得ることができるよう
になる。

【００３０】

【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態について図１ないし図６を参照しなが
ら説明する。図１は半導体基板であるＳＯＩ基板１の模
式的断面を示すもので、ここではＭＯＳトランジスタ形
成用のものを例にとって示している。ＳＯＩ基板１は、
支持基板としての単結晶シリコン基板２上に絶縁膜とし
てのシリコン酸化物など（製造上の都合で必要に応じて
多結晶シリコン膜なども用いた構成とする）からなる絶
縁膜３が形成されている。

【００３１】この絶縁膜３の表面には、ＭＯＳトランジ
スタを形成するための半導体層として単結晶シリコンに
よりなる素子形成領域４が島状に設けられていて、その
周囲には絶縁膜３の表面が露出するように形成されてい
る。素子形成領域４は、ＭＯＳトランジスタの構造に対
応して形成されており、そのソース，ドレインとなる領
域４ａは膜厚が厚く（例えば１００ｎｍ程度）形成さ
れ、チャネルとなる領域４ｂは膜厚が薄く（例えば５０
ｎｍ程度）形成されている。

【００３２】図２は、このような構成のＳＯＩ基板１を
用いてＭＯＳトランジスタ５を形成した場合の模式的な
断面を示すもので、素子形成領域４のチャネル領域４ｂ
にはｐ型あるいはｎ型の不純物が導入された状態に形成
され、その表面にはゲート酸化膜６が形成されると共に
多結晶シリコンからなるゲート電極７が形成されてい
る。ゲート電極７のソース領域およびドレイン領域と対
向する部分には絶縁膜からなるサイドウォール８が形成
されている。

【００３３】ソース，ドレイン領域４ａには、チャネル
領域４ｂとは反対の導電型の不純物が導入されており、
その表面側にはゲート電極７，サイドウォール８および
絶縁膜３をマスク部材として形成されたシリサイド層９
が設けられている。このシリサイド層９は、低抵抗化を
図るためのもので、ここでは６０ｎｍ程度の深さまで形
成されている。この場合、シリサイド層９は、チタン、
タングステン、コバルト、ニッケルなどの高融点金属と
シリコンとを熱処理により化合させて形成している。

【００３４】全面を覆うように酸化膜などのパッシベー
ション膜１０が形成され、上述したシリサイド層９部分
には開口部が形成され、ソース，ドレイン領域４ａと電
気的接触をとるためのアルミニウム電極１１がパターニ
ングされている。なお、ゲート電極７に対しては、図示
しない別の部分で電気的接続が取られるようになってい
る。

【００３５】上記構成の場合に、素子形成領域４のソー
ス，ドレイン領域４ａは、チャネル領域４ｂの深さ寸法
に比べて深く形成されているので、シリサイド層９を形
成する際に、十分にシリコンが供給されるのでシリサイ
ドの凝集の発生がなくなり、抵抗の増大やボイドの発生
を抑制することができるようになる。また、この場合
に、チャネル領域４ｂの深さ寸法はソース，ドレイン領
域４ａの深さ寸法の制約を受けることなく独自に設定す
ることができるので、素子の電気的特性を損なうことな
くシリサイド層９を形成することができる。

【００３６】次に、上記したＳＯＩ基板１の製造方法に
ついて図３ないし図６も参照して説明する。図３は製造
工程の流れを概略的に示すもので、図４および図５は各
製造工程における模式的な断面を示すものである。ま
ず、半導体層としての素子形成領域４を形成するための
半導体層用基板である単結晶シリコン基板１２に対し
て、次のようにして段差形成工程としてのパターンエッ
チング工程Ｐ１および熱酸化工程Ｐ２を実施する。

【００３７】パターンエッチング工程Ｐ１では、図４
（ａ）に示すように、単結晶シリコン基板１２の表面に
凹部１２ａ，１２ｂを形成する。これは、凸状となって
残る部分１２ｃが素子形成領域４のソース，ドレイン領
域４ａとなるもので、この部分を残すようにフォトリソ
グラフィ処理によってマスク部材をパターニングしてド
ライエッチングなどの方法を用いて所定深さ寸法までエ
ッチングを行なって形成する。次に、熱酸化工程Ｐ２で
は、通常の熱酸化を行なうことにより、エッチングによ
り凹凸が形成された単結晶シリコン基板１２の表面に熱
酸化膜１３を所定膜厚で形成する（同図（ｂ）参照）。

【００３８】この後、単結晶シリコン基板１２の内部の
所定深さの同一面内に剥離用のイオン注入層１４（同図
（ｃ）参照）を形成するために、これに先だって、次の
ような前処理工程を行なう。すなわち、この実施形態に
おいては、イオン注入層１４を１回のイオン注入により
形成すべく、イオン注入調整部材を設ける調整部材形成
工程を行なう。

【００３９】この調整部材形成工程としては、多結晶シ
リコン膜形成工程Ｐ３を実施して、多結晶シリコン膜１
５を全面に形成して所定の領域のみを残すように除去す
る。この場合、イオン注入調整部材としての多結晶シリ
コンは、図４（ａ）に示す単結晶シリコン基板１２の表
面からイオン注入を行なった場合に生ずる凹凸の段差に
応じた注入深さの差を無くすように設けるもので、基板
と同じシリコンを材料としているので、ほぼ同じイオン
注入阻止能を有する。このことを利用して、単結晶シリ
コン基板１２に形成した凹部１２ａ，１２ｂと同じ深さ
まで多結晶シリコン膜１５を残すように除去してパター
ニングする（同図（ｂ）参照）。

【００４０】そして、イオン注入層形成工程Ｐ４では、
上述のようにしてパターニングで形成したイオン注入調
整材料の上から水素イオン（プロトン）あるいは希ガス
のイオンを所定深さに所定量だけ注入し、イオン注入層
１４を形成する（同図（ｃ）参照）。この場合、水素イ
オンを注入することを前提とし、そのイオン注入量は、
１×１０^１６atoms/cm^２ 以上とし、好ましくは５×１
０^１６atoms/cm^２ 以上程度とする。また、加速電圧は
注入するイオン種が単結晶シリコン基板１２の凹部１２
ａの面よりも所定深さだけ進入した位置にイオン注入層
１４が形成されるように設定する。

【００４１】次に、多結晶シリコン膜剥離工程Ｐ５で
は、イオン注入調整材料として用いた多結晶シリコン膜
１５をエッチングにより除去し、熱酸化膜１３の表面を
露出させるようにする（同図（ｄ）参照）。続けて、平
坦化処理工程として、酸化膜形成工程Ｐ６および研磨工
程Ｐ７を実施する。

【００４２】酸化膜形成工程Ｐ６では、単結晶シリコン
基板１２に形成している熱酸化膜１３の表面にＣＶＤ法
などにより平坦化処理用の膜としての酸化膜１６を形成
する（同図（ｄ）参照）。この酸化膜１６の膜厚は、少
なくとも単結晶シリコン基板１２に形成されている凹部
１２ａの段差の寸法以上となるように設定し、続く研磨
工程Ｐ７では酸化膜１６を研磨することにより段差をな
くした平坦な面に形成する（同図（ｅ）参照）。これに
より、絶縁膜３が熱酸化膜１３および研磨された酸化膜
１６により形成される。

【００４３】続いて、貼り合わせ工程Ｐ８では、上述の
ようにして形成した単結晶シリコン基板１２の絶縁膜３
の表面に支持基板としての単結晶シリコン基板２を、親
水化処理を行なった上で、貼り合わせる（図５（ａ）参
照）。なお、この貼り合わせに先だって行なう親水化処
理においては、例えば、硫酸（Ｈ_２ＳＯ_４）と過酸化水
素水（Ｈ_２Ｏ_２）とを４：１で混合した溶液中で９０℃
〜１２０℃に保持した状態で洗浄を行なった後、純水洗
浄を順次行ない、スピン乾燥により基板表面に吸着する
水分量を制御した状態として両者を貼り合わせて密着さ
せる。これにより、２枚の単結晶シリコン基板２，１２
はそれぞれの表面に形成されたシラノール基および表面
に吸着した水分子の水素結合によって接着される。

【００４４】この後、剥離工程Ｐ９では、貼り合わせた
単結晶シリコン基板２，１２を２段階に分けて熱処理を
行なう。すなわち、第１の熱処理では、４００℃〜６０
０℃の範囲で、例えば５００℃程度で熱処理を行なうこ
とにより、単結晶シリコン基板１２に形成しているイオ
ン注入層１４の部分つまり水素の高濃度領域層部分に、
欠陥が集中されて単結晶シリコン基板１２の表層側に単
結晶シリコン薄膜１７が分離するようにして剥離する。
また、この熱処理で、単結晶シリコン基板１２の絶縁膜
３と支持基板２との接着部分では、脱水縮合反応が生じ
て両者の接着強度が高くなる。

【００４５】これにより、単結晶シリコン基板２上に絶
縁膜３を介した状態で素子形成領域４を含んだ単結晶シ
リコン薄膜１７を形成した構造を得ることができる。な
お、このようにして得られた単結晶シリコン薄膜１７の
表面は、イオン注入層１４の剥離面であるから、数ｎｍ
から数十ｎｍ程度の凹凸が生じており、このような段差
は後工程で必要に応じて平坦な面となるように処理する
必要がある。

【００４６】次に、第２の熱処理では、貼り合わせた絶
縁膜３と単結晶シリコン基板２との間の密着度を高める
ために、さらに高温で熱処理を行なう。この第２の熱処
理の処理温度は、例えば、１０００℃〜１２００℃程度
の範囲で、好ましくは１１００℃程度で行なう。これに
より、接着面では、脱水縮合反応が生じて両者はより強
固な状態で接合されるようになる。

【００４７】なお、上述の熱処理工程においては、窒素
雰囲気中あるいは酸素雰囲気中において熱処理を行なう
ことが好ましい。そして、酸素雰囲気中で第２の熱処理
を行なう場合には、その熱処理中に剥離面の単結晶シリ
コン薄膜１７部分に同時に酸化膜が形成されることにな
る。この場合、酸化膜が形成される過程で、上述した単
結晶シリコン薄膜１７の剥離表面に残っている凹凸が吸
収されるようになるので、この酸化膜をエッチングによ
り剥離することで剥離表面の平坦度は改善される。

【００４８】さて、次の研磨工程Ｐ１０では、単結晶シ
リコン薄膜１７の表面に残る微小な凹凸による段差およ
びイオン注入層形成工程Ｐ４の実施時に発生している欠
陥層を除去すべくＣＭＰ（化学的機械的研磨）法などに
より研磨処理を行なう（同図（ｂ）参照）。このとき、
研磨により除去する単結晶シリコン薄膜１７の膜厚は、
基板側に残る素子形成領域４におけるチャネル領域４ｂ
部分の膜厚が必要な膜厚となるように制御しながら行な
う。なお、この研磨工程Ｐ１０の終了時点では、半導体
層としての単結晶シリコン薄膜１７は、多数の素子形成
領域４として設けられるが、この状態では隣接する素子
形成領域４同士が表層部分において連結した状態に形成
されている。

【００４９】この場合、前述したように、第２の熱処理
において酸素雰囲気中で行なうことにより剥離面に酸化
膜を形成した場合には、これによって凹凸が吸収される
と共に研磨に要する膜厚を除去したことになるので、研
磨開始時点であらかじめ凹凸を吸収するように研磨した
のと同等の効果を得ることができ、研磨量を少なくする
ことができて、研磨の制御性を高めることができるよう
になる。

【００５０】次に、選択酸化膜形成工程Ｐ１１では、素
子形成領域４と他の素子形成領域４とを絶縁分離するた
めに、選択酸化つまりＬＯＣＯＳ膜１８を形成する。こ
れは、一般的に行なわれる方法で、素子形成領域４の表
面部分をシリコン窒化膜などを設けて酸化しないように
マスクし、その状態で熱酸化処理を行なうことにより、
素子形成領域４間の分離領域の単結晶シリコン薄膜１７
のみを選択的に酸化してＬＯＣＯＳ膜１８を形成するこ
とにより分離するものである。

【００５１】この場合に、ＬＯＣＯＳ膜１８を形成する
領域の単結晶シリコン薄膜１７の膜厚は分離用として薄
く形成されているので、簡単に絶縁分離した構造を形成
することができるようになる。これによって、図１に示
したものと同等のＳＯＩ基板１Ａを形成することができ
る。

【００５２】このような本実施形態によれば、ＳＯＩ基
板１Ａとして、支持基板としての単結晶シリコン基板２
上に絶縁膜３を介した状態で領域に応じて膜厚の異なる
素子形成領域４を周囲と絶縁状態となるように形成した
ので、その素子形成領域４中に種々の素子を形成する場
合に、その素子の構造に対応して領域毎に適した膜厚の
素子形成領域４とすることができ、素子形成の自由度を
高めることができるようになる。

【００５３】また、素子形成領域４をソース，ドレイン
領域４ａの膜厚を厚く、チャネル領域４ｂの膜厚を薄く
形成したので、チャネル領域４ｂの膜厚の制約を受ける
ことなくソース，ドレイン領域４ａにおいてシリサイド
層９を形成することができるようになり、シリサイドの
凝集の発生を抑制して低抵抗の特性の良好なものを得る
ことができるようになる。そして、このようなＳＯＩ基
板１Ａを上記したような工程Ｐ１〜Ｐ１１を経て製造す
るようにしたので、特殊な工程を付加することなく簡単
な工程を経ることにより形成することができるようにな
る。

【００５４】なお、上記実施形態においては、最終工程
である選択酸化膜形成工程Ｐ１１では、ＬＯＣＯＳ膜１
８を形成することにより素子形成領域４間を絶縁分離す
るようにしたが、これに限らず、例えば、対応する領域
の単結晶シリコン薄膜１７を部分的にエッチング除去す
ることにより、図６に示すようなメサ状の素子形成領域
４を形成することでも絶縁分離することができ、これに
よって図１に示したＳＯＩ基板１と同等のＳＯＩ基板１
Ｂを得ることができる。

【００５５】また、上記実施形態においては、平坦化処
理材料としてＣＶＤ法により形成する酸化膜１６のみと
したが、これ以外に、酸化膜と多結晶シリコン膜とを積
層した構成としてその多結晶シリコン膜を研磨すること
により平坦化する工程とすることもできる。

【００５６】（第２の実施形態）図７および図８は、本
発明の第２の実施形態を示すもので、第１の実施形態と
異なるところは、ＳＯＩ基板１に代えてＳＯＩ基板１９
を設けたところで、これは、図８（ｃ）に示す構成つま
り図１に示したものと同等のＳＯＩ基板１９を形成する
ようにしたところである。すなわち、この実施形態にお
けるＳＯＩ基板１９においては、絶縁分離を行なうため
にＬＯＣＯＳ膜１８を形成するのではなく、隣接する素
子形成領域４間を直接絶縁膜３により分離した構成とし
ているところが異なる。

【００５７】図７および図８は製造工程の模式的断面を
示すもので、以下、これらの図を参照して製造過程につ
いて説明する。工程的には、内容が多少異なるが項目は
略同じであり、最終段階での選択酸化膜形成工程Ｐ１１
は実施する必要がない。まず、パターンエッチング工程
Ｐ１では、第１の実施形態と同様に所望の領域に凹部を
設けて段差を形成する。

【００５８】このとき、例えば、絶縁分離を行なう領域
に対応する部分のエッチング深さｄ１は、素子形成領域
４のチャネル領域４ｂに対応する部分のエッチング深さ
ｄ２に比べて深くなるように（ｄ１＞ｄ２）形成する
（図７（ａ）参照）。また、このように異なる深さとな
るようにエッチングをする場合には、深さに応じてフォ
トリソグラフィ処理によってマスクパターンを形成し、
ドライエッチング処理を行なうことにより形成する。

【００５９】この後、熱酸化工程Ｐ２を経てエッチング
面に熱酸化膜１３を形成し、多結晶シリコン膜形成工程
Ｐ３において、イオン注入調整部材としての多結晶シリ
コン膜１５を形成する（同図（ｂ）参照）。この場合、
パターニングする多結晶シリコン膜１５の膜厚は、エッ
チング深さｄ１，ｄ２のそれぞれに応じて異なるように
形成する。

【００６０】これは、それぞれの領域のシリコンの厚さ
が異なることに起因して次の工程であるイオン注入層形
成工程Ｐ４においてイオンの阻止能が異なるからであ
る。ここで、多結晶シリコンはシリコンとほぼ同等のイ
オン阻止能を有するから、多結晶シリコン膜１５を全面
に形成した後に、単結晶シリコン基板１２の表面が凹凸
のない平面状態となるように多結晶シリコン膜１５をエ
ッチング処理して除去することで面内でほぼ同等な阻止
能となる状態に形成することができる。つまり、単結晶
シリコン基板１２の表面の凹部を平坦になるように多結
晶シリコン膜１５ａ，１５ｂなどで埋めるように形成す
るのである。

【００６１】なお、多結晶シリコン膜１５が凹部を平坦
に埋めるように形成する方法以外に、上述の原理にした
がって、例えば、多結晶シリコン膜１５を単結晶シリコ
ン基板１２の表面に形成した状態で、研磨を行なうこと
により凹部だけではなく、全面に残した状態で研磨を停
止しておくことでも同等のイオンの阻止能を得ることが
できる。

【００６２】この後、イオン注入層形成工程Ｐ４を実施
して１回のイオン注入を行なうことにより、所定深さに
イオン注入層１４を形成し（同図（ｃ）参照）、多結晶
シリコン膜剥離工程Ｐ５で多結晶シリコン膜１５を剥離
する。続いて、酸化膜形成工程Ｐ６にて形成した酸化膜
１６（同図（ｄ）参照）を研磨工程Ｐ７で研磨して平坦
な面を形成する（同図（ｅ）参照）。続いて、貼り合わ
せ工程Ｐ８で、支持基板としての単結晶シリコン基板２
と貼り合わせ（図８（ａ）参照）、剥離工程Ｐ９で熱処
理を行なうことによりイオン注入層１４部分での剥離を
行なう（同図（ｂ）参照）。

【００６３】次に、研磨工程Ｐ１０において、剥離され
た面を前述同様にして研磨処理を行なうが、この研磨処
理では、研磨する単結晶シリコン薄膜１７の面に対し
て、絶縁膜３をストッパとして研磨する。すなわち、単
結晶シリコン薄膜１７を研磨するうちに絶縁膜３の一部
が露出してくると、その絶縁膜３を同時に研磨すること
になるが、シリコンとは材質が異なることに起因して研
磨速度が異なると共に、研磨による発熱量が増大するの
で、この発熱量の増大を温度変化として検出することに
より研磨処理を停止することができる。これにより、単
結晶シリコン薄膜１７の膜厚が薄い部分が研磨により除
去され、素子形成領域４毎に絶縁膜３で分離された状態
に形成されるようになる（同図（ｃ）参照）。

【００６４】このような第２の実施形態によれば、パタ
ーンエッチング工程Ｐ１において異なる深さにエッチン
グ処理を行なって段差を形成しておくことにより、第１
の実施形態において設けた最終工程である選択酸化膜形
成工程を不要として、研磨工程Ｐ１０を実施したときに
絶縁膜３を研磨ストッパとして用いることにより絶縁分
離することができるようになる。

【００６５】また、第２の実施形態によれば、異なる段
差を有する場合でもイオン注入調整部材として下地の単
結晶シリコン基板１２とほぼ同じイオン阻止能である多
結晶シリコン膜１５を用いるので、凹部を埋めるように
平坦に多結晶シリコン膜１５を形成することで１回のイ
オン注入でイオン注入層１４を形成することができるよ
うになる。

【００６６】（第３の実施形態）図９および図１０は本
発明の第３の実施形態を示すもので、第２の実施形態と
異なるところは、イオン注入層を形成せずにＳＯＩ基板
１９を製造するようにしたところである。図９はその製
造工程の流れを概略的に示すものであり、図１０は各工
程における模式的断面を示している。

【００６７】まず、パターンエッチング工程Ｐ１では、
第２の実施形態と同様に、半導体層用基板としての単結
晶シリコン基板１２の表面にエッチング処理を行なっ
て、素子形成領域４の形状に対応した凹部となるように
必要な段差を設けるようにする（図１０（ａ）参照）。
次に、単結晶シリコン基板１２の段差を有する表面に対
して、熱酸化工程Ｐ２にて熱酸化膜１３を形成すると共
に、酸化膜形成工程Ｐ６にてＣＶＤ法などにより平坦化
処理用の酸化膜１６を形成し、続く研磨工程Ｐ７にて表
面の凹凸がなくなるまで研磨して平坦な面となるように
して絶縁膜３を形成する（同図（ｂ）参照）。

【００６８】次に、貼り合わせ工程Ｐ８において、単結
晶シリコン基板１２に形成した絶縁膜３の面に支持基板
としての単結晶シリコン基板２を貼り合わせ（同図
（ｃ）参照）、この状態としてから研磨工程Ｐ１１によ
り、単結晶シリコン基板１２の裏面側から研磨を行な
い、不要な部分を除去することにより素子形成領域４を
残した状態となるようにする（同図（ｄ）参照）。この
場合、研磨処理の停止検出は、前述同様にして絶縁膜３
をストッパとして利用することができる。これによっ
て、ＳＯＩ基板１９を形成することができる。

【００６９】なお、上述のようにしてＳＯＩ基板１９を
形成する際に、貼り合わせ工程Ｐ８において貼り合わせ
を行なった面の結合力を高めるために、熱処理を必要に
応じて行なうと良い。また、熱酸化工程Ｐ２は必要に応
じて行なえば良く、電気的特性の面からは熱酸化膜を設
けることが好ましく、特性面で必要ない場合にはこの熱
酸化工程Ｐ２を省略することができる。

【００７０】このような第３の実施形態によれば、イオ
ン注入層形成工程を不要とすることにより、これに関連
した工程についても工程数を少なくすることができ、半
導体層用基板である単結晶シリコン基板１２は研磨によ
り消費するが、全体として簡単な工程を経ることにより
ＳＯＩ基板１９を得ることができるようになる。

【００７１】（第４の実施形態）図１１ないし図１３は
本発明の第４の実施形態を示すもので、第２の実施形態
と異なるところは、イオン注入層形成工程Ｐ４に先立っ
てイオン注入調整材料としての多結晶シリコン膜を設け
る調整材料形成工程としての多結晶シリコン膜形成工程
Ｐ３を実施しないところである。

【００７２】図１１は工程の概略を示し、図１２および
図１３は各工程での模式的断面を示している。パターン
エッチング工程Ｐ１では、第２の実施形態と同様にし
て、半導体層用基板としての単結晶シリコン基板１２に
対して、エッチング処理を行なって異なる深さの凹部１
２ｃ，１２ｄ，１２ｅを形成し（図１２（ａ））、続く
熱酸化工程Ｐ２では、熱酸化処理を行なって熱酸化膜１
３を形成する（同図（ｂ）参照）。

【００７３】続いて、イオン注入層形成工程Ｐ４では、
単結晶シリコン基板１２の熱酸化膜１３を介してイオン
注入を行なう。この場合、単結晶シリコン基板２１内に
形成されるイオン注入層２０は、表面に形成されている
凹部１２ｃ，１２ｄ，１２ｅの深さに応じて異なる深さ
に形成されることになるので、表面の段差の形状を反映
するように領域に応じて深さの異なるイオン注入層２０
ａ，２０ｂ，２０ｃが形成されるようになる（同図
（ｃ）参照）。この場合、イオン注入層２０ａ〜２０ｃ
を形成するに際しては、一番浅い位置に形成されるイオ
ン注入層２０ｃの深さが、最終的に形成しようとする単
結晶シリコン薄膜１７の膜厚と同等以上程度となるよう
に設定する。

【００７４】次に、第２の実施形態と同様にして、酸化
膜形成工程Ｐ６により、平坦化処理膜としての酸化膜１
６をＣＶＤ法などにより形成し、研磨工程Ｐ７により、
研磨を行なって表面を平坦化し絶縁膜３を形成する（同
図（ｄ）参照）。続いて、貼り合わせ工程Ｐ８により、
支持基板としての単結晶シリコン基板２と貼り合わせ
（図１３（ａ）参照）、剥離工程Ｐ９によりイオン注入
層２０ａ〜２０ｃの面で剥離を行ない単結晶シリコン薄
膜２１を形成する。

【００７５】このとき、単結晶シリコン薄膜２１の剥離
面は、イオン注入層２０ａ〜２０ｃが段差を有する状態
で形成されていることから、その段差に対応した段差を
有する状態に階段状に形成されている（同図（ｂ）参
照）。次に、研磨工程Ｐ１０において、単結晶シリコン
薄膜２１の表面を研磨することにより、表面が平坦にな
るようにすると共に、絶縁膜３をストッパとして研磨す
ることで絶縁膜３が部分的に露出する時点で研磨を停止
し、単結晶シリコン薄膜２１は素子形成領域４に分離さ
れた状態に形成される（同図（ｃ）参照）。

【００７６】このような第４の実施形態によれば、イオ
ン注入層形成工程Ｐ４に先立ってイオン注入調整材料を
形成する工程を実施することなく素子形成領域４を有す
る構成のＳＯＩ基板１９を得ることができるので、最終
段階における研磨工程Ｐ１０で剥離面の凹凸を平坦にす
る研磨を要することを除いて、工程数を少なくして簡略
化することができるようになる。

【００７７】（第５の実施形態）図１４および図１５は
本発明の第５の実施形態を示すもので、以下、第２の実
施形態と異なる点について説明する。この実施形態にお
いては、半導体基板として、図１５（ｃ）に示すような
構成のＳＯＩ基板２２を形成している。すなわち、支持
基板としての単結晶シリコン基板２上に絶縁膜３が形成
された構成で、その絶縁膜３の表面の所定領域に、半導
体層として各々深さ寸法の異なる素子形成領域２３ａ，
２３ｂ，２３ｃ等が形成された構成である。

【００７８】これは、ＳＯＩ基板２２として、絶縁膜３
で絶縁分離された状態で膜厚の異なる素子形成領域２３
ａ〜２３ｃが形成された構成のものであり、これによ
り、形成する素子それぞれに対応して必要な膜厚の素子
形成領域２３ａ〜２３ｃを提供することができ、形成し
ようとする素子を最適な膜厚で形成して電気的特性の向
上を図ることができ、設計面では設計の自由度の向上を
図ることができるものである。

【００７９】このようなＳＯＩ基板２２の製造方法につ
いて簡単に説明する。なお、製造工程としては第２の実
施形態と略同じである。まず、パターンエッチング工程
Ｐ１では、前述と同様にしてエッチング処理を行なう
が、このとき、形成しようとする素子形成領域２３ａ〜
２３ｃの膜厚に対応して高さ寸法を設定する（図１４
（ａ）参照）。すなわち、凹部１２ｆの深さ寸法は共通
となるように設定し、凸部１２ｇ，１２ｈ，１２ｉの位
置が異なるようにエッチングを行なう。この場合、エッ
チング処理は、各深さ寸法に対応して複数段階に分割し
て行なう。

【００８０】次の熱酸化工程Ｐ２では、前述同様にして
熱酸化を行なって熱酸化膜１３を段差のある面に形成す
る（同図（ｂ）参照）。次に、多結晶シリコン膜形成工
程Ｐ３を実施してイオン注入調整部材としての多結晶シ
リコン膜１５を形成する。これは前述したと同様の原理
により、単結晶シリコン基板１２の面が略平面となるよ
うに形成する。この後、イオン注入層形成工程Ｐ４を実
施して所定深さにイオン注入層１４を形成する（同図
（ｃ）参照）。

【００８１】この後、多結晶シリコン膜剥離工程Ｐ５に
て、多結晶シリコン膜１５を剥離し、続く酸化膜形成工
程Ｐ６により、熱酸化膜１３の面上にＣＶＤ法によって
平坦化処理用に形成し、研磨工程Ｐ７により平坦な面を
形成するように研磨処理を行なう（同図（ｄ）参照）。
続いて、貼り合わせ工程Ｐ８にて支持基板である単結晶
シリコン基板２と貼り合わせを行ない（図１５（ａ）参
照）、剥離工程Ｐ９にて熱処理を行なうことにより、単
結晶シリコン薄膜２４を剥離形成する（同図（ｂ）参
照）。この後、研磨工程Ｐ１０により、絶縁膜３が露出
するまで研磨処理を行なうことにより、単結晶シリコン
薄膜２４を素子形成領域２３ａ〜２３ｃに絶縁分離した
状態にしてＳＯＩ基板２２を形成する（同図（ｃ）参
照）。

【００８２】このような第５の実施形態によれば、膜厚
の異なる素子形成領域２３ａ〜２３ｃを設けた構成のＳ
ＯＩ基板２４とすることができるので、素子設計の自由
度が向上し、電気的特性の向上を図れると共に、最適な
素子を作り込むことができるので、集積度の向上にも貢
献できるようになる。

【００８３】本発明は、上記実施形態にのみ限定される
ものではなく、次のように変形また拡張できる。絶縁膜
３は、酸化膜１６に加えて多結晶シリコン膜などを積層
した構成としてこの多結晶シリコン膜を研磨することに
より平坦化するようにしても良い。

【００８４】半導体層用基板としては、単結晶シリコン
基板１２以外に、単結晶シリコン基板にエピタキシャル
層を積層したものを用いても良いし、あるいは、単結晶
シリコン基板の表面に多孔質を形成し、これにエピタキ
シャル層を積層形成した基板を用いることもできる。

【００８５】第１〜第４の実施形態の構成のＳＯＩ基板
１，１９と第５の実施形態の構成のＳＯＩ基板２２とを
合成した構成の半導体基板を構成することもできる。す
なわち、複数の素子形成領域がそれぞれ異なる深さで形
成され、且つ素子形成領域内部において異なる深さで形
成された領域を有する構成のＳＯＩ基板である。

【００８６】半導体層は、素子形成領域４に絶縁分離さ
れたもの以外に、支持基板の表面に全面に渡って連続的
に形成されたものとしても良く、この場合に、面内の領
域毎に異なる膜厚となるように形成されたものとするこ
とができる。

【００８７】イオン注入調整材料としては、多結晶シリ
コン膜以外に、フォトレジストや金属膜などイオン阻止
能がシリコンと異なるものを用いることもできる。この
場合には、段差に応じたイオン注入深さが面内で同等と
なるように各領域毎に膜厚を調整して形成することによ
り１回のイオン注入を行なうことでイオン注入層を形成
することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態を示すＳＯＩ基板の模
式的断面図

【図２】ＭＯＳトランジスタの模式的断面図

【図３】製造工程の概略的な説明図

【図４】ＳＯＩ基板の製造工程を示す模式的断面図（そ
の１）

【図５】ＳＯＩ基板の製造工程を示す模式的断面図（そ
の２）

【図６】異なる絶縁分離を行なった場合の図１相当図

【図７】本発明の第２の実施形態におけるＳＯＩ基板の
製造工程を示す模式的断面図（その１）

【図８】ＳＯＩ基板の製造工程を示す模式的断面図（そ
の２）

【図９】本発明の第３の実施形態を示す図３相当図

【図１０】ＳＯＩ基板の製造工程を示す模式的断面図

【図１１】本発明の第４の実施形態を示す図３相当図

【図１２】ＳＯＩ基板の製造工程を示す模式的断面図
（その１）

【図１３】ＳＯＩ基板の製造工程を示す模式的断面図
（その２）

【図１４】本発明の第５の実施形態におけるＳＯＩ基板
の製造工程を示す模式的断面図（その１）

【図１５】ＳＯＩ基板の製造工程を示す模式的断面図
（その２）

【符号の説明】

１，１Ａ，１Ｂ，１９，２２はＳＯＩ基板（半導体基
板）、２は単結晶シリコン基板（支持基板）、３は絶縁
膜、４，２３ａ，２３ｂ，２３ｃは素子形成領域（半導
体層）、４ａはソース，ドレイン領域、４ｂはチャネル
領域、５はＭＯＳトランジスタ、６はゲート酸化膜、７
はゲート電極、８はサイドウォール、９はシリサイド
層、１２は単結晶シリコン基板（半導体層用基板）、１
３は熱酸化膜、１４，２０ａ，２０ｂ，２０ｃはイオン
注入層、１５は多結晶シリコン膜（イオン注入調整材
料）、１６は酸化膜（平坦化処理材料）、１７，２１，
２４は単結晶シリコン薄膜、１８はＬＯＣＯＳ膜（選択
酸化膜）である。

フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６２７Ｄ

Claims (17)

【特許請求の範囲】
1. 【請求項１】 支持基板と、この支持基板上に形成され
   た絶縁膜と、この絶縁膜を介して前記支持基板上に形成
   され、他の領域と電気的に分離されるように前記絶縁膜
   により島状に区画されて形成された半導体層と、を備え
   た半導体基板において、 前記絶縁膜における前記支持基板と前記半導体層との間
   の領域は、部分的に膜厚が異なる複数の領域からなり、 前記半導体層は、前記絶縁膜の異なる膜厚の領域に対し
   て、領域毎に異なる膜厚を有することを特徴とする半導
   体基板。
2. 【請求項２】 請求項１に記載の半導体基板において、 前記半導体層は、面内で絶縁分離された複数の素子形成
   領域を有することを特徴とする半導体基板。
3. 【請求項３】 請求項２に記載の半導体基板において、 前記半導体層は、前記素子形成領域内で異なる膜厚とな
   るように形成されたものを有することを特徴とする半導
   体基板。
4. 【請求項４】 請求項２に記載の半導体基板において、 前記半導体層は、前記素子形成領域の間で異なる膜厚と
   なるように形成されたものを有することを特徴とする半
   導体基板。
5. 【請求項５】 請求項２ないし４のいずれかに記載の半
   導体基板において、 前記素子形成領域は、選択酸化膜により絶縁分離されて
   いることを特徴とする半導体基板。
6. 【請求項６】 請求項２ないし５のいずれかに記載の半
   導体基板において、 前記素子形成領域は、ＭＯＳトランジスタ形成用に対応
   させたものとして、ソース，ドレイン領域がチャネル領
   域よりも膜厚が厚くなるように形成されていることを特
   徴とする半導体基板。
7. 【請求項７】 支持基板と、この支持基板上に形成され
   た絶縁膜と、この絶縁膜を介して前記支持基板上に形成
   され、他の領域と電気的に分離されるように前記絶縁膜
   により島状に区画されて形成された半導体層と、を備え
   た半導体基板において、 前記絶縁膜における前記支持基板と前記半導体層との間
   の領域は、平坦化処理用の膜を部分的に膜厚が異なるよ
   うに形成した複数の領域からなり、 前記半導体層は、前記絶縁膜の異なる膜厚の領域に対し
   て、領域毎に異なる膜厚を有することを特徴とする半導
   体基板。
8. 【請求項８】 支持基板上に絶縁膜を介した状態で半導
   体層が形成された構成の半導体基板の製造方法におい
   て、 前記半導体層を形成するための半導体層用基板に、その
   半導体層となる部分を残して他の領域をエッチングして
   異なる深さ寸法の段差部を形成する段差形成工程と、 エッチングされた表面に前記絶縁膜を形成する絶縁膜形
   成工程と、 前記絶縁膜を介して前記半導体層用基板の表面にイオン
   注入を行なうことにより前記半導体層に対応した所定深
   さの平面内に剥離用のイオン注入層を形成するイオン注
   入層形成工程と、 前記半導体層用基板の前記イオン注入層を形成した側の
   面の段差を平坦化する平坦化処理工程と、 前記支持基板と前記半導体層用基板とを貼り合わせる貼
   り合わせ工程と、 前記貼り合わせた支持基板と半導体層用基板とを熱処理
   を行なうことにより前記イオン注入層部分で剥離して前
   記半導体層を形成する剥離工程とを設けたことを特徴と
   する半導体基板の製造方法。
9. 【請求項９】 請求項８に記載の半導体基板の製造方法
   において、 前記剥離工程に続いて、前記半導体層を所望の素子形成
   領域に対応して前記絶縁膜に達するように酸化膜を形成
   して絶縁分離するための選択酸化工程を設けたことを特
   徴とする半導体基板の製造方法。
10. 【請求項１０】 請求項８または９に記載の半導体基板
    の製造方法において、 前記剥離工程に続いて、前記半導体層を所望の素子形成
    領域に対応して絶縁分離するために分離領域に対応する
    部分をエッチングにより除去する分離エッチング工程を
    設けたことを特徴とする半導体基板の製造方法。
11. 【請求項１１】 請求項８ないし１０のいずれかに記載
    の半導体基板の製造方法において、 前記剥離工程に続いて、剥離面に露出する半導体層を前
    記絶縁膜が露出するまで研磨することによりその露出し
    た絶縁膜の面よりも深い領域まで形成されている半導体
    層を素子形成領域として絶縁分離する研磨工程を設けた
    ことを特徴とする半導体基板の製造方法。
12. 【請求項１２】 請求項８ないし１１のいずれかに記載
    の半導体基板の製造方法において、 前記絶縁膜形成工程は、熱酸化膜を形成することを特徴
    とする半導体基板の製造方法。
13. 【請求項１３】 請求項８ないし１２のいずれかに記載
    の半導体基板の製造方法において、 前記イオン注入層形成工程は、 前記半導体層用基板の表面に前記段差に応じたイオン注
    入調整材料を形成してイオン注入に対するイオン阻止能
    を面内に渡って同等となるようにする調整材料形成工程
    と、 前記イオン注入調整材料が形成された面に前記イオン注
    入を行なって前記イオン注入層を形成するイオン注入工
    程とからなることを特徴とする半導体基板の製造方法。
14. 【請求項１４】 請求項８ないし１２のいずれかに記載
    の半導体基板の製造方法において、 前記イオン注入層形成工程は、 前記段差形成工程において形成された前記半導体層用基
    板の表面の段差のレベルが同じ部分を残して他の領域に
    マスク部材を形成するマスク部材形成工程と、 このマスク部材が形成された表面から所定深さにイオン
    注入層を形成するようにイオン注入を行なうイオン注入
    工程とを備え、 前記マスク部材形成工程およびイオン注入工程を、前記
    段差のレベルが異なる領域に対応して繰り返し実施する
    ことにより、前記イオン注入層を形成することを特徴と
    する半導体基板の製造方法。
15. 【請求項１５】 請求項８ないし１４のいずれかに記載
    の半導体基板の製造方法において、 前記平坦化処理工程は、 前記平坦化処理膜を形成する平坦化処理膜形成工程と、 前記平坦化処理膜を研磨することにより表面を平坦にす
    る研磨工程とからなることを特徴とする半導体基板の製
    造方法。
16. 【請求項１６】 請求項８ないし１２のいずれかに記載
    の半導体基板の製造方法において、 前記イオン注入層形成工程は、前記絶縁膜形成工程によ
    り前記半導体層用基板の段差が形成された表面に絶縁膜
    が形成された状態の表面に対して、イオン注入を行なう
    ことにより、段差のレベルに対応した領域毎に深さの異
    なるイオン注入領域を形成し、 前記剥離工程の後に、その剥離工程において剥離面に残
    る前記段差を解消するように研磨を行なう平坦化研磨工
    程を設けたことを特徴とする半導体基板の製造方法。
17. 【請求項１７】 支持基板上に絶縁膜を介した状態で半
    導体層が形成された構成の半導体基板の製造方法におい
    て、 前記半導体層を形成するための半導体層用基板に、その
    半導体層となる部分を残して他の領域をエッチングして
    異なる深さ寸法の段差部を形成する段差形成工程と、 エッチングされた表面に前記絶縁膜を形成する絶縁膜形
    成工程と、 前記半導体層用基板の前記絶縁膜を形成した側の面の段
    差を平坦化する平坦化処理工程と、 前記支持基板と前記半導体層用基板とを貼り合わせる貼
    り合わせ工程と、 前記支持基板に貼り合わせた前記半導体層用基板を除去
    して所望の膜厚の半導体層が残存するように研磨する研
    磨工程とを設けたことを特徴とする半導体基板の製造方
    法。