JPH11103034A - 半導体基板の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 簡単なプロセスで半導体層の下方に埋込領域
を有する半導体基板を形成する。 【解決手段】 支持用の単結晶シリコン基板に酸化膜を
形成し（Ｐ１）、マスク部材をフォトレジストによりパ
ターニングし（Ｐ２）、この上から不純物をイオン注入
して（Ｐ３）埋込電極パターンを形成した後、フォトレ
ジストを剥離する（Ｐ４）。半導体層用の単結晶シリコ
ン基板に酸化膜を形成し（Ｐ５）、水素を高濃度でイオ
ン注入して剥離用のイオン注入層を形成する（Ｐ６）。
これら２枚の基板を親水化処理した上で貼り合わせ（Ｐ
７）、剥離工程（Ｐ８）で熱処理を行なって剥離すると
共に埋込電極パターンの単結晶化を図る。剥離面をＣＭ
Ｐなどの研磨処理で平坦にして半導体基板を得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、素子形成用の半導
体層を支持用半導体基板上に絶縁膜を介して設けてなる
半導体基板の製造方法に関する。

【０００２】

【発明が解決しようとする課題】支持基板上に絶縁膜を
介して素子形成用の単結晶の半導体層を形成してなる半
導体基板としては、例えば、半導体層としてシリコン単
結晶薄膜を設ける構成のＳＯＩ（Silicon On Insulato
r）基板がある。これは、支持基板となるシリコン基板
上に絶縁膜としての酸化膜を形成した上に半導体層とし
ての単結晶シリコン薄膜を形成した構造を有するもので
ある。このような半導体基板を用いて形成されたＭＯＳ
トランジスタは、その構造上、寄生容量が低減できるな
どの理由により半導体集積回路の高速，低消費電力動作
が可能である。

【０００３】このようなＳＯＩ構造を有する半導体基板
の形成方法としては、従来より、種々の方法があるが、
そのひとつとして貼り合わせ法がある。これは、絶縁膜
を形成した支持基板に対して、素子形成用の半導体層を
形成するための単結晶シリコン基板を貼り合わせ、この
後、貼り合わせた単結晶シリコン基板を裏面側から所定
厚さまで研削および研磨をしたり、あるいは特開平５−
２１１１２８号公報に開示されているような方法で剥離
することにより、支持基板側に所望の厚さの単結晶シリ
コン薄膜を残すようにして半導体層を形成するものであ
る。

【０００４】また、上述のようなＳＯＩ構造を有する半
導体基板としては、表面に形成する単結晶シリコン薄膜
をあらかじめ島状に分離した状態として酸化膜上に形成
した構成のものがある。この場合には、その製造工程上
の都合から、貼り合わせを行なう基板の面が凹凸を有す
る構造となるため、このような凹凸が発生する場合でも
貼り合わせを確実に行なえるようにした方法として、特
開平１−３０２８３７号公報に示される方法がある。

【０００５】これは、シリコン基板の表面の所定領域に
凹部を形成し、続いてそのシリコン基板上に酸化膜を形
成すると共に多結晶シリコン膜を形成し、その多結晶シ
リコン膜の表面を平坦にすべく研磨を行ない、この後、
支持基板としてのもう一枚のシリコン基板と貼り合わ
せ、選択研磨を行なうことによりＳＯＩ構造を有する半
導体基板を形成するものであり、これにより、均一な膜
厚の単結晶シリコン薄膜を０．１μｍ程度まで薄く形成
することができるようになる。

【０００６】ところで、近年では、このようなＳＯＩ構
造をとる半導体基板を利用して形成する素子として、半
導体層の下層に位置する酸化膜中にあらかじめ電極パタ
ーンを埋込形成した構成のものが考えられており、この
ような構成の半導体基板を提供することにより、基板表
面の半導体層中に形成した素子に対して、埋込電極に印
加する電圧を変化させることにより表面側に設けるゲー
ト電極の動作しきい値電圧を変更設定することができる
ようにしたものがある。

【０００７】しかしながら、上述のように酸化膜中に電
極パターンを形成する場合には、例えば多結晶シリコン
を用いるとかあるいは金属を埋込形成することが考えら
れるが、そのような酸化膜中への埋込構造を形成するた
めの工程が複雑になる点で実用上において採用し難いと
いう問題がある。

【０００８】本発明は、上記事情に鑑みてなされたもの
で、その目的は、比較的簡単なプロセスを経ることで半
導体層の下方から絶縁膜を介して電圧を印加可能な埋込
領域を有する半導体基板を形成することができるように
した半導体基板の製造方法を提供することにある。

【０００９】

【課題を解決するための手段】請求項１の発明によれ
ば、埋込領域形成工程において支持用半導体基板に不純
物を導入して埋込領域を形成し、イオン注入層形成工程
において半導体層用基板に剥離用のイオン注入層を所定
の深さに形成し、これらの基板を貼り合わせ工程におい
て貼り合わせ、剥離工程において熱処理を行なって剥離
を行ない、支持用半導体基板上に半導体層を形成するこ
とができる。そして、これにより、支持用半導体基板内
に不純物を導入して埋込領域を形成するという簡単な工
程を追加することで、埋込領域を用いて埋込電極として
あるいは埋込配線として利用することができる構成を得
ることができる。

【００１０】請求項２の発明によれば、上述の埋込領域
形成工程において、イオン注入法により支持用半導体基
板に対して不純物を導入するので、簡単且つ精度良く埋
込領域を形成することができ、全体として製造工程を簡
単にすることができる。

【００１１】請求項３の発明によれば、埋込領域形成工
程において、支持用半導体基板の表面に酸化膜を形成し
た状態で不純物の導入を行なうので、イオン注入等の方
法により不純物を導入する場合に、支持用半導体基板の
表面が直接ダメージを受けることを防止することができ
るようになる。

【００１２】請求項４の発明によれば、貼り合わせ工程
を実施する際に、支持用半導体基板に対して埋込領域形
成工程において形成している酸化膜をそのまま残した状
態としているので、支持用半導体基板の表面を露出させ
ることなく保護した状態で貼り合わせ工程に移行させる
ことができると共に、その酸化膜を埋込領域の半導体層
に対するゲート酸化膜として利用することができるよう
になる。

【００１３】請求項５の発明によれば、埋込領域形成工
程を、酸化膜形成工程，マスク部材形成工程，不純物イ
オン注入工程およびマスク部材除去工程から構成し、こ
れらにより埋込領域を形成するようにしたので、不純物
導入の工程を簡単且つ短時間で実施できるようにするこ
とができる。

【００１４】請求項６の発明によれば、埋込領域形成工
程において、支持用半導体基板を熱酸化することにより
酸化膜を形成するので、緻密で良質かつ膜厚の均一性の
良い酸化膜を得ることができ、この酸化膜を埋込領域に
対するゲート酸化膜として使用することで特性の良い素
子を形成することができるようになる。

【００１５】請求項７の発明によれば、埋込領域形成工
程において支持用半導体基板に不純物をイオン注入法を
用いて導入したときの結晶の乱れを熱処理工程を実施す
ることにより再結晶化するので、支持用半導体基板とし
て単結晶基板を用いるようにすれば、埋込領域として単
結晶の不純物領域を設けることができ、低抵抗化を実現
することができ、素子の特性の向上を図ることができ
る。

【００１６】請求項８の発明によれば、熱処理工程を、
貼り合わせ工程以降に行なうので、例えば、請求項９の
発明におけるように、剥離工程の熱処理を行なうことで
その熱処理を実施することができ、これによって埋込領
域の結晶構造の乱れを戻すことができるようになり、別
途に熱処理工程を設ける必要もなくなる。

【００１７】請求項１０の発明によれば、埋込領域形成
工程においては、埋込領域に導入する不純物としてその
導入領域の導電形と異なる導電形を形成する不純物を用
いるので、例えば、支持用半導体基板に直接不純物を導
入する場合においては、その支持用半導体基板の導電型
と反対の導電型の埋込領域として形成することができ、
また、支持用半導体基板にあらかじめ異なる導電型の不
純物拡散領域が形成されている場合には、その導電型と
反対の導電型つまり支持用半導体基板の導電型と同じ導
電型の不純物を導入することで反対の導電型の埋込領域
として形成することができ、これによって、その埋込領
域に独立して電圧を印加することができる構成が得ら
れ、埋込ゲートとしての機能を実現することができるよ
うになる。

【００１８】請求項１２の発明によれば、イオン注入層
形成工程において、イオン注入層を形成するに先だっ
て、半導体層用基板の表面に酸化膜を形成するので、半
導体層として形成する部分をイオン注入によるダメージ
が極力少なくすることができるようになる。

【００１９】請求項１３の発明によれば、イオン注入層
形成工程において、半導体層用基板に形成した酸化膜
を、イオン注入層形成後において残した状態として貼り
合わせ工程に移行させるので、半導体層用基板の表面を
酸化膜で保護した状態としたままで工程を進めることが
でき、汚染などによる特性の劣化を極力防止することが
できるようになる。

【００２０】請求項１４の発明によれば、剥離工程以降
に酸化性雰囲気中で熱酸化工程を行なうことにより、半
導体層と酸化膜との界面部分の半導体層を酸化させるの
で、半導体層と酸化膜との界面部分が貼り合わせ時の貼
り合わせ面となっている場合には、新たに形成される熱
酸化膜により半導体層との界面が半導体層側の内部に移
動し、これによって界面部分の特性の向上を図ることが
でき、埋込領域による半導体層へのゲート酸化膜として
の特性を向上させることができる。

【００２１】請求項１５の発明によれば、熱酸化工程
を、剥離工程中に行なう熱処理で連続的に実施するの
で、熱酸化工程を別途に実施する必要がなく、工程数を
増やすことなく簡単且つ安価に特性向上のための工程を
実施することができる。

【００２２】

【発明の実施の形態】

（第１の実施形態）以下、本発明の第１の実施形態につ
いて図１ないし図４を参照しながら説明する。図３
（ｃ）は本発明の製造方法を用いて形成する半導体基板
であるＳＯＩ基板１の模式的な断面を示すもので、支持
用半導体基板としての単結晶シリコン基板２の表層部に
は埋込領域としての埋込電極パターン３が形成されてい
る。この場合、単結晶シリコン基板２は、例えば、ｐ型
で面方位が＜１００＞、所定の比抵抗値の単結晶シリコ
ンからなるもので、埋込電極パターン３は、ｎ型の不純
物がイオン注入により導入されて形成されたものであ
る。

【００２３】この単結晶シリコン基板２上には熱酸化に
より形成された所定膜厚のシリコン酸化膜４が設けられ
ると共に、その上に半導体層としての単結晶シリコン薄
膜５が積層形成されている。シリコン酸化膜４は、埋込
電極パターン３に対してゲート酸化膜としての機能を果
たすものである。

【００２４】さて、上述のようにして形成されているＳ
ＯＩ基板１は、例えば、図４に示すような半導体素子６
を形成するのに用いられる。すなわち、この半導体素子
６は、ＳＯＩ基板１の単結晶シリコン薄膜５を絶縁分離
することにより島状に形成した素子形成領域に、例えば
不純物を拡散することによりチャンネル領域７を形成す
る。この上にゲート酸化膜８ａを形成すると共にゲート
電極９を形成し、全体を酸化膜８で覆うようにした後、
チャンネル領域７のソース端子１０、ドレイン端子１１
およびゲート電極９にアルミニウムなどの金属電極１２
を形成して、他の部分に保護膜１３を設ける。

【００２５】さらには、単結晶シリコン基板２の表層に
形成している埋込電極パターン３には図示しない他の部
分からオーミック接触をとって外部から電圧を印加可能
に形成されている。そして、このような半導体素子６を
形成することにより、チャンネル領域７が絶縁分離され
た良質の素子を形成できると共に、埋込電極パターン３
を利用してバックゲートとしての機能を付加した構成と
することができ、これによって、ゲート電極９に印加す
る制御電圧のしきい値を変化させることができ、素子の
制御特性の向上を図ることができるものである。

【００２６】さて、次に、上述したようなＳＯＩ基板１
の製造方法について、図１ないし図３を参照して説明す
る。図１は、ＳＯＩ基板１の製造工程について概略的に
示すもので、以下、この製造工程にしたがって説明す
る。全体の概略的な流れとしては、まず、支持用半導体
基板としての単結晶シリコン基板２に対して、埋込領域
形成工程として設けられた４つの工程である、酸化膜形
成工程Ｐ１，マスク部材形成工程Ｐ２，不純物イオン注
入工程Ｐ３およびマスク部材除去工程Ｐ４を実施する。
次に、半導体層用基板としての単結晶シリコン基板１４
に対して酸化膜形成工程Ｐ５，イオン注入層形成工程Ｐ
６を実施する。この後、２枚の単結晶シリコン基板２お
よび１４に対して貼り合わせ工程Ｐ７，剥離工程Ｐ８お
よび研磨工程Ｐ９を実施して半導体基板としてのＳＯＩ
基板１を得る。

【００２７】支持用半導体基板としての単結晶シリコン
基板２は、前述したようにｐ型の不純物が導入されたも
ので、少なくとも酸化膜４を形成する側の面は鏡面に仕
上げられたものである。埋込領域形成工程においては、
まず、この単結晶シリコン基板２に対して酸化膜形成工
程Ｐ１で熱酸化を行なうことにより表面に所定膜厚（例
えば、１０〜１００ｎｍの範囲）の酸化膜４を形成する
（図２（ａ）参照）。なお、この酸化膜４は、後工程で
の不純物イオンの注入工程の際に、重金属による汚染を
防止する膜としても機能するものである。

【００２８】続いて、マスク部材形成工程Ｐ２におい
て、フォトリソグラフィ処理を行なうことによって、単
結晶シリコン基板２の酸化膜４を設けた表面にフォトレ
ジスト膜１５をパターニングする。このフォトレジスト
膜１５のパターンは、次の不純物イオン注入工程Ｐ３の
イオン注入でマスク部材として機能するように膜厚を設
定している（同図（ｂ）参照）。

【００２９】そして、不純物イオン注入工程Ｐ３では、
上述のフォトレジスト膜１５をマスク部材として不純物
であるＡｓ（砒素）イオンを所定エネルギーで加速して
所定のドーズ量を注入する。この注入するイオン種であ
るＡｓは、シリコンに対してｎ型の不純物として作用す
るので、基板に注入された領域はｎ型領域として形成さ
れることになる。これにより、酸化膜４の直下に位置す
る単結晶シリコン基板２の表面部分に埋込領域としての
埋込電極パターン３が形成される（同図（ｃ）参照）。

【００３０】なお、注入する不純物イオン種は、Ａｓイ
オンに限らず、ｎ型として機能させる場合にはリン
（Ｐ）イオンを用いることもできるし、あるいは、基板
がｎ型である場合に対応してｐ型の不純物であるボロン
（Ｂ）イオンを用いることもできる。また、さらには必
要に応じて他のイオン種を用いることもできる。

【００３１】そして、この時点では、埋込電極パターン
３部分は注入したＡｓイオンによりシリコンの格子配列
が乱れた状態となっており、後の熱処理工程を経て再結
晶化を行なう。次に、フォトレジスト剥離工程Ｐ４にお
いて、マスク部材として使用したフォトレジスト膜１５
を周知の方法により剥離する（同図（ｄ）参照）。酸化
膜４はこのまま残した状態で貼り合わせ工程Ｐ７に移行
する。

【００３２】次に、半導体層用基板である単結晶シリコ
ン基板１４は、形成しようとする半導体層である単結晶
シリコン薄膜５の特性に合わせたものを用い、その少な
くとも酸化膜１６を形成する面側は鏡面に仕上げられて
いる。この単結晶シリコン基板１４に対して、まず、酸
化膜形成工程Ｐ５で表面に熱酸化によって酸化膜１６を
形成する。この酸化膜１６は、次工程のイオン注入層形
成工程Ｐ６において基板中への重金属の混入などによる
汚染の防止あるいはダメージの低減を目的として設ける
ものである。

【００３３】イオン注入層形成工程Ｐ６では、水素イオ
ン（プロトン）もしくは希ガスを、イオン注入する（図
３（ａ）参照）。この場合、イオン注入量は、例えば１
×１０^１６atoms/cm^２ 以上で、好ましくは、５×１０
^１６atoms/cm^２ 以上とし、高濃度のイオン注入層１７
を形成する。また、このとき注入深さは、形成しようと
する単結晶シリコン薄膜５の膜厚に応じた深さとなるよ
うに、イオンの加速電圧を制御することで行ない、具体
的には、０．１μｍ〜２μｍ程度の範囲の深さとなるよ
うに加速電圧を設定する。

【００３４】この後、酸化膜１６を、ウェットエッチン
グ処理（例えばフッ酸系のエッチング液を使用）あるい
はドライエッチング処理を行なって表層部分をエッチン
グ除去する。このとき、酸化膜１６を全部エッチングす
ることもできるが、ここでは、一部を残すようにしてエ
ッチングする。なお、エッチングを行なわずにそのまま
酸化膜１６を残すことも可能である。

【００３５】続いて、上述のようにして準備された２枚
の単結晶シリコン基板２および１４に対して貼り合わせ
工程Ｐ７を実施する。まず、単結晶シリコン基板２およ
び１４のそれぞれに対して親水化処理を行なう。親水化
処理は、例えば、硫酸（Ｈ2ＳＯ4 ）と過酸化水素水
（Ｈ2 Ｏ2 ）とを４：１で混合した溶液中で、９０℃〜
１２０℃で保持した状態で洗浄を行なった後、純水洗浄
を順次行ない、スピン乾燥により基板表面に吸着する水
分量を制御する。

【００３６】この後、単結晶シリコン基板２の埋込電極
パターン３を形成した側の面と、単結晶シリコン基板１
４のイオン注入層１７を形成した側の面とを貼り合わせ
て密着させる（同図（ｂ）参照）。これにより、２枚の
単結晶シリコン基板２，１４は、それぞれの表面に形成
されたシラノール基、および表面に吸着した水分子の水
素結合によって接着される。

【００３７】この後、剥離工程Ｐ８を実施する。剥離工
程Ｐ８は、２段階に分けて熱処理を行なう。これは、高
濃度のイオン注入層１７部分で剥離現象を起こさせるよ
うにする第１の熱処理と、貼り合わせを行なった面の接
合強度を高めるために行なう第２の熱処理とである。水
素イオンが注入されたイオン注入層１７である場合にお
ける第１の熱処理では、４００℃〜６００℃の範囲の温
度で、好ましくは５００℃程度で熱処理を行なう。これ
により、イオン注入層１７部分で剥離現象を生じさせ、
単結晶シリコン基板２側に半導体層としての単結晶シリ
コン薄膜５を残して剥離し、ＳＯＩ構造を得る。なお、
この状態では、剥離面部分に数ｎｍから数十ｎｍ程度の
微小段差（面粗さ）が生じていると共に、表面にはイオ
ン注入工程にて発生した欠陥領域が残存している。

【００３８】次に、第２の熱処理においては、例えば、
１０００℃〜１２００℃程度で、好ましくは１１００℃
程度で窒素雰囲気中で高温熱処理を行なうことにより、
貼り合わせ面の接合強度を高める。これにより、接合面
部分では、脱水縮合反応が起こってより強固な状態で接
合されるようになる。また、この熱処理では、第１の熱
処理と共に単結晶シリコン基板２ないにイオン注入法に
より形成した埋込領域３の部分の結晶の乱れを再配列さ
せてエピタキシャル成長させることができるので、埋込
電極パターン３の領域を単結晶化することができるよう
になる。

【００３９】さらに、第２の熱処理では、途中で酸化性
雰囲気中（例えば酸素雰囲気中）で所定時間だけ熱処理
を行なうことで、単結晶シリコン薄膜５の表面側および
酸化膜４との界面側を熱酸化させて薄い酸化膜を形成す
る。これにより、単結晶シリコン薄膜５の表面側におい
ては、剥離によって生じている微小な段差が緩和される
ように酸化膜が形成され、酸化膜４との界面側では、シ
リコンと酸化膜との界面が貼り合わせ時の接着面であっ
たのが単結晶シリコン薄膜５内部の熱酸化により形成さ
れた酸化膜とシリコンとの界面となり、界面の特性を改
善することができる。なお、この第２の熱処理を必要に
応じて、すべて酸化性雰囲気中で行っても良い。

【００４０】この後、単結晶シリコン薄膜５の表面に形
成された酸化膜をフッ酸などのエッチング液を用いてウ
ェットエッチング処理により除去し、続いて、研磨工程
Ｐ９により、剥離面に残存している微小段差を無くすよ
うにしながら単結晶シリコン薄膜５の膜厚が所望の膜厚
となるように研磨処理（例えば化学的機械的研磨処理Ｃ
ＭＰ）を行なって平坦化し、最終的な仕上げ表面を形成
し、ＳＯＩ基板１を得る（同図（ｃ）参照）。なお、こ
のように単結晶シリコン薄膜５の表面に酸化膜を形成し
てエッチング除去してから研磨する方法では、研磨のみ
で剥離面を平坦化する場合に比べて研磨の削り量を少な
くすることができ、これによって単結晶シリコン薄膜５
の膜厚の均一性を高めることができる。

【００４１】上述のようにＳＯＩ基板１を形成する過程
で、埋込領域としての埋込電極パターン３を形成する場
合に、その寸法は、最終的に必要となる寸法に合わせて
あらかじめ変動分を見込んで設定しておく必要がある。
つまり、例えば、単結晶シリコン基板２に対して、イオ
ン注入により不純物を導入した後に、種々の熱処理を経
ることにより深さ方向や横方向への熱拡散が進行するの
で、マスク寸法に比べて大きく形成されることがある。
したがって、この変動分が素子形成において集積度など
との関係で無視できない程度となる場合には考慮する必
要がある。

【００４２】また、単結晶シリコン基板２の比抵抗の値
の選定あるいは埋込電極パターン３の寸法は、埋込電極
パターン３にバイアスを印加したときに広がる空乏層の
幅を考慮して設定する必要がある。すなわち、単結晶シ
リコン基板２の比抵抗が高い場合つまり不純物濃度が低
い場合には、埋込電極パターン３の周囲に空乏層が広が
り易くなるので、この点を考慮してパターン幅を設定す
る必要がある。逆に、単結晶シリコン基板２の比抵抗を
低く設定できる場合には、埋込電極パターン３の空乏層
の広がり幅が狭いので、設計の自由度が高くなると共に
集積度を高くすることができるようになる。

【００４３】このような本実施形態によれば、埋込電極
パターン３を支持用半導体基板としての単結晶シリコン
基板２の表層部に不純物拡散領域として形成するので、
ＳＯＩ構造を有する半導体基板の構造において埋込領域
を設ける構成を、簡単且つ安価に形成することができる
ようになる。

【００４４】また、上述の場合に、埋込電極パターン３
を不純物をイオン注入することにより形成し、後の剥離
工程Ｐ８における熱処理で再結晶化を図るので、酸化膜
４を形成した状態で形成することができると共に、熱処
理工程を新たに追加することなく形成することができる
ようになる。

【００４５】さらに、この剥離工程Ｐ８の熱処理で酸化
性雰囲気中で所定時間熱酸化処理を行なうので、形成さ
れた単結晶シリコン薄膜５の一部を熱酸化させて酸化膜
とするので、両者の界面の質を貼り合わせ時の界面から
移動させて良質なものとすることができる。

【００４６】（第２の実施形態）図５は本発明の第２の
実施形態を示すもので、第１の実施形態と異なるところ
は、埋込領域を形成する支持用半導体基板としての単結
晶シリコン基板２にウェル領域を形成してその中に埋込
領域を形成するようにしたところである。これは、例え
ば、埋込電極パターンとしてｎ型不純物を導入した領域
およびｐ型不純物を導入した領域の両方を形成する場合
に有効なものである。

【００４７】すなわち、第１の実施形態と同様にして支
持用半導体基板であるｐ型の単結晶シリコン基板２に
は、あらかじめｎ型の不純物を拡散して形成したｎ型ウ
ェル領域１８を設けておく（図５（ａ）参照）。この場
合に、ｎ型ウェル領域１８は、酸化膜４を形成した状態
でイオン注入法によりｎ型不純物を導入して形成しても
良いし、あるいは熱拡散法によりｎ型不純物を導入して
から新たに酸化膜４を形成するようにしても良い。

【００４８】次に、埋込領域としてｎ型ウェル領域１８
内に形成する埋込電極パターン１９はｐ型の不純物をイ
オン注入法により導入すべく、フォトレジスト膜２０を
パターニングしてｎ型ウェル領域１８部分に所定形状に
開口するマスク部材として形成する。そして、ボロン
（Ｂ）などのｐ型不純物をイオン注入法により導入して
埋込電極パターン１９を形成し（同図（ｂ）参照）、こ
の後フォトレジスト膜２０を剥離する。

【００４９】同様にして、単結晶シリコン基板２のｎ型
ウェル領域１８以外の部分に形成する埋込領域としての
埋込電極パターン２１は、ｎ型の不純物をイオン注入法
により導入すべく、新たにフォトレジスト膜２２をパタ
ーニングしてｎ型ウェル領域１８以外の部分に所定形状
に開口するマスク部材として形成する（同図（ｃ）参
照）。そして、砒素あるいはリンなどのｎ型不純物をイ
オン注入法により導入して埋込電極パターン２１を形成
し、この後フォトレジスト膜２２を剥離する（同図
（ｄ）参照）。

【００５０】上述のようにして埋込電極パターン１９，
２１が形成されると、この後は、第１の実施形態と同様
にして半導体層用基板である単結晶シリコン基板１４に
イオン注入層１７を形成すると共に、次の貼り合わせ工
程Ｐ７，剥離工程Ｐ８および研磨工程Ｐ９を実施するこ
とにより半導体基板を得る。

【００５１】このような第２の実施形態によれば、単結
晶シリコン基板２内にあらかじめ基板と異なる導電型の
ウェル領域１８を形成することにより、埋込領域として
ｎ型の埋込電極パターン２１に加えてｐ型の埋込電極パ
ターン１９を形成することができる。これにより、簡単
な製造工程を経ることにより埋込電極パターン１９，２
１を形成することができるようになって、設計の自由度
を高めて適用可能な半導体素子の応用範囲の拡大を図る
ことができるようになる。

【００５２】本発明は、上記実施形態にのみ限定される
ものではなく、次のように変形また拡張できる。埋込電
極パターン３は、支持用半導体基板である単結晶シリコ
ン基板２に対してイオン注入法により不純物を導入して
形成したが、これに代えて、例えば熱拡散などの方法に
より不純物を導入して形成することもできる。

【００５３】単結晶シリコン薄膜５と酸化膜４との界面
を良質な状態に形成するために、例えば、次のような工
程を実施しても良い。まず、半導体層用基板である単結
晶シリコン基板１４にイオン注入層１７を形成した後
に、表面に形成している酸化膜１６を除去し、この後、
イオン注入層１７において剥離現象を生じさせない程度
の低い温度で再度熱酸化を行なうことにより、数十ｎｍ
程度の良質な薄いシリコン酸化膜を形成すると良い。

【００５４】また、上述に代えて、半導体層用基板であ
る単結晶シリコン基板１４に対して、イオン注入層１７
の形成前あるいは形成後に、酸素イオンを表面に注入す
るかあるいは酸素プラズマ中に放置する処理を行ない、
貼り合わせ工程Ｐ７の実施後に、行なう剥離工程Ｐ８の
高温で行なう第２の熱処理により、貼り合わせにより形
成した単結晶シリコン薄膜５と基板側との接合強化を行
なうと共に単結晶シリコン薄膜５の一部を酸化膜に形成
することで界面を良質にすることもできる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態を示すＳＯＩ基板の製
造工程の概略的な説明図

【図２】ＳＯＩ基板の製造工程の模式的断面図（その
１）

【図３】ＳＯＩ基板の製造工程の模式的断面図（その
２）

【図４】ＳＯＩ基板を利用して形成した半導体素子の模
式的断面図

【図５】本発明の第２の実施形態を示す製造工程の模式
的断面図

【符号の説明】

１はＳＯＩ基板（半導体基板）、２は単結晶シリコン基
板（支持用半導体基板）、３は埋込電極パターン（埋込
領域）、４は酸化膜、５は単結晶シリコン薄膜（半導体
層）、６は半導体素子、７はチャンネル層、８ａはゲー
ト酸化膜、８は酸化膜、９はゲート電極、１４は単結晶
シリコン基板（半導体層用基板）、１５はフォトレジス
ト膜（マスク部材）、１６は酸化膜、１７はイオン注入
層、１８はｎ型ウェル領域、１９，２１は埋込電極パタ
ーン（埋込領域）、２０、２２はフォトレジスト膜（マ
スク部材）である。

Claims (15)

【特許請求の範囲】
1. 【請求項１】 素子形成用の半導体層（５）を支持用半
   導体基板（２）上に絶縁膜（４）を介して設けてなる半
   導体基板（１）の製造方法において、 前記支持用半導体基板（２）に不純物を導入して埋込領
   域（３，１９，２１）として形成する埋込領域形成工程
   （Ｐ１〜Ｐ４）と、 前記半導体層（５）を形成するための半導体層用基板
   （１４）に剥離用のイオン注入層（１７）をその半導体
   層（５）に対応した深さに形成するイオン注入層形成工
   程（Ｐ６）と、 前記埋込領域（３）を形成した支持用半導体基板（２）
   と前記イオン注入層（１７）を形成した前記半導体層用
   基板（１４）を貼り合わせる貼り合せ工程（Ｐ７）と、 前記貼り合せ工程（Ｐ７）において貼り合わせた支持用
   半導体基板（２）および半導体層用基板（１４）を熱処
   理することにより前記イオン注入層（１７）で剥離する
   剥離工程（Ｐ８）とを含んでなることを特徴とする半導
   体基板の製造方法。
2. 【請求項２】 請求項１記載の半導体基板の製造方法に
   おいて、 前記埋込領域形成工程（Ｐ１〜Ｐ４）においては、前記
   支持用半導体基板（２）に対してイオン注入法により不
   純物を導入する（Ｐ３）ことを特徴とする半導体基板の
   製造方法。
3. 【請求項３】 請求項２に記載の半導体基板の製造方法
   において、 前記埋込領域形成工程（Ｐ１〜Ｐ４）においては、前記
   支持用半導体基板（２）への不純物の導入に先だって表
   面に酸化膜（４）を形成することを特徴とする半導体基
   板の製造方法。
4. 【請求項４】 請求項２または３に記載の半導体基板の
   製造方法において、 前記貼り合わせ工程（Ｐ７）においては、前記支持用半
   導体基板（２）の表面に前記埋込領域形成工程（Ｐ１〜
   Ｐ４）において用いた前記酸化膜（４）を残した状態で
   貼り合わせを行なうことを特徴とする半導体基板の製造
   方法。
5. 【請求項５】 請求項１記載の半導体基板の製造方法に
   おいて、 前記埋込領域形成工程（Ｐ１〜Ｐ４）は、 前記支持用半導体基板（２）の表面に酸化膜（４）を形
   成する酸化膜形成工程（Ｐ１）と、 前記支持用半導体基板（２）の前記酸化膜（４）の表面
   にマスク部材（１５，２０，２２）を前記埋込領域
   （３，１９，２１）のパターンに形成するマスク部材形
   成工程（Ｐ２）と、 前記支持用半導体基板（２）に前記マスク部材（１５，
   ２０，２２）をマスクとして前記酸化膜（４）を介して
   不純物をイオン注入により導入して前記埋込領域（３，
   １９，２１）を形成する不純物イオン注入工程（Ｐ３）
   と、 前記マスク部材（１５，２０，２２）を除去するマスク
   部材除去工程（Ｐ４）とを含んでなることを特徴とする
   半導体基板の製造方法。
6. 【請求項６】 請求項３ないし５のいずれかに記載の半
   導体基板の製造方法において、 前記埋込領域形成工程（Ｐ１〜Ｐ４）においては、前記
   支持用半導体基板（２）を熱酸化することにより前記酸
   化膜（４）を形成することを特徴とする半導体基板の製
   造方法。
7. 【請求項７】 請求項２ないし６のいずれかに記載の半
   導体基板の製造方法において、 前記埋込領域形成工程（Ｐ１〜Ｐ４）において前記支持
   用半導体基板（２）に不純物をイオン注入法により導入
   したときの結晶の乱れを熱処理工程（Ｐ８）を実施する
   ことにより再結晶化することを特徴とする半導体基板の
   製造方法。
8. 【請求項８】 請求項７に記載の半導体基板の製造方法
   において、 前記熱処理工程（Ｐ８）は、前記貼り合わせ工程（Ｐ
   ７）以降に行なうことを特徴とする半導体基板の製造方
   法。
9. 【請求項９】 請求項８に記載の半導体基板の製造方法
   において、 前記熱処理工程（Ｐ８）は、前記剥離工程（Ｐ８）の熱
   処理を行なうことにより実施することを特徴とする半導
   体基板の製造方法。
10. 【請求項１０】 請求項１ないし９のいずれかに記載の
    半導体基板の製造方法において、 前記埋込領域形成工程（Ｐ１〜Ｐ４）は、前記埋込領域
    （３，１９，２１）に導入する不純物としてその導入領
    域の導電形と異なる導電形を形成する不純物を用いるこ
    とを特徴とする半導体基板の製造方法。
11. 【請求項１１】 請求項１ないし１０のいずれかに記載
    の半導体基板の製造方法において、 前記埋込領域形成工程（Ｐ１〜Ｐ４）は、前記支持用半
    導体基板（２）としてのシリコン基板に前記埋込領域
    （３，１９，２１）に導入する不純物として砒素（Ａ
    ｓ），リン（Ｐ）あるいは硼素（Ｂ）を用いることを特
    徴とする半導体基板の製造方法。
12. 【請求項１２】 請求項１ないし１１のいずれかに記載
    の半導体基板の製造方法において、 前記イオン注入層形成工程（Ｐ６）においては、前記イ
    オン注入層（１７）を形成するに先だって、前記半導体
    層用基板（１４）の表面に酸化膜（１６）を形成する
    （Ｐ５）ことを特徴とする半導体基板の製造方法。
13. 【請求項１３】 請求項１２に記載の半導体基板の製造
    方法において、 前記イオン注入層形成工程（Ｐ６）においては、前記半
    導体層用基板（１４）に形成した酸化膜（１６）を、イ
    オン注入層（１７）形成後において残した状態として前
    記貼り合わせ工程（Ｐ７）に移行させるようにしたこと
    を特徴とする半導体基板の製造方法。
14. 【請求項１４】 請求項１ないし１３のいずれかに記載
    の半導体基板の製造方法において、 前記剥離工程（Ｐ８）以降の工程において、酸化性雰囲
    気中で熱処理を行なうことにより前記半導体層（５）と
    前記酸化膜（４）との界面部分の半導体層（５）側を酸
    化させる熱酸化工程（Ｐ８）を設けたことを特徴とする
    半導体基板の製造方法。
15. 【請求項１５】 請求項１４に記載の半導体基板の製造
    方法において、 前記熱酸化工程（Ｐ８）は、前記剥離工程中（Ｐ８）に
    行なう熱処理で連続的に実施することを特徴とする半導
    体基板の製造方法。