JPH10335254A - 半導体基板の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 剥離形成するＳＯＩ基板で、パターン構造形
成の処理を高温まで可能にする。簡単に厚い半導体層を
得られるようにする。 【解決手段】 単結晶シリコン基板１５に酸素イオンを
所定エネルギで加速注入し酸素偏析層１６を形成する。
ベースシリコン基板１２を貼り合わせ、高温熱処理を行
ない、酸素偏析層１６に酸化物の析出，積層欠陥，転移
などにより欠陥層を形成して剥離する。ベースシリコン
基板１２上に酸化膜１３を介して単結晶シリコン膜１４
が形成される。単結晶シリコン膜１４の下地にパターン
構造を形成する場合の熱処理温度を水素イオン注入のも
のよりも高温にできる。単結晶シリコン基板として初期
酸素濃度が高いものを用いると、高温熱処理をすること
により表層から１０μｍ以上深い領域に酸素偏析層を形
成することができ、単結晶シリコン膜を厚く形成するこ
とができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、支持基板上に絶縁
膜を介して素子形成用の半導体層を設けてなる半導体基
板の製造方法に関する。

【０００２】

【発明が解決しようとする課題】基板上に絶縁膜を介し
て素子形成用の単結晶の半導体層を形成してなる半導体
基板としては、例えば、半導体層として単結晶シリコン
を設ける構成のＳＯＩ（Silicon On Insulator）基板が
ある。これは、基板となるシリコン基板上に酸化膜が形
成され、その上に単結晶シリコン膜が形成された構造を
有するもので、このような半導体基板を用いることによ
り、基板との絶縁分離工程を別途に実施する必要がなく
なり、分離性能が良く、高い集積度で単結晶シリコン膜
に素子を形成して集積回路を作り込むことができるもの
である。

【０００３】この場合、ＳＯＩ基板に設けている単結晶
シリコン膜の製造方法としては、従来より種々の方法が
あるが、その中で以下の３段階の工程を経て製造するよ
うにした半導体薄膜製造技術が特開平５−２１１１２８
に開示されている。以下に、その製造方法について図１
７を用いて説明する。

【０００４】まず、第１段階として、半導体基板１中へ
水素ガスもしくは希ガスをイオン化して所定の注入エネ
ルギーで加速して注入することにより（図１７（ａ）参
照）、半導体基板１の表面から所定深さに注入イオンが
分布するようにしてイオン注入領域２を形成する。次
に、第２段階として、この半導体基板１のイオン注入を
した側の面１ａに、少なくとも１つの剛性材料から形成
された支持基板３を貼り合わせ法などにより結合させる
（同図（ｂ）参照）。この場合の支持基板３は半導体製
の基板を用いることが可能で最終的にＳＯＩ基板を形成
させるという点では、酸化膜のような絶縁膜４を成膜さ
せた状態としておくことが望ましい。

【０００５】次に、第３段階として、半導体基板１およ
び支持基板４を結合させた状態で熱処理を施すことによ
り、イオン注入領域２に形成されるマイクロボイド（微
小気泡）部分Ｐを境界として半導体基板１と薄膜部分が
分離するように剥離し、支持基板３上に絶縁膜４を介し
て単結晶シリコン膜５が接着された構造のＳＯＩ基板６
が形成される（同図（ｃ）参照）。

【０００６】実際には、この剥離された面には数ｎｍ程
度の凹凸が存在するため、この剥離面Ｐに研磨処理およ
びエッチング処理などを施して単結晶シリコン膜５を平
坦に仕上げると共に所定膜厚（例えば０．１μｍ）に調
整してＳＯＩ基板６として形成されるものである（同図
（ｄ）参照）。

【０００７】ところで、上述した技術においては、半導
体基板１上の薄膜としての単結晶シリコン膜５を分離す
るためのイオン注入領域２は、注入イオンである水素イ
オンが半導体基板１中から脱離する際に生じる現象を得
るために設けたもので、水素の脱離温度程度である６０
０℃以上で注入層付近に形成された欠陥層の部分で半導
体基板１から薄膜部分が剥離する。

【０００８】しかしながら、イオン注入後、基板表面に
成膜工程、エッチング工程等でパターン構造を形成する
ために高温処理工程を行った場合には、前記高温処理工
程でイオン注入領域２の注入イオンが脱離することによ
り欠陥層に変化してしまい、所望のパターン構造を形成
する過程で剥離現象が生じてしまう場合があり、パター
ン構造を形成することができなくなる不具合がある。

【０００９】また、上述した技術においては、半導体基
板１内に形成したイオン注入領域２部分で欠陥層を形成
して剥離を行なう原理であるから、形成しようとする単
結晶シリコン膜５の厚さ寸法は、イオン注入領域の深さ
を制御するためのイオン注入エネルギーのレベルにより
設定することになる。しかし、この場合において、例え
ば単結晶シリコン膜５を１０μｍ程度の比較的厚い層と
して形成する場合には、注入すべき水素イオンの加速エ
ネルギーとしては、１ＭｅＶを超える高レベルの加速エ
ネルギーが必要となる。

【００１０】したがって、現実的にはこのようなイオン
注入を行うには、高エネルギーイオン注入装置が必要と
なり装置が高価なものになると共に、既存の高エネルギ
ーイオン注入装置による高ドーズ（１×１０¹⁶／ｃｍ²
以上）注入を行なうためには長時間の注入時間を有する
ためスループットに問題があるなどの点で、汎用的な技
術としての成立性に問題が生じてくる。

【００１１】本発明は、上記事情に鑑みてなされたもの
で、その第１の目的は、半導体層用基板上に高温で成膜
工程、エッチング工程等によりパターン構造を形成する
必要がある場合においても、前記パターン構造の全体も
しくは一部の薄膜を所望の膜厚で剥離させ支持基板に接
合させることでＳＯＩ基板のような半導体基板を形成す
ることを可能にする半導体基板の製造方法を提供するこ
とにある。

【００１２】また、本発明の第２の目的は、剥離用の欠
陥層を形成する場合のイオン注入工程を行なうことによ
る半導体層の形成条件の制約を受けないで厚膜の半導体
層を有するＳＯＩ基板のような半導体基板を形成するこ
とができるようにした半導体基板の製造方法を提供する
ことにある。

【００１３】

【課題を解決するための手段】請求項１の発明によれ
ば、半導体層（１４，２３，２７，３１，３５，３８）
を形成する半導体層用基板（１５，２４，３２，３６）
として、内部に酸素偏析層（１６，２５，３３）が設け
られたものを用い、貼り合わせ工程（Ｐ４，Ｔ３）にて
これを支持基板（１２，１８）に貼り合わせ、熱処理を
行なって酸素偏析層（１６，２５，３３）により形成さ
れる剥離用欠陥層部分で半導体層用基板（１５，２４，
３２，３６）を剥離し、この剥離面を研磨して半導体基
板（１１，１７，２６，３０，３４，３７）を得る。

【００１４】このとき、半導体層用基板（１５，２４，
３２，３６）には、酸素偏析層（１６，２５，３３）が
形成されるように内部に酸素を導入しているので、熱処
理温度を高温度で行なうことにより酸化物の析出やそれ
によって発生する積層欠陥や転移等が偏析した欠陥層を
形成して剥離を行なわせることができ、したがって、途
中工程では、欠陥層となって剥離が発生する温度よりも
低い温度であればある程度の加工処理を行なうことがで
きるようになる。換言すれば、酸素を導入した状態で加
工工程を実施することができるようになる。

【００１５】また、酸素を内部に導入しているので、そ
の酸素偏析層（１６，２５，３３）により、熱処理の過
程で半導体層用基板（１５，２４，３２，２６）の内部
に含まれる重金属不純物のゲッタリング作用を利用して
半導体層（１４，２３，２７，３１，３５，３８）に含
まれる重金属不純物を低濃度の良質なものとして形成す
ることができるようになる。

【００１６】請求項２の発明によれば、半導体層用基板
（１５，２４）に対して、酸素イオンを注入することに
より酸素偏析層（１６，２５）を形成するので、その形
成深さをイオン注入時の加速エネルギーの設定により制
御することができるようになる。また、前述のように酸
素偏析層（１６，２５）を設けた状態で他の加工工程を
実施することができるので、それらの加工工程に先だっ
てイオン注入工程（Ｐ１）を実施することができ、これ
によって、半導体層用基板（１５，２４）の内部の所定
深さに段差を生ずることなく酸素偏析層（１６，２５）
を平坦な状態に設けることができるようになる。また、
剥離後の半導体層用基板（１５，２４）の残りは、再び
半導体層用基板（１５，２４）として使用することがで
きる。

【００１７】請求項３の発明によれば、半導体層用基板
（３２，３６）として初期酸素濃度が高いシリコン基板
を用いて熱処理により形成される酸素偏析層（３３）を
利用するので、イオン注入工程などを実施する必要がな
く、通常の加工工程を経て最終段階で剥離用の熱処理を
行なうことで、酸素偏析層（３３）によるゲッタリング
作用を利用しながら半導体層（３１，３５，３８）を残
すように形成することができる。

【００１８】そして、このような初期酸素濃度が高いシ
リコン基板を用いることにより、剥離時の酸素偏析層
（３３）が半導体層用基板（３２，３６）の表面から１
０μｍ〜数十μｍ程度内部の領域に形成されるので、こ
れを剥離することにより１０μｍ以上で数十μｍ程度の
厚い半導体層（３１，３５，３８）を支持基板（１２，
１８）上に形成することができる。これにより、厚い半
導体層（３１，３５，３８）を必要とするパワー素子
や、マイクロアクチュエータなどの素子の作成に適した
半導体基板（３０，３４，３７）を高エネルギーでのイ
オン注入工程を不要として簡単且つ安価に得ることがで
きるようになる。

【００１９】請求項４ないし６の発明によれば、半導体
層用基板（２４，３６）内部に酸素偏析層（２５，３
３）を設けた状態として、剥離を行なうための熱処理温
度を高めているので、表面に段差を有するパターン構造
（２２，２９）や膜質の異なる領域を選択的に設けるパ
ターン構造（２２，２９）を形成する際に成膜温度を比
較的高くすることができる。

【００２０】請求項７の発明によれば、パターン構造
（２２，２９）を形成した状態では、半導体層用基板
（２４，３６）の表面に多結晶シリコン膜，アモルファ
スシリコン膜あるいは酸化シリコン膜等の平坦化処理用
膜（１９）を形成すると共にその表面を研磨処理を行な
って平坦化するようにした平坦化処理工程（Ｐ３，Ｔ
２）を設けたので、パターン構造（２２，２９）を形成
したことにより発生している段差を解消して平坦化させ
ることができ、これによって、ベース基板（１２，１
８）を貼り合わせることを容易にすることができるよう
になる。

【００２１】請求項８の発明によれば、パターン構造形
成工程（Ｐ２，Ｔ１）において、剥離面研磨工程（Ｐ
６，Ｔ５）で研磨終了を検知するための研磨ストッパ
（２８）を有するパターン構造（２２，２９）を半導体
層用基板（２４，３６）に形成する処理工程を含んでい
るので、剥離面研磨工程（Ｐ６，Ｔ５）を実施して半導
体層（２７，３８）を所定厚さ寸法まで研磨したときに
確実に終了することができ、これによって、精度良く半
導体層（２７，３８）を形成することができるようにな
る。

【００２２】請求項９の発明によれば、研磨ストッパ
（２８）を半導体層（２７，３８）に対して研磨速度が
異なる材質で形成して、剥離面研磨工程（Ｐ６，Ｔ５）
における研磨中に発熱量が変化させるので、これによっ
て研磨終了を検知することができるようになり、精度良
く半導体層（２７，３８）を形成することができるよう
になる。また、請求項１０の発明では、研磨ストッパ
（２８）を、半導体層用基板（２４，３６）に対する研
磨速度よりも遅い研磨速度の材料例えば酸化膜や窒化膜
等のような材料により形成したので、研磨中に発熱量の
変化が増大したことをもって確実に研磨終了を検知する
ことができる。

【００２３】

【発明の実施の形態】

（第１の実施形態）以下、本発明の第１の実施形態につ
いて図１を参照して説明する。図１は、本発明における
半導体基板であるＳＯＩ基板１１を製造する場合の基本
的な製造工程を示すもので、この場合においては、ＳＯ
Ｉ基板１１は、同図（ｄ）にも示しているように、支持
基板としてのベースシリコン基板１２に絶縁膜としての
酸化膜１３を介して半導体層としての単結晶シリコン膜
１４が配設された構成のもので、この単結晶シリコン膜
１４はパターン構造を有するものではなく、一様な構造
の膜として形成されるものである。

【００２４】すなわち、まず、イオン注入工程では、半
導体層用基板である単結晶シリコン基板１５に酸素イオ
ンを所定エネルギーで加速して注入する。これにより、
単結晶シリコン基板１５の表面から所定深さに酸素偏析
層１６が形成される（同図（ａ）参照）。そして、酸素
偏析層１６よりも表面側の層１５ａは、後の工程を経る
ことにより単結晶シリコン膜１４として形成されること
になる。

【００２５】次に、貼り合わせ工程にて、支持基板とし
てのシリコンベース基板１２を単結晶シリコン基板１５
に貼り合わせを行なう。この場合、シリコンベース基板
１２の貼り合わせる側の表面には、あらかじめ酸化膜１
３を形成しておく。また、この貼り合わせに当たって
は、例えば、６００℃以下の低温で貼り合わせ熱処理を
行なう。

【００２６】この後、剥離工程では、シリコンベース基
板１２と単結晶シリコン基板１５とを貼り合わせた状態
のものを、例えば１０００℃〜１１００℃程度の高温で
長時間の熱処理を行なう。これにより、酸素偏析層１６
においては、酸化シリコンの析出物やそれによって発生
する積層欠陥や転移などが偏析した欠陥層を形成するよ
うになる。

【００２７】そして、この後、欠陥層部分で単結晶シリ
コン基板１５が剥離し、シリコンベース基板１２側には
単結晶シリコン基板１５の表層部分１５ａが単結晶シリ
コン膜１４として設けられた状態に残るようになる。こ
の場合、酸素偏析層１６により形成される欠陥層は、単
結晶シリコン基板１５内の所定深さに均一に形成されし
かも非常に薄い領域に形成されるので、剥離した跡に残
る単結晶シリコン膜１４は均一な厚さで平坦に形成され
る。

【００２８】なお、上述の剥離工程の熱処理では、酸化
シリコン析出物に起因した欠陥層が重金属不純物をゲッ
タリングする作用を合わせもつので、単結晶シリコン基
板１５内に分布していた重金属不純物を欠陥層にゲッタ
リングさせて剥離して形成した単結晶シリコン膜１４の
重金属不純物濃度を低くした良質の状態に形成すること
ができるようになる。

【００２９】続く剥離面研磨工程では、上述の剥離工程
で得られた剥離面Ｐに残る僅かな凹凸を研磨処理により
さらに平坦にすると共に平滑な状態にする。これによっ
て、シリコンベース基板１２上に酸化膜１３を介して単
結晶シリコン膜１４を均一の厚さで且つ重金属不純物濃
度が低減された状態に形成することができるようにな
る。

【００３０】このような第１の実施形態によれば、単結
晶シリコン基板１５に酸素イオンを注入して酸素偏析層
１６を形成し、この後、ベースシリコン基板１２と張り
合わせた状態で高温熱処理を行なって剥離を行なうの
で、単結晶シリコン膜１４を均一な薄膜として得ること
ができると共に、酸素偏析層１６に形成される欠陥層の
ゲッタリング作用により重金属不純物濃度を低減するこ
とができるようになる。また、酸素イオンを注入して剥
離用の欠陥層を形成するので、剥離工程の前に他の加工
工程を実施する場合でも、その時の熱処理温度を水素な
どのイオンを注入して欠陥層を形成する場合に比べて高
温で熱処理を行なうことができる。

【００３１】（第２の実施形態）図２ないし図５は本発
明の第２の実施形態を示すもので、以下に詳細に説明す
る。なお、この実施形態では、第１の実施形態の製造方
法を基本として、これにパターン形成工程Ｐ２および平
坦化処理工程Ｐ３を付加した製造工程を経て半導体基板
としてのＳＯＩ基板１７を形成するものである。

【００３２】図２はＳＯＩ基板１７の全体構成の断面を
模式的に示すもので、その構造は、ベース基板としての
ベースシリコン基板１８上に多結晶シリコン膜，アモル
ファスシリコン膜あるいは酸化シリコン膜などの平坦化
処理用膜１９が形成され、この上に酸化シリコンなどの
絶縁膜２０および多結晶シリコン膜２１などからなるパ
ターン構造２２が形成され、さらに、その上に素子形成
用の半導体層としての単結晶シリコン膜２３が形成され
ている。

【００３３】この場合、本実施形態におけるＳＯＩ基板
１７は、例えば、単結晶シリコン膜２３中に素子形成工
程を経てＦＥＴなどの素子が形成されたときに、そのＦ
ＥＴのゲート電極に対して、パターン構造２２の絶縁膜
２０中に埋込形成された多結晶シリコン膜２１がバック
ゲートとして使用されるような構造の素子を形成するの
に適したもので、このような用途以外にも種々の素子を
形成するのに用いることができるものである。

【００３４】次に、上記構成のＳＯＩ基板１７を製造す
る方法について図３ないし図５を参照して説明する。図
３はＳＯＩ基板１７を製造する場合の全体の工程の流れ
を概略的に示しており、イオン注入工程Ｐ１，パターン
構造形成工程Ｐ２，平坦化処理工程Ｐ３，張り合わせ工
程Ｐ４，剥離工程Ｐ５および剥離面研磨工程Ｐ６の順に
加工工程が進められる。

【００３５】まず、イオン注入工程Ｐ１では、半導体層
としての単結晶シリコン膜２３を形成するための半導体
層用基板である単結晶シリコン基板２４に対して、その
表面に絶縁膜としての酸化膜２０ａを均一な膜厚（膜厚
は、例えば０．１μｍ）で付着させた状態とし、その表
面から所定のエネルギーで加速した酸素イオンを所定の
ドーズ量で注入する。これにより、単結晶シリコン基板
２４の所定深さに酸素偏析層２５が形成される（図４
（ａ）参照）。

【００３６】続いて、パターン構造形成工程Ｐ２では、
単結晶シリコン基板２４のイオン注入を行なった側の面
にパターン構造２２を形成する。酸化膜２０ａ上に、Ｃ
ＶＤ法などにより多結晶シリコンを堆積させてフォトリ
ソグラフィ処理を経てエッチング等によりパターニング
して多結晶シリコン膜２１（膜厚は、例えば０．３５μ
ｍ）を形成し、さらに酸化膜２０ｂ（膜厚は、例えば
０．１μｍ）をＣＶＤ法などにより堆積させて、パター
ン構造２２を形成する（図４（ｂ）参照）。

【００３７】さて、上述した熱酸化工程、ＣＶＤによる
膜堆積工程で単結晶シリコン基板２４は熱処理されるこ
とになるが、そのときの熱処理温度はイオン注入により
注入された酸素偏析層２５の部分で剥離が生ずる温度よ
りも低く設定されているので剥離は起こらないが、イオ
ン注入の段階で広い幅領域にわたって形成されていた酸
素偏析層２５は、この低温の熱処理によって、低濃度領
域では欠陥が消滅して結晶性が回復し、高濃度領域に欠
陥層は集中するように変化する。

【００３８】次に、このパターン構造２２を有する単結
晶シリコン基板２４を、ベースシリコン基板１８に貼り
合わせるために表面を平坦にする必要がある。そこで、
平坦化処理工程Ｐ３として、単結晶シリコン基板２４の
表面上にシリコン系のガスソースを用いたＣＶＤ法もし
くはシリコンターゲットをスパッタリングもしくは加熱
蒸着等のＰＶＤ法により多結晶シリコンもしくはアモル
ファスシリコン、酸化シリコン等の平坦化処理用膜１９
を所定膜厚（膜厚は例えば５〜１０μｍ程度）で堆積す
る（図４（ｃ）参照）。

【００３９】上述の場合に、多結晶シリコンもしくはア
モルファスシリコン、酸化シリコン層等の平坦化処理用
膜１９の堆積においては酸素偏析層２５での剥離の発生
を防ぐため単結晶シリコン基板２４の加熱温度は６００
℃以下の低温で行う必要がある。そして、この工程にお
いても、熱処理を経ることにより、欠陥層がさらに狭い
領域に集中するようになる。次に、ベースシリコン基板
１８との貼り合わせ用に成膜した平坦化処理用膜１９を
研磨し（例えば膜厚２〜３μｍ程度まで研磨する）下地
のパターン構造２２に起因する表面段差をなくすと共
に、表面の面粗度も向上させる（図５（ａ）参照）。

【００４０】次に、貼り合わせ工程Ｐ４では、単結晶シ
リコン基板２４の研磨面とベースシリコン基板１８を貼
り合わせた上で、接合用の熱処理を行う。ここで、ベー
スシリコン基板１８は少なくとも貼り合わせる面が鏡面
研磨されている。また、ベースシリコン基板１８の貼り
合わせる面に酸化膜を形成した状態で使用することもで
きる。

【００４１】そして、貼り合わせに際しては、例えば、
硫酸（Ｈ_２ＳＯ_４）と過酸化水素水（Ｈ_２Ｏ_２）の混合
液（Ｈ_２ＳＯ_４：Ｈ_２Ｏ_２＝４：１）による洗浄及び純
水洗浄を順次施した後、スピン乾燥で基板表面に吸着す
る水分量を制御して、単結晶シリコン基板２４とベース
シリコン基板１８との貼り合わせ面を密着させる。これ
により、２枚のシリコン基板２４，１８はそれぞれの表
面に形成されたシラノール基、及び表面に吸着した水分
子の水素結合によって接着される。

【００４２】この後、剥離工程Ｐ５では、貼り合わせた
２枚のシリコン基板２４，１８を、窒素雰囲気中あるい
は酸素雰囲気中で、例えば１１００℃で１時間程度の熱
処理を行うことで貼り合わせ面で脱水縮合反応を生じさ
せ、２枚のシリコン基板２４，１８を直接接合させて一
体化させる。この接合工程の高温熱処理においては、単
結晶シリコン基板２４中に含まれる重金属不純物が酸素
偏析層２５によりゲッタリングされると共に、その酸素
偏析層２５により形成される欠陥層部分で単結晶シリコ
ン基板２４が割れて剥離するようになる（図５（ｂ）参
照）。

【００４３】この場合、欠陥層Ｐは狭い領域で、しかも
貼り合わせ面から一定の距離に形成されているため、酸
化膜２０の表面から剥離した欠陥層Ｐの面までの単結晶
シリコン膜２３の厚みは一定で均一なものとなり、ま
た、上述したゲッタリングの効果により重金属不純物が
低濃度の良質な薄膜を得ることができる。

【００４４】次に、剥離面研磨工程Ｐ５では、剥離され
た欠陥層Ｐの面を研磨処理により平坦化および平滑化し
て面粗度を向上させた状態に形成する。これによって、
ベースシリコン基板１８上にパターン構造２２を有した
状態で半導体膜２３を所定厚さに形成したＳＯＩ基板１
７が形成される。

【００４５】なお、本実施形態において形成するＳＯＩ
基板１７を得るときに、単結晶シリコン基板２４は、単
結晶シリコン膜２３の品質を確保するために、通常の半
導体装置を形成する場合のものと同様に不純物濃度が一
定値に管理された製品ウェハを用いることが望ましいの
に対して、貼り合わせるベースシリコン基板１８は、酸
化膜２０を介して単結晶シリコン膜２３を保持する剛性
を有する基板としての機能を果すことで十分であるか
ら、不純物濃度を特に管理していないダミーウェハを用
いることができる。

【００４６】したがって、ベースシリコン基板１８とし
ては安価なものを用いることができ、さらに、剥離後の
単結晶シリコン基板２４は表面を研磨等の平坦化処理を
行うことで再び他のＳＯＩ基板１７を製造するためのも
のとして使用することができるようになり、資源の有効
活用ができると共に、総じてコストの低減を図ることが
できるものである。

【００４７】このような第２の実施形態によれば、半導
体層用基板としての単結晶シリコン基板２４にイオン注
入工程Ｐ１で酸素イオンを注入することにより酸素偏析
層２５を設けるので、水素イオンを用いた場合に比べて
高い熱処理を行なっても剥離が起こらないようにするこ
とができ、これによって、剥離工程Ｐ５までの間に実施
するパターン構造形成工程Ｐ２の処理工程で比較的高温
での熱処理が可能となり、成膜工程や熱処理工程の制約
が少なくなって成膜の品質向上を図れると共に、製造工
程の自由度が高くなる。

【００４８】また、第２の実施形態によれば、単結晶シ
リコン基板２４に酸素偏析層２５を設け、これを高温熱
処理を行なって欠陥層を形成して剥離を行なうので、そ
の熱処理のときに単結晶シリコン基板２４内に含まれる
重金属不純物を酸素偏析層２５によりゲッタリングする
ことができ、生成しようとする単結晶シリコン膜２３に
含まれる重金属不純物の濃度を低く良質なものとするこ
とができる。

【００４９】（第３の実施形態）図６ないし図８は本発
明の第３の実施形態を示すもので、以下、第２の実施形
態と異なる部分について説明する。本実施形態において
は、図６に示すように、半導体基板としてのＳＯＩ基板
２６は、絶縁膜としての酸化膜２０が半導体層としての
単結晶シリコン膜２７の面に部分的に露出するようにし
て形成することにより研磨ストッパ２８として設けられ
ている。そして、パターン構造２９としては、ベースシ
リコン基板１８にパターン部として埋め込み形成された
多結晶シリコン膜２１が酸化膜２０を介して形成される
と共に、その上層に素子形成用の単結晶シリコン膜２７
が島状に形成されており、研磨ストッパ２８により絶縁
分離された状態とされている。

【００５０】図７および図８は、ＳＯＩ基板２６の製造
工程に対応した状態の各断面を示すもので、イオン注入
工程Ｐ１は、第１の実施形態と同様にして行なわれ、半
導体層用基板としての単結晶シリコン基板２４に酸化膜
２０ａを形成した状態で、酸素イオンを所定エネルギー
で加速してイオン注入することにより、所定深さに酸素
偏析層２５を形成する（図７（ａ）参照）。

【００５１】次に、パターン形成工程Ｐ２においては、
第１の実施形態と異なり、単結晶シリコン基板２４にあ
らかじめ研磨ストッパ２８の形成用に凹部２４ａをフォ
トリソグラフィ処理でドライエッチング等により形成
し、この凹部２４ａに対応して酸化膜が形成されて研磨
ストッパ２８として設けられる（図７（ｂ）参照）。以
降の工程については、第１の実施形態とほぼ同様であ
る。

【００５２】平坦化処理工程Ｐ３では、平坦化処理用膜
１９を表面に形成して（図７（ｃ）参照）、所定厚さま
で研磨により除去して平坦化をはかる（図８（ａ）参
照）。以下、貼り合わせ工程Ｐ４および剥離工程Ｐ５で
は、前述同様にして単結晶シリコン基板２４の表面にベ
ース基板１８を対向させた状態で貼り合わせを行ない、
熱処理を行なって剥離をする（図８（ｂ）参照）。

【００５３】上述の状態では、剥離した面の研磨ストッ
パ２８が形成されている部分に、極薄いシリコン膜２４
ｂが残った状態になっており、これを剥離面研磨工程Ｐ
５にて研磨処理を行なって除去する。このとき、研磨処
理が進んでシリコン膜２４ｂ部分がなくなると、研磨ス
トッパ２８の表面が研磨面として露出するようになる。
シリコン酸化膜である研磨ストッパ２８はシリコン膜２
４ｂの研磨レートよりも遅いので、研磨により発生する
熱量の変化が増大するようになる。これを温度センサ等
により検出することで研磨面が研磨ストッパ２８の表面
に達したことを検知することができ、この時点で研磨処
理を停止する。

【００５４】これにより、半導体層として薄く均一な厚
さで精度の良い単結晶シリコン膜２７を得ることができ
るようになる。また、形成された半導体層となる単結晶
シリコン膜２７はそのままの状態で絶縁分離された島状
に形成されるので、あらかじめ必要な形状に形成してお
くことにより、その後形成する素子の製造工程を簡略化
することができる。

【００５５】なお、上述の研磨ストッパ２８は、好まし
くは研磨面の面積で３０〜５０％の比率を占めるように
パターン構造２９を形成すると良い。また、上述したよ
うな研磨速度の違いに起因して発生する発熱量の変化を
検知する方法以外に、何らかの方法により検知をするこ
とができれば、研磨ストッパ２８の面積やパターニング
を適宜に行なうことができる。

【００５６】（第４の実施形態）図９は本発明の第４の
実施形態を示すもので、以下、第１の実施形態と異なる
部分について説明する。なお、この第４の実施形態にお
いては、形成しようとする半導体基板としてのＳＯＩ基
板３０は、本発明における第２の目的で掲げた、素子形
成用の半導体層である単結晶シリコン膜３１を例えば１
０μｍ以上の厚い膜として得るようにするものであり、
例えば、パワー系の素子やあるいはマイクロアクチュエ
ータなどの素子の作成に適している。

【００５７】同図（ｄ）は、半導体基板としてのＳＯＩ
基板３０の概略的構成を断面で示すもので、支持基板と
してのベースシリコン基板１２に絶縁膜としての酸化膜
１３を介して半導体層としての単結晶シリコン膜３１が
配設されている。この単結晶シリコン膜３１は、後述す
るようにして厚さ寸法が１０μｍ〜数十μｍの厚さに形
成される。

【００５８】このＳＯＩ基板３０の製造工程について概
略的に説明する。まず、単結晶シリコン膜３１を得るた
めの半導体層用基板である単結晶シリコン基板３２は、
ＣＺ法などにより製造されたもので内部に含まれる初期
酸素濃度が高いシリコン基板である。この単結晶シリコ
ン基板３２の表面に酸化膜１３を形成した状態で、貼り
合わせ工程において、支持基板としてのベースシリコン
基板１２を貼り合わせる（同図（ａ）参照）。

【００５９】次に、高温で長時間の熱処理を行なう（同
図（ｂ）参照）。これにより、単結晶シリコン基板３２
中に酸化シリコン析出物やそれによって発生する積層欠
陥，転移等が偏析した酸素偏析層としての欠陥層３３部
分で剥離されるようになり、ベースシリコン基板１２上
に酸化膜１３を介して単結晶シリコン膜３１を形成する
ことができる（同図（ｃ）参照）。この後、剥離面研磨
工程において剥離面Ｐを研磨して剥離面の段差を平坦化
し、これによってＳＯＩ基板３０を得る（同図（ｄ）参
照）。

【００６０】上述の場合に、欠陥層３３は、単結晶シリ
コン基板３２の内部で、表面から数十μｍ以上の深さに
全域に形成されるので、この欠陥層３３部分で剥離を行
なうことにより、ベースシリコン基板１２側に残る単結
晶シリコン膜３１としては、膜厚を数十μｍ程度の厚さ
のものを形成することができるようになる。したがっ
て、イオン注入法により欠陥層３３を形成する場合に比
べて、原理的に厚い膜を形成することができる。また、
酸化シリコン析出物に起因した欠陥層３３においては、
重金属不純物をゲッタリングする作用があるので、結果
的に単結晶シリコン膜３１として得る部分の重金属不純
物濃度を低減した良質のものを得ることができるように
なる。

【００６１】（第５の実施形態）図１０ないし図１３は
本発明の第５の実施形態を示すもので、以下、第４の実
施形態と異なる部分について説明する。なお、この実施
形態においては、第２の実施形態における構造つまりパ
ターン構造を有する構成のＳＯＩ基板３４を第４の実施
形態による製造方法を適用して得るようにしたもので、
この場合においても、形成される半導体層としての単結
晶シリコン膜３５は数十μｍ程度の厚いものが形成され
る。

【００６２】図１０はＳＯＩ基板３４の全体構成の断面
を模式的に示すもので、その構造は、ベース基板として
のベースシリコン基板１８上に多結晶シリコン膜，アモ
ルファスシリコン膜あるいは酸化シリコン膜などの平坦
化処理用膜１９が形成され、この上に酸化シリコンなど
の絶縁膜２０および多結晶シリコン膜２１などからなる
パターン構造２２が形成され、さらに、その上に素子形
成用の半導体層としての単結晶シリコン膜３５が形成さ
れている。

【００６３】次に、上記構成のＳＯＩ基板３４を製造す
る方法について図１１ないし図１３を参照して説明す
る。図１１はＳＯＩ基板３４を製造する場合の全体の工
程の流れを概略的に示しており、パターン構造形成工程
Ｔ１，平坦化処理工程Ｔ２，張り合わせ工程Ｔ３，剥離
工程Ｔ４および剥離面研磨工程Ｔ５の順に加工工程が進
められるもので、第２の実施形態における工程Ｐ１〜Ｐ
６のうちのイオン注入工程Ｐ１を省いた工程Ｔ１〜Ｔ５
を行なうものである。

【００６４】まず、パターン構造形成工程Ｔ１では、初
期酸素濃度が高濃度の単結晶シリコン基板３６に、前述
同様にして酸化膜２０，多結晶シリコン膜２１をパター
ニングしてパターン構造２２を形成する（図１２（ａ）
参照）。次に、このパターン構造２２を有する単結晶シ
リコン基板２４を、ベースシリコン基板１８に貼り合わ
せるために表面を平坦にする必要がある。そこで、平坦
化処理工程Ｔ２として、単結晶シリコン基板３６の表面
上に平坦化処理用膜１９を所定膜厚で堆積する（図１２
（ｂ）参照）。

【００６５】次に、ベースシリコン基板１８との貼り合
わせ用に成膜した平坦化処理用膜１９を研磨し、下地の
パターン構造２２に起因する表面段差をなくすと共に、
表面の面粗度も向上させる（図１２（ｃ）参照）。続い
て、貼り合わせ工程Ｔ３では、単結晶シリコン基板３６
の研磨面とベースシリコン基板１８を貼り合わせた上
で、接合用の熱処理を行う（図１３（ａ）参照）。ここ
で、ベースシリコン基板１８は少なくとも貼り合わせる
面が鏡面研磨されている。

【００６６】この後、剥離工程Ｔ４では、貼り合わせた
２枚のシリコン基板３６，１８を、窒素雰囲気中あるい
は酸素雰囲気中で、例えば１１００℃で１時間程度の熱
処理を行うことで、酸素偏析層３３を欠陥層にすると共
に重金属不純物をゲッタリングし、この後、欠陥層部分
で剥離させる（図１３（ｂ）参照）。これによって、ベ
ースシリコン基板１８上に数十μｍ以上の膜厚の単結晶
シリコン膜３１を形成することができる。

【００６７】次に、剥離面研磨工程Ｔ５では、剥離され
た欠陥層Ｐの面を研磨処理により平坦化および平滑化し
て面粗度を向上させた状態に形成する。これによって、
ベースシリコン基板１８上にパターン構造２２を有した
状態で数十μｍ以上の膜厚の厚い単結晶シリコン膜３１
を形成したＳＯＩ基板３４を得ることができる。

【００６８】（第６の実施形態）図１４ないし図１６は
本発明の第６の実施形態を示すもので、この実施形態に
おいては、第４の実施形態に示した基本的な製造方法を
利用して第３の実施形態に示した構造の半導体基板とし
てのＳＯＩ基板３７を製造する方法を示すものである。

【００６９】すなわち、ＳＯＩ基板３７は、図１４に示
すように、絶縁膜としての酸化膜２０が半導体層として
の単結晶シリコン膜３８の面に部分的に露出するように
して形成することにより研磨ストッパ２８として設けら
れている。パターン構造２９としては、ベースシリコン
基板１８に多結晶シリコン膜２１が酸化膜２０を介して
形成され、その上層に素子形成用の単結晶シリコン膜３
８が島状に形成されており、研磨ストッパ２８により絶
縁分離された状態とされている。

【００７０】図１５および図１６は、ＳＯＩ基板３７の
製造工程に対応した状態の各断面を示すもので、単結晶
シリコン基板３６は、前述同様にして初期酸素濃度が高
いものを用いている。パターン形成工程Ｔ１では、単結
晶シリコン基板３６にあらかじめ研磨ストッパ２８の形
成用に凹部３６ａを形成し、この凹部３６ａに対応して
酸化膜を形成し研磨ストッパ２８を設けている（図１５
（ａ）参照）。以降の工程については、第３の実施形態
とほぼ同様である。

【００７１】平坦化処理工程Ｔ２では、平坦化処理用膜
１９を表面に形成し（図１５（ｂ）参照）、所定厚さま
で研磨により除去して平坦化する（図１５（ｃ）参
照）。以下、貼り合わせ工程Ｔ３および剥離工程Ｔ４で
は、単結晶シリコン基板３６の表面にシリコンベース基
板１８を対向させた状態で貼り合わせを行ない（図１６
（ａ）参照）、高温熱処理を行なって剥離をする（図１
６（ｂ）参照）。

【００７２】この後、剥離した面の研磨ストッパ２８が
形成されている部分に残った極薄いシリコン膜３６ｂを
剥離面研磨工程Ｔ５にて研磨処理により除去する。この
とき、研磨処理が進んでシリコン膜３６ｂ部分がなくな
ると、研磨ストッパ２８の表面が研磨面として露出し、
研磨により発生する熱量の変化が増大するのを温度セン
サ等により検出して研磨処理を停止する。

【００７３】これにより、半導体層として薄く均一な厚
さで精度の良い単結晶シリコン膜３８を得ることができ
るようになる。また、形成された半導体層となる単結晶
シリコン膜３８はそのままの状態で絶縁分離された島状
に形成されるので、あらかじめ必要な形状に形成してお
くことにより、その後形成する素子の製造工程を簡略化
することができる。

【００７４】本発明は、上記実施形態にのみ限定される
ものではなく、次のように変形また拡張できる。半導体
層用基板１５，２４，３２，３６としては、シリコン以
外の材料として、４族元素を主体とした単結晶であれ
ば、例えば、Ｇｅ（ゲルマニウム），ＳｉＣ（炭化シリ
コン），ＳｉＧｅ（シリコンゲルマニウム）あるいはダ
イヤモンドなどの基板を用いることができる。この場合
において、ＳｉＣ基板などを用いる場合には、基板自体
が非常に高価なものであるので、剥離後に研磨して再生
しすることにより、資源の有効活用およびコストダウン
の効果が大きくなる。パターン構造２２，２９は、必要
に応じて複数の半導体層からなる構成として形成するこ
とができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態を示すＳＯＩ基板の製
造過程の模式的な縦断側面図

【図２】本発明の第２の実施形態を示すＳＯＩ基板の模
式的な縦断側面図

【図３】製造工程を概略的に示す図

【図４】製造過程を示す図（その１）

【図５】製造過程を示す図（その２）

【図６】本発明の第３の実施形態を示す図２相当図

【図７】製造過程を示す図（その１）

【図８】製造過程を示す図（その２）

【図９】本発明の第４の実施形態を示す図２相当図

【図１０】本発明の第５の実施形態を示す図２相当図

【図１１】図３相当図

【図１２】図４相当図

【図１３】図５相当図

【図１４】本発明の第６の実施形態を示す図２相当図

【図１５】図４相当図

【図１６】図５相当図

【図１７】従来例を示す図１相当図

【符号の説明】

１１，１７，２６，３０，３４，３７はＳＯＩ基板（半
導体基板）、１２，１８はベースシリコン基板（支持基
板）、１３，２０，２０ａ，２０ｂは酸化膜（絶縁
膜）、１４，２３，２７，３１，３５，３８は単結晶シ
リコン膜（半導体層）、１５，２４，３２，３６は単結
晶シリコン基板（半導体層用基板）、１６，２５は酸素
偏析層、１９は平坦化処理用膜、２１は多結晶シリコン
膜（半導体層）、２２，２９はパターン構造、２８は研
磨ストッパ、３３は欠陥層（酸素偏析層）である。

Claims (10)

【特許請求の範囲】
1. 【請求項１】 素子形成用の半導体層（１４，２３，２
   ７，３１，３５，３８）を支持基板（１２，１８）上に
   絶縁状態で設けてなる半導体基板（１１，１７，２６，
   ３０，３４，３７）の製造方法において、 内部に酸素偏析層（１６，２５，３３）が設けられ前記
   半導体層（１４，２３，２７，３１，３５，３８）を形
   成するための半導体層用基板（１５，２４，３２，３
   ６）に対して前記支持基板（１２，１８）を貼り合わせ
   る貼り合わせ工程（Ｐ４，Ｔ３）と、 前記半導体層用基板（１５，２４，３２，３６）および
   前記支持基板（１２，１８）に熱処理を行なって前記酸
   素偏析層（１６，２５，３３）により形成される剥離用
   欠陥層部分で前記半導体層用基板（１５，２４，３２，
   ３６）を剥離する剥離工程（Ｐ５，Ｔ４）と、 この剥離工程（Ｐ５，Ｔ４）による剥離面を研磨する剥
   離面研磨工程（Ｐ６，Ｔ５）とを設けたことを特徴とす
   る半導体基板の製造方法。
2. 【請求項２】 請求項１に記載の半導体基板（１１，１
   ７，２６）の製造方法において、 前記半導体層用基板（１５，２４）に対して酸素イオン
   を注入することにより前記酸素偏析層（１６，２５）を
   形成するイオン注入工程（Ｐ１）を設けたことを特徴と
   する半導体基板の製造方法。
3. 【請求項３】 請求項１に記載の半導体基板（３０，３
   ４，３７）の製造方法において、 前記半導体層用基板（３２，３６）は、内部に含有して
   いる初期酸素濃度が高いシリコン基板を用い、熱処理に
   より前記酸素偏析層（３３）を形成することを特徴とす
   る半導体基板の製造方法。
4. 【請求項４】 請求項１ないし３のいずれかに記載の半
   導体基板（１７，２６，３４，３７）の製造方法におい
   て、 前記半導体層用基板（２４，３６）に前記酸素偏析層
   （２５，３３）が設けられた状態で表面にパターン構造
   （２２，２９）を形成するパターン構造形成工程（Ｐ
   ２，Ｔ１）を有することを特徴とする半導体基板の製造
   方法。
5. 【請求項５】 請求項４に記載の半導体基板（１７，２
   ６，３４，３７）の製造方法において、 前記パターン構造形成工程（Ｐ２，Ｔ１）は、前記半導
   体層用基板（２４，３６）に対して成膜処理あるいはエ
   ッチング処理などにより表面に段差を有するパターン構
   造（２２，２９）を形成するようにしたことを特徴とす
   る半導体基板の製造方法。
6. 【請求項６】 請求項４または５に記載の半導体基板
   （１７，２６，３４，３７）の製造方法において、 前記パターン構造形成工程（Ｐ２，Ｔ１）は、前記半導
   体層用基板（２４，３６）に対して成膜処理あるいはエ
   ッチング処理などにより表面に選択的に質の異なる膜を
   分布するようにしてパターン構造（２２，２９）を形成
   することを特徴とする半導体基板の製造方法。
7. 【請求項７】 請求項４ないし６のいずれかに記載の半
   導体基板（１７，２６，３４，３７）の製造方法におい
   て、 前記パターン構造形成工程（Ｐ２，Ｔ１）が終了した後
   に、前記半導体層用基板（２４，３６）の表面に平坦化
   処理用膜（１９）を形成すると共に、その表面を研磨処
   理を行なって平坦化する平坦化処理工程（Ｐ３，Ｔ２）
   を設けたことを特徴とする半導体基板の製造方法。
8. 【請求項８】 請求項４ないし７のいずれかに記載の半
   導体基板（１７，２６，３４，３７）の製造方法におい
   て、 前記パターン構造形成工程（Ｐ２，Ｔ１）は、前記剥離
   面研磨工程（Ｐ６，Ｔ５）で研磨終了を検出するための
   研磨ストッパ（２８）のパターン構造（２２，２９）を
   前記半導体層用基板（２４，３６）に形成する処理工程
   を含んでいることを特徴とする半導体基板の製造方法。
9. 【請求項９】 請求項８に記載の半導体基板（１７，２
   ６，３４，３７）の製造方法において、 前記研磨ストッパ（２８）は、前記剥離面研磨工程（Ｐ
   ６，Ｔ５）における研磨中に発熱量の変化を検出するこ
   とにより研磨終了を検知可能となるように研磨速度が異
   なる材質で形成されていることを特徴とする半導体基板
   の製造方法。
10. 【請求項１０】 請求項８または９記載の半導体基板
    （１７，２６，３４，３７）の製造方法において、 前記研磨ストッパ（２８）は、前記半導体層用基板（２
    ４，３６）に対する研磨速度よりも遅い研磨速度の材料
    により形成されていることを特徴とする半導体基板の製
    造方法。